JP4647806B2

JP4647806B2 - 昇圧システム

Info

Publication number: JP4647806B2
Application number: JP2001056372A
Authority: JP
Inventors: 洋一永田
Original assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Current assignee: Citizen Holdings Co Ltd; Citizen Watch Co Ltd
Priority date: 2001-03-01
Filing date: 2001-03-01
Publication date: 2011-03-09
Anticipated expiration: 2021-03-01
Also published as: JP2002262546A

Description

【０００１】
【発明の属する技術分野】
本発明は、電源手段からこれより端子電圧の高い蓄電手段に昇圧出力し充電を行う昇圧システムに関するものであり、特に充電式電子時計に代表される、熱電発電器などの電源手段から蓄電手段へ充電する機能を有する電子機器に用いる昇圧回路システムの構成に関するものである。
【０００２】
【従来の技術】
従来は１次電池などの電源電圧を複数のコンデンサへ充電し接続状態を切り換えることで高電圧を発生し、この出力を用いて定格電圧の高い電子機器を動作させる昇圧回路は実用化されていた。ここではその従来の昇圧回路について図８を用いて説明する。これは特開昭５２−３０４７０号公報に開示された昇圧回路を基にしている。
なおこの形式の昇圧回路は昇圧倍率に対して、使用するコンデンサ数が少ないという特徴がある。
【０００３】
この従来の昇圧回路は、
１次電池である電源手段１００と、
ＭＯＳ電界効果型トランジスタ（以下ＦＥＴと記す）であるスイッチ１０１〜スイッチ１０５と、
コンデンサである昇圧コンデンサ１０６，１０７と、
昇圧コンデンサよりも比較的容量の大きいコンデンサである蓄電手段１０９とで構成されている。
実際は蓄電手段１０９に並列に液晶表示装置など、電源手段１００の端子電圧より高い電圧で動作する負荷回路が接続してあるが、ここでは省略する。
【０００４】
まず図８（ａ）に示したようにスイッチ１０１とスイッチ１０２を制御して電源手段１００に昇圧コンデンサ１０６を並列に接続し昇圧コンデンサ１０６を充電する。
蓄電手段１０９に負荷が接続していなければ昇圧コンデンサ１０６は電源手段１００の開放電圧まで充電される。
【０００５】
つぎに電源手段１００に昇圧コンデンサ１０６を直列に接続した電圧で昇圧コンデンサ１０７を充電する。この結果、昇圧コンデンサ１０７は電源手段１００の開放電圧の２倍の電圧まで充電される（図８（ｂ））。
【０００６】
さらに電源手段１００に昇圧コンデンサ１０６と昇圧コンデンサ１０７を直列に接続した電圧で蓄電手段１０９を充電する。この結果、昇圧コンデンサ１０９は電源手段１００の開放電圧の４倍の電圧まで充電される（図８（ｃ））。
【０００７】
【発明が解決しようとする課題】
従来は、昇圧出力に接続される負荷に対して昇圧出力の電圧値を維持することが求められており、そのために昇圧周波数と昇圧コンデンサ容量や蓄電手段の容量を適切に設定する必要性については考慮されていた。
しかしながら昇圧動作のタイミングに関しては特に考慮されておらず、単に回路中の分周回路などから得られる最も生成しやすい波形によるタイミングで制御されていた。
例えば図８を用いて説明した特開昭５２−３０４７０号公報においては、各スイッチの切り換えタイミングについては詳しい開示がなく、特に４倍などの高倍率を得るために最適なコンデンサの切り換えタイミングについては考慮されていなかった。
【０００８】
一方、充電式の電子時計に代表される電子機器では、電源手段としては温度差を与えることで発電する熱電発電器を用いたものが近年実用化されてきている。この場合、蓄電手段としてはリチウムイオン電池などの２次電池がよく利用される。
この熱電発電器は、一般的に発電電圧が低いため、昇圧して発電電力を利用することが必要であるが、図８に示したような従来の昇圧回路を応用しようとしても、適切な切り換えタイミングが特に知られておらず、方針なしに設定したタイミングで昇圧を行うと充電効率が非常に悪いという問題があった。
【０００９】
［発明の目的］
そこで本発明は上記課題点を解決して、昇圧倍率に対して少ないコンデンサ数で充電電流効率が向上する昇圧システムを提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明の昇圧システムは、下記記載の手段を採用する。
本発明の昇圧システムは、電力供給を行う電源手段と、コンデンサとスイッチング素子とを有する昇圧ブロックを複数段有する昇圧手段と、昇圧手段のスイッチング素子を制御する制御手段と、を有し、制御手段は、昇圧動作１サイクル中に、電源手段の出力で第１の昇圧ブロックのコンデンサを充電し、第２の昇圧ブロック以降は、各昇圧ブロックのコンデンサを電源手段と第１から前段までの昇圧ブロックのコンデンサとを直列化し、電源手段の電圧とこれらのコンデンサの放電とで充電し、電源手段または複数段の昇圧手段のコンデンサを組み合わせて直列接続することにより、昇圧された電圧を出力し、第１の昇圧ブロックのコンデンサは、昇圧手段の昇圧動作１サイクル中に第２の昇圧ブロック以降のコンデンサを充電するときに放電を複数回行なうとき、昇圧手段の昇圧動作１サイクルにおける、第１の昇圧ブロックのコンデンサの充電時間が、この第１の昇圧ブロックのコンデンサの放電時間の合計と等しくなるようにスイッチング手段を制御することを特徴とする。
【００１１】
［作用］
本発明の昇圧システムは、昇圧手段中の各コンデンサに対する充電時間を昇圧倍率に応じて適切なタイミングで制御する制御手段を有しており、所定の昇圧倍率において最も充電電流効率が向上するように昇圧手段中のコンデンサの充放電タイミングを制御するよう設定している。
【００１２】
このため、電源手段として熱電発電素子のような内部抵抗が高く発生電圧が低い電源を用いても蓄電手段への充電電流が高い効率で得られるようになる。
熱電発電素子は、ゼーベック効果によって温度差に比例した電圧を発生する熱電対を複数設けたものである。
【００１３】
したがって最も少ない使用コンデンサ数というメリットを生かしつつ電源手段から効率よく電力を取り出すことが可能な昇圧システムを実現することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の昇圧システムを実施するための最適な形態について図面を用いて説明する。
図１は本発明の昇圧システムを電子時計に適用した実施の形態における全体回路構成を示す回路図である。また図２は本発明の第１の実施の形態における制御手段および発電検出手段の具体的な回路例を示す回路図である。そして図３は本発明の第１の実施の形態の回路要部の電圧を示す波形図である。
図４は本発明の第２の実施の形態における制御手段の具体的な回路例を示す回路図である。そして図５は本発明の第２の実施の形態の回路要部の電圧を示す波形図である。
図６は本発明の第３の実施の形態における制御手段の具体的な回路例を示す回路図である。そして図７は本発明の第３の実施の形態の回路要部の電圧を示す波形図である。
【００１５】
［第１の実施の形態の構成説明：図１，図２］
まず図１（図２を一部利用）を用いて本発明の昇圧システムを電子時計に適用したときの第１の実施の形態の構成について説明する。
【００１６】
電源手段１０は外部に存在するエネルギを電気エネルギに変換する熱電発電器（発電素子ブロック）である。本実施の形態の電子時計は電源手段１０として、温度差により発電を行う熱電素子をエネルギ源とする電子時計を想定している。
この電源手段１０は本発明の昇圧システムでの発電手段にも相当する。
【００１７】
また特に図示はしていないが、本実施の形態における電子時計は熱電対を複数直列化した熱電素子を、温接点側を裏蓋に接触させ、また冷接点側を裏蓋と熱絶縁されたケースに接触させるように配置し、腕時計携帯時にケースと裏蓋との間に発生する温度差により得られる発電エネルギで時計を駆動するような構造になっている。
電源手段１０としては電源手段１０に生じる１℃の温度差で約０．８Ｖの熱起電力（電圧）が得られ、また内部抵抗は１０ＫΩであるものを用いている。
【００１８】
ダイオード４０は電源手段１０への発電エネルギの逆流を防止するスイッチング素子として電源手段１０に接続している。すなわちダイオード４０のカソードは電源手段１０の負極に接続している。
そしてダイオード４０のアノードは、後述の制御手段５０および蓄電手段３０の負極に接続している。
【００１９】
リチウムイオン２次電池である蓄電手段３０は、電源手段１０の発電エネルギを蓄え、電源手段１０が発電していない時でも後述の制御手段５０を動作可能とする目的で備えてある。蓄電手段３０の正極は接地している。
【００２０】
一方、制御手段５０は一般的な電子時計に用いられる水晶振動子の発振信号を分周してモータの駆動波形や各種クロック波形を発生する波形生成手段２５（図２参照）およびその他の論理回路などで構成している。
また制御手段５０は波形生成手段２５の発生する駆動波形で回転するステッピングモータや輪列や時刻表示指針や文字板などからなる時計ブロック２６（図２参照）を含んでいる。これについては一般的であるので特に説明を省略する。それ以外の制御手段５０の構成については後述する。
なお、制御手段５０の制御回路部分は一般的な電子時計と同様にＮチャネルＦＥＴとＰチャネルＦＥＴを形成したＣＭＯＳ集積回路を用いている。
【００２１】
また電源手段１０の正極および制御手段５０の正極は接地しており、電源手段１０とダイオード４０と制御手段５０とで回路が閉じている。
【００２２】
一方、発電検出手段７０は電源手段１０の発電状態を検知する回路などからなる回路ブロックである。発電検出手段７０の正極は接地し、負極は蓄電手段３０の負極に接続している。また発電検出手段７０は昇圧許可信号Ｓ１を出力しこれを制御手段５０に入力している。
なお発電検出手段７０の詳細な構成についても後述する。
【００２３】
制御手段５０は前述のように発振回路および分周回路などからなる波形生成手段２５を有しており、ここから昇圧クロックＳ２（図２参照）および発電検出クロックＳ３を出力している。昇圧クロックＳ２は４ＫＨｚの矩形波である。なお本実施の形態では一般的な電子時計と同様に３２７６８Ｈｚの振動子を用いることを仮定しているため、正確には４ＫＨｚとは４０９６Ｈｚであり、２ＫＨｚは２０４８Ｈｚであるが以降このように略記する。
【００２４】
また発電検出クロックＳ３は２秒周期でありハイレベルとなる時間が６１マイクロ秒であるようなパルス波形である。
発電検出クロックＳ３は発電検出手段７０へ接続している。なお発電検出クロックＳ３の生成方法は容易であるのでこれについての説明は省略する。
【００２５】
さらに、制御手段５０は昇圧信号群である第１〜第３の昇圧信号Ｓ９１ａ〜Ｓ９１ｃと、第４〜第６の昇圧信号Ｓ９２ａ〜Ｓ９２ｃと、第７〜第１０の昇圧信号Ｓ９３ａ〜Ｓ９３ｄとを出力する。これらの昇圧信号は後述の昇圧手段９０に接続している。
【００２６】
昇圧手段９０は、蓄電手段３０よりも出力電圧が低い電源手段１０の出力を昇圧し、蓄電手段３０を充電するための昇圧回路である。昇圧手段９０は電源手段１０が入力側であり、蓄電手段３０が出力側である。なお昇圧手段９０の詳細な構成については後述する。
以上のようにして本発明の昇圧システムを適用した電子時計を構成する。
【００２７】
［昇圧手段の構成説明：図１］
つづいて図１を用いて本発明の実施の形態における昇圧手段９０の構成について説明する。
【００２８】
昇圧手段９０は３つの昇圧ブロック、すなわち第１の昇圧ブロック９１と第２の昇圧ブロック９２と第３の昇圧ブロック９３とで構成している。
またそれぞれの昇圧ブロック９１〜９３はコンデンサおよびこのコンデンサの充放電を制御するスイッチング素子とからなる回路ブロックである。
【００２９】
第１の昇圧ブロック９１は、
第１の昇圧スイッチ９１ａと第２の昇圧スイッチ９１ｂと第３の昇圧スイッチ９１ｃと第１のコンデンサ９１ｅとで構成している。
以下同様に第２の昇圧ブロック９２は、
第４の昇圧スイッチ９２ａと第５の昇圧スイッチ９２ｂと第６の昇圧スイッチ９２ｃと第２のコンデンサ９２ｅとで構成している。
また第３の昇圧ブロック９３は、
第７の昇圧スイッチ９３ａと第８の昇圧スイッチ９３ｂと第９の昇圧スイッチ９３ｃと第１０の昇圧スイッチ９３ｄと第３のコンデンサ９３ｅとで構成している。
【００３０】
第１の昇圧コンデンサ９１ｅと第２の昇圧コンデンサ９２ｅと第３の昇圧コンデンサ９３ｅは全て容量値が０．６８μＦのコンデンサであるとする。
また第１の昇圧スイッチ９１ａと第４の昇圧スイッチ９２ａと第７の昇圧スイッチ９３ａはＰチャネルＭＯＳＦＥＴであり、その他の昇圧スイッチは全てＮチャネルのＭＯＳＦＥＴである。
【００３１】
第１の昇圧スイッチ９１ａのドレイン端子は第１のコンデンサ９１ｅの正極に接続し、ソース端子を接地している。
第４の昇圧スイッチ９２ａのドレイン端子は第２のコンデンサ９２ｅの正極に接続し、ソース端子を接地している。
第７の昇圧スイッチ９３ａのドレイン端子は第３のコンデンサ９３ｅの正極に接続し、ソース端子を接地している。
【００３２】
第２の昇圧スイッチ９１ｂのドレイン端子は第１のコンデンサ９１ｅの正極に接続し、ソース端子を昇圧入力端子としている。
第５の昇圧スイッチ９２ｂのドレイン端子は第２のコンデンサ９２ｅの正極に接続し、ソース端子を第１の昇圧コンデンサ９１ｅの負極に接続している。
第８の昇圧スイッチ９３ｂのドレイン端子は第３のコンデンサ９３ｅの正極に接続し、ソース端子を第２の昇圧コンデンサ９２ｅの負極に接続している。
【００３３】
第３の昇圧スイッチ９１ｃのソース端子は第１のコンデンサ９１ｅの負極に接続し、ドレイン端子を昇圧入力端子と共通にしている。
第６の昇圧スイッチ９２ｃのソース端子は第２のコンデンサ９２ｅの負極に接続し、ドレイン端子を第１の昇圧コンデンサ９１ｅの負極に接続している。
第９の昇圧スイッチ９３ｃのソース端子は第３のコンデンサ９３ｅの負極に接続し、ドレイン端子を第２の昇圧コンデンサ９２ｅの負極に接続している。
【００３４】
第１０の昇圧スイッチ９３ｄのドレイン端子は第３のコンデンサ９３ｅの負極に接続し、ソース端子を昇圧出力端子としている。
【００３５】
なお、
第１〜第３の昇圧スイッチ９１ａ〜９１ｃの各ゲート端子には第１〜第３の昇圧信号Ｓ９１ａ〜Ｓ９１ｃが、
第４〜第６の昇圧スイッチ９２ａ〜９２ｃの各ゲート端子には第４〜第６の昇圧信号Ｓ９２ａ〜Ｓ９２ｃが、
第７〜第１０の昇圧スイッチ９３ａ〜９３ｄの各ゲート端子には第７〜第１０の昇圧信号Ｓ９３ａ〜Ｓ９３ｄがそれぞれ順に接続している。
このようにして第１の昇圧ブロック９１から第３の昇圧ブロック９３を直列的に接続する。
【００３６】
さらに昇圧入力端子は電源手段１０の負極（Ｖ１０）に接続しており、昇圧出力端子は蓄電手段３０の負極に接続している。
以上のようにして本発明の昇圧手段を構成する。
【００３７】
［制御手段および発電検出手段の構成説明：図２］
つぎに図２を用いて本発明の実施の形態における制御手段５０および発電検出手段７０の構成について説明する。本実施の形態は偶数倍率昇圧の例として、制御手段は昇圧手段に６倍昇圧動作させるような構成としてある。
なお６倍昇圧動作とは、電源手段１０の電圧をコンデンサを経由することで等価的に６倍になるように（取り出せる電流値は１／６）動作させることである。
【００３８】
制御手段５０は、前述した波形生成手段２５の他に、
第１のリングカウンタ５１と第１のワンショット回路５２と第２のワンショット回路５３と第３のワンショット回路５４と、
第１のインバータ５５と第２のインバータ５６と第３のインバータ５７と第１のアンドゲート５８と第２のアンドゲート５９と第１のナンドゲート６０と第２のナンドゲート６２と第４のインバータ６３とで構成している。
なおラッチとインバータを除く論理ゲートは特に明記していない場合は２入力である。
【００３９】
第１のリングカウンタ５１は６個のデータラッチを直列に接続したカウンタ回路であり、第１のラッチ５１ａ〜第６のラッチ５１ｆで構成している。
第１のラッチ５１ａの出力は第２のラッチ５１ｂのデータ端子に入力し、それ以降も同様にラッチの出力を次段のデータ入力に接続している。さらに第６のラッチ５１ｆの出力は第１のラッチ５１ａのデータ端子に接続することでデータの循環動作が可能となっている。
なお第１のアンドゲート５８により昇圧クロックＳ２と昇圧許可信号Ｓ１との論理積の波形を生成し、この第１のアンドゲート５８の出力を第１のラッチ〜第６のラッチの入力に接続している。このため全てのデータラッチは昇圧許可信号Ｓ１がハイレベルの間は昇圧クロックＳ２の立ち下がりに同期してラッチデータの更新動作を行う。
【００４０】
さらに第１のラッチ５１ａは出力をセット（ハイレベルに設定）可能な初期化端子を有し、また第２のラッチ５１ｂ〜ラッチ５１ｆは出力をリセット（ロウレベルに設定）可能な初期化端子を有している。これらの初期化端子には昇圧許可信号Ｓ１が接続しており、昇圧許可信号Ｓ１がロウレベルとなると上記の初期化動作（セットあるいはリセット）をするようになっている。
【００４１】
第１のワンショット回路５２および第２のワンショット回路５３および第３のワンショット回路５４は、ナンドゲートを３つ組み合わせた一般的な波形生成回路であり、スタート端子の信号の立ち上がりからストップ端子の信号の立ち下がりまでの期間だけ、ロウレベルとなるようなパルスを出力する回路ブロックである。
【００４２】
第２のアンドゲート５９は、第１のリングカウンタ５１の最終ビットの否定信号、すなわち第６のラッチ５１ｆの否定出力と昇圧許可信号Ｓ１との論理積を第１のワンショット回路５２のスタート端子に入力している。
また、第１のワンショット回路５２のストップ端子には第４のラッチ５１ｄの否定出力が接続している。
【００４３】
第２のワンショット回路５３のスタート端子には第１のワンショット回路５２の出力が接続し、第２のワンショット回路５３のストップ端子には第２のアンドゲート５９の出力が接続している。
【００４４】
第３のワンショット回路５４のスタート端子には第２のワンショット回路５３の出力が接続し、第３のワンショット回路５４のストップ端子には第１のラッチ５１ａの否定出力が接続している。
【００４５】
第１のワンショット回路５２〜第３のワンショット回路５４の出力にはそれぞれ順に第１のインバータ５５〜第３のインバータ５７が接続している。
【００４６】
また第１のナンドゲート６０と第４のインバータ６３の２つを用いて、第１のワンショット回路５２の出力と昇圧許可信号Ｓ１との論理積を出力するように接続している。すなわち第１のナンドゲート６０の出力は第１のワンショット回路の出力と昇圧許可信号Ｓ１との論理積の否定信号を出力し、さらにこの否定信号を第４のインバータ６３が出力する。
【００４７】
また第２のナンドゲート６２は第３のワンショット回路６２の出力と昇圧許可信号Ｓ１との論理積の否定信号を出力するように接続している。
【００４８】
なお、
第１のワンショット回路５２の出力は第１の昇圧信号Ｓ９１ａとし、
第１のインバータ５５の出力は第３の昇圧信号Ｓ９１ｃおよび第８の昇圧信号Ｓ９３ｂおよび第１０の昇圧信号Ｓ９３ｄとし、
第１のナンドゲート６０の出力は第７の昇圧信号Ｓ９３ａとし、
第４のインバータ６３の出力は第２の昇圧信号Ｓ９１ｂとし、
第２のインバータ５６の出力は第６の昇圧信号Ｓ９２ｃとし、
第３のインバータ５７の出力は第５の昇圧信号Ｓ９２ｂおよび第９の昇圧信号Ｓ９３ｃとし、
第２のナンドゲート６２の出力は第４の昇圧信号Ｓ９２ａとして
前述の通りにそれぞれ昇圧手段９０の各昇圧スイッチのゲート端子に接続している。
【００４９】
［発電検出手段の構成説明：図２］
また発電検出手段７０は、コンパレータ７１と定電圧回路７２とラッチ７３とノアゲート７４とで構成している。
【００５０】
コンパレータ７１は一般的な比較回路であり、コンパレータ７１の負入力端子には電源手段１０の負極が接続し、コンパレータ７１の正入力端子には定電圧回路の定電圧出力端子が接続している。
【００５１】
定電圧回路７２も同様に一般的な定電圧を出力する回路（電圧レギュレータ）であり、ここでは定電圧回路７２の出力電圧は−０．６Ｖを出力している。
【００５２】
ラッチ７３はデータラッチ回路でありコンパレータ７１の出力を取り込み、保持するようになっている。
ラッチ７３の入力端子には発電検出クロックＳ３が接続し、ラッチ動作は発電検出クロックＳ３の立ち下がりタイミングに同期するようになっている。
【００５３】
ノアゲート７４はラッチ７３の否定出力と発電検出クロックＳ３との論理和の否定信号を出力するよう接続している。
ノアゲート７４の出力は昇圧許可信号Ｓ１としている。
【００５４】
またコンパレータ７１および定電圧回路７２にはイネーブル端子があり、ここにも発電検出クロックＳ３が接続している。したがってコンパレータ７１および定電圧回路７２は発電検出クロックＳ３がハイレベルとなる間のみ動作し、それ以外は通電されないようになっている。
以上のようにして本実施の形態における制御手段５０および発電検出手段７０を構成する。
【００５５】
［制御手段の動作説明］
つぎに制御手段５０のみの動作について簡単に説明する。
昇圧許可信号Ｓ１がロウレベルのときは、第１のワンショット回路５２のスタート端子にはロウレベルの信号が、また第２のワンショット回路５３および第３のワンショット回路５４のストップ端子にはロウレベルの信号が入力されるので第１のインバータ５５〜第３のインバータ５７はロウレベルを出力する。
なお第１のリングカウンタ５１については、第１のラッチ５１ａはセットされるのでハイレベルを出力しその他のデータラッチはリセットされるのでロウレベルを出力する。
【００５６】
また昇圧許可信号Ｓ１がロウレベルであれば第３のアンドゲート６０の出力はロウレベルであり、第１のナンドゲート６２の出力はハイレベルとなる。
【００５７】
このときは各昇圧スイッチのうちＰチャネルのスイッチはゲート端子がハイレベルとなり、Ｎチャネルのスイッチはゲート端子がロウレベルとなるので、全ての昇圧スイッチは非導通状態となる。
したがって昇圧許可信号Ｓ１がロウレベルのときは全ての昇圧手段９０は昇圧動作をせず、電源手段１０から遮断されるように制御される。
【００５８】
昇圧許可信号Ｓ１がハイレベルのときは、第１のリングカウンタ５１については第１のラッチ５１ａのみにセットされていたハイレベルのデータが昇圧クロックＳ２が立ち下がる毎に第２のラッチ５１ｂ以降に逐次伝達されていくため、各ラッチの出力はハイレベルとなる幅が昇圧クロックＳ２の周期である２４４マイクロ秒間で周波数が６８３Ｈｚのパルスを出力する。
【００５９】
そして第１のインバータ５５は、昇圧許可信号Ｓ１がハイレベルになったタイミングから第４のラッチ５１ｄのデータが立ち上がるまでの７３２マイクロ秒間ハイレベルになるパルスを出力する。
【００６０】
また第２のインバータ５６は、第１のインバータ５５の出力がロウレベルに立ち下がった直後から第６のラッチ５１ｆのデータがハイレベルに立ち上がるまでの４８８マイクロ秒間ハイレベルになるパルスを出力する。
【００６１】
第６のラッチ５１ｆの出力が立ち下がると第１のラッチ５１ａのデータが再びハイレベルとなり、以降は各ラッチ間でハイレベルパルスが順に循環するように動作する。
【００６２】
第３のインバータ５７は第２のインバータ５６のパルスがロウレベルになったタイミングから第１のラッチ５１ａの出力がロウレベルに立ち下がる２４４マイクロ秒間ハイレベルになるパルスを出力する。
【００６３】
一方第４のインバータ６３は第１のインバータ５５の出力と同様の波形を出力する。さらに第１のナンドゲート６２は第３のインバータ５７の出力と同様の波形を出力する。
【００６４】
したがって昇圧許可信号Ｓ１がハイレベルのときは、
第１のインバータ５５は約７３２マイクロ秒間ハイレベルとなり、
第２のインバータ５６は第１のインバータ５５の出力パルスが立ち下がった後に約４８８マイクロ秒間ハイレベルとなり、
第３のインバータ５７は第２のインバータ５６の出力パルスが立ち下がった後に約２４４マイクロ秒間ハイレベルとなるような波形を出力する。
なお第１〜第３のインバータのハイレベルとなる周波数は６８３Ｈｚであり、かつハイレベルとなる時間比は３：２：１である。
【００６５】
［動作説明：図１〜図３］
つぎに本発明の昇圧システムの全体動作について説明を行う。この実施の形態は昇圧手段９０に偶数倍昇圧動作の例である６倍昇圧を行うように動作する。
【００６６】
まず制御手段５０が動作可能となる端子電圧まで蓄電手段３０が充電されるまでは、電源手段１０が比較的高い電圧、たとえば１．３Ｖ程度を発生できるような環境下に設置すればよい。
その際はダイオード４０を介して電源手段１０の発電電力を蓄電手段３０へ流すことができ、これにより蓄電手段３０の充電が行われる。
蓄電手段３０の端子電圧が１．０Ｖを超える程度まで充電されれば、制御手段５０が動作を開始する。
なおいったん蓄電手段３０が制御手段５０が動作する電圧まで充電した後は、電源手段１０の端子電圧はやや低い０．８Ｖ程度となっても利用可能となる。
【００６７】
制御手段５０が動作を開始すれば、波形生成手段２５は所定のパルス波形を出力する。
発電検出クロックＳ３は２秒周期で６１マイクロ秒間だけハイレベルとなり、この間は発電検出手段７０の定電圧回路７２およびコンパレータ７１はイネーブル状態となり電圧検出動作を行う。すなわち定電圧回路は−０．６Ｖを出力しコンパレータ７１はこの電圧値と電源手段１０の発電電圧値とを比較する。
このときは電源手段１０は発電状態であるのでコンパレータ７１の出力はハイレベルとなり、発電検出クロックＳ３の立ち下がるタイミングでラッチがコンパレータの出力を取り込む。したがって昇圧許可信号Ｓ１はロウレベルからハイレベルへと変化する。
ただし発電検出クロックＳ３がハイレベルの間は昇圧許可信号Ｓ１はロウレベルとなるので、発電検出手段７０が発電検出動作をしている間は昇圧手段９０は非導通となり電源手段１０とは遮断される。
【００６８】
すると制御手段５０は昇圧手段の動作のための信号として所定の波形を各昇圧信号に出力する。
すなわち第１のインバータ５５の出力がハイレベルである間は（図３における期間Ｔ１）、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃがオンするので、第１のコンデンサ９１ｅは電源手段１０の両端に並列に接続され、第１のコンデンサ９１ｅを充電する（ただし期間Ｔ１の最初だけは発電検出動作のために６１マイクロ秒だけ昇圧動作が停止するため第１のコンデンサ９１ｅの充電時間が短いが、これは２秒に一回だけしか起きないため性能上は問題ない）。
【００６９】
つぎに第２のインバータ５６の出力がハイレベルになる間は（期間Ｔ２）、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃとはオフし、逆に第１の昇圧ブロック中９１の第２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧ブロック９２中の第５の昇圧スイッチ９２ａと第７の昇圧スイッチ９２ｃとがオンするので、第１のコンデンサ９１ｅに電源手段１０とを直列に接続した両端に第２のコンデンサ９２ｅを接続し第２のコンデンサ９２ｅを充電する。
【００７０】
つぎに第３のインバータ５７の出力がハイレベルになる間は（期間Ｔ３）、第５の昇圧スイッチ９２ａがオフし、かつ第６の昇圧スイッチ９２ｂがオンするので、第１のコンデンサ９１ｅと第２のコンデンサ９２ｅと電源手段１０とを直列に接続した両端に第３のコンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを充電する。
【００７１】
その後は上記と同様に再び第１のインバータ５５の出力はハイレベルとなるが、その期間には（期間Ｔ１）、第２の昇圧ブロック９２および第３の昇圧ブロック９３においては、第５の昇圧スイッチ９２ａと第１０の昇圧スイッチ９３ｂと第１２の昇圧スイッチ９３ｄとがオンする。
したがって第１のコンデンサ９１ｅが電源手段１０によって充電されるのと平行して、第２のコンデンサ９２ｅと第３のコンデンサ９３ｅとを直列に接続した両端に蓄電手段３０を接続し、蓄電手段３０を充電する。
【００７２】
このような動作をすることで、第１のコンデンサ９１ｅには７３２マイクロ秒間充電を行い、第２のコンデンサ９２ｅには４８８マイクロ秒間充電を行い、第３のコンデンサ９３ｅには２４４マイクロ秒間充電を行い、かつ第１のコンデンサ９１ｅに充電している間に昇圧出力を行うことで６倍昇圧動作を行う。
【００７３】
なおこのときの昇圧動作の周波数は６８３Ｈｚであり、また
第１のコンデンサ９１ｅの充電（および昇圧出力）と、
第２のコンデンサ９２ｅの充電と、
第３のコンデンサ９３ｅの充電とに要する時間の比は
３：２：１
と、昇圧動作１サイクルを３分割するように制御されている。
【００７４】
上記の説明では６倍昇圧動作をする昇圧手段について説明を行ったが、他の昇圧倍率であっても本発明を適用可能である。つぎは奇数倍昇圧の例として、５倍昇圧動作をするように構成した昇圧システムの実施の形態について説明する。
【００７５】
［第２の実施の形態の構成説明：図１，図４］
図１と図４を用いて本発明の昇圧システムを電子時計に適用した第２の実施の形態について説明する。
本実施の形態における電源手段１０や蓄電手段３０や昇圧手段９０や発電検出手段７０の構成は上記第１の実施の形態と同じであり、第１の実施の形態と異なるのは制御手段５０の内部の構成のみである。ただし本実施の形態の制御手段５０も第１の実施の形態と類似した回路構成であるので、特に異なる部分のみに注目して説明する。
【００７６】
本実施の形態の制御手段は、
第１のアンドゲート５８と第２のアンドゲート５９と、
第２のリングカウンタ１５１と第４のワンショット回路１５２と第５のワンショット回路１５３と第６のワンショット回路１５４と、
第４のインバータ１５５と第５のインバータ１５６と第６のインバータ１５７と第４のアンドゲート１６０と第３のナンドゲート１６１と第４のナンドゲート１６２と第５のアンドゲート１６３と第５のナンドゲート１６４とで構成している。
なお第１のアンドゲート５８および第２のアンドゲート５９は本実施の形態においても第１の実施の形態と機能的に同等のため共通して使用するものとする。
【００７７】
第２のリングカウンタ１５１は第１の実施の形態での６倍昇圧回路の実施の形態とほぼ同様であるが、ラッチを５個接続した５ビットのリングカウンタとしてある。
本実施の形態ではこれらを第１〜第５のラッチ１５１ａ〜１５１ｅとする。
【００７８】
また第４〜第６のワンショット回路１５４〜１５６、第４〜第６のインバータ１５５〜１５７、第４〜第５のアンドゲート１６０，１６３、第３〜第５のナンドゲート１６１，１６２，１６４も第１の実施の形態で用いた論理ゲートとそれぞれ同様のものである。
【００７９】
第１のアンドゲート５８は昇圧許可信号Ｓ１と昇圧クロックＳ２の論理積を出力し第２のリングカウンタ１５１へ接続している。第１のアンドゲート５８の出力の立ち下がりで第２のリングカウンタ１５１のカウント動作が行われる。
また第２のアンドゲート５９は第２のリングカウンタ１５１の最終ビットの否定信号、すなわち第２のリングカウンタ１５１中の第５のラッチ１５１ｅの否定出力と昇圧許可信号Ｓ１との論理積を出力する。
【００８０】
第４のワンショット回路１５２はスタート端子には第２のラッチ１５１ｂの否定出力が接続し、ストップ端子には第２のアンドゲート５９の出力がそれぞれ接続している。
【００８１】
第５のワンショット回路１５３はスタート端子には第２のラッチ１５１ｂの否定出力が接続し、ストップ端子には第１のラッチ１５１ａの否定出力がそれぞれ接続している。
【００８２】
第６のワンショット回路１５４はスタート端子には第３のラッチ１５１ｃの否定出力が接続し、ストップ端子には第１のラッチ１５１ａの否定出力がそれぞれ接続している。
【００８３】
第４〜第６のワンショット回路１５２〜１５４の出力には、第４〜第６のインバータ１５５〜１５７が接続している。
【００８４】
第４のアンドゲート１６０は、第４のワンショット回路１５２の出力と昇圧許可信号Ｓ１との論理積を出力するよう接続している。
【００８５】
第３のナンドゲート１６１は、第５のワンショット回路１５３と昇圧許可信号Ｓ１との論理積の否定信号を出力するよう接続している。
【００８６】
第４のナンドゲート１６２は、第６のワンショット回路１５４と昇圧許可信号Ｓ１との論理積の否定信号を出力するよう接続している。
【００８７】
第５のアンドゲート１６３は、第２のリングカウンタ１５１中の第４のラッチ１５１ｄの否定出力と昇圧許可信号Ｓ１との論理積を出力するよう接続している。
【００８８】
第５のナンドゲート１６４は、第２のリングカウンタ１５１中の第５のラッチ１５１ｅの否定出力と昇圧許可信号Ｓ１との論理積の否定信号を出力するように接続している。
【００８９】
なお、
第４のインバータ１５５の出力は第２の昇圧信号Ｓ９１ｂとし、
第４のアンドゲート１６０の出力は第３の昇圧信号Ｓ９１ｃとし、
第３のナンドゲート１６１の出力は第１の昇圧信号Ｓ９１ａとし、
第４のナンドゲート１６２の出力は第４の昇圧信号Ｓ９２ａとし、
第５のアンドゲート１６３の出力は第６の昇圧信号Ｓ９２ｃとし、
第５のナンドゲート１６４の出力は第７の昇圧信号Ｓ９３ａとし、
第２のリングカウンタ１５１中の第４のラッチ１５１ｄの出力は第５の昇圧信号Ｓ９２ｂおよび第９の昇圧信号Ｓ９３ｃとし、
第２のリングカウンタ１５１中の第５のラッチ１５１ｅの出力は第８の昇圧信号Ｓ９３ｂおよび第１０の昇圧信号Ｓ９３ｄとして
第１の実施の形態と同様にそれぞれ昇圧手段９０の各昇圧スイッチのゲート端子に接続している。
以上のようにして本実施の形態における制御手段５０を構成する。
【００９０】
［動作説明：図４〜図５］
つぎに本実施の形態の昇圧システムの全体動作について説明を行う。
これは制御手段５０の動作および昇圧手段９０の昇圧動作のみが異なるだけであるので、この部分についてのみ説明する。
【００９１】
制御手段５０が動作を開始後に、発電検出手段７０が発電状態をモニタした結果、昇圧許可信号Ｓ１がハイレベルとなれば、制御手段５０は昇圧手段の動作のための信号として所定の波形を各昇圧信号に出力する。
すなわち図５における期間Ｔ１の間は、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃがオンするので第１のコンデンサは電源手段１０の両端に並列に接続され、第１のコンデンサ９１ｅを充電する。
【００９２】
つぎのＴ２の期間では、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃとはオフし、逆に第１の昇圧ブロック中９１の第２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧ブロック９２中の第５の昇圧スイッチ９２ａと第７の昇圧スイッチ９２ｃとがオンするので、第１のコンデンサ９１ｅに電源手段１０とを直列に接続した両端に第２のコンデンサ９２ｅを接続し第２のコンデンサ９２ｅを充電する。
【００９３】
つぎにＴ３の期間では、第５の昇圧スイッチ９２ａと第７の昇圧スイッチ９２ｃとがオフし、逆に第６の昇圧スイッチ９２ｂがオンし、さらに第９の昇圧スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオンするので、第１のコンデンサ９１ｅと第２のコンデンサ９２ｅと電源手段１０とを直列に接続した両端に第３のコンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを充電する。
【００９４】
そしてつぎのＴ４の期間では、第３の昇圧スイッチ９１ｃがオンし、第７の昇圧スイッチ９２ｃがオンし、第１０の昇圧スイッチ９３ｂと第１２の昇圧スイッチ９３ｄとがオンするので、電源手段１０と第３のコンデンサ９３ｅとを直列に接続した両端に蓄電手段３０を接続し、蓄電手段３０を充電する。
【００９５】
このような動作をすることで、第１のコンデンサ９１ｅには４８８マイクロ秒間充電を行い、第２のコンデンサ９２ｅには２４４マイクロ秒間充電を行い、第３のコンデンサ９３ｅには２４４マイクロ秒間充電を行い、さらに蓄電手段３０に２４４マイクロ秒間出力を行うことで５倍昇圧動作を行う。
【００９６】
なおこのときの昇圧動作の周波数は８１９Ｈｚであり、また
第１のコンデンサ９１ｅの充電と、
第２のコンデンサ９２ｅの充電と、
第３のコンデンサ９３ｅの充電と、
昇圧出力
とに要する時間の比は
２：１：１：１
と、昇圧動作１サイクルを４分割するように制御されている。
【００９７】
このような制御手段を第１の実施の形態の制御手段５０の代わりに用いれば、５倍昇圧回路として動作させることが可能となる。
【００９８】
上記の説明では５倍昇圧動作をする昇圧手段について説明を行ったが、さらに２のべき乗倍昇圧の例として、８倍昇圧動作をするように構成した昇圧システムの実施の形態について説明する。
【００９９】
［第３の実施の形態の構成説明：図１，図６］
図１と図６を用いて本発明の昇圧システムを電子時計に適用した第３の実施の形態について説明する。
本実施の形態における電源手段１０や蓄電手段３０や昇圧手段９０や発電検出手段７０の構成も前述の第１の実施の形態と同じであり、第１の実施の形態と異なるのは制御手段５０の内部の構成のみである。ただし本実施の形態の制御手段５０も第１の実施の形態と類似した回路構成であるので、特に異なる部分のみに注目して説明する。
【０１００】
本実施の形態の制御手段は、
第１のアンドゲート５８と第２のアンドゲート５９と、
第３のリングカウンタ２５１と第７のワンショット回路２５２と第８のワンショット回路２５３と第９のワンショット回路２５４と、
第６のアンドゲート２６０とで構成している。
なお第１のアンドゲート５８および第２のアンドゲート５９は本実施の形態においても第１の実施の形態と機能的に同等のため共通して使用するものとする。
【０１０１】
第３のリングカウンタ２５１は第１の実施の形態での６倍昇圧システムの実施の形態とほぼ同様であるが、ラッチを８個接続した８ビットのリングカウンタとしてある（本実施の形態ではこれらを第１〜第８のラッチ２５１ａ〜２５１ｈとする）。
【０１０２】
また第７〜第９のワンショット回路２５２〜２５４、第７〜第９のインバータ２５５〜２５７、第６のアンドゲート２６０も第１の実施の形態で用いた論理ゲートとそれぞれ同様のものである。
【０１０３】
第１のアンドゲート５８は昇圧許可信号Ｓ１と昇圧クロックＳ２の論理積を出力し第３のリングカウンタ２５１へ接続している。第１のアンドゲート５８の出力の立ち下がりで第３のリングカウンタ２５１のカウント動作が行われる。
また第２のアンドゲート５９は第３のリングカウンタ２５１の最終ビットの否定信号、すなわち第３のリングカウンタ２５１中の第８のラッチ２５１ｈの否定出力と昇圧許可信号Ｓ１との論理積を出力する。
【０１０４】
第７のワンショット回路２５２はスタート端子には第２のアンドゲート５９の出力が接続し、ストップ端子には第３のリングカウンタ２５１中の第４のラッチ２５１ｄの否定出力がそれぞれ接続している。
【０１０５】
第８のワンショット回路２５３はスタート端子には第７のワンショット回路２５２の出力が接続し、ストップ端子には第６のラッチ２５１ｆの否定出力がそれぞれ接続している。
【０１０６】
第９のワンショット回路２５４はスタート端子には第８のワンショット回路２５８の出力が接続し、ストップ端子には第２のアンドゲート５９の出力がそれぞれ接続している。
【０１０７】
第７〜第９のワンショット回路２５２〜２５４の出力には第７〜第９のインバータ２５５〜２５７が接続している。
【０１０８】
第６のアンドゲート２６０は第４のワンショット回路１５２の出力と昇圧許可信号Ｓ１との論理積を出力するよう接続している。
【０１０９】
なお、
第７のワンショット回路２５２の出力は第１の昇圧信号Ｓ９１ａとし、
第７のインバータ２５５の出力は第２の昇圧信号Ｓ９１ｂとし、
第６のアンドゲート２６０の出力は第３の昇圧信号Ｓ９１ｃとし、
第８のワンショット回路２５３の出力は第４の昇圧信号Ｓ９２ａとし、
第８のインバータ２５６の出力は第６の昇圧信号Ｓ９２ｃとし、
第９のインバータ２５７の出力は第５の昇圧信号Ｓ９２ｂとし、
第３のリングカウンタ２５１中の第７のラッチ２５１ｇの出力は第９の昇圧信号Ｓ９３ｃとし、
第３のリングカウンタ２５１中の第７のラッチ２５１ｇの否定信号出力は第７の昇圧信号Ｓ９３ａとし、
第３のリングカウンタ２５１中の第８のラッチ１５１ｈの出力は第８の昇圧信号Ｓ９３ｂおよび第１０の昇圧信号Ｓ９３ｄとして
第１の実施の形態と同様にそれぞれ昇圧手段９０の各昇圧スイッチのゲート端子に接続している。
以上のようにして本実施の形態における制御手段５０を構成する。
【０１１０】
［動作説明：図６〜図７］
つぎに本実施の形態の昇圧システムの全体動作について説明を行う。
これも制御手段５０の動作および昇圧手段９０の昇圧動作のみが異なるだけであるので、この部分についてのみ説明する。
【０１１１】
制御手段５０が動作を開始後に、発電検出手段７０が発電状態をモニタした結果、昇圧許可信号Ｓ１がハイレベルとなれば、制御手段５０は昇圧手段の動作のための信号として所定の波形を各昇圧信号に出力する。
すなわち図７における期間Ｔ１の間は、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃがオンするので第１のコンデンサは電源手段１０の両端に並列に接続され、第１のコンデンサ９１ｅを充電する。
【０１１２】
つぎのＴ２の期間では、第１の昇圧ブロック９１中の第１の昇圧スイッチ９１ａと第３の昇圧スイッチ９１ｃとはオフし、逆に第１の昇圧ブロック中９１の第２の昇圧スイッチ９１ｂをオンし、かつ第２の昇圧ブロック９２中の第５の昇圧スイッチ９２ａと第７の昇圧スイッチ９２ｃとがオンするので、第１のコンデンサ９１ｅに電源手段１０とを直列に接続した両端に第２のコンデンサ９２ｅを接続し第２のコンデンサ９２ｅを充電する。
【０１１３】
つぎにＴ３の期間では、第５の昇圧スイッチ９２ａと第７の昇圧スイッチ９２ｃとがオフし、逆に第６の昇圧スイッチ９２ｂがオンし、さらに第９の昇圧スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオンするので、第１のコンデンサ９１ｅと第２のコンデンサ９２ｅと電源手段１０とを直列に接続した両端に第３のコンデンサ９３ｅを接続し、第３のコンデンサ９３ｅを充電する。
【０１１４】
そしてつぎのＴ４の期間では、第９の昇圧スイッチ９３ａと第１１の昇圧スイッチ９３ｃとがオフし、逆に第１０の昇圧スイッチ９３ｂと第１２の昇圧スイッチ９３ｄとがオンするので、電源手段１０と第１のコンデンサ９１ｅと第２のコンデンサ９２ｅと第３のコンデンサ９３ｅとを直列に接続した両端に蓄電手段３０を接続し、蓄電手段３０を充電する。
【０１１５】
このような動作をすることで、第１のコンデンサ９１ｅには９７６マイクロ秒間充電を行い、第２のコンデンサ９２ｅには４８８マイクロ秒間充電を行い、第３のコンデンサ９３ｅには２４４マイクロ秒間充電を行い、さらに蓄電手段３０に２４４マイクロ秒間出力を行うことで８倍昇圧動作を行う。
【０１１６】
なおこのときの昇圧動作の周波数は５１２Ｈｚであり、また
第１のコンデンサ９１ｅの充電と、
第２のコンデンサ９２ｅの充電と、
第３のコンデンサ９３ｅの充電と、
昇圧出力
とに要する時間の比は
４：２：１：１
と、昇圧動作１サイクルを４分割するように制御されている。
【０１１７】
このような制御手段を第１の実施の形態の制御手段５０の代わりに用いれば、昇圧手段を８倍昇圧回路として動作させることが可能となる。
【０１１８】
なお上記までの実施の形態においては、第１のコンデンサ９１ｅに蓄えた電荷は第２のコンデンサ９２ｅやそれ以降の昇圧ブロックのコンデンサへの充電に利用されるため、第１のコンデンサ９１ｅに充電する時間としては第２のコンデンサ９２ｅやそれ以降のコンデンサを充電するのと同じかそれより長い時間に設定したことが昇圧効率の向上につながっている。
【０１１９】
さらに言えば、
｛第１のコンデンサ９１ｅに充電する時間｝
≧ ｛第２のコンデンサ９２ｅに充電する時間｝
≧ ｛第３のコンデンサ９３ｅに充電する時間｝
なる関係が成立するように制御手段５０の制御動作を設定したことが昇圧効率の向上につながっている。
これは本発明の昇圧システムでは、次段のコンデンサを充電するのに前段までの全てのコンデンサに蓄えられた電荷を利用しているためである。
【０１２０】
一方、１サイクルを４分割できるタイミングとして、上記８倍昇圧回路の実施の形態とは異なる、分周回路から最も簡単に得られる波形を用いれば（普通の４ＫＨｚと２ＫＨｚの矩形波およびそれらの否定信号を合成すれば）簡単に２ＫＨｚの１サイクルを４等分にするタイミングを生成できる。
【０１２１】
そこで１サイクルを４等分したタイミング、すなわち
第１のコンデンサ９１ｅの充電と、
第２のコンデンサ９２ｅの充電と、
第３のコンデンサ９３ｅの充電と、
昇圧出力
とに要する時間の比を
１：１：１：１
として本昇圧システムに昇圧動作をさせた場合、すなわち第１のコンデンサ９１ｅに充電する時間を１サイクルの２５％に設定した場合では最大でもおよそ７５％の充電効率であった。
【０１２２】
この形式の昇圧システムにおいて、実用的とみなせる最低限のレベルである８０％の以上の効率を得るには、第１のコンデンサ９１ｅに充電する時間は、１サイクルが（２ＫＨｚのクロックの１周期分である）４８８マイクロ秒の場合、少なくとも１３５マイクロ秒は必要であった（第１のコンデンサ９１ｅの充電時間・充放電時間比は（２８／１００））。
また逆に第１のコンデンサ９１ｅに充電する時間を多くしても効率は低下し、同じく８０％の効率を得るには多くとも３５３マイクロ秒に抑えなくてはならなかった。
第１のコンデンサ９１ｅの充電時間・充放電時間比は（７２／１００）。
【０１２３】
以上のことを整理すると、上記までの実施の形態で用いた形式の昇圧システムにおいて実用レベルの昇圧充電効率を得るには、昇圧手段９０の初段である第１のコンデンサ９１ｅの充電に割り当てる総時間を、同コンデンサの総充放電時間の２８〜７２％にすることが必要であることが分かる。
【０１２４】
これは他の昇圧倍率においても同様であるが、第１のコンデンサ９１ｅに充電する時間に対して放電時間が多すぎると蓄電手段３０に移動する電荷が不足し、逆に放電時間が短すぎると第１のコンデンサ９１ｅに電荷が残るため、いずれの状態でも第１のコンデンサ９１ｅの充放電動作点が適切でなくなることが原因である。
【０１２５】
なお本発明における上記までの実施の形態においては、第１のコンデンサ９１ｅに充電する時間は各昇圧倍率についてそれぞれ最も適切となるように設定してある。
【０１２６】
ここで、第３の実施の形態で示した８倍昇圧動作の場合を例として説明を加えると、第１のコンデンサ９１ｅに注目すれば、第２のコンデンサ９２ｅや第３のコンデンサ９３ｅの充電には第１のコンデンサ９１ｅに蓄えられた電荷を用いており、この間第１のコンデンサ９１ｅは放電されている。この時間の合計は９７６マイクロ秒である。
一方第１のコンデンサ９１ｅに充電する時間は９７６マイクロ秒であり昇圧動作１サイクルでの第１のコンデンサ９１ｅの充電時間と放電時間とは等しく設定してある。
【０１２７】
そのうえ本発明における上記までの実施の形態においては、第１のコンデンサ９１ｅの他に、さらに第２のコンデンサ９２ｅおよび第３のコンデンサ９３ｅの充電時間比についてもさらに適切な設定にしてある。
【０１２８】
上記と同様に第３の実施の形態で示した８倍昇圧動作の場合を例として説明を加えると、第２のコンデンサ９２ｅに注目すれば、第３のコンデンサ９３ｅや昇圧出力時には第２のコンデンサ９２ｅに蓄えられた電荷を用いており、この間第２のコンデンサ９２ｅは放電されている。この時間の合計は４８８マイクロ秒である。
また第２のコンデンサ９２ｅに充電する時間は４８８マイクロ秒であり昇圧動作１サイクルでの第２のコンデンサ９２ｅの充電時間と放電時間の合計とは等しい。
さらに第３のコンデンサ９３ｅでも充電される時間と放電される時間とは２４４マイクロ秒で等しくなっている。
詳しくは説明しないがこれは第２の実施の形態で示した５倍昇圧動作の場合でも同様で、各コンデンサの充電時間と放電時間は等しくなるよう設定してある。
【０１２９】
このように制御することによりそれぞれの昇圧用コンデンサの動作点は最も効率の良くなる点の付近に安定するため、電源手段１０から蓄電手段３０への昇圧充電効率を最大にすることが可能となる。
本発明の手段によれば、スイッチング素子のジュール熱による損失がないものとすれば、昇圧充電効率は１００％になるが、実際はジュール熱による損失が発生し、９０％から９５％の昇圧充電効率となる。
【０１３０】
ただし第１の実施の形態における６倍昇圧動作では、電源手段１０を昇圧出力に直接用いず、コンデンサのみを直列接続することで蓄電手段３０に昇圧出力をしているため、昇圧出力に用いる第２，３のコンデンサ９２ｅ，９３ｅに１サイクルのうちに蓄えられた電荷だけが極めて短時間に蓄電手段３０へ移動することで蓄電手段３０への充電がなされる。これは蓄電手段３０の内部抵抗が電源手段１０の内部抵抗に比べて無視できるほど小さいためであり、したがって６倍昇圧の例に代表される偶数倍率昇圧（２のべき乗倍を除く）では少なくとも第１のコンデンサ９１ｅ以外の昇圧コンデンサについては充電時間と放電時間とをあえて等しく設定しなくても高い効率が得られる。
【０１３１】
この際、第１の実施の形態における６倍昇圧動作の場合では、昇圧手段９０が昇圧出力する間は、これと平行して第１のコンデンサ９１ｅの充電がなされるため、昇圧動作１サイクルのいずれのタイミングにおいても電源手段１０には昇圧用コンデンサが接続し、電源手段１０が無負荷の状態になるような空き時間がないように設定されており、電源手段１０から常に電力を取り出せるようになっている。
【０１３２】
上記までに示したように、本発明の昇圧システムによれば偶数倍、２のべき乗倍、奇数倍、すなわちいずれの昇圧倍率であっても高い効率が得られる昇圧動作を行わせることが可能である。
【０１３３】
たとえばその他の倍率の例をあげると、３倍昇圧動作の場合は、第２の実施の形態で説明した５倍昇圧動作を参考にして
第１のコンデンサの充電と、
第２のコンデンサの充電と、
昇圧出力
とに要する時間の比は
１：１：１
となるように設定すればよい。
【０１３４】
また４倍昇圧動作の場合は、第３の実施の形態で説明した８倍昇圧動作を参考にして
第１のコンデンサの充電と、
第２のコンデンサの充電と、
第３のコンデンサの充電と、
昇圧出力
とに要する時間の比は
２：１：１
となるように設定すればよい。
【０１３５】
さらに１０倍昇圧動作の場合は、さらに第４のコンデンサを追加することが必要であるが、第１の実施の形態で説明した６倍昇圧動作を参考にして
第１のコンデンサの充電（および昇圧出力）と、
第２のコンデンサの充電と、
第３のコンデンサの充電と、
第４のコンデンサの充電と、
とに要する時間の比は
５：３：１：１
となるように設定すればよい。
なおコンデンサを４個用いた場合は１６倍昇圧までが可能であり、以降昇圧倍率が増えた場合、多くともその対数値に比例した（詳しくは底が２の対数値の）コンデンサの数だけで高い昇圧倍率を実現することが可能である。
【０１３６】
特に１６倍昇圧の場合は、第３の実施の形態で説明した８倍昇圧動作を参考にして
第１のコンデンサの充電と、
第２のコンデンサの充電と、
第３のコンデンサの充電と、
第４のコンデンサの充電と、
昇圧出力
とに要する時間の比は
８：４：２：１：１
となるように設定すればよい。
【０１３７】
また昇圧手段９０中に用いるコンデンサについては、コンデンサの容量値が大きく、各コンデンサへの充電中にコンデンサの端子電圧の変動が小さくなるように設定することが必要である。これには電源手段１０の内部抵抗の値と接続したコンデンサの全容量値との積である時定数に対し、そのコンデンサへの充電時間が短くなるよう設定すればよい。
【０１３８】
特に本発明の実施形態では、上記の時定数は第１のコンデンサ９１ｅについては６．８ミリ秒であるのに対し昇圧動作１サイクルは約１ミリ秒であるので、上記時定数に対して充電時間が充分に小さく設定してあり、このことも高い昇圧効率を実現する条件となっている。
【０１３９】
なお本発明の実施の形態では、昇圧倍率はそれぞれの実施の形態においては固定してあったが、当然ながら電源手段や蓄電手段の電圧状態に対して適切な昇圧倍率を選択できるような構成をとることは容易に実現可能である。この際、昇圧倍率を選択する方法に関しては例えば特願平１０−５３４１４２号公報が適している。これに関して詳しくは説明しないが、これは電源手段の端子電圧と蓄電手段の端子電圧との比率に応じて昇圧倍率を決定するというものである。
【０１４０】
また蓄電手段には制御手段を並列に接続していたが、これらを別々の電源系にして蓄電手段と制御手段とに昇圧出力を分配する方法など、既に実用化されている技術との組み合わせも考えられる。
【０１４１】
リングカウンタ５１、１５１、２５１は、発電手段が発電状態でないときは計数動作を停止することが、消費電力削減の点から好ましい。
さらに蓄電手段としては電気２重層コンデンサを用いたり、電源手段に太陽電池を選んでも本発明の実施の形態と同様の動作が得られる。
【０１４２】
以上の実施形態では、昇圧ブロックのコンデンサ９１ｅ、９２ｅ、９３ｅは同じ容量値を用いる例で説明したが、各コンデンサの容量値は異なるもので構成してもよく、そのときも充電電流効率が良好な昇圧システムが得られる。
すなわち、昇圧手段の昇圧動作１サイクルにおける昇圧ブロックのコンデンサの充電時間が次段の昇圧ブロックのコンデンサの充電時間と等しいかそれより大きくなるように昇圧手段を制御するように構成すれば、昇圧ブロックのコンデンサ９１ｅ、９２ｅ、９３ｅの容量値は同じでも異なっても、前述の効果は発揮される。
【０１４３】
【発明の効果】
上記までの説明で明らかであるが、本発明の昇圧システムは、３以上の任意の整数倍の昇圧倍率であっても簡素な構成で昇圧することを実現している。
【０１４４】
さらに昇圧手段中の各コンデンサに対する充電時間を昇圧倍率に応じて適切なタイミングで制御することで、高い充電効率を実現している。
【０１４５】
したがって本発明の昇圧システムによれば、少ないコンデンサ数の簡素な構成でかつ昇圧充電効率が極めて高い昇圧動作が可能な昇圧システムを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態における昇圧システムの全体の回路構成を示した回路図である。
【図２】本発明の昇圧システムの第１の実施の形態における制御手段および発電検出手段の回路構成例を示した回路図である。
【図３】本発明の昇圧システムの第１の実施の形態における要部電圧波形を示した波形図である。
【図４】本発明の昇圧システムの第２の実施の形態における制御手段の回路構成例を示した回路図である。
【図５】本発明の昇圧システムの第２の実施の形態における要部電圧波形を示した波形図である。
【図６】本発明の昇圧システムの第３の実施の形態における制御手段の回路構成例を示した回路図である。
【図７】本発明の昇圧システムの第３の実施の形態における要部電圧波形を示した波形図である。
【図８】従来技術の昇圧回路を示した回路図である。
【符号の説明】
１０電源手段
２５波形生成手段
２６時計ブロック
３０蓄電手段
４０ダイオード
５０制御手段
７０発電検出手段
９０昇圧手段
９１第１の昇圧ブロック
９２第２の昇圧ブロック
９３第３の昇圧ブロック

Claims

電力供給を行う電源手段と、
コンデンサとスイッチング素子とを有する昇圧ブロックを複数段有する昇圧手段と、
前記昇圧手段の前記スイッチング素子を制御する制御手段と、を有し、
前記制御手段は、昇圧動作１サイクル中に、
前記電源手段の出力で第１の昇圧ブロックのコンデンサを充電し、
第２の昇圧ブロック以降は、各昇圧ブロックのコンデンサを、前記電源手段と第１から前段までの昇圧ブロックのコンデンサとを直列化し、前記電源手段の電圧とこれらのコンデンサの放電とで充電し、
前記電源手段または前記複数段の昇圧手段のコンデンサを組み合わせて直列接続することにより、昇圧された電圧を出力し、
前記第１の昇圧ブロックのコンデンサは、前記昇圧手段の昇圧動作１サイクル中に前記第２の昇圧ブロック以降のコンデンサを充電するときに放電を複数回行なうとき、
前記昇圧手段の昇圧動作１サイクルにおける、前記第１の昇圧ブロックのコンデンサの充電時間が前記第１の昇圧ブロックのコンデンサの放電時間の合計と等しくなるように前記スイッチング素子を制御することを特徴とする昇圧システム。
前記制御手段は、前記昇圧手段の昇圧動作１サイクルにおいて、前記第１の昇圧ブロックのコンデンサの容量値と前記電源手段の内部抵抗値との積である時定数に比べ、昇圧動作１サイクルの時間の方が小さくなるように制御することを特徴とする請求項１に記載の昇圧システム。
前記制御手段は、常に前記電源手段が、前記昇圧手段に含まれるいずれかのコンデンサを充電するか、あるいは前記昇圧された電圧を出力する組み合わせに含まれるように制御することを特徴とする請求項１に記載の昇圧システム。
前記電源手段または前記複数段の昇圧手段のコンデンサの組み合わせは、前記電源手段と全ての前記コンデンサを直列接続したものであり、昇圧された電圧は、４以上の２のべき乗倍となることを特徴とする請求項１に記載の昇圧システム。
前記電源手段または前記複数段の昇圧手段のコンデンサの組み合わせは、少なくとも、前記電源手段と前記第１の昇圧手段のコンデンサとを除いて直列接続したものであり、昇圧された電圧は、２のべき乗を除く偶数倍となることを特徴とする請求項１に記載の昇圧システム。
前記電源手段または前記複数段の昇圧手段のコンデンサの組み合わせは、少なくとも、前記第１の昇圧手段のコンデンサを除いて直列接続したものであり、昇圧された電圧は、５以上の奇数倍となることを特徴とする請求項１に記載の昇圧システム。
前記制御手段は、前記昇圧手段の昇圧動作１サイクルにおいて、前記昇圧ブロックのいずれのコンデンサも充電時間が放電時間の合計と等しくなるよう制御することを特徴とする請求項４または６に記載の昇圧システム。
前記制御手段は、前記昇圧手段の昇圧動作１サイクルの半分の時間で前記第１の昇圧ブロックのコンデンサを充電するよう制御することを特徴とする請求項４または５に記載の昇圧システム。
前記制御手段は、前記昇圧手段の昇圧動作１サイクルの昇圧倍率分の１の時間で最終段の昇圧ブロックのコンデンサを充電するよう制御することを特徴とする請求項４から６のいずれか１つに記載の昇圧システム。
前記制御手段は、前記昇圧手段の昇圧動作１サイクルの昇圧倍率分の１の時間で昇圧出力するよう制御することを特徴とする請求項４または６に記載の昇圧システム。