JP4643479B2 - アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 - Google Patents
アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 Download PDFInfo
- Publication number
- JP4643479B2 JP4643479B2 JP2006079689A JP2006079689A JP4643479B2 JP 4643479 B2 JP4643479 B2 JP 4643479B2 JP 2006079689 A JP2006079689 A JP 2006079689A JP 2006079689 A JP2006079689 A JP 2006079689A JP 4643479 B2 JP4643479 B2 JP 4643479B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- source
- memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
図1は、実施の形態1にかかるアクセス制御システム1の全体構成を示す図である。アクセス制御システム1は、アクセス制御装置10と、プロセッサ20と、メモリコントローラ30と、メモリ40とを備えている。
d=(d1,d2,d3,… d64) …(式1)
x=(d1,d2,d3,…d64,p1,p2,…p8) …(式2)
x=dG …(式3)
つまり、64ビットのデータに対して生成行列「G」を掛け合わせると、符号語「x」を計算することができる。こうして計算された符号語「x」の最後の8要素を8ビットのパリティとして出力する。
s=(s1,s2, ・・・ s8) ・・・(式4)
x=(d1,d2,d3, ・・・d64,p1,p2, ・・・ p8) ・・・(式5)
s=xHT ・・・(式6)
ここでHTは検査行列「H」の転置行列を表す。シンドローム計算回路120は、このようにして8ビットのシンドロームを計算し出力する。
図18は、実施の形態2にかかるアクセス制御装置10の機能構成を示すブロック図である。実施の形態2にかかるアクセス制御装置10は、実施の形態1にかかるアクセス制御装置10のアクセスIDレジスタ110にかえて、アクセスID管理装置140を備えている。この点で実施の形態1にかかるアクセス制御システム1と異なっている。
次に、実施の形態3にかかるアクセス制御システム1について説明する。実施の形態3にかかるアクセス制御システム1は、実施の形態2にかかるアクセス制御システム1と同様に、アクセスID管理装置140を備えている。ただし、アクセスID管理装置140における処理が異なる。本実施の形態にかかるアクセスID管理装置140は、書込元ID取得手段および読出元ID取得手段として機能する。実施の形態3にかかるアクセスID選択回路144は、要求元を識別する要求元IDを取得し、この要求元IDに基づいてアクセスIDを選択する。
次に、実施の形態4にかかるアクセス制御システム1について説明する。実施の形態4にかかるアクセス制御システム1は、実施の形態2にかかるアクセスID管理装置140と実施の形態3にかかるアクセスID管理装置140両方の機能を備えている。すなわち、アクセス先のメモリ領域とアクセス要求の要求元の要求元IDの両方の情報に基づいて、アクセスIDを決定する。
次に、実施の形態5にかかるアクセス制御システム1について説明する。実施の形態5にかかるアクセス制御装置10におけるランダムマスク生成処理が他の実施の形態にかかるアクセス制御装置10における処理と異なっている。
f(x)=A0x0+A1x1+A2x2+・・・+A24x24 ・・・(式7)
この場合、このLFSRでdステップ後に出力される値を計算するためには、まずxdをf(x)で割った時の余りg(x)を求める。g(x)は、(式8)で表される。
g(x)=B0x0+B1x1+B2x2+・・・+B23x23 ・・・(式8)
このg(x)の係数である(B0,B1, ・・・ B23)と、LFSRの内部状態(シフトレジスタの各段の値のベクトル)との積和を計算することにより、その内部状態からdステップ後に出てくる1ビットの値が得られる。このB0,B1, ・・・ B23を遅延係数と呼ぶ。
次に、実施の形態6にかかるアクセス制御システム1について説明する。実施の形態6にかかるアクセス制御システム1は、実施の形態5にかかるアクセス制御システム1とほぼ同様であるが、データマスク生成回路130における処理が異なっている。
次に、実施の形態7にかかるアクセス制御システム1について説明する。実施の形態7にかかるアクセス制御システム1は、実施の形態5にかかるアクセス制御システム1とほぼ同様であるが、データマスク生成回路130における処理が異なっている。
次に実施の形態8にかかるアクセス制御システム1について説明する。図43は、実施の形態8にかかるアクセス制御装置10の機能構成を示すブロック図である。実施の形態8にかかるアクセス制御装置10は、アドレス変換装置150をさらに備えている。この点で他の実施の形態にかかるアクセス制御装置10と異なっている。
次に、実施の形態9にかかるアクセス制御システム1について説明する。実施の形態9にかかるアクセス制御システム1は、キャッシュメモリへのアクセス制御を行う。図55は、実施の形態9にかかるアクセス制御システム1の全体構成を示す図である。アクセス制御システム1は、複数のプロセッサ20a〜20cと、ビデオコントローラ21と、メモリ40と、キャッシュメモリを有するアクセス制御装置50とを備えている。
図62は、実施の形態10にかかるアクセス制御装置10の機能構成を示すブロック図である。実施の形態10にかかるメモリアクセス制御部10は、実施の形態2にかかるメモリアクセス制御部10の機能構成に加えてアドレス変換装置160を備えており、プロセッサ20から取得したアドレスを変換し、変換後のアドレスに対してデータアクセスを行う。アドレス変換装置160は、マスク値生成回路112が保持するアドレス変換情報に基づいて、アドレス変換を行う。
キャッシュラインのサイズに対応する範囲(s)と、メモリ素子の持つページサイズに対応する範囲(r+s)と、ページテーブルの管理するページサイズに対応する範囲(q+r+s)のそれぞれの範囲をアクセスするのに必要なビット数が定まっている。
図73は、実施の形態11にかかるメモリアクセス制御部10の機能構成を示すブロック図である。実施の形態11にかかるメモリアクセス制御部10は、実施の形態10にかかるメモリアクセス制御部10の機能構成に加えてバースト転送コントローラ164と、並べ替えバッファ166とを備えている。
図80は、実施の形態12にかかるアクセス制御システム1の全体構成を示す図である。実施の形態12にかかるアクセス制御システム1においては、メモリアクセス制御部10およびメモリ40は同一のバス暗号化装置170,410を備えている。各バス暗号化装置170,410は、秘密の鍵を共有する。そして、この秘密の鍵に基づいて生成される乱数によりメモリバス42上の信号を暗号化する。
10,50 アクセス制御装置
20 プロセッサ
21 ビデオコントローラ
22 プロセッサバス
24 専用線
30 メモリコントローラ
40 メモリ
42 メモリバス
32 ブリッジ
34 ペリフェラルバス
52 プロセッサ側キャッシュ制御回路
54 キャッシュメモリ
56 メモリ側キャッシュ制御回路
60a,60b,60c 周辺機器
76 高速内部バス
78 専用線
100 パリティ生成回路
102 排他的論理和回路
110 アクセスIDレジスタ
112 マスク値生成回路
114 排他的論理和回路
120 シンドローム計算回路
122 誤り訂正回路
130 データマスク生成回路
132 シンドローム生成回路
134 パリティ生成回路
136 排他的論理和回路
138 アドレス情報テーブル
139 アドレス情報特定部
140 アクセスID管理回路
142 アクセスIDテーブル
144 アクセスID選択回路
150 アドレス変換装置
151 アドレス変換メモリ
160 アドレス変換装置
162 アドレス変換表
164 バースト転送コントローラ
171 鍵共有処理回路
170,410 バス暗号化装置
172 共有鍵記憶部
173 初期値計算回路
174 乱数発生回路
175 乱数レジスタ
176 LFSR遅延計算回路
200 回路
202 回路
522 アクセスIDチェック回路
524,562 シーケンスコントローラ
542 タグ格納領域
544 データ格納領域
546 アクセスID格納領域
1301 データマスク生成情報特定回路
1302 データマスク生成情報テーブル
1303a,1303b,1303c,1303d,1303e,1303f LFSR遅延計算回路
1304a,1304b,1304c 排他的論理和回路
1305a,1305b,1305c ゼロシフト回路
1306a,1306b,1306c アドレス拡散回路
1307a 拡散マスクメモリ
1308a デコーダ
Claims (16)
- メモリに書き込むべき書込データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記書込データに付与してパリティ付与後データを生成するパリティ付与手段と、
前記メモリへの前記書込データの書き込みを要求する書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成手段と、
前記書込元シンドロームと、前記書込元アクセスIDと、前記書込データを書き込むべき書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成手段と、
前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出手段と、
前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換手段と、
前記書込アドレス変換手段よる変換後のアドレスに前記第1演算後データを書き込む書込手段と、
前記メモリからのデータの読み出しを要求する読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記第1演算後データに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出元データを読み出す読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出メモリアドレスを前記読出元アクセスIDに基づいて定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから前記第1演算後データを読み出す読出手段と、
前記読出元マスクデータと前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第2排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記読出データとして出力するか否かを判断する出力判断手段と
を備えたことを特徴とするアクセス制御装置。 - 前記書込元アクセスIDと、前記書込メモリアドレスを他のアドレスに変換する際に利用する書込アドレス変換情報とを対応付けて保持する書込アドレス変換情報テーブルと、
前記読出元アクセスIDと、前記読出メモリアドレスを他のアドレスに変換する際に利用する読出アドレス変換情報とを対応付けて保持する読出アドレス変換情報テーブルと
をさらに備え、
前記書込アドレス変換手段は、前記書込アドレス変換情報テーブルにおいて前記書込元アクセスIDに対応付けられている前記書込アドレス変換情報を利用して、前記書込メモリアドレスを他のアドレスに変換し、
前記読出アドレス変換手段は、前記読出アドレス変換情報テーブルにおいて前記読出元アクセスIDに対応付けられている前記読出アドレス変換情報を利用して、前記読出メモリアドレスを他のアドレスに変換することを特徴とする請求項1に記載のアクセス制御装置。 - 前記書込手段は、連続して書き込み可能な書込サイズを単位としてデータを書き込み、
前記書込アドレス変換手段は、前記書込サイズに含まれる前記メモリにアクセスする単位に対応する複数のワードそれぞれの前記書込メモリアドレスを連続する他のメモリアドレスに変換し、
前記読出手段は、連続して読み出し可能な読出サイズを単位として前記第1演算後データを読み出すことを特徴とする請求項1または2に記載のアクセス制御装置。 - 前記読出手段により読み出された前記第1演算後データを、前記ワード単位で、各ワードに対応付けられた前記メモリアドレスの順番にしたがって前記読出元に転送するデータ転送手段をさらに備えたことを特徴とする請求項3に記載のアクセス制御装置。
- メモリから読み出すべきデータの読出メモリアドレスを、前記メモリからのデータの読み出しを要求する読出元から取得する読出要求取得手段と、
前記メモリへのデータの書き込みを要求する書込元または前記読出元から要求されたデータと、当該データのメモリアドレスと、当該データにアクセス可能な書込元または読出元が前記メモリにアクセスする際に利用する情報である要求元アクセスIDとを対応付けて格納するキャッシュメモリに前記読出要求取得手段が取得した前記読出メモリアドレスが格納されているか否かを判断するキャッシュメモリ監視手段と、
前記キャッシュメモリ監視手段が、前記読出要求取得手段が取得した前記読出メモリアドレスが前記キャッシュメモリに格納されていないと判断した場合に、前記読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記メモリに格納されているデータに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出要求取得手段が取得した前記メモリアドレスを前記読出元アクセスIDにより定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから、前記データに対する所定の演算が施されたデータである第1演算後データを読み出す読出手段と、
前記読出元マスクデータと、前記読出手段により読み出された前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第1排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記データとして出力するか否かを判断する出力判断手段と
を備えたことを特徴とするアクセス制御装置。 - 前記出力判断手段が前記データを出力すると判断した場合に、前記第2演算後データを前記データとし、当該データのうち前記メモリにアクセスする単位に対応する複数のワードを、各ワードの前記読出アドレス変換手段による変換前の前記メモリアドレスに対応付けて前記キャッシュメモリに書き込む第1データ転送手段と、
前記第1データ転送手段により前記キャッシュメモリに書き込まれた前記データを、前記ワード単位で、各ワードに対応付けられた前記メモリアドレスの順番にしたがって前記キャッシュメモリから前記読出元に転送する第2データ転送手段と
を備えたことを特徴とする請求項5に記載のアクセス制御装置。 - 前記キャッシュメモリに書き込まれた前記データを、前記ワード単位で、各ワードに対応付けられた前記メモリアドレスの順番にしたがって前記キャッシュメモリから前記読出元に転送する第2データ転送手段と
を備えたことを特徴とする請求項5に記載のアクセス制御装置。 - 前記メモリに書き込むべきデータと、前記データを書き込むべき書込メモリアドレスとを、前記メモリへのデータの書き込みを要求する書込元から取得する書き込み要求取得手段と、
前記メモリに書き込むべきデータのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記データに付与してパリティ付与後データを生成するパリティ付与手段と、
前記書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成手段と、
前記書込元シンドロームと、前記書込元アクセスIDと、前記書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成手段と、
前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出手段と、
前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換手段と、
前記書込アドレス変換手段による変換後のアドレスに前記第1演算後データを書き込む書込手段と
をさらに備え、
前記読出手段は、前記書込アドレス変換手段による変換後のアドレスから前記第1演算後データを読み出すことを特徴とする請求項5から7のいずれか一項に記載のアクセス制御装置。 - 前記書き込み要求取得手段が取得した前記データおよび前記書込メモリアドレスと、前記書込元アクセスIDとを対応付けて前記キャッシュメモリに格納するデータ格納手段をさらに備えたことを特徴とする請求項8に記載のアクセス制御装置。
- プロセッサと、メモリコントローラと、メモリへのアクセスを制御するメモリアクセス制御装置とを備えたアクセス制御システムであって、
前記メモリアクセス制御装置は、
メモリに書き込むべき書込データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記書込データに付与してパリティ付与後データを生成するパリティ付与手段と、
前記メモリへの前記書込データの書き込みを要求する書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成手段と、
前記書込元シンドロームと、前記書込元アクセスIDと、前記書込データを書き込むべき書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成手段と、
前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出手段と、
前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換手段と、
前記書込アドレス変換手段よる変換後のアドレスに前記第1演算後データを書き込む書込手段と、
前記メモリからのデータの読み出しを要求する読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記第1演算後データに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出元データを読み出す読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出メモリアドレスを前記読出元アクセスIDに基づいて定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから前記第1演算後データを読み出す読出手段と、
前記読出元マスクデータと前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第2排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記読出データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするアクセス制御システム。 - プロセッサと、メモリへのアクセスを制御するメモリアクセス制御装置とを備えたアクセス制御システムであって、
前記メモリアクセス制御装置は、
メモリに書き込むべき書込データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記書込データに付与してパリティ付与後データを生成するパリティ付与手段と、
前記メモリへの前記書込データの書き込みを要求する書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成手段と、
前記書込元シンドロームと、前記書込元アクセスIDと、前記書込データを書き込むべき書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成手段と、
前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出手段と、
前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換手段と、
前記書込アドレス変換手段よる変換後のアドレスに前記第1演算後データを書き込む書込手段と、
前記メモリからのデータの読み出しを要求する読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記第1演算後データに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出元データを読み出す読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出メモリアドレスを前記読出元アクセスIDに基づいて定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから前記第1演算後データを読み出す読出手段と、
前記読出元マスクデータと前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第2排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記読出データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするアクセス制御システム。 - プロセッサと、メモリコントローラと、メモリへのアクセスを制御するメモリアクセス制御装置とを備えたアクセス制御システムであって、
前記メモリアクセス制御装置は、
メモリから読み出すべきデータと、前記データの読出メモリアドレスとを、前記メモリからのデータの読み出しを要求する読出元から取得する読出要求取得手段と、
前記メモリへのデータの書き込みを要求する書込元または前記読出元から要求されたデータと、当該データのメモリアドレスと、当該データにアクセス可能な書込元または読出元が前記メモリにアクセスする際に利用する情報である要求元アクセスIDとを対応付けて格納するキャッシュメモリに前記読出要求取得手段が取得した前記読出メモリアドレスが格納されているか否かを判断するキャッシュメモリ監視手段と、
前記キャッシュメモリ監視手段が、前記読出要求取得手段が取得した前記読出メモリアドレスが前記キャッシュメモリに格納されていないと判断した場合に、前記読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記メモリに格納されているデータに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出要求取得手段が取得した前記メモリアドレスを前記読出元アクセスIDにより定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから、前記データに対する所定の演算が施されたデータである第1演算後データを読み出す読出手段と、
前記読出元マスクデータと、前記読出手段により読み出された前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第1排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするアクセス制御システム。 - プロセッサと、メモリへのアクセスを制御するメモリアクセス制御装置とを備えたアクセス制御システムであって、
前記メモリアクセス制御装置は、
メモリから読み出すべきデータと、前記データの読出メモリアドレスとを、前記メモリからのデータの読み出しを要求する読出元から取得する読出要求取得手段と、
前記メモリへのデータの書き込みを要求する書込元または前記読出元から要求されたデータと、当該データのメモリアドレスと、当該データにアクセス可能な書込元または読出元が前記メモリにアクセスする際に利用する情報である要求元アクセスIDとを対応付けて格納するキャッシュメモリに前記読出要求取得手段が取得した前記読出メモリアドレスが格納されているか否かを判断するキャッシュメモリ監視手段と、
前記キャッシュメモリ監視手段が、前記読出要求取得手段が取得した前記読出メモリアドレスが前記キャッシュメモリに格納されていないと判断した場合に、前記読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記メモリに格納されているデータに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出要求取得手段が取得した前記メモリアドレスを前記読出元アクセスIDにより定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから、前記データに対する所定の演算が施されたデータである第1演算後データを読み出す読出手段と、
前記読出元マスクデータと、前記読出手段により読み出された前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第1排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするアクセス制御システム。 - メモリコントローラと、メモリへのアクセスを制御するメモリアクセス制御装置とを備えたプロセッサであって、
前記メモリアクセス制御装置は、
メモリに書き込むべき書込データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記書込データに付与してパリティ付与後データを生成するパリティ付与手段と、
前記メモリへの前記書込データの書き込みを要求する書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成手段と、
前記書込元シンドロームと、前記書込元アクセスIDと、前記書込データを書き込むべき書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成手段と、
前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出手段と、
前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換手段と、
前記書込アドレス変換手段よる変換後のアドレスに前記第1演算後データを書き込む書込手段と、
前記メモリからのデータの読み出しを要求する読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記第1演算後データに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成手段と、
前記読出元シンドロームと、前記読出元アクセスIDと、前記読出元データを読み出す読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成手段と、
前記読出メモリアドレスを前記読出元アクセスIDに基づいて定まる他のメモリアドレスに変換する読出アドレス変換手段と、
前記読出アドレス変換手段による変換後のメモリアドレスから前記第1演算後データを読み出す読出手段と、
前記読出元マスクデータと前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第2排他的論理和算出手段と、
前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出手段と、
前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記読出データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするプロセッサ。 - アクセス制御装置で実行されるアクセス制御方法であって、
前記アクセス制御装置は、パリティ生成手段と、パリティ付与手段と、書込元シンドローム生成手段と、書込元マスクデータ生成手段と、第1排他的論理和算出手段と、書込アドレス変換手段と、書込手段と、読出元シンドローム生成手段と、読出元マスクデータ生成手段と、読出アドレス変換手段と、読出手段と、第2排他的論理和算出手段と、データシンドローム算出手段と、出力判断手段と、を備え、
前記パリティ生成手段が、メモリに書き込むべき書込データのパリティを生成するパリティ生成ステップと、
前記パリティ付与手段が、前記パリティ生成ステップにおいて生成した前記パリティを前記書込データに付与してパリティ付与後データを生成するパリティ付与ステップと、
前記書込元シンドローム生成手段が、前記メモリへの前記書込データの書き込みを要求する書込元が前記メモリにアクセスする際に利用する情報である書込元アクセスIDに予め対応付けられている値を、前記パリティ付与後データに対してマスクすべき書込元マスクデータの書込元シンドロームとして生成する書込元シンドローム生成ステップと、
前記書込元マスクデータ生成手段が、前記書込元シンドロームと、前記書込元アクセスIDと、前記書込データを書き込むべき書込メモリアドレスとに基づいて、前記書込元マスクデータを生成する書込元マスクデータ生成ステップと、
前記第1排他的論理和算出手段が、前記パリティ付与後データと前記書込元マスクデータとの排他的論理和を算出して、第1演算後データを得る第1排他的論理和算出ステップと、
前記書込アドレス変換手段が、前記書込メモリアドレスを前記書込元アクセスIDにより定まる他のアドレスに変換する書込アドレス変換ステップと、
前記書込手段が、前記書込アドレス変換ステップにおける変換後のアドレスに前記第1演算後データを書き込む書込ステップと、
前記読出元シンドローム生成手段が、前記メモリからのデータの読み出しを要求する読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記第1演算後データに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成ステップと、
前記読出元マスクデータ生成手段が、前記読出元シンドロームと、前記読出元アクセスIDと、前記読出元データを読み出す読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成ステップと、
前記読出アドレス変換手段が、前記読出メモリアドレスを前記読出元アクセスIDに基づいて定まる他のメモリアドレスに変換する読出アドレス変換ステップと、
前記読出手段が、前記読出アドレス変換ステップにおける変換後のメモリアドレスから前記第1演算後データを読み出す読出ステップと、
前記第2排他的論理和算出手段が、前記読出元マスクデータと前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第2排他的論理和算出ステップと、
前記データシンドローム算出手段が、前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出ステップと、
前記出力判断手段が、前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記読出データとして出力するか否かを判断する出力判断ステップと
を有することを特徴とするアクセス制御方法。 - アクセス制御装置で実行されるメモリアクセス制御方法であって、
前記アクセス制御装置は、読出要求取得手段と、キャッシュメモリ監視手段と、読出元シンドローム生成手段と、読出元マスクデータ生成手段と、読出アドレス変換手段と、読出手段と、第1排他的論理和算出手段と、データシンドローム算出手段と、出力判断手段と、を備え、
前記読出要求取得手段が、メモリから読み出すべきデータと、前記データの読出メモリアドレスとを、前記メモリからのデータの読み出しを要求する読出元から取得する読出要求取得ステップと、
前記キャッシュメモリ監視手段が、前記メモリへのデータの書き込みを要求する書込元または前記読出元から要求されたデータと、当該データのメモリアドレスと、当該データにアクセス可能な書込元または読出元が前記メモリにアクセスする際に利用する情報である要求元アクセスIDとを対応付けて格納するキャッシュメモリに前記読出要求取得ステップにおいて取得した前記読出メモリアドレスが格納されているか否かを判断するキャッシュメモリ監視ステップと、
前記読出元シンドローム生成手段が、前記キャッシュメモリ監視ステップにおいて、前記読出要求取得ステップにおいて取得した前記読出メモリアドレスが前記キャッシュメモリに格納されていないと判断した場合に、前記読出元が前記メモリにアクセスする際に利用する情報である読出元アクセスIDに予め対応付けられている値を、前記メモリに格納されているデータに対してマスクすべき読出元マスクデータの読出元シンドロームとして生成する読出元シンドローム生成ステップと、
前記読出元マスクデータ生成手段が、前記読出元シンドロームと、前記読出元アクセスIDと、前記読出メモリアドレスとに基づいて、前記読出元マスクデータを生成する読出元マスクデータ生成ステップと、
前記読出アドレス変換手段が、前記読出要求取得ステップにおいて取得した前記メモリアドレスを前記読出元アクセスIDにより定まる他のメモリアドレスに変換する読出アドレス変換ステップと、
前記読出手段が、前記読出アドレス変換ステップにおける変換後のメモリアドレスから、前記データに対する所定の演算が施されたデータである第1演算後データを読み出す読出ステップと、
前記第1排他的論理和算出手段が、前記読出元マスクデータと、前記読出ステップにおいて読み出された前記第1演算後データとの排他的論理和を算出して、第2演算後データを得る第1排他的論理和算出ステップと、
前記データシンドローム算出手段が、前記第2演算後データから実際のデータシンドロームを算出するデータシンドローム算出ステップと、
前記出力判断手段が、前記データシンドロームに基づいて、前記第2演算後データを前記読出元が読み出しを要求する前記データとして出力するか否かを判断する出力判断ステップと
を有することを特徴とするメモリアクセス制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006079689A JP4643479B2 (ja) | 2006-03-22 | 2006-03-22 | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 |
US11/523,003 US7653861B2 (en) | 2006-03-22 | 2006-09-19 | Access control apparatus, access control system, processor, access control method, memory access control apparatus, memory access control system, and memory access control method |
CNA2007100843799A CN101042682A (zh) | 2006-03-22 | 2007-02-28 | 访问控制装置、***和方法,处理器 |
EP07004887A EP1837774A3 (en) | 2006-03-22 | 2007-03-09 | Access control apparatus, access control system, processor, access control method, memory access control apparatus, memory access control system and memory access control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006079689A JP4643479B2 (ja) | 2006-03-22 | 2006-03-22 | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257217A JP2007257217A (ja) | 2007-10-04 |
JP4643479B2 true JP4643479B2 (ja) | 2011-03-02 |
Family
ID=38166105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006079689A Expired - Fee Related JP4643479B2 (ja) | 2006-03-22 | 2006-03-22 | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7653861B2 (ja) |
EP (1) | EP1837774A3 (ja) |
JP (1) | JP4643479B2 (ja) |
CN (1) | CN101042682A (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4469783B2 (ja) * | 2005-11-28 | 2010-05-26 | 株式会社東芝 | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 |
US7836386B2 (en) * | 2006-09-27 | 2010-11-16 | Qimonda Ag | Phase shift adjusting method and circuit |
US20090055906A1 (en) * | 2007-08-20 | 2009-02-26 | Infineon Technologies Ag | Method and apparatus for embedded memory security |
US8250452B2 (en) * | 2007-08-20 | 2012-08-21 | Infineon Technologies Ag | Method and apparatus for embedded memory security |
JP2009104757A (ja) * | 2007-10-02 | 2009-05-14 | Panasonic Corp | 半導体記憶装置 |
US8230305B2 (en) * | 2009-04-02 | 2012-07-24 | Micron Technology, Inc. | Extended single-bit error correction and multiple-bit error detection |
US8438344B2 (en) * | 2010-03-12 | 2013-05-07 | Texas Instruments Incorporated | Low overhead and timing improved architecture for performing error checking and correction for memories and buses in system-on-chips, and other circuits, systems and processes |
US9311181B2 (en) * | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
CN103885850B (zh) * | 2013-03-01 | 2016-12-28 | 上海富欣智能交通控制有限公司 | 存储器在线检查***及方法 |
US9164834B2 (en) * | 2013-05-06 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor memory devices, memory systems including the same and method of writing data in the same |
KR20150043044A (ko) * | 2013-10-14 | 2015-04-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
CN104598829B (zh) * | 2013-10-31 | 2018-08-07 | 上海复旦微电子集团股份有限公司 | 数据处理方法、装置及防攻击方法和装置以及存储装置 |
IL234956A (en) * | 2014-10-02 | 2017-10-31 | Kaluzhny Uri | Data bus protection with enhanced key entropy |
US9678875B2 (en) * | 2014-11-25 | 2017-06-13 | Qualcomm Incorporated | Providing shared cache memory allocation control in shared cache memory systems |
CN105743652B (zh) * | 2014-12-11 | 2019-01-22 | 上海华虹集成电路有限责任公司 | 基于地址异或的数据总线加密方法 |
CN105988942B (zh) * | 2015-02-13 | 2018-12-04 | 上海复旦微电子集团股份有限公司 | 地址总线中地址数据转换方法及装置 |
WO2017043113A1 (en) * | 2015-09-11 | 2017-03-16 | Kabushiki Kaisha Toshiba | Memory device |
FR3048529B1 (fr) * | 2016-03-01 | 2018-03-23 | Ingenico Group | Procede de modulation d'acces a une ressource, dispositif et programme correspondant |
US10243584B2 (en) * | 2016-05-11 | 2019-03-26 | Samsung Electronics Co., Ltd. | Memory device including parity error detection circuit |
GB2550929A (en) * | 2016-05-31 | 2017-12-06 | Advanced Risc Mach Ltd | An apparatus and method for generating an error code for a block comprising a plurality of data bits and a plurality of address bits |
US10606696B2 (en) | 2017-12-04 | 2020-03-31 | International Business Machines Corporation | Internally-generated data storage in spare memory locations |
IT201800003373A1 (it) * | 2018-03-08 | 2019-09-08 | St Microelectronics Srl | Procedimento e circuito di decrittazione, dispositivo corrispondente |
KR102583797B1 (ko) * | 2018-04-09 | 2023-10-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
WO2020181002A1 (en) * | 2019-03-05 | 2020-09-10 | Cryptography Research, Inc. | Side-channel-attack-resistant memory access on embedded central processing units |
US11609980B2 (en) * | 2020-05-08 | 2023-03-21 | Hewlett Packard Enterprise Development Lp | Memory module authentication extension |
CN112491876B (zh) * | 2020-11-26 | 2022-10-21 | 杭州迪普科技股份有限公司 | 地理位置的访问控制方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181802A (ja) * | 1998-12-11 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006018685A (ja) * | 2004-07-02 | 2006-01-19 | Ntt Docomo Inc | マルチタスク実行システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973628A (en) * | 1997-10-03 | 1999-10-26 | Cisco Technology, Inc. | Parallel variable bit encoder |
US6973613B2 (en) | 2002-06-28 | 2005-12-06 | Sun Microsystems, Inc. | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure |
US6961877B2 (en) * | 2002-07-19 | 2005-11-01 | Qlogic Corporation | System and method for in-line error correction for storage systems |
-
2006
- 2006-03-22 JP JP2006079689A patent/JP4643479B2/ja not_active Expired - Fee Related
- 2006-09-19 US US11/523,003 patent/US7653861B2/en not_active Expired - Fee Related
-
2007
- 2007-02-28 CN CNA2007100843799A patent/CN101042682A/zh active Pending
- 2007-03-09 EP EP07004887A patent/EP1837774A3/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181802A (ja) * | 1998-12-11 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006018685A (ja) * | 2004-07-02 | 2006-01-19 | Ntt Docomo Inc | マルチタスク実行システム |
Also Published As
Publication number | Publication date |
---|---|
US7653861B2 (en) | 2010-01-26 |
EP1837774A2 (en) | 2007-09-26 |
CN101042682A (zh) | 2007-09-26 |
EP1837774A3 (en) | 2008-03-05 |
JP2007257217A (ja) | 2007-10-04 |
US20070221724A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4643479B2 (ja) | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 | |
JP4498295B2 (ja) | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法 | |
JP4469783B2 (ja) | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 | |
EP3716071B1 (en) | Combined secure message authentication codes (mac) and device correction using encrypted parity with multi-key domains | |
JP6058245B2 (ja) | 乱数拡大装置、乱数拡大方法及び乱数拡大プログラム | |
JP7354253B2 (ja) | インラインecc保護のための方法及びシステム | |
KR20090028507A (ko) | 비휘발성 메모리 에러 보정 시스템 및 방법 | |
EP4202685A1 (en) | Algebraic and deterministic memory authentication and correction with coupled cacheline metadata | |
KR101425704B1 (ko) | 비트 포이즈닝 장치, 방법, 시스템 및 제품 | |
JP6090489B1 (ja) | エラー検知装置、記憶装置およびエラー訂正方法 | |
US9043655B2 (en) | Apparatus and control method | |
US11256569B2 (en) | Error correcting bits | |
JP2013222272A (ja) | 半導体装置、機密データ管理システム、及び機密データ管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |