JP2003179553A - 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ - Google Patents
出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバInfo
- Publication number
- JP2003179553A JP2003179553A JP2002263478A JP2002263478A JP2003179553A JP 2003179553 A JP2003179553 A JP 2003179553A JP 2002263478 A JP2002263478 A JP 2002263478A JP 2002263478 A JP2002263478 A JP 2002263478A JP 2003179553 A JP2003179553 A JP 2003179553A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- differential
- output
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 本発明は出力オーバーシュートを制御するた
めのバイアス回路を備える光源ドライバである。 【解決手段】 本発明によるレーザダイオードあるいは
他の光源用の駆動回路は、差動入力データを受信するた
めの第一と第二の入力を持つ差動回路、入力データに応
答して光源に対する変調電流を生成するための電流発生
器回路、および可変バイアスを差動回路に加えるための
可変バイアス回路を備える。
めのバイアス回路を備える光源ドライバである。 【解決手段】 本発明によるレーザダイオードあるいは
他の光源用の駆動回路は、差動入力データを受信するた
めの第一と第二の入力を持つ差動回路、入力データに応
答して光源に対する変調電流を生成するための電流発生
器回路、および可変バイアスを差動回路に加えるための
可変バイアス回路を備える。
Description
【０００１】
【発明の属する技術分野】本発明は一般的には駆動電流
をレーザあるいは他の光源に供給するための回路、より
詳細にはレーザ駆動回路あるいは他の光源駆動回路の出
力段に用いるためのバイアス制御回路に関する。
をレーザあるいは他の光源に供給するための回路、より
詳細にはレーザ駆動回路あるいは他の光源駆動回路の出
力段に用いるためのバイアス制御回路に関する。
【０００２】
【従来の技術】レーザダイオードおよび他のタイプの半
導体レーザが高速光データ伝送アプリケーションにおけ
る光源として広く用いられている。レーザダイオード
は、これらが高い光出力電力およびスペクトル純度を持
つために特にこのようなアプリケーションに適する。レ
ーザ駆動回路はここでは単に“ドライバ”とも呼ばれる
が、伝送されるべきデータに従って光出力信号を論理１
のレベルに対応する“オン”状態と論理０のレベルに対
応する“オフ”状態との間で制御するために、適当な駆
動電流を半導体レーザに供給するために用いられる。
導体レーザが高速光データ伝送アプリケーションにおけ
る光源として広く用いられている。レーザダイオード
は、これらが高い光出力電力およびスペクトル純度を持
つために特にこのようなアプリケーションに適する。レ
ーザ駆動回路はここでは単に“ドライバ”とも呼ばれる
が、伝送されるべきデータに従って光出力信号を論理１
のレベルに対応する“オン”状態と論理０のレベルに対
応する“オフ”状態との間で制御するために、適当な駆
動電流を半導体レーザに供給するために用いられる。
【０００３】従来の半導体レーザ駆動回路が１９９９年
３月１６日付けでＧ．Ｎ．Ｌｉｎｋなる発明人の名称の
下で交付された“Ｈｉｇｈ Ｓｐｅｅｄ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｌａｓｅｒ Ｄｒｉｖｅｒ Ｃｉｒｃ
ｕｉｔｓ（高速半導体レーザ駆動回路）”なる名称の合
衆国特許第５，８８３，９１０号において開示されてい
るために、これも参照されたい。
３月１６日付けでＧ．Ｎ．Ｌｉｎｋなる発明人の名称の
下で交付された“Ｈｉｇｈ Ｓｐｅｅｄ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｌａｓｅｒ Ｄｒｉｖｅｒ Ｃｉｒｃ
ｕｉｔｓ（高速半導体レーザ駆動回路）”なる名称の合
衆国特許第５，８８３，９１０号において開示されてい
るために、これも参照されたい。
【０００４】半導体レーザに基づく光システムの性能を
最適化するためには、半導体レーザへのドライブ（駆動
信号）を正確に制御することが重要となる。より具体的
には、通常、半導体レーザがオフ状態からオン状態へと
駆動される際の駆動信号のオーバーシュートを最小化す
ることが要望される。過剰なオーバーシュートが発生す
ると、光システムの受信機内の自動利得制御（ＡＧＣ）
回路によって受信機の利得が過剰に低減され、この結
果、必要な信号が不必要に減衰されることとなる。この
結果、信号対雑音性能が劣化し、ビット誤り率が増加
し、加えて、ある与えられた品質レベルにて光信号を伝
送することができる距離が低減されることとなる。典型
的には、最大許容ドライバ出力オーバーシュートは、平
均ピーク間出力信号振幅の約10%以下とされる。
最適化するためには、半導体レーザへのドライブ（駆動
信号）を正確に制御することが重要となる。より具体的
には、通常、半導体レーザがオフ状態からオン状態へと
駆動される際の駆動信号のオーバーシュートを最小化す
ることが要望される。過剰なオーバーシュートが発生す
ると、光システムの受信機内の自動利得制御（ＡＧＣ）
回路によって受信機の利得が過剰に低減され、この結
果、必要な信号が不必要に減衰されることとなる。この
結果、信号対雑音性能が劣化し、ビット誤り率が増加
し、加えて、ある与えられた品質レベルにて光信号を伝
送することができる距離が低減されることとなる。典型
的には、最大許容ドライバ出力オーバーシュートは、平
均ピーク間出力信号振幅の約10%以下とされる。
【０００５】
【発明が解決しようとする課題】上述の合衆国特許第
５，８８３，９１０号において開示されるような従来の
半導体レーザ駆動回路の一つの重大な問題は、このタイ
プの回路では、ドライバ出力信号がしばしば上述の最大
許容レベルを超えるようなオーバーシュートを示すこと
である。
５，８８３，９１０号において開示されるような従来の
半導体レーザ駆動回路の一つの重大な問題は、このタイ
プの回路では、ドライバ出力信号がしばしば上述の最大
許容レベルを超えるようなオーバーシュートを示すこと
である。
【０００６】従って、ドライバ出力信号のオーバーシュ
ートを許容できるレベルに制限するように構成された半
導体レーザおよび他の光源用の改善された駆動回路に対
する必要性が存在する。
ートを許容できるレベルに制限するように構成された半
導体レーザおよび他の光源用の改善された駆動回路に対
する必要性が存在する。
【０００７】
【課題を解決するための手段】本発明は上述の必要性を
満たす改善された光源駆動回路を提供する。
満たす改善された光源駆動回路を提供する。
【０００８】本発明の一面によると、レーザダイオード
あるいは他の光源用の駆動回路は、差動入力データを受
信するための第一と第二の入力を持つ差動回路、入力デ
ータに応答して光源に対する変調電流を生成するための
電流発生器回路、および可変バイアスを差動回路に加え
るための可変バイアス回路を備える。電流発生器は、好
ましくは、この差動回路の第一と第二の入力に加えられ
る差動データに従ってこの駆動回路の第一と第二の出力
の一つに加えるための変調電流を確立するように適合化
される。この可変バイアス回路は、これによって差動回
路に加えるために生成される可変バイアス電流が変調電
流の関数となり、こうして駆動回路の出力オーバーシュ
ートを制御するように構成される。
あるいは他の光源用の駆動回路は、差動入力データを受
信するための第一と第二の入力を持つ差動回路、入力デ
ータに応答して光源に対する変調電流を生成するための
電流発生器回路、および可変バイアスを差動回路に加え
るための可変バイアス回路を備える。電流発生器は、好
ましくは、この差動回路の第一と第二の入力に加えられ
る差動データに従ってこの駆動回路の第一と第二の出力
の一つに加えるための変調電流を確立するように適合化
される。この可変バイアス回路は、これによって差動回
路に加えるために生成される可変バイアス電流が変調電
流の関数となり、こうして駆動回路の出力オーバーシュ
ートを制御するように構成される。
【０００９】長所として、本発明によると、光源駆動回
路の出力オーバーシュートを、この回路の他の性能パラ
メータに悪影響を与えることなく、大幅に、例えば、前
述の10%なる最大許容レベルより低いレベルに低減する
ことができる。
路の出力オーバーシュートを、この回路の他の性能パラ
メータに悪影響を与えることなく、大幅に、例えば、前
述の10%なる最大許容レベルより低いレベルに低減する
ことができる。
【００１０】
【発明の実施の形態】本発明はここでは一例としての半
導体レーザ駆動回路を用いて説明される。ただし、これ
ら特定な回路は単に説明のために示されるものであり、
本発明の技法はより一般的に多様な他の光源駆動装置に
も適用できるものである。さらに、レーザダイオード光
源を用いて解説されるが、本発明は勿論他のタイプの光
源と共に用いることもできる。
導体レーザ駆動回路を用いて説明される。ただし、これ
ら特定な回路は単に説明のために示されるものであり、
本発明の技法はより一般的に多様な他の光源駆動装置に
も適用できるものである。さらに、レーザダイオード光
源を用いて解説されるが、本発明は勿論他のタイプの光
源と共に用いることもできる。
【００１１】最初に、本発明の一つの実施例の一般動作
特性について図１と２の略図を参照しながら説明する。
説明の実施例において利用される特定のタイプのバイア
ス制御については後に図３と６との関連でより詳細な図
面を用いて説明する。
特性について図１と２の略図を参照しながら説明する。
説明の実施例において利用される特定のタイプのバイア
ス制御については後に図３と６との関連でより詳細な図
面を用いて説明する。
【００１２】図１は、本発明の一つの実施例におけるレ
ーザダイオードの光出力をダイオード電流の関数として
示す。プロットされる出力特性上の点１００はレーザ閾
値電流に対応する。これは、この点を超えてさらに電流
を増加するとレーザの光出力が生成される点である。高
速光伝送用途においては、通常、レーザダイオードの直
流（ＤＣ）バイアスはこの点あるいはこの近傍にセット
することが望ましい。プロットされる出力特性上の点１
０２は低変調電流レベルＩＭＯＤ（０）に対応し、１０
４は高変調電流レベルＩＭＯＤ（１）に対応する。これ
ら電流レベルは、それぞれ、光論理０出力の生成と、光
論理１出力の生成と関連する。説明を簡潔明快にするた
めに、高レベル光出力は論理１に対応し、低レベル光出
力は論理０に対応するものと想定されるが、ただし、こ
れは本発明の要件ではないことに注意する。
ーザダイオードの光出力をダイオード電流の関数として
示す。プロットされる出力特性上の点１００はレーザ閾
値電流に対応する。これは、この点を超えてさらに電流
を増加するとレーザの光出力が生成される点である。高
速光伝送用途においては、通常、レーザダイオードの直
流（ＤＣ）バイアスはこの点あるいはこの近傍にセット
することが望ましい。プロットされる出力特性上の点１
０２は低変調電流レベルＩＭＯＤ（０）に対応し、１０
４は高変調電流レベルＩＭＯＤ（１）に対応する。これ
ら電流レベルは、それぞれ、光論理０出力の生成と、光
論理１出力の生成と関連する。説明を簡潔明快にするた
めに、高レベル光出力は論理１に対応し、低レベル光出
力は論理０に対応するものと想定されるが、ただし、こ
れは本発明の要件ではないことに注意する。
【００１３】加えて、図１に示す特定の出力特性は単に
解説のためのものであり、本発明は他のタイプの出力特
性を持つ光源と共に用いることもできることに注意す
る。
解説のためのものであり、本発明は他のタイプの出力特
性を持つ光源と共に用いることもできることに注意す
る。
【００１４】図２は本発明による光システム送信機の一
部を示す。送信機のこの部分は、図示されるように、レ
ーザ駆動回路２００とレーザダイオードＤ１を備える。
示されるように、ＤＣバイアス電流ＩＤＣがレーザダイ
オードＤ１に関連するＤＣバイアス回路（図示せず）に
よって加えられる。レーザ駆動回路２００は、一つのデ
ータ入力、およびＯＵＴＮ（端子２０２）として示され
る正の出力と、ＯＵＴＰ（端子２０４）として示される
負の出力を持つ。こうして加えられるデータは、この略
図においては、データが低論理レベルにあるときは低変
調電流ＩＭＯＤ（０）がレーザダイオードＤ１に加えら
れ、データが高論理レベルにあるときは高変調電流ＩＭ
ＯＤ（１）がレーザダイオードＤ１に加えられるように
スイッチ２０５の位置を制御する働きをする。これは、
入力データが低論理レベルにあるときは変調電流ＩＭＯ
Ｄをスイッチ２０５とＯＵＴＮ端子２０２を介して電源
電圧ＶＣＣに向け、入力データが高論理レベルにあると
きはスイッチ２０５とＯＵＴＰ端子２０４を介してレー
ザダイオードＤ１の陽極に向けることで行なわれる。
部を示す。送信機のこの部分は、図示されるように、レ
ーザ駆動回路２００とレーザダイオードＤ１を備える。
示されるように、ＤＣバイアス電流ＩＤＣがレーザダイ
オードＤ１に関連するＤＣバイアス回路（図示せず）に
よって加えられる。レーザ駆動回路２００は、一つのデ
ータ入力、およびＯＵＴＮ（端子２０２）として示され
る正の出力と、ＯＵＴＰ（端子２０４）として示される
負の出力を持つ。こうして加えられるデータは、この略
図においては、データが低論理レベルにあるときは低変
調電流ＩＭＯＤ（０）がレーザダイオードＤ１に加えら
れ、データが高論理レベルにあるときは高変調電流ＩＭ
ＯＤ（１）がレーザダイオードＤ１に加えられるように
スイッチ２０５の位置を制御する働きをする。これは、
入力データが低論理レベルにあるときは変調電流ＩＭＯ
Ｄをスイッチ２０５とＯＵＴＮ端子２０２を介して電源
電圧ＶＣＣに向け、入力データが高論理レベルにあると
きはスイッチ２０５とＯＵＴＰ端子２０４を介してレー
ザダイオードＤ１の陽極に向けることで行なわれる。
【００１５】ここでの説明においては、図１に示すよう
なＩＭＯＤ（０）とＩＭＯＤ（１）レベルが、ＩＭＯＤ
（０）もしくはＩＭＯＤ（１）のどちらか指定される方
がレーザダイオードＤ１に加えられたとき、合計印加電
流がＤＣバイアス電流ＩＤＣとＩＭＯＤ（０）もしくは
ＩＭＯＤ（１）のいずれかの特定の変調電流の合計とな
るように加えられるＤＣバイアス電流に対して正規化さ
れているものと想定される。加えて、ＩＭＯＤ（０）を
０とすることもでき、つまり、図１の点１００と１０２
を同一とすることもでき、この場合は、合計加電流はＤ
Ｃバイアス電流ＩＤＣのみとなることにも注意する。
なＩＭＯＤ（０）とＩＭＯＤ（１）レベルが、ＩＭＯＤ
（０）もしくはＩＭＯＤ（１）のどちらか指定される方
がレーザダイオードＤ１に加えられたとき、合計印加電
流がＤＣバイアス電流ＩＤＣとＩＭＯＤ（０）もしくは
ＩＭＯＤ（１）のいずれかの特定の変調電流の合計とな
るように加えられるＤＣバイアス電流に対して正規化さ
れているものと想定される。加えて、ＩＭＯＤ（０）を
０とすることもでき、つまり、図１の点１００と１０２
を同一とすることもでき、この場合は、合計加電流はＤ
Ｃバイアス電流ＩＤＣのみとなることにも注意する。
【００１６】レーザドライバ（駆動回路）２００は、特
に、各々が対応するレーザダイオードに駆動電流を供給
するマルチレーザドライバモジュールを備える光出力シ
ステムにおいて用いるのに適する。このような用途にお
いては、総システム電力を最小化でき、より高い集積度
を達成できるという大きな長所を実現できる。一つの可
能な技法においては、ある与えられたレーザドライバモ
ジュールは対応するレーザダイオードをシステムの光電
力仕様を満たす最小限の電流にて駆動するように構成さ
れる。レーザダイオードが新しいときは、この仕様を満
たすために必要とされる電流は小量ですむが、ただし、
レーザがエージングするにつれてより多くの電流が必要
となる。予測される製造偏差およびレーザダイオードの
エージングに対処するために、上述の変調電流（ＩＭＯ
Ｄ）は、１２：１なるレンジ（例えば、５ｍＡから６０
ｍＡ）に渡って指定される。システムは、さらに、レー
ザダイオードに対して、“オン”状態電流（Ｉｏｎ）対
“オフ”状態電流（Ｉｏｆｆ）の特定の比、例えば、１
０：１あるいはそれ以上のＩｏｎ：Ｉｏｆｆ比を要求す
る。図１との関連では、レーザダイオードＤ１は、高変
調電流ＩＭＯＤ（１）が加えられたときはオン状態とな
り、低変調電流ＩＭＤＯ（０）が加えられたときはオフ
状態となるものと想定される。
に、各々が対応するレーザダイオードに駆動電流を供給
するマルチレーザドライバモジュールを備える光出力シ
ステムにおいて用いるのに適する。このような用途にお
いては、総システム電力を最小化でき、より高い集積度
を達成できるという大きな長所を実現できる。一つの可
能な技法においては、ある与えられたレーザドライバモ
ジュールは対応するレーザダイオードをシステムの光電
力仕様を満たす最小限の電流にて駆動するように構成さ
れる。レーザダイオードが新しいときは、この仕様を満
たすために必要とされる電流は小量ですむが、ただし、
レーザがエージングするにつれてより多くの電流が必要
となる。予測される製造偏差およびレーザダイオードの
エージングに対処するために、上述の変調電流（ＩＭＯ
Ｄ）は、１２：１なるレンジ（例えば、５ｍＡから６０
ｍＡ）に渡って指定される。システムは、さらに、レー
ザダイオードに対して、“オン”状態電流（Ｉｏｎ）対
“オフ”状態電流（Ｉｏｆｆ）の特定の比、例えば、１
０：１あるいはそれ以上のＩｏｎ：Ｉｏｆｆ比を要求す
る。図１との関連では、レーザダイオードＤ１は、高変
調電流ＩＭＯＤ（１）が加えられたときはオン状態とな
り、低変調電流ＩＭＤＯ（０）が加えられたときはオフ
状態となるものと想定される。
【００１７】図３は本発明による図２のレーザダイオー
ド２００の一つの可能な実施例をより詳細に示す。レー
ザダイオード２００は図示するように差動ベース−エミ
ッタ電圧（ｄＶｂｅ）バイアス回路３００、電流発生器
回路３０２、トランジスタＱ０とＱ１から成る出力段差
動ペア、トランジスタＱ２〜Ｑ５から成るプッシュ−プ
ル段、およびトランジスタＱ６とＱ７から成る入力段差
動ペアを備える。プッシュ−プル段（Ｑ２〜Ｑ５）の上
半分（Ｑ２，Ｑ３）は出力段差動ペア（Ｑ０，Ｑ１）を
駆動し、プッシュ−プル段の下半分（Ｑ４，Ｑ５）は差
動データ入力ＩＰとＩＮによって直接に駆動される。差
動データ入力は、入力段差動ペア（Ｑ６，Ｑ７）も駆動
する。出力段差動ペアは概ね図２のスイッチ２０５に対
応する。
ド２００の一つの可能な実施例をより詳細に示す。レー
ザダイオード２００は図示するように差動ベース−エミ
ッタ電圧（ｄＶｂｅ）バイアス回路３００、電流発生器
回路３０２、トランジスタＱ０とＱ１から成る出力段差
動ペア、トランジスタＱ２〜Ｑ５から成るプッシュ−プ
ル段、およびトランジスタＱ６とＱ７から成る入力段差
動ペアを備える。プッシュ−プル段（Ｑ２〜Ｑ５）の上
半分（Ｑ２，Ｑ３）は出力段差動ペア（Ｑ０，Ｑ１）を
駆動し、プッシュ−プル段の下半分（Ｑ４，Ｑ５）は差
動データ入力ＩＰとＩＮによって直接に駆動される。差
動データ入力は、入力段差動ペア（Ｑ６，Ｑ７）も駆動
する。出力段差動ペアは概ね図２のスイッチ２０５に対
応する。
【００１８】電流発生器回路３０２は、差動データ入力
に従って出力段差動ペアのトランジスタＱ０あるいはＱ
１の一つを介して対応する出力端子ＯＵＴＰ２０４ある
いはＯＵＴＮ２０２のいずれかに加えられる変調電流Ｉ
ＭＯＤを生成する。電流発生器回路３０２は、さらに、
バイアス電流として差動ペアＱ４，Ｑ５に加えるための
第一のスケーリングされた変調電流Ａ×ＩＭＯＤと、差
動ベース−エミッタ電圧（ｄＶｂｅ）バイアス回路３０
０のＩＩＮ入力に加えるための第二のスケーリングされ
た変調電流Ｋ×ＩＭＯＤを生成する。差動ベース−エミ
ッタ電圧（ｄＶｂｅ）バイアス回路３００は、このスケ
ーリングされた変調電流Ｋ×ＩＭＯＤを利用してベース
電流ＩＢ１を生成し、これを入力段差動ペアＱ６，Ｑ７
の共通のエミッタ端子に加える。
に従って出力段差動ペアのトランジスタＱ０あるいはＱ
１の一つを介して対応する出力端子ＯＵＴＰ２０４ある
いはＯＵＴＮ２０２のいずれかに加えられる変調電流Ｉ
ＭＯＤを生成する。電流発生器回路３０２は、さらに、
バイアス電流として差動ペアＱ４，Ｑ５に加えるための
第一のスケーリングされた変調電流Ａ×ＩＭＯＤと、差
動ベース−エミッタ電圧（ｄＶｂｅ）バイアス回路３０
０のＩＩＮ入力に加えるための第二のスケーリングされ
た変調電流Ｋ×ＩＭＯＤを生成する。差動ベース−エミ
ッタ電圧（ｄＶｂｅ）バイアス回路３００は、このスケ
ーリングされた変調電流Ｋ×ＩＭＯＤを利用してベース
電流ＩＢ１を生成し、これを入力段差動ペアＱ６，Ｑ７
の共通のエミッタ端子に加える。
【００１９】図３のレーザドライバ内の上述のスケーリ
ング係数ＡとＫに対する値としては、一例として、それ
ぞれ、０．１１と２．１×１０−３が用いられるが、当
業者においては明らかなように他の値を用いることもで
きる。ＩＭＯＤ電流およびこの第一と第二のスケーリン
グされたバージョンは、電流発生器回路３０２にて、周
知の技法を用いて率直なやり方にて生成することができ
る。ここで用いられる“電流発生器回路（ｃｕｒｒｅｎ
ｔ ｇｅｎｅｒａｔｏｒ ｃｉｒｃｕｉｔ）”なる用語
は、上述の電流の各々を生成する単一の回路に加えて、
各々がこれら電流の特定の一つを生成する複数の回路の
一部あるいは組合せも含めて指すことを意図される。
ング係数ＡとＫに対する値としては、一例として、それ
ぞれ、０．１１と２．１×１０−３が用いられるが、当
業者においては明らかなように他の値を用いることもで
きる。ＩＭＯＤ電流およびこの第一と第二のスケーリン
グされたバージョンは、電流発生器回路３０２にて、周
知の技法を用いて率直なやり方にて生成することができ
る。ここで用いられる“電流発生器回路（ｃｕｒｒｅｎ
ｔ ｇｅｎｅｒａｔｏｒ ｃｉｒｃｕｉｔ）”なる用語
は、上述の電流の各々を生成する単一の回路に加えて、
各々がこれら電流の特定の一つを生成する複数の回路の
一部あるいは組合せも含めて指すことを意図される。
【００２０】入力端子ＩＰとＩＮに加えられる差動デー
タは、例えば、２００〜３００ｍＶのピークを持つ差動
論理信号から成り、差動ペアＱ６，Ｑ７とＱ４，Ｑ５
は、おのおの自身の対応するバイアス電流をペアの一方
あるいは他方にスイッチする。
タは、例えば、２００〜３００ｍＶのピークを持つ差動
論理信号から成り、差動ペアＱ６，Ｑ７とＱ４，Ｑ５
は、おのおの自身の対応するバイアス電流をペアの一方
あるいは他方にスイッチする。
【００２１】図３の回路は、さらに、それぞれ入力差動
ペアのトランジスタＱ７、Ｑ６のコレクタ端子と電源電
圧ＶＣＣとの間に結合された抵抗Ｒ１、Ｒ２を含む。こ
れら抵抗は、例えば、２２０オームの抵抗として構成さ
れるが、ただし、他の値を用いることもできる。
ペアのトランジスタＱ７、Ｑ６のコレクタ端子と電源電
圧ＶＣＣとの間に結合された抵抗Ｒ１、Ｒ２を含む。こ
れら抵抗は、例えば、２２０オームの抵抗として構成さ
れるが、ただし、他の値を用いることもできる。
【００２２】以下ではバイアス電流と加えられる駆動電
圧が差動ペアに与える影響についてより詳細に説明す
る。
圧が差動ペアに与える影響についてより詳細に説明す
る。
【００２３】理想的なバイポーラトランジスタの場合
は、順方向バイアスにおけるコレクタ電流（Ｉｃ）とベ
ース−エミッタ電圧（Ｖｂｅ）の関係は以下によって与
えられる：
は、順方向バイアスにおけるコレクタ電流（Ｉｃ）とベ
ース−エミッタ電圧（Ｖｂｅ）の関係は以下によって与
えられる：
【数１】
ここで、Ｉｓは逆飽和電流を表し、Ｖｔは熱電圧を表
す。この熱電圧Ｖｔは室温において２６ｍＶであり、以
下によって与えられる：
す。この熱電圧Ｖｔは室温において２６ｍＶであり、以
下によって与えられる：
【数２】
ここで、ｋはボルツマン定数を表し、ｑは電子の電荷量
を表し、Ｔはケルビンの絶対温度目盛を表す。追加の詳
細については、Ａ．Ｂ．Ｇｒｅｂｅｎｅによる著作物
“Ｂｉｐｏｌａｒ ａｎｄ ＣＭＯＳ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇ
ｎ”、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，１９８
４，ＩＳＢＮ ０−４７１−０８５２９−４を参照され
たい。ベース−エミッタ電圧Ｖｂｅはある与えられた電
流に対して以下によって与えられる：
を表し、Ｔはケルビンの絶対温度目盛を表す。追加の詳
細については、Ａ．Ｂ．Ｇｒｅｂｅｎｅによる著作物
“Ｂｉｐｏｌａｒ ａｎｄ ＣＭＯＳ Ａｎａｌｏｇ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇ
ｎ”、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ，１９８
４，ＩＳＢＮ ０−４７１−０８５２９−４を参照され
たい。ベース−エミッタ電圧Ｖｂｅはある与えられた電
流に対して以下によって与えられる：
【数３】
【００２４】異なるコレクタ電流にて動作する同一のト
ランジスタに対するベース−エミッタ電圧の差は以下に
よって与えられる：
ランジスタに対するベース−エミッタ電圧の差は以下に
よって与えられる：
【数４】
１０：１なる電流比（Ｉｃ１＝１０×Ｉｃ２）に対して
は、ｄＶｂｅ＝Ｖｔｌｎ（１０）＝室温において６０ｍ
Ｖとなる。
は、ｄＶｂｅ＝Ｖｔｌｎ（１０）＝室温において６０ｍ
Ｖとなる。
【００２５】従って、理論上は、図３の出力段差動ペア
のトランジスタＱ０とＱ１のベース−エミッタ接合間の
差動ドライブ（駆動電圧）は、２５°Ｃなる接合温度に
おいてたった６０ｍＶしか必要とされない。ただし、こ
のドライブは、絶対温度（上のＶｔ項）に応じて増減す
ることとに加えて、バイアス電流に対して独立であるこ
とを要求される。
のトランジスタＱ０とＱ１のベース−エミッタ接合間の
差動ドライブ（駆動電圧）は、２５°Ｃなる接合温度に
おいてたった６０ｍＶしか必要とされない。ただし、こ
のドライブは、絶対温度（上のＶｔ項）に応じて増減す
ることとに加えて、バイアス電流に対して独立であるこ
とを要求される。
【００２６】図４は非理想的効果のために、出力段のド
ライブ（駆動電圧）がバイアス電流に依存する様子を示
す。図４のプロットはｄＶｂｅ電圧を電流Ｉｃ１の関数
として、３つの異なる接合温度、つまり、Ｔｊ＝１２５
°Ｃ、Ｔｊ＝２５°Ｃ（室温）、およびＴｊ＝−４０°
Ｃに対して示す。出力段のドライブ（ｄＶｂｅ）が電流
Ｉｃ１の関数として変動することがわかる。仮にこれら
トランジスタが理想的であった場合は、図に示されるｄ
Ｖｂｅ応答の各々は水平（Ｉｃ１）軸に対して平行とな
るところである。このドライブ（駆動電圧）のバイアス
電流および温度への依存性は、入力段のＱ６，Ｑ７差動
ペア（ＩＢ１×Ｒ１）の出力スイングを、ＩＭＯＤの全
レンジがカバーされるように十分に大きくし、かつ、こ
れが温度のみに依存して変化するようにセットすること
で対処することもできる。ただし、このアプローチで
は、図５との関連で以下に説明するように、前述のタイ
プの過剰なオーバーシュートが発生する恐れがある。
ライブ（駆動電圧）がバイアス電流に依存する様子を示
す。図４のプロットはｄＶｂｅ電圧を電流Ｉｃ１の関数
として、３つの異なる接合温度、つまり、Ｔｊ＝１２５
°Ｃ、Ｔｊ＝２５°Ｃ（室温）、およびＴｊ＝−４０°
Ｃに対して示す。出力段のドライブ（ｄＶｂｅ）が電流
Ｉｃ１の関数として変動することがわかる。仮にこれら
トランジスタが理想的であった場合は、図に示されるｄ
Ｖｂｅ応答の各々は水平（Ｉｃ１）軸に対して平行とな
るところである。このドライブ（駆動電圧）のバイアス
電流および温度への依存性は、入力段のＱ６，Ｑ７差動
ペア（ＩＢ１×Ｒ１）の出力スイングを、ＩＭＯＤの全
レンジがカバーされるように十分に大きくし、かつ、こ
れが温度のみに依存して変化するようにセットすること
で対処することもできる。ただし、このアプローチで
は、図５との関連で以下に説明するように、前述のタイ
プの過剰なオーバーシュートが発生する恐れがある。
【００２７】図５は、接合温度を固定し、さらに、Ｑ
６，Ｑ７差動ペアへのバイアスをＩＭＯＤ＝６０ｍＡの
とき適正な動作に対して必要とされるバイアスに固定
し、ＩＭＯＤを５から６０ｍＡに変化させたときのレー
ザ駆動回路の応答（時間の関数としての出力駆動電流）
を示す。ＩＭＯＤ＝５ｍＡ，ＩＭＯＤ＝３０ｍＡおよび
ＩＭＯＤ＝６０ｍＡに対してプロットされている曲線
は、１．０がレーザダイオードをオン状態に駆動するた
めに意図される出力電流を表し、０．０がレーザダイオ
ードをオフ状態に駆動するために意図される出力電流を
表すように正規化されている。図からわかるように、Ｉ
ＭＯＤ＝５ｍＡのときは約２０％のオーバーシュートが
発生する。このオーバーシュートは、低バイアス電流に
おける差動出力段のオーバードライビングの結果として
発生する。
６，Ｑ７差動ペアへのバイアスをＩＭＯＤ＝６０ｍＡの
とき適正な動作に対して必要とされるバイアスに固定
し、ＩＭＯＤを５から６０ｍＡに変化させたときのレー
ザ駆動回路の応答（時間の関数としての出力駆動電流）
を示す。ＩＭＯＤ＝５ｍＡ，ＩＭＯＤ＝３０ｍＡおよび
ＩＭＯＤ＝６０ｍＡに対してプロットされている曲線
は、１．０がレーザダイオードをオン状態に駆動するた
めに意図される出力電流を表し、０．０がレーザダイオ
ードをオフ状態に駆動するために意図される出力電流を
表すように正規化されている。図からわかるように、Ｉ
ＭＯＤ＝５ｍＡのときは約２０％のオーバーシュートが
発生する。このオーバーシュートは、低バイアス電流に
おける差動出力段のオーバードライビングの結果として
発生する。
【００２８】本発明によると、レーザ駆動回路（ドライ
バ）２００のオーバーシュートは、ＩＭＯＤが変化した
とき差動入力段が差動出力段のオーバドライビングを回
避するようなやり方にてプッシュ−プル段（Ｑ２−Ｑ
５）の上半分（Ｑ２，Ｑ３）を駆動するようにＱ６，Ｑ
７差動入力段に加えるバイアス電流ＩＢ１を調節するこ
とで制御される。好ましくは、このバイアス電流ＩＢ１
は、さらに、絶対温度を追跡し、出力段トランジスタの
パラメータ変動に自身を合わせるようにされる。上述の
バイアス電流ＩＢ１の調節は、差動ベース−エミッタ電
圧（ｄＶｂｅ）バイアス回路３００によって行なわれ
る。
バ）２００のオーバーシュートは、ＩＭＯＤが変化した
とき差動入力段が差動出力段のオーバドライビングを回
避するようなやり方にてプッシュ−プル段（Ｑ２−Ｑ
５）の上半分（Ｑ２，Ｑ３）を駆動するようにＱ６，Ｑ
７差動入力段に加えるバイアス電流ＩＢ１を調節するこ
とで制御される。好ましくは、このバイアス電流ＩＢ１
は、さらに、絶対温度を追跡し、出力段トランジスタの
パラメータ変動に自身を合わせるようにされる。上述の
バイアス電流ＩＢ１の調節は、差動ベース−エミッタ電
圧（ｄＶｂｅ）バイアス回路３００によって行なわれ
る。
【００２９】図６は、本発明による差動ベース−エミッ
タ電圧（ｄＶｂｅ）バイアス回路３００の一つの実施例
を示す。トランジスタＱ０’とＱ１’は、図３のレーザ
駆動回路２００内の出力段差動デバイスＱ０とＱ１をモ
デル化あるいは特性化する働きをする。この差動ベース
−エミッタ電圧（ｄＶｂｅ）バイアス回路は、さらに、
図示するように配列された金属酸化物半導体（ＭＯＳ）
デバイスＭ０，Ｍ１，Ｍ２，Ｍ３およびＭ４を備える。
これらデバイスのソース端子は電源電圧ＶＳＳに結合さ
れる。デバイスＭ１とＭ２は、１０なる係数だけ異なる
電流Ｉと１０Ｉを供給するように構成される。差動増幅
器３０４は、デバイスＭ３内の電流を調節し、抵抗Ｒ３
間の電圧をＱ０’とＱ１’のベース−エミッタ電圧間の
差と等しくなるようにセットすることでノードＮ１とＮ
２を等しくさせ、絶対温度に比例する電圧（ＶＰＴＡ
Ｔ）を生成する。
タ電圧（ｄＶｂｅ）バイアス回路３００の一つの実施例
を示す。トランジスタＱ０’とＱ１’は、図３のレーザ
駆動回路２００内の出力段差動デバイスＱ０とＱ１をモ
デル化あるいは特性化する働きをする。この差動ベース
−エミッタ電圧（ｄＶｂｅ）バイアス回路は、さらに、
図示するように配列された金属酸化物半導体（ＭＯＳ）
デバイスＭ０，Ｍ１，Ｍ２，Ｍ３およびＭ４を備える。
これらデバイスのソース端子は電源電圧ＶＳＳに結合さ
れる。デバイスＭ１とＭ２は、１０なる係数だけ異なる
電流Ｉと１０Ｉを供給するように構成される。差動増幅
器３０４は、デバイスＭ３内の電流を調節し、抵抗Ｒ３
間の電圧をＱ０’とＱ１’のベース−エミッタ電圧間の
差と等しくなるようにセットすることでノードＮ１とＮ
２を等しくさせ、絶対温度に比例する電圧（ＶＰＴＡ
Ｔ）を生成する。
【００３０】ＭＯＳデバイスＭ０，Ｍ１，Ｍ２，Ｍ３、
Ｍ４は、それぞれ、４０／４、１００／４、１０／４、
２０／０．５、８０／０．５マイクロメートル（μｍ）
なる幅／長さの寸法を持つ。これら寸法は単に例であ
り、本発明の要件ではない。
Ｍ４は、それぞれ、４０／４、１００／４、１０／４、
２０／０．５、８０／０．５マイクロメートル（μｍ）
なる幅／長さの寸法を持つ。これら寸法は単に例であ
り、本発明の要件ではない。
【００３１】本発明によると、ＩＭＯＤの上述のスケー
リングされたバージョン（Ｋ×ＩＭＯＤ）は、デバイス
Ｍ０を駆動し、デバイスＭ１とＭ２内の電流をセットす
る。ＩＭＯＤのスケーリングされたバージョンにてこれ
ら参照（基準）トランジスタをバイアスすることで、Ｒ
３の間に生成されるベース−エミッタ電圧（ｄＶｂｅ）
の差の中にバイアス依存性が導入される。Ｒ３間のこの
電圧は、Ｑ６，Ｑ７差動ペアのバイアス電流ＩＢ１をセ
ットすることで、図３のレーザ駆動回路内のＲ１とＲ２
の間の電圧をセットする。抵抗Ｒ３は、好ましくは、抵
抗の製造および温度変動が相殺されるように、抵抗Ｒ１
およびＲ２と同一のタイプおよび幅とされる。この実施
例においては、Ｒ１は１キロオームに選択されるが、当
業者においては理解できるように、他の値を用いること
もできる。
リングされたバージョン（Ｋ×ＩＭＯＤ）は、デバイス
Ｍ０を駆動し、デバイスＭ１とＭ２内の電流をセットす
る。ＩＭＯＤのスケーリングされたバージョンにてこれ
ら参照（基準）トランジスタをバイアスすることで、Ｒ
３の間に生成されるベース−エミッタ電圧（ｄＶｂｅ）
の差の中にバイアス依存性が導入される。Ｒ３間のこの
電圧は、Ｑ６，Ｑ７差動ペアのバイアス電流ＩＢ１をセ
ットすることで、図３のレーザ駆動回路内のＲ１とＲ２
の間の電圧をセットする。抵抗Ｒ３は、好ましくは、抵
抗の製造および温度変動が相殺されるように、抵抗Ｒ１
およびＲ２と同一のタイプおよび幅とされる。この実施
例においては、Ｒ１は１キロオームに選択されるが、当
業者においては理解できるように、他の値を用いること
もできる。
【００３２】図７は、図５のケースにおいて用いられる
固定バイアスの代わりに、図６の差動ベース−エミッタ
電圧（ｄＶｂｅ）バイアス回路３００を用いたときのレ
ーザ駆動回路（ドライバ）の応答を示す。ここでも、Ｉ
ＭＯＤは５から６０ｍＡの間で変化され、ＩＭＯＤ＝５
ｍＡ，ＩＭＯＤ＝３０ｍＡおよびＩＭＯＤ＝６０ｍＡに
対してプロットされている曲線は、１．０がレーザダイ
オードをオン状態に駆動するために意図される出力電流
を表し、０．０がレーザダイオードをオフ状態に駆動す
るために意図される出力電流を表すように正規化されて
いる。図からわかるように、図５の固定バイアスのケー
スにおいては約２０％であったオーバーシュートは、図
６の可変バイアス回路３００を用いることで、約１０％
より小さなレベルへと大幅に低減される。図６のバイア
ス回路は、こうして低バイアス電流における差動出力段
のオーバドライビングを防止する。
固定バイアスの代わりに、図６の差動ベース−エミッタ
電圧（ｄＶｂｅ）バイアス回路３００を用いたときのレ
ーザ駆動回路（ドライバ）の応答を示す。ここでも、Ｉ
ＭＯＤは５から６０ｍＡの間で変化され、ＩＭＯＤ＝５
ｍＡ，ＩＭＯＤ＝３０ｍＡおよびＩＭＯＤ＝６０ｍＡに
対してプロットされている曲線は、１．０がレーザダイ
オードをオン状態に駆動するために意図される出力電流
を表し、０．０がレーザダイオードをオフ状態に駆動す
るために意図される出力電流を表すように正規化されて
いる。図からわかるように、図５の固定バイアスのケー
スにおいては約２０％であったオーバーシュートは、図
６の可変バイアス回路３００を用いることで、約１０％
より小さなレベルへと大幅に低減される。図６のバイア
ス回路は、こうして低バイアス電流における差動出力段
のオーバドライビングを防止する。
【００３３】ここに説明される本発明の特定の実施例は
単に解説を目的とするものであり、例えば、前述のよう
に、他の形態として異なるデバイスタイプおよびトラン
ジスタ技術を用いることもできる。加えて、マルチ差動
回路を用いて説明されたが、本発明は一つあるいは複数
のシングルエンド回路を用いて実現することもできる。
このような実施例においては、駆動回路に加えられるシ
ングルエンド入力データ信号が駆動回路内で差動データ
信号に変換される。当業者においては明らかなように、
これらおよび他の様々な形態がクレームの範囲から逸脱
することなく可能である。
単に解説を目的とするものであり、例えば、前述のよう
に、他の形態として異なるデバイスタイプおよびトラン
ジスタ技術を用いることもできる。加えて、マルチ差動
回路を用いて説明されたが、本発明は一つあるいは複数
のシングルエンド回路を用いて実現することもできる。
このような実施例においては、駆動回路に加えられるシ
ングルエンド入力データ信号が駆動回路内で差動データ
信号に変換される。当業者においては明らかなように、
これらおよび他の様々な形態がクレームの範囲から逸脱
することなく可能である。
【図１】本発明の一つの実施例におけるレーザダイオー
ドの出力を駆動電流の関数としてプロットする。
ドの出力を駆動電流の関数としてプロットする。
【図２】レーザダイオード光源と本発明が内部に実装さ
れる関連するレーザ駆動回路の略図である。
れる関連するレーザ駆動回路の略図である。
【図３】図２のレーザドライバの略図である。
【図４】図３のレーザドライバにおける出力段の差動ベ
ース−エミッタ電圧（ｄＶｂｅ）をベース電流の関数と
して異なる温度レベルに対してプロットする。
ース−エミッタ電圧（ｄＶｂｅ）をベース電流の関数と
して異なる温度レベルに対してプロットする。
【図５】本発明の技法によって解消されるオーバーシュ
ート問題を図解するためのもので、入力段差動ペアに対
してバイアス電流を固定したときのレーザドライバの出
力を異なる変調電流レベルに対して時間の関数として示
す。
ート問題を図解するためのもので、入力段差動ペアに対
してバイアス電流を固定したときのレーザドライバの出
力を異なる変調電流レベルに対して時間の関数として示
す。
【図６】本発明による図３のレーザドライバに用いるた
めの差動ベース−エミッタ電圧（ｄＶｂｅ）バイアス回
路の略図である。
めの差動ベース−エミッタ電圧（ｄＶｂｅ）バイアス回
路の略図である。
【図７】本発明の技法を用いて達成されるオーバーシュ
ートの低減を図解するためのもので、入力段差動ペアに
対して図６のバイアス回路によって生成される可変バイ
アスを利用したときのレーザドライバの出力を異なる変
調電流レベルに対して時間の関数として示す。
ートの低減を図解するためのもので、入力段差動ペアに
対して図６のバイアス回路によって生成される可変バイ
アスを利用したときのレーザドライバの出力を異なる変
調電流レベルに対して時間の関数として示す。
１００ レーザ閾値電流
１０２ 低変調電流レベルＩＭＯＤ（０）
１０４ 高変調電流レベルＩＭＯＤ（１）
２００ レーザ駆動回路
２０２ ＯＵＴＮ端子
２０４ ＯＵＴＰ端子
２０５ スイッチ
３００ 差動ベース−エミッタ電圧（ｄＶｂｅ）バイア
ス回路 ３０２ 電流発生器回路 Ｄ１ レーザダイオード ＩＤＣ ＤＣバイアス電流 ＶＣＣ 電源電圧
ス回路 ３０２ 電流発生器回路 Ｄ１ レーザダイオード ＩＤＣ ＤＣバイアス電流 ＶＣＣ 電源電圧
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｂ 10/28
Ｆターム(参考） 5F073 BA02 EA13 EA27 EA29 GA24
GA25 GA38
5K102 AA01 AH01 AH23 KA12 KA19
KA39 MA01 MB02 MC04 MC12
MC24 RD00 RD05
Claims (10)
- 【請求項１】 光源に対する駆動回路であって、この駆
動回路が：第一と第二の入力を持つ差動回路；前記差動
回路の第一と第二の入力に加えられる差動データに従っ
てこの駆動回路の第一の出力と第二の出力の一方に加え
るための変調電流を確立するように適合化された電流発
生器回路；および前記電流発生器回路のバイアス電流出
力に結合された一つの入力と前記差動回路のベース端子
に結合された一つの入力を持つ可変バイアス回路を備
え、この可変バイアス回路がこの駆動回路の出力オーバ
ーシュートを制御するために前記差動回路に加えるため
の可変バイアス電流を生成することを特徴とする駆動回
路。 - 【請求項２】 さらに、入力段、中間段および出力段か
ら成り、前記入力段が前記差動回路から成り、前記出力
段が前記駆動回路の第一と第二の出力から成ることを特
徴とする請求項１記載の駆動回路。 - 【請求項３】 前記中間段が、前記入力段の出力によっ
て駆動され、前記出力段を駆動する上側部分と、前記差
動データによって駆動される下側部分を持つプル−プッ
シュ段から成ることを特徴とする請求項２記載の駆動回
路。 - 【請求項４】 前記可変バイアス回路がこれによって生
成される可変バイアス電流が前記変調電流の関数となる
ように構成されることを特徴とする請求項１記載の駆動
回路。 - 【請求項５】 前記電流発生器回路がこのバイアス電流
出力の所に前記変調電流のスケーリングされたバージョ
ンを生成し、前記可変バイアス回路が前記前記可変バイ
アス電流を生成するためにこの変調電流のスケーリング
されたバージョンを処理するように構成されることを特
徴とする請求項１記載の駆動回路。 - 【請求項６】 前記差動回路が差動ペアとして構成され
た第一と第二のトランジスタから成り、前記差動回路の
前記第一と第二の入力がそれぞれ前記第一と第二のトラ
ンジスタのベース端子に対応し、前記ベース電流が前記
第一と第二のトランジスタの共通のエミッタ端子に加え
られ、前記第一と第二のトランジスタの各々のコレクタ
端子が前記駆動回路の第一と第二の出力の特定の一つを
前記変調電流をそれに加えるために選択する働きをする
信号と関連することを特徴とする請求項１記載の駆動回
路。 - 【請求項７】 前記可変バイアス回路が前記駆動回路の
第一の出力段トランジスタを特性化するように構成され
た第一のトランジスタを持つ第一の電流路と前記駆動回
路の第二の出力段トランジスタを特性化するように構成
された第二のトランジスタを持つ第二の電流路を提供す
るように構成され、前記可変バイアス回路が前記２つの
電流路の一方に流れる電流が前記出力段の差動ベース−
エミッタ電圧に従って変化するように構成され、前記第
一と第二の電流路がこれらの間に実質的に固定された電
流比を持つように構成されることを特徴とする請求項１
記載の駆動回路。 - 【請求項８】 前記可変バイアス回路がさらに：前記駆
動回路のそれぞれ第一と第二の出力段を特性化するよう
に構成された第一と第二のトランジスタ；および各々が
前記第一と第二のトランジスタの対応する一つの第一の
端子と第一の電源電圧の間に結合された第一と第二の電
流デバイスを含み、前記第一のトランジスタの第二と第
三の端子が第二の電源電圧に結合され、前記第二のトラ
ンジスタの第二の端子が前記第二の電源電圧に結合さ
れ、前記第二のトランジスタの第三の端子が抵抗要素を
介して前記第二の電源電圧に結合され；前記可変バイア
ス回路がさらにそれぞれ前記第一と第二のトランジスタ
の第一の端子に結合された第一と第二の入力を持つ差動
増幅器；および前記差動増幅器の出力端子に結合された
入力端子を持つ第三の電流デバイスを含み、この第三の
電流デバイスが前記抵抗要素を通じて電流を確立し、こ
の結果として前記可変バイアス回路の出力電流が前記第
一と第二のトランジスタの差動エミッタ−ベース電圧の
関数として変化することを特徴とする請求項１記載の駆
動回路。 - 【請求項９】 少なくとも一つの光源用の駆動回路を備
える集積回路であって、前記駆動回路が：第一と第二の
入力を持つ差動回路；前記差動回路の第一と第二の入力
に加えられる差動データに従って前記駆動回路の第一の
出力と第二の出力の一方に加えるための変調電流を確立
するように適合化された電流発生器回路；および前記電
流発生器回路のバイアス電流出力に結合された一つの入
力と前記差動回路のバイアス端子に結合された一つの入
力を持つ可変バイアス回路を備え、この可変バイアス回
路がこの駆動回路の出力オーバーシュートを制御するた
めに前記差動回路に加えるための可変バイアス電流を生
成することを特徴とする集積回路。 - 【請求項１０】 光源；および前記光源に結合された駆
動回路を備える装置であって、前記駆動回路が：第一と
第二の入力を持つ差動回路；前記差動回路の第一と第二
の入力に加えられる差動データに従って前記駆動回路の
第一の出力と第二の出力の一方に加えるための変調電流
を確立するように適合化された電流発生器回路；および
前記電流発生器回路のバイアス電流出力に結合された一
つの入力と前記差動回路のバイアス端子に結合された一
つの入力を持つ可変バイアス回路を備え、この可変バイ
アス回路がこの駆動回路の出力オーバーシュートを制御
するために前記差動回路に加えるための可変バイアス電
流を生成することを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/949592 | 2001-09-10 | ||
| US09/949,592 US6535534B1 (en) | 2001-09-10 | 2001-09-10 | Optical source driver with bias circuit for controlling output overshoot |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003179553A true JP2003179553A (ja) | 2003-06-27 |
| JP2003179553A5 JP2003179553A5 (ja) | 2005-06-09 |
| JP4354680B2 JP4354680B2 (ja) | 2009-10-28 |
Family
ID=25489295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002263478A Expired - Fee Related JP4354680B2 (ja) | 2001-09-10 | 2002-09-10 | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6535534B1 (ja) |
| JP (1) | JP4354680B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514340A (ja) * | 2005-10-31 | 2009-04-02 | アギア システムズ インコーポレーテッド | 光伝送システムにおける電気等化による光信号のジッタ低減 |
| JP2010512666A (ja) * | 2006-12-12 | 2010-04-22 | アギア システムズ インコーポレーテッド | 応力低減電子ブロッキング層を有する窒化ガリウム・ベース半導体デバイス |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7280574B1 (en) * | 2002-05-15 | 2007-10-09 | Cypress Semiconductor Corp. | Circuit for driving a laser diode and method |
| US7573688B2 (en) * | 2002-06-07 | 2009-08-11 | Science Research Laboratory, Inc. | Methods and systems for high current semiconductor diode junction protection |
| US7525346B2 (en) * | 2002-07-11 | 2009-04-28 | Mindspeed Technologies, Inc. | Driver circuits and methods |
| US6879608B1 (en) * | 2003-03-31 | 2005-04-12 | Applied Micro Circuits Corporation | High compliance laser driver |
| US7433377B2 (en) * | 2003-05-22 | 2008-10-07 | Null Networks Llc | Laser drive method and apparatus |
| US7505493B1 (en) | 2005-02-10 | 2009-03-17 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction protection |
| US7592825B1 (en) | 2005-08-22 | 2009-09-22 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction screening and lifetime estimation |
| JP5025171B2 (ja) * | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
| US7684960B1 (en) | 2006-10-18 | 2010-03-23 | Science Research Laboratory, Inc. | Methods and systems for semiconductor diode junction protection |
| US8041552B2 (en) * | 2007-04-10 | 2011-10-18 | Intergrated Device Technology, Inc. | Behavioral modeling of high speed differential signals based on physical characteristics |
| US8599890B2 (en) * | 2008-03-25 | 2013-12-03 | Electro Scientific Industries, Inc. | Systems and methods for laser pulse equalization |
| US20090243718A1 (en) * | 2008-03-31 | 2009-10-01 | Kitel Technologies Llc | High-speed modulator driver circuit with enhanced drive capability |
| US9887552B2 (en) * | 2013-03-14 | 2018-02-06 | Analog Devices, Inc. | Fine timing adjustment method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955929A (en) * | 1996-08-27 | 1999-09-21 | Silicon Image, Inc. | Voltage-controlled oscillator resistant to supply voltage noise |
| US5883910A (en) * | 1997-07-03 | 1999-03-16 | Maxim Integrated Products, Inc. | High speed semiconductor laser driver circuits |
-
2001
- 2001-09-10 US US09/949,592 patent/US6535534B1/en not_active Expired - Lifetime
-
2002
- 2002-09-10 JP JP2002263478A patent/JP4354680B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009514340A (ja) * | 2005-10-31 | 2009-04-02 | アギア システムズ インコーポレーテッド | 光伝送システムにおける電気等化による光信号のジッタ低減 |
| JP2010512666A (ja) * | 2006-12-12 | 2010-04-22 | アギア システムズ インコーポレーテッド | 応力低減電子ブロッキング層を有する窒化ガリウム・ベース半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4354680B2 (ja) | 2009-10-28 |
| US20030048820A1 (en) | 2003-03-13 |
| US6535534B1 (en) | 2003-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200535B2 (ja) | 発光素子の駆動回路 | |
| JP4354680B2 (ja) | 出力オーバーシュートを制御するためのバイアス回路を備える光源ドライバ | |
| JPH08316560A (ja) | レーザダイオード駆動回路 | |
| JP2001326569A (ja) | Ｌｅｄ駆動回路及び光送信モジュール | |
| JPH11103108A (ja) | 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路 | |
| JP2002043684A (ja) | 発光素子の制御回路 | |
| JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| JP3320900B2 (ja) | レーザダイオードの自動温度制御回路及びこれを用いた電気／光信号変換ユニット | |
| US7057462B2 (en) | Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| JP3507738B2 (ja) | レーザ駆動装置 | |
| JP2006269981A (ja) | 光半導体発光素子駆動回路 | |
| JP4116198B2 (ja) | 光半導体素子駆動回路及び光送受信モジュール | |
| JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
| JPH05259563A (ja) | 半導体レーザ光出力制御回路 | |
| JP2008153544A (ja) | 電流源回路及び発光素子駆動回路 | |
| JPH05235662A (ja) | 定電流発生回路 | |
| JP4639269B2 (ja) | 画像表示装置及び集積回路 | |
| JPH0851321A (ja) | 電流発生装置及び電流発生方法 | |
| JP4628982B2 (ja) | 信号処理システムにおける電圧制御増幅器 | |
| JP2740650B2 (ja) | 定電流発生回路 | |
| JP3076129B2 (ja) | 差動増幅装置 | |
| JPH08162858A (ja) | 光受信回路 | |
| JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070910 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080903 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4354680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |