JP4638097B2 - 画像センサ - Google Patents
画像センサ Download PDFInfo
- Publication number
- JP4638097B2 JP4638097B2 JP2001366817A JP2001366817A JP4638097B2 JP 4638097 B2 JP4638097 B2 JP 4638097B2 JP 2001366817 A JP2001366817 A JP 2001366817A JP 2001366817 A JP2001366817 A JP 2001366817A JP 4638097 B2 JP4638097 B2 JP 4638097B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- pixels
- image sensor
- column
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 21
- 230000007246 mechanism Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 102100035087 Ectoderm-neural cortex protein 1 Human genes 0.000 description 1
- 101000877456 Homo sapiens Ectoderm-neural cortex protein 1 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像検知デバイスに関し、より詳細には、より小さいピクセルサイズまたは増大したピクセルフィル(pixel fill)ファクタのための手段を提供する画像検知デバイスに関する。
【０００２】
【従来の技術】
アクティブピクセルセンサ（ＡＰＳ）は、一般的には、個々のベース上のピクセルに割り当てられた関連する能動回路構成要素を備えた感光手段を含む。これらの能動回路構成要素は、一般的には、ピクセルリセット機能を実行するための手段、または電荷を移動するための何らかの手段、電圧変換を実行するための手段、または増幅に使用される回路構成要素である。ＡＰＳデバイスは、画像の各行が選択され、それから列選択信号を使用して読み出される方式で操作されてきた（メモリデバイスのワードとビットの行にそれぞれ類似する）。開示されてきた従来の技術のデバイスでは、これらの構成要素のすべてが完全に単一のピクセルの境界内に置かれている。
【０００３】
これらの能動回路構成要素を各ピクセルに含めることは、そうでなければ光検出器に使用できた区域を取ることから、ピクセルのためのフィルファクタ（ピクセルが占める割合）を減少させる。フィルファクタの減少は、センサの感度と飽和信号を減少させ、これによって、良好な画質を得るための重要な性能パラメータであるセンサの写真速度とダイナミックレンジに順に悪影響が及ぶ。さらに、これらの能動回路構成要素をピクセル内に含めることによって、ピクセルの最小サイズに制限が置かれ、これは画像センサのサイズと費用に悪影響を及ぼす。
【０００４】
高解像度で小さなピクセルのＡＰＳデバイスを構築するためには、ピクセル内の行選択トランジスタと増幅器の他の部分に割り当てられたピクセルの区域を最小限にするためにサブミクロンレベルのＣＭＯＳプロセスを使用することが必要である。本質的に、標準的な電荷結合素子（ＣＣＤ）センサと比較して同一の解像度と感度のＡＰＳデバイスを実現するには、技術的により進んだ、よりコストのかかるプロセスが取られる。しかし、ＡＰＳデバイスは、ＣＣＤセンサと比較して、単一の電源操作、低消費電力、ｘ−ｙアドレス指定能力、画像ウインドー処理、および信号処理回路を効率よくオンチップ集積できる機能の利点を有する。
【０００５】
ＣＣＤの感度とＡＰＳデバイスの利点を備える画像センサを提供する一つの取り組み方法は、元のピクセル設計の望ましい特徴と機能性を維持しながら、完全に単一のピクセル内に必要とされる構成要素と相互接続の数を減らすことによって、ＡＰＳデバイスのフィルファクタと感度を改善することである。Ｇｕｉｄａｓｈによる米国特許出願番号第０８／８０８，４４４号は、この必要性を満たす手段を開示する。この事例では、浮動拡散、共通ドレイン増幅器、行選択トランジスタ、リセットトランジスタが二つの行の隣接する光検出器とトランスファゲートとの間で共有されていた。この事例は、改善したフィルファクタを備えたピクセルを提供するが、外部の機械シャッタを使用せずにグローバル電子シャッタを実行する可能性を消滅させた。
【０００６】
【発明が解決しようとする課題】
前述の議論を考察すると、ピクセルフィルファクタを増大させ、および／またはピクセルサイズを減少させ、同時にグローバルシャッタを実現させる方法および装置については、先行技術には不足するものがあることは容易に明らかである。
【０００７】
【課題を解決するための手段】
画像センサは、（ａ）行列状に配列された複数のピクセルと、（ｂ）光検出器をそれぞれ有し、同一の行内でに隣接する少なくとも二つのピクセルと、（ｃ）隣接するピクセルを独立に選択できる行選択機構と、（ｄ）二つの隣接するピクセルのための共通の出力信号ノードとを備える。そして、前記行選択機構は、ピクセルの行ごとに第１の選択信号線と第２の選択信号線とを備え、前記第１の選択信号線は対応する行における奇数列のすべての画素に接続され、前記第２の選択信号線は対応する行における偶数列のすべての画素に接続され、前記共通の出力信号ノードに接続される前記２つの隣接するピクセルの各々についてそれぞれ少なくとも１つの列回路が設けられている。
【０００８】
【発明の実施の形態】
本発明を認識するためには、先行技術を理解することが有益である。これに関して、いくつかの典型的な先行技術のアクティブピクセルセンサ（ＡＰＳ）およびパッシブピクセルセンサ（ＰＰＳ）のピクセルが図１、図２および図３に示される。図１のＡＰＳピクセルは、フォトダイオードまたはフォトゲートのいずれかでありうる光検出器（ＰＤ）、トランスファゲート（ＴＧ）、浮動拡散（ＦＤ：フローティング・ディフュージョン）、リセットゲート（ＲＧ）を備えたリセットトランジスタ、行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタ、および信号トランジスタ（ＳＩＧ）を含む。図２のＡＰＳピクセルは、通常はフォトダイオード（Ｐ）である光検出器（ＰＤ）、リセットゲート（ＲＧ）を備えたリセットトランジスタ、行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタ、および信号トランジスタ（ＳＩＧ）を含む。図３のＰＰＳピクセルは、通常はフォトダイオード（Ｐ）である光検出器（ＰＤ）、および行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタを含む。上述のＡＰＳおよびＰＰＳのピクセルの操作は当該技術分野では周知であり、本願明細書では詳述しない。各事例において、これらの構成要素のすべてを単一のピクセル内に含めることによって、ピクセルのフィルファクタ、感度、および最小サイズは減少する。
【０００９】
フィルファクタの改善を実現する一つの手段は、行順次（row at a time)読み出し動作を利用し、各ピクセルの代わりに２つの隣接する行ピクセルに浮動拡散及び増幅器を提供することである。この手段は、Ｇｕｉｄａｓｈによる米国特許出願番号第０８／８０８，４４４号に開示された。一時に１つの行だけが読み出されるので、単一の浮動拡散、リセットトランジスタ、行選択トランジスタ、および共通ドレイン増幅器が、離れた行にある２つの隣接するピクセルに使用できる。しかし、米国特許出願番号第０８／８０８，４４４号の開示内容は、機械シャッタを使用せずにグローバル電子シャッタを実行して、センサの読み出し中の入射照明を妨ぐことはできない。
【００１０】
本発明に立ち返って、本発明に係る実施例の概略図が図４、図５および図６に示される。一般的に、本実施例は、ピクセル出力ノードと出力信号線を少なくとも２つの行が隣接するピクセル５間で共有する。１つの行内での画像信号分離は、行ごとに２つの分離行選択信号線、すなわち行内の１つおきのピクセルに対する分離行選択信号線を１つずつと、２列１組ごとに対して１：２の列出力信号線デマルチプレクススキームを設けることによって達成される。
【００１１】
操作の好適な方式は以下に記載する。当業者は、他の方式も可能であり、以下に記載する方式は例示目的のために選択されていることを理解されたい。当業者は、２つのピクセル５のみが示されているが、各行は複数のピクセル５を含み、隣接するピクセル５の操作はその下に記載されることも理解されたい。図４に示される４つのトランジスタ（４Ｔ）ピクセルについては、読み出し操作が図８に示されるような次の方式でなされる。図４および図８の両方を参照して、まず、ＲＧをパルスにすることによって、浮動拡散（ＦＤ）１０ａおよび１０ｂがリセットされる。次に、ＳＲ１をパルスにすることによって、行選択（ＲＳＥＬ）１（１５）が作動され、浮動拡散（ＦＤ）１（１０ａ）のリセットレベルが列回路２０ａにより標本化され、保持される。行選択１（１５）が接続しているピクセルすなわち本実施例では１つおきのピクセルのすべての電気的活動を行選択１（１５）が命じることは、当業者には明らかである。その後、行選択１（１５）が停止され、行選択２（２５）が作動される。ＳＲ２をパルスすることによって、浮動拡散２（１０ｂ）のリセットレベルは、列回路２０ｂにより標本化され、保持される。次に、ＴＧをパルスすることによって、集積された信号電荷が、光検出器３０から浮動拡散へ転送される。ＳＳ１をパルスすることによって、行選択２（２５）が停止され、行選択１（１５）が作動され、浮動拡散１（１０ａ）の信号レベルが列回路２０ａにより標本化され、保持される。ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）の信号レベルが列回路２０ｂによって標本化され、保持される。その後、列回路２０ａ、２０ｂの標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が次の行で始まる前に行われる。
【００１２】
図８のタイミングは、ピクセルの回転シャッタオペレーションを示す。図４の例は、グローバルシャッタオペレーションも行うことができる。これが図９に示される。これに関して、読み出しは、センサの各ピクセルにおいて、集積された信号電荷を光検出器３０ａ、３０ｂから浮動拡散１０ａ、１０ｂへ転送することによって、同時に始まる。次に、ＳＳ１をパルスすることによって、行選択１（１５）が作動され、浮動拡散１（１０ａ）の信号レベルが列回路２０ａにより標本化（サンプリング）され、保持される。その後、ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）の信号レベルが列回路２０ｂにより標本化され、保持される。その後、ＲＧをパルスすることによって、読み出されている行の浮動拡散１０ａ、１０ｂがリセットされる。次に、ＳＲ１をパルスすることによって、行選択２（２５）が停止され、行選択１（１５）が作動され、浮動拡散１（１０ａ）のリセットレベルが列回路２０ａにより標本化され、保持される。その後、ＳＲ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）のリセットレベルが標本化され、保持される。列回路２０ａ、２０ｂの標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１３】
図５でのＡＰＳピクセルの読み出し操作は、図１０のタイミング図に示される。所望の集積時間の終わりには、ＳＳ１をパルスすることによって、行選択１（１５）が作動され、光検出器１（３０ａ）の信号レベルが列回路２０ａにより標本化され、保持される。次に、ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、光検出器２（３０ｂ）の信号レベルが列回路２０ｂにより標本化され、保持される。次に、ＲＧをパルスにすることによって、読み出されている行のすべての光検出器３０ａ、３０ｂは、リセットされる。行選択２（２５）を停止し、行選択１（１５）を作動させ、ＳＲ１をパルスにすることによって、光検出器１（３０ａ）のリセットレベルは、列回路２０ａにより標本化され、保持される。次に、行選択１（１５）を停止し、行選択２（２５）を作動させ、ＳＲ２をパルスすることによって、光検出器２（３０ｂ）のリセットレベルは、列回路２０ａにより標本化され、保持される。列回路２０ａ、２０ｂにより標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１４】
図６でのＰＰＳピクセルの読み出し操作は、図１１のタイミング図に示される。所望の集積時間の終わりには、ＳＳ１（図示せず）をパルスにすることによって、行選択１（１５）が作動され、光検出器１（３０ａ）の信号レベルが列回路（図示せず）により標本化され、保持される。次に、ＳＳ２（図示せず）をパルスにすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、光検出器２（３０ｂ）の信号レベルが列回路（図示せず）により標本化され、保持される。標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１５】
行ごとの２つの分離選択信号線と共有の出力ノードと出力信号線のこの同一の概念は、読み出しのための特定の行を能動的に選択することによって列出力信号線に一時読み出しがなされる特定のピクセル設計であればどれにでも適用できる。この操作は、概念的には、行ごとの列インタレース・サンプルホールド・オペレーションとして説明できる。この概念を使用した他の例が図７に提供される。この事例では、ピクセル選択機構は、Ｇｕｉｄａｓｈによる１９９９年９月７日付で発行された米国特許番号第５，９４９，０６１号に記載されているような切替可能（スイッチ付き）電源行選択（switched supply row select）である。この事例では、２つの切替可能電源信号線が各行について提供されている。１つの選択信号線が行のすべての奇数のピクセルに適用され、１つの選択信号線が行のすべての偶数のピクセルに適用される。
【００１６】
本発明の構成は、出力ノードと列出力信号線が少なくとも２つの隣接するピクセル間で共有されるので、高いフィルファクタ、または従来の技術に比較してより小さいピクセルを提供する。このことの利点は、図１２及び１３を検討することによって判明できる。図１２は、従来の技術の２つの行が隣接するピクセル間の領域を示す。図１３は、本実施例のピクセル構成を使用して、同一の領域を示す。出力ノードと列信号線を共有することによって省かれる一次元での区域は、次の式（１）によって与えられ、ここで、Ｗｃは最小のコンタクトサイズ、ＥＮＣ１は活性領域によるコンタクトの最小のエンクロージャ（囲み範囲）、およびＩＳＯは最小の活性領域スペースである。
【００１７】
【数１】
省かれる区域=(2Wc+2ENC1+ISO)-(Wc)=Wc+2ENC1+ISO （１）
【００１８】
この区域は重要となりうる。例えば０．５μｍＣＭＯＳプロセスでは、この区域は約１．８μｍであり、０．３５μｍＣＭＯＳプロセスについては、この区域は約１．４μｍである。さらに、この新アーキテクチャは、アレイ内の隣接する金属線間の距離が増大しているので、より少ない列出力信号線を提供し、それゆえにピクセルのより大きな有効開口を作り出す。行ごとの１つの余分の金属線が、行ごとの第２の行選択信号線を提供するために必要であるが、２つの選択信号線が異なった金属レベルの互いの上部に渡って通ることができるので、別々の出力ノード領域と出力信号線によって占められる区域よりもずっと少ない区域を取る。１つの余分のタイミングと制御信号が必要であり、列ごとの２つの追加のトランジスタが必要である。しかし、これらは画像アレイの外にあるＣＭＯＳロジックに組み込まれているので、ピクセルまたは画像アレイ区域には強い影響を与えない。このアーキテクチャでは、行内の奇数および偶数のピクセルの画像キャプチャの一時的置換（転位）も行う。しかし、その時間は非常に短く、（特に行から行への一時的な置換に比較して）、およそ数百ナノセカンドのレベルであり、いかなる画像捕獲アーティファクトも作り出さない。余分の一連のサンプル・ホールド（ＳＨＲおよびＳＨＳストローブ）があるので、最小ライン時間は、この新しいアーキテクチャにとってはわずかにより長く、それによって、ビデオアプリケーションのための最大フレームレートは、斬進的に減少する。
【図面の簡単な説明】
【図１】 従来の技術の画像センサのピクセルを示す図である。
【図２】 従来の技術の画像センサのピクセルを示す図である。
【図３】 従来の技術の画像センサのピクセルを示す図である。
【図４】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図５】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図６】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図７】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図８】 図４のタイミング図である。
【図９】 図４のタイミング図である。
【図１０】 図５のタイミング図である。
【図１１】 図６のタイミング図である。
【図１２】 従来の技術のピクセルの位置関係を示す図である。
【図１３】 本発明に係るピクセルの位置関係を示す図である。
【符号の説明】
５ ピクセル、１０ａ 浮動拡散１、１０ｂ 浮動拡散２、１５ 行選択１、２０ａ 列回路、２０ｂ 列回路、２５ 行選択２、３０ａ 光検出器１、３０ｂ 光検出器２、ＡＰＳ アクティブピクセルセンサ、ＰＰＳ パッシブピクセルセンサ、ＰＤ 光検出器、ＴＧ トランスファゲート、ＦＤ 浮動拡散、ＲＧリセットゲート、ＳＩＧ 信号トランジスタ、Ｐ フォトダイオード、ＲＳＥＬ 行選択ゲート。
【発明の属する技術分野】
本発明は、画像検知デバイスに関し、より詳細には、より小さいピクセルサイズまたは増大したピクセルフィル(pixel fill)ファクタのための手段を提供する画像検知デバイスに関する。
【０００２】
【従来の技術】
アクティブピクセルセンサ（ＡＰＳ）は、一般的には、個々のベース上のピクセルに割り当てられた関連する能動回路構成要素を備えた感光手段を含む。これらの能動回路構成要素は、一般的には、ピクセルリセット機能を実行するための手段、または電荷を移動するための何らかの手段、電圧変換を実行するための手段、または増幅に使用される回路構成要素である。ＡＰＳデバイスは、画像の各行が選択され、それから列選択信号を使用して読み出される方式で操作されてきた（メモリデバイスのワードとビットの行にそれぞれ類似する）。開示されてきた従来の技術のデバイスでは、これらの構成要素のすべてが完全に単一のピクセルの境界内に置かれている。
【０００３】
これらの能動回路構成要素を各ピクセルに含めることは、そうでなければ光検出器に使用できた区域を取ることから、ピクセルのためのフィルファクタ（ピクセルが占める割合）を減少させる。フィルファクタの減少は、センサの感度と飽和信号を減少させ、これによって、良好な画質を得るための重要な性能パラメータであるセンサの写真速度とダイナミックレンジに順に悪影響が及ぶ。さらに、これらの能動回路構成要素をピクセル内に含めることによって、ピクセルの最小サイズに制限が置かれ、これは画像センサのサイズと費用に悪影響を及ぼす。
【０００４】
高解像度で小さなピクセルのＡＰＳデバイスを構築するためには、ピクセル内の行選択トランジスタと増幅器の他の部分に割り当てられたピクセルの区域を最小限にするためにサブミクロンレベルのＣＭＯＳプロセスを使用することが必要である。本質的に、標準的な電荷結合素子（ＣＣＤ）センサと比較して同一の解像度と感度のＡＰＳデバイスを実現するには、技術的により進んだ、よりコストのかかるプロセスが取られる。しかし、ＡＰＳデバイスは、ＣＣＤセンサと比較して、単一の電源操作、低消費電力、ｘ−ｙアドレス指定能力、画像ウインドー処理、および信号処理回路を効率よくオンチップ集積できる機能の利点を有する。
【０００５】
ＣＣＤの感度とＡＰＳデバイスの利点を備える画像センサを提供する一つの取り組み方法は、元のピクセル設計の望ましい特徴と機能性を維持しながら、完全に単一のピクセル内に必要とされる構成要素と相互接続の数を減らすことによって、ＡＰＳデバイスのフィルファクタと感度を改善することである。Ｇｕｉｄａｓｈによる米国特許出願番号第０８／８０８，４４４号は、この必要性を満たす手段を開示する。この事例では、浮動拡散、共通ドレイン増幅器、行選択トランジスタ、リセットトランジスタが二つの行の隣接する光検出器とトランスファゲートとの間で共有されていた。この事例は、改善したフィルファクタを備えたピクセルを提供するが、外部の機械シャッタを使用せずにグローバル電子シャッタを実行する可能性を消滅させた。
【０００６】
【発明が解決しようとする課題】
前述の議論を考察すると、ピクセルフィルファクタを増大させ、および／またはピクセルサイズを減少させ、同時にグローバルシャッタを実現させる方法および装置については、先行技術には不足するものがあることは容易に明らかである。
【０００７】
【課題を解決するための手段】
画像センサは、（ａ）行列状に配列された複数のピクセルと、（ｂ）光検出器をそれぞれ有し、同一の行内でに隣接する少なくとも二つのピクセルと、（ｃ）隣接するピクセルを独立に選択できる行選択機構と、（ｄ）二つの隣接するピクセルのための共通の出力信号ノードとを備える。そして、前記行選択機構は、ピクセルの行ごとに第１の選択信号線と第２の選択信号線とを備え、前記第１の選択信号線は対応する行における奇数列のすべての画素に接続され、前記第２の選択信号線は対応する行における偶数列のすべての画素に接続され、前記共通の出力信号ノードに接続される前記２つの隣接するピクセルの各々についてそれぞれ少なくとも１つの列回路が設けられている。
【０００８】
【発明の実施の形態】
本発明を認識するためには、先行技術を理解することが有益である。これに関して、いくつかの典型的な先行技術のアクティブピクセルセンサ（ＡＰＳ）およびパッシブピクセルセンサ（ＰＰＳ）のピクセルが図１、図２および図３に示される。図１のＡＰＳピクセルは、フォトダイオードまたはフォトゲートのいずれかでありうる光検出器（ＰＤ）、トランスファゲート（ＴＧ）、浮動拡散（ＦＤ：フローティング・ディフュージョン）、リセットゲート（ＲＧ）を備えたリセットトランジスタ、行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタ、および信号トランジスタ（ＳＩＧ）を含む。図２のＡＰＳピクセルは、通常はフォトダイオード（Ｐ）である光検出器（ＰＤ）、リセットゲート（ＲＧ）を備えたリセットトランジスタ、行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタ、および信号トランジスタ（ＳＩＧ）を含む。図３のＰＰＳピクセルは、通常はフォトダイオード（Ｐ）である光検出器（ＰＤ）、および行選択ゲート（ＲＳＥＬ）を備えた行選択トランジスタを含む。上述のＡＰＳおよびＰＰＳのピクセルの操作は当該技術分野では周知であり、本願明細書では詳述しない。各事例において、これらの構成要素のすべてを単一のピクセル内に含めることによって、ピクセルのフィルファクタ、感度、および最小サイズは減少する。
【０００９】
フィルファクタの改善を実現する一つの手段は、行順次（row at a time)読み出し動作を利用し、各ピクセルの代わりに２つの隣接する行ピクセルに浮動拡散及び増幅器を提供することである。この手段は、Ｇｕｉｄａｓｈによる米国特許出願番号第０８／８０８，４４４号に開示された。一時に１つの行だけが読み出されるので、単一の浮動拡散、リセットトランジスタ、行選択トランジスタ、および共通ドレイン増幅器が、離れた行にある２つの隣接するピクセルに使用できる。しかし、米国特許出願番号第０８／８０８，４４４号の開示内容は、機械シャッタを使用せずにグローバル電子シャッタを実行して、センサの読み出し中の入射照明を妨ぐことはできない。
【００１０】
本発明に立ち返って、本発明に係る実施例の概略図が図４、図５および図６に示される。一般的に、本実施例は、ピクセル出力ノードと出力信号線を少なくとも２つの行が隣接するピクセル５間で共有する。１つの行内での画像信号分離は、行ごとに２つの分離行選択信号線、すなわち行内の１つおきのピクセルに対する分離行選択信号線を１つずつと、２列１組ごとに対して１：２の列出力信号線デマルチプレクススキームを設けることによって達成される。
【００１１】
操作の好適な方式は以下に記載する。当業者は、他の方式も可能であり、以下に記載する方式は例示目的のために選択されていることを理解されたい。当業者は、２つのピクセル５のみが示されているが、各行は複数のピクセル５を含み、隣接するピクセル５の操作はその下に記載されることも理解されたい。図４に示される４つのトランジスタ（４Ｔ）ピクセルについては、読み出し操作が図８に示されるような次の方式でなされる。図４および図８の両方を参照して、まず、ＲＧをパルスにすることによって、浮動拡散（ＦＤ）１０ａおよび１０ｂがリセットされる。次に、ＳＲ１をパルスにすることによって、行選択（ＲＳＥＬ）１（１５）が作動され、浮動拡散（ＦＤ）１（１０ａ）のリセットレベルが列回路２０ａにより標本化され、保持される。行選択１（１５）が接続しているピクセルすなわち本実施例では１つおきのピクセルのすべての電気的活動を行選択１（１５）が命じることは、当業者には明らかである。その後、行選択１（１５）が停止され、行選択２（２５）が作動される。ＳＲ２をパルスすることによって、浮動拡散２（１０ｂ）のリセットレベルは、列回路２０ｂにより標本化され、保持される。次に、ＴＧをパルスすることによって、集積された信号電荷が、光検出器３０から浮動拡散へ転送される。ＳＳ１をパルスすることによって、行選択２（２５）が停止され、行選択１（１５）が作動され、浮動拡散１（１０ａ）の信号レベルが列回路２０ａにより標本化され、保持される。ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）の信号レベルが列回路２０ｂによって標本化され、保持される。その後、列回路２０ａ、２０ｂの標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が次の行で始まる前に行われる。
【００１２】
図８のタイミングは、ピクセルの回転シャッタオペレーションを示す。図４の例は、グローバルシャッタオペレーションも行うことができる。これが図９に示される。これに関して、読み出しは、センサの各ピクセルにおいて、集積された信号電荷を光検出器３０ａ、３０ｂから浮動拡散１０ａ、１０ｂへ転送することによって、同時に始まる。次に、ＳＳ１をパルスすることによって、行選択１（１５）が作動され、浮動拡散１（１０ａ）の信号レベルが列回路２０ａにより標本化（サンプリング）され、保持される。その後、ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）の信号レベルが列回路２０ｂにより標本化され、保持される。その後、ＲＧをパルスすることによって、読み出されている行の浮動拡散１０ａ、１０ｂがリセットされる。次に、ＳＲ１をパルスすることによって、行選択２（２５）が停止され、行選択１（１５）が作動され、浮動拡散１（１０ａ）のリセットレベルが列回路２０ａにより標本化され、保持される。その後、ＳＲ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、浮動拡散２（１０ｂ）のリセットレベルが標本化され、保持される。列回路２０ａ、２０ｂの標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１３】
図５でのＡＰＳピクセルの読み出し操作は、図１０のタイミング図に示される。所望の集積時間の終わりには、ＳＳ１をパルスすることによって、行選択１（１５）が作動され、光検出器１（３０ａ）の信号レベルが列回路２０ａにより標本化され、保持される。次に、ＳＳ２をパルスすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、光検出器２（３０ｂ）の信号レベルが列回路２０ｂにより標本化され、保持される。次に、ＲＧをパルスにすることによって、読み出されている行のすべての光検出器３０ａ、３０ｂは、リセットされる。行選択２（２５）を停止し、行選択１（１５）を作動させ、ＳＲ１をパルスにすることによって、光検出器１（３０ａ）のリセットレベルは、列回路２０ａにより標本化され、保持される。次に、行選択１（１５）を停止し、行選択２（２５）を作動させ、ＳＲ２をパルスすることによって、光検出器２（３０ｂ）のリセットレベルは、列回路２０ａにより標本化され、保持される。列回路２０ａ、２０ｂにより標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１４】
図６でのＰＰＳピクセルの読み出し操作は、図１１のタイミング図に示される。所望の集積時間の終わりには、ＳＳ１（図示せず）をパルスにすることによって、行選択１（１５）が作動され、光検出器１（３０ａ）の信号レベルが列回路（図示せず）により標本化され、保持される。次に、ＳＳ２（図示せず）をパルスにすることによって、行選択１（１５）が停止され、行選択２（２５）が作動され、光検出器２（３０ｂ）の信号レベルが列回路（図示せず）により標本化され、保持される。標本化され、保持された信号の読み出しは、同一のピクセル読み出し方式が画像センサの次の行で始まる前に行われる。
【００１５】
行ごとの２つの分離選択信号線と共有の出力ノードと出力信号線のこの同一の概念は、読み出しのための特定の行を能動的に選択することによって列出力信号線に一時読み出しがなされる特定のピクセル設計であればどれにでも適用できる。この操作は、概念的には、行ごとの列インタレース・サンプルホールド・オペレーションとして説明できる。この概念を使用した他の例が図７に提供される。この事例では、ピクセル選択機構は、Ｇｕｉｄａｓｈによる１９９９年９月７日付で発行された米国特許番号第５，９４９，０６１号に記載されているような切替可能（スイッチ付き）電源行選択（switched supply row select）である。この事例では、２つの切替可能電源信号線が各行について提供されている。１つの選択信号線が行のすべての奇数のピクセルに適用され、１つの選択信号線が行のすべての偶数のピクセルに適用される。
【００１６】
本発明の構成は、出力ノードと列出力信号線が少なくとも２つの隣接するピクセル間で共有されるので、高いフィルファクタ、または従来の技術に比較してより小さいピクセルを提供する。このことの利点は、図１２及び１３を検討することによって判明できる。図１２は、従来の技術の２つの行が隣接するピクセル間の領域を示す。図１３は、本実施例のピクセル構成を使用して、同一の領域を示す。出力ノードと列信号線を共有することによって省かれる一次元での区域は、次の式（１）によって与えられ、ここで、Ｗｃは最小のコンタクトサイズ、ＥＮＣ１は活性領域によるコンタクトの最小のエンクロージャ（囲み範囲）、およびＩＳＯは最小の活性領域スペースである。
【００１７】
【数１】
省かれる区域=(2Wc+2ENC1+ISO)-(Wc)=Wc+2ENC1+ISO （１）
【００１８】
この区域は重要となりうる。例えば０．５μｍＣＭＯＳプロセスでは、この区域は約１．８μｍであり、０．３５μｍＣＭＯＳプロセスについては、この区域は約１．４μｍである。さらに、この新アーキテクチャは、アレイ内の隣接する金属線間の距離が増大しているので、より少ない列出力信号線を提供し、それゆえにピクセルのより大きな有効開口を作り出す。行ごとの１つの余分の金属線が、行ごとの第２の行選択信号線を提供するために必要であるが、２つの選択信号線が異なった金属レベルの互いの上部に渡って通ることができるので、別々の出力ノード領域と出力信号線によって占められる区域よりもずっと少ない区域を取る。１つの余分のタイミングと制御信号が必要であり、列ごとの２つの追加のトランジスタが必要である。しかし、これらは画像アレイの外にあるＣＭＯＳロジックに組み込まれているので、ピクセルまたは画像アレイ区域には強い影響を与えない。このアーキテクチャでは、行内の奇数および偶数のピクセルの画像キャプチャの一時的置換（転位）も行う。しかし、その時間は非常に短く、（特に行から行への一時的な置換に比較して）、およそ数百ナノセカンドのレベルであり、いかなる画像捕獲アーティファクトも作り出さない。余分の一連のサンプル・ホールド（ＳＨＲおよびＳＨＳストローブ）があるので、最小ライン時間は、この新しいアーキテクチャにとってはわずかにより長く、それによって、ビデオアプリケーションのための最大フレームレートは、斬進的に減少する。
【図面の簡単な説明】
【図１】 従来の技術の画像センサのピクセルを示す図である。
【図２】 従来の技術の画像センサのピクセルを示す図である。
【図３】 従来の技術の画像センサのピクセルを示す図である。
【図４】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図５】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図６】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図７】 本発明に係る画像センサの実施例のピクセルを示す図である。
【図８】 図４のタイミング図である。
【図９】 図４のタイミング図である。
【図１０】 図５のタイミング図である。
【図１１】 図６のタイミング図である。
【図１２】 従来の技術のピクセルの位置関係を示す図である。
【図１３】 本発明に係るピクセルの位置関係を示す図である。
【符号の説明】
５ ピクセル、１０ａ 浮動拡散１、１０ｂ 浮動拡散２、１５ 行選択１、２０ａ 列回路、２０ｂ 列回路、２５ 行選択２、３０ａ 光検出器１、３０ｂ 光検出器２、ＡＰＳ アクティブピクセルセンサ、ＰＰＳ パッシブピクセルセンサ、ＰＤ 光検出器、ＴＧ トランスファゲート、ＦＤ 浮動拡散、ＲＧリセットゲート、ＳＩＧ 信号トランジスタ、Ｐ フォトダイオード、ＲＳＥＬ 行選択ゲート。
Claims (4)
- 画像センサであって、
（ａ）行列状に配列した複数のピクセルと、
（ｂ）光検出器をそれぞれ有し、同じ行内で隣接する少なくとも２つのピクセルと、
（ｃ）前記隣接するピクセルを独立に選択できる行選択機構と、
（ｄ）行内の隣接する２つのピクセルのペアごとに設けられた共通の出力信号ノードと、
（ｅ）前記共通の出力信号ノードに接続される前記隣接する２つのピクセルの各々について１つずつ設けられた列回路と、
（ｆ）前記複数のピクセルの各行を順に読み出す手段と、
を備え、
前記行選択機構は、ピクセルの行ごとに、第１の選択信号線と第２の選択信号線という唯２本の選択信号線を備え、前記第１の選択信号線は対応する行における奇数列のすべての画素に接続され、前記第２の選択信号線は対応する行における偶数列のすべての画素に接続され、
前記各列回路は、前記各ペアにおける当該列回路に対応するピクセルからの信号を蓄積し、
前記読み出す手段は、前記ピクセルの行ごとに、当該行についての前記２本の選択信号線のうちの一方を起動することで、当該行内の奇数列及び偶数列のうち起動された前記一方の選択信号線に対応する列のすべての画素についての信号を標本化してそれぞれ対応する列回路に蓄積するとともに、当該行についての前記２本の選択信号線のうちの他方を起動することで、当該行内の奇数列及び偶数列のうち起動された前記他方の選択信号線に対応する列のすべての画素についての信号を標本化してそれぞれ対応する列回路に蓄積することにより、前記各行を順に読み出す、
ことを特徴とする画像センサ。 - 請求項１に記載の画像センサであって、
前記行選択機構が、ＭＯＳトランジスタを含むことを特徴とする画像センサ。 - 請求項１に記載の画像センサであって、
前記行選択機構が、切替可能電源を含むことを特徴とする画像センサ。 - 請求項１〜３のいずれか１項に記載の画像センサであって、
前記各ピクセルが、前記光検出器に対し電気的に接続された浮動拡散であって前記光検出器から転送される電荷を蓄積する浮動拡散、をそれぞれ備えることを特徴とする、画像センサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/731,372 US6552323B2 (en) | 2000-12-06 | 2000-12-06 | Image sensor with a shared output signal line |
| US09/731,372 | 2000-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209144A JP2002209144A (ja) | 2002-07-26 |
| JP4638097B2 true JP4638097B2 (ja) | 2011-02-23 |
Family
ID=24939213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001366817A Expired - Lifetime JP4638097B2 (ja) | 2000-12-06 | 2001-11-30 | 画像センサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6552323B2 (ja) |
| EP (1) | EP1215888A3 (ja) |
| JP (1) | JP4638097B2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7387253B1 (en) * | 1996-09-03 | 2008-06-17 | Hand Held Products, Inc. | Optical reader system comprising local host processor and optical reader |
| DE60237553D1 (de) * | 2001-01-22 | 2010-10-14 | Hand Held Prod Inc | Optisches Lesegerät mit Partial-Frame-Betriebsmodus |
| US7268924B2 (en) * | 2001-01-22 | 2007-09-11 | Hand Held Products, Inc. | Optical reader having reduced parameter determination delay |
| US7270273B2 (en) * | 2001-01-22 | 2007-09-18 | Hand Held Products, Inc. | Optical reader having partial frame operating mode |
| US7331523B2 (en) | 2001-07-13 | 2008-02-19 | Hand Held Products, Inc. | Adaptive optical image reader |
| JP4681774B2 (ja) * | 2001-08-30 | 2011-05-11 | キヤノン株式会社 | 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム |
| KR100460773B1 (ko) * | 2002-10-14 | 2004-12-09 | 매그나칩 반도체 유한회사 | 필팩터가 향상된 이미지센서 및 그 구동방법 |
| US7489352B2 (en) * | 2002-11-15 | 2009-02-10 | Micron Technology, Inc. | Wide dynamic range pinned photodiode active pixel sensor (APS) |
| US7436010B2 (en) | 2003-02-13 | 2008-10-14 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging apparatus, method for driving the same and camera using the same |
| US7332786B2 (en) * | 2003-11-26 | 2008-02-19 | Micron Technology, Inc. | Anti-blooming storage pixel |
| US7542085B2 (en) * | 2003-11-26 | 2009-06-02 | Aptina Imaging Corporation | Image sensor with a capacitive storage node linked to transfer gate |
| US20050128327A1 (en) * | 2003-12-10 | 2005-06-16 | Bencuya Selim S. | Device and method for image sensing |
| KR101046817B1 (ko) * | 2003-12-29 | 2011-07-06 | 크로스텍 캐피탈, 엘엘씨 | 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법 |
| JP2006093263A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 固体撮像装置及びその駆動方法 |
| US7611060B2 (en) | 2005-03-11 | 2009-11-03 | Hand Held Products, Inc. | System and method to automatically focus an image reader |
| WO2006098955A2 (en) | 2005-03-11 | 2006-09-21 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7568628B2 (en) | 2005-03-11 | 2009-08-04 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7780089B2 (en) | 2005-06-03 | 2010-08-24 | Hand Held Products, Inc. | Digital picture taking optical reader having hybrid monochrome and color image sensor array |
| EP4236341A3 (en) | 2005-03-11 | 2023-09-20 | Hand Held Products, Inc. | Digital picture taking optical reader having hybrid monochrome and color image sensor array |
| US20060255381A1 (en) * | 2005-05-10 | 2006-11-16 | Micron Technology, Inc. | Pixel with gate contacts over active region and method of forming same |
| US7830437B2 (en) * | 2005-05-11 | 2010-11-09 | Aptina Imaging Corp. | High fill factor multi-way shared pixel |
| US7446357B2 (en) * | 2005-05-11 | 2008-11-04 | Micron Technology, Inc. | Split trunk pixel layout |
| US7770799B2 (en) | 2005-06-03 | 2010-08-10 | Hand Held Products, Inc. | Optical reader having reduced specular reflection read failures |
| US7728896B2 (en) * | 2005-07-12 | 2010-06-01 | Micron Technology, Inc. | Dual conversion gain gate and capacitor and HDR combination |
| US7468532B2 (en) * | 2005-07-12 | 2008-12-23 | Aptina Imaging Corporation | Method and apparatus providing capacitor on an electrode of an imager photosensor |
| US7432540B2 (en) * | 2005-08-01 | 2008-10-07 | Micron Technology, Inc. | Dual conversion gain gate and capacitor combination |
| US20070035649A1 (en) * | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
| US7511323B2 (en) * | 2005-08-11 | 2009-03-31 | Aptina Imaging Corporation | Pixel cells in a honeycomb arrangement |
| US20070040922A1 (en) * | 2005-08-22 | 2007-02-22 | Micron Technology, Inc. | HDR/AB on multi-way shared pixels |
| US7804117B2 (en) * | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| US7244918B2 (en) * | 2005-08-30 | 2007-07-17 | Micron Technology, Inc. | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| US7714917B2 (en) * | 2005-08-30 | 2010-05-11 | Aptina Imaging Corporation | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| US7679041B2 (en) * | 2006-02-13 | 2010-03-16 | Ge Inspection Technologies, Lp | Electronic imaging device with photosensor arrays |
| US7608873B2 (en) * | 2006-04-27 | 2009-10-27 | Aptina Imaging Corporation | Buried-gated photodiode device and method for configuring and operating same |
| JP2008011298A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 固体撮像装置及びその制御方法 |
| US8026966B2 (en) * | 2006-08-29 | 2011-09-27 | Micron Technology, Inc. | Method, apparatus and system providing a storage gate pixel with high dynamic range |
| US7852519B2 (en) | 2007-02-05 | 2010-12-14 | Hand Held Products, Inc. | Dual-tasking decoder for improved symbol reading |
| US20090272881A1 (en) * | 2008-05-05 | 2009-11-05 | Xiangli Li | Apparatus, method, and system providing pixel having increased fill factor |
| US8031247B2 (en) * | 2008-08-20 | 2011-10-04 | Aptina Imaging Corporation | Method and apparatus providing an imager with a shared power supply and readout line for pixels |
| US8628015B2 (en) | 2008-10-31 | 2014-01-14 | Hand Held Products, Inc. | Indicia reading terminal including frame quality evaluation processing |
| US20100316291A1 (en) * | 2009-06-11 | 2010-12-16 | Shulan Deng | Imaging terminal having data compression |
| US8587595B2 (en) | 2009-10-01 | 2013-11-19 | Hand Held Products, Inc. | Low power multi-core decoder system and method |
| JP5709404B2 (ja) * | 2010-05-10 | 2015-04-30 | キヤノン株式会社 | 固体撮像装置およびその駆動方法 |
| KR101728713B1 (ko) * | 2010-10-08 | 2017-04-21 | (주) 지안 | 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법 |
| US8629926B2 (en) | 2011-11-04 | 2014-01-14 | Honeywell International, Inc. | Imaging apparatus comprising image sensor array having shared global shutter circuitry |
| DE102015003134B4 (de) * | 2014-04-01 | 2017-04-06 | Viimagic Gesellschaft mit beschränkter Haftung | Global-Shutter Pixel und Korrekturverfahren |
| US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
| US10165213B2 (en) * | 2015-11-16 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor including pixel circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9505305D0 (en) * | 1995-03-16 | 1995-05-03 | Philips Electronics Uk Ltd | Electronic devices comprising an array |
| WO1997042661A1 (en) * | 1996-05-08 | 1997-11-13 | 1294339 Ontario Inc. | High resolution flat panel for radiation imaging |
| US5949061A (en) | 1997-02-27 | 1999-09-07 | Eastman Kodak Company | Active pixel sensor with switched supply row select |
| US6160281A (en) * | 1997-02-28 | 2000-12-12 | Eastman Kodak Company | Active pixel sensor with inter-pixel function sharing |
| US6246042B1 (en) * | 1998-01-08 | 2001-06-12 | Intel Corporation | Layout of active pixels having shared signal lines |
| US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
-
2000
- 2000-12-06 US US09/731,372 patent/US6552323B2/en not_active Expired - Lifetime
-
2001
- 2001-11-22 EP EP01204461A patent/EP1215888A3/en not_active Withdrawn
- 2001-11-30 JP JP2001366817A patent/JP4638097B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1215888A3 (en) | 2006-03-01 |
| JP2002209144A (ja) | 2002-07-26 |
| US20020066849A1 (en) | 2002-06-06 |
| EP1215888A2 (en) | 2002-06-19 |
| US6552323B2 (en) | 2003-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4638097B2 (ja) | 画像センサ | |
| JP4267095B2 (ja) | 共有された増幅器読出しを有する能動画素画像センサ | |
| KR100750778B1 (ko) | 능동 화소 센서 및 그 제조 방법 | |
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| EP2190185B1 (en) | Solid-state image sensor | |
| US6215113B1 (en) | CMOS active pixel sensor | |
| US8558931B2 (en) | Method and image sensor pixel without address transistor | |
| EP0977426B1 (en) | Active pixel sensor with row control busses shared between adjacent pixel rows | |
| US8541731B2 (en) | Solid-state image sensor | |
| JP2000209504A (ja) | アクティブ画素センサ― | |
| US20010054744A1 (en) | Analog storage for a CMOS array | |
| US7081607B1 (en) | Solid state image pickup device and image pickup system | |
| JP3501743B2 (ja) | 固体撮像装置および撮像システム | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| JPH1084505A (ja) | 能動画素センサおよびその選択信号を生成する方法 | |
| JP2004336823A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080523 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080703 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4638097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |