JP4627335B2

JP4627335B2 - 半導体装置の製造方法

Info

Publication number: JP4627335B2
Application number: JP2009247650A
Authority: JP
Inventors: 健治川井
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-10-28
Filing date: 2009-10-28
Publication date: 2011-02-09
Anticipated expiration: 2024-11-19
Also published as: JP2010062578A

Description

本発明は半導体装置の製造方法に関し、特にアルミニウムを含む金属配線の形成方法に関する。

半導体装置の金属配線として、ＡｌＣｕ膜、ＡｌＳｉ膜、ＡｌＳｉＣｕ膜などのアルミニウムを含む金属配線が広く用いられている。また配線の信頼性を高めるため、これらの金属配線の上層および下層にＴｉ膜やＴｉＮ膜を積層した構造も多く採用されている。

これらの金属配線を形成する場合、アルミニウムを含む金属膜の上にレジストパターンを形成して、これをマスクとして塩素、炭素、不活性ガス、窒素のいずれか又は全てを含むガスを用いてエッチングしていた。

しかし、近年のデザインルールの縮小化に伴いレジストパターンの膜厚を薄膜化せざるを得ないため、耐エッチング性は低くなる。このため、シリコン酸化膜やシリコン窒化膜等の無機絶縁膜をハードマスクとしてエッチングするハードマスクプロセスが用いられるようになってきた（例えば、特許文献１、２参照）。

ハードマスクプロセスにおいては、サイドエッチ量を低減するための側壁保護効果を得るため、Ｎ_２、ＣＨＦ_３などの添加ガスを用いていた。しかし、これらの添加ガスを用いると歩留まり低下の原因となるＡｌＮ_ＸやＡｌＦ_Ｘなどが反応副生成物として発生する。これを避けるため、添加ガスとしてＣ_２Ｈ_４を用いるようにしていた（例えば、特許文献３参照）。

特開２００１−２１０４６８号公報特開２０００−５８５０７号公報特開２００１−５３０５９号公報

上記従来の半導体装置の製造方法において、アルミニウムを含む金属膜の上にハードマスクとなる無機絶縁膜を形成し、その上に直接レジストパターンを形成する方法では、配線ピッチが小さくなるとレジストパターンの寸法精度を満たすことが困難になるという問題があった。

また、シリコン窒化膜のみをハードマスクとして形成して上記金属膜をエッチングする方法では、シリコン窒化膜が塩素ガスによりエッチングされやすい膜であるため、ハードマスクに適さないという問題があった。

一方、シリコン酸化膜のみをハードマスクとして形成して上記金属膜をエッチングする方法では、後に金属配線上にビアホールを形成する工程において、ハードマスクがエッチングストッパー膜とならないため、ビアホールが金属膜を突き抜けてしまい、配線の歩留まりを低下させるという問題があった。

また、配線ピッチが小さくなると、上記従来の技術ではサイドエッチ量を十分に低減できないという問題があった。

本発明は上記課題を解決するためになされたもので、アルミニウムを含む金属配線の形成において、サイドエッチ量を低減した微細な金属配線を形成でき、この金属配線の上に形成するビアホールが金属膜を突き抜けるのを抑制することができ、優れた半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、基板上に下層から第一ＴｉＮ膜、アルミニウムを含む金属膜、第二ＴｉＮ膜を順次積層した金属配線層を形成する工程と、前記金属配線層の上に下層からストッパー膜、シリコン酸化膜を順次積層したハードマスク層を形成する工程と、前記ハードマスク層を選択的にエッチングして前記金属配線層の上にハードマスクを形成する工程と、前記ハードマスクをマスクとして前記金属配線層をエッチングして金属配線を形成する工程と、前記ハードマスクおよび前記金属配線の上に層間絶縁膜を形成する工程と、前記ストッパー膜をエッチングストッパとして前記層間絶縁膜にビアホールを形成する工程とを含むことを特徴とする。

本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、アルミニウムを含む金属膜の上に形成するハードマスクの積層構造を最適化することにより、サイドエッチ量を低減した微細な金属配線を形成でき、この金属配線の上に形成するビアホールが金属膜を突き抜けるのを抑制することができ、優れた半導体装置の製造方法を得ることができる。

本発明の実施の形態１〜３に係る半導体装置の製造方法を示す断面図。ハードマスクと金属配線の界面のノッチ量を説明する図。本発明の実施の形態３に係る半導体装置の製造方法による効果を示す図。

以下、本発明の実施の形態について図面を参照しながら説明する。同様の構成要素には同じ番号を付し、説明を省略する。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
図１（ａ）〜（ｆ）は、本実施の形態に係る半導体装置の製造方法を示す工程断面図である。

まず、図１（ａ）に示すように、シリコン基板１の上にトランジスタなどの素子（図示しない）を形成した後、全面に層間絶縁膜２を形成する。例えば、化学気相成長（Chemical Vapor Deposition；以下、「ＣＶＤ」という）法などにより、３００〜４００ｎｍ程度の膜厚で形成する。

次に、層間絶縁膜２の上に、下層ＴｉＮ膜３、ＡｌＣｕ膜４、上層ＴｉＮ膜５を順次積層した金属配線層６を形成する。下層ＴｉＮ膜３および上層ＴｉＮ膜５は、スパッタ法などによりそれぞれ１００ｎｍ程度の膜厚で形成する。ＡｌＣｕ膜４はアルミニウム膜に数％程度の銅を含むアルミニウム合金膜であり、スパッタ法などにより５００ｎｍ程度の膜厚で形成する。

このようにして、シリコン基板１の上にアルミニウムを含む金属配線層６を形成する。

なお、上記の例では金属配線層６として下層からＴｉＮ膜３、ＡｌＣｕ膜４、ＴｉＮ膜５を順次積層した積層膜を形成する例を示したが、これに置き換えて、下層からＴｉ膜、ＴｉＮ膜、ＡｌＣｕ膜、Ｔｉ膜、ＴｉＮ膜を順次積層した積層膜を形成するようにしても良い。

次に、金属配線層６の上に、ストッパー膜７およびシリコン酸化膜８を順次積層する。例えば、ストッパー膜７として、プラズマＣＶＤ法により５０ｎｍ程度の膜厚でシリコン酸窒化膜（ＳｉＯＮ膜）を形成する。そして、シリコン酸化膜８をプラズマＣＶＤ法により１００〜２００ｎｍ程度の膜厚で形成する。

このとき、上記のシリコン酸窒化膜は窒素含有率を１２％以上とする。また、シリコン酸窒化膜に置き換えて、プラズマＣＶＤ法により５０ｎｍ程度の膜厚でシリコン窒化膜（ＳｉＮ膜）を形成するようにしても良い。

なお、シリコン酸化膜８は窒素（含有率１１％以下）を含むようにしても良い。また、シリコン酸化膜８は後の工程で金属配線層６をエッチングするときのハードマスクとなるため、十分に厚い膜厚とする。

次に、シリコン酸化膜８の上に二層のシリコン酸窒化膜、すなわち下層シリコン酸窒化膜９および上層シリコン酸窒化膜１０を連続して形成する。例えば、プラズマＣＶＤ法により、それぞれ５０ｎｍ程度の膜厚で形成する（以下、この二層のシリコン酸窒化膜を全体として「反射防止膜１１」という。そして、ストッパー膜７、シリコン酸化膜８、反射防止膜１１を全体として「ハードマスク層１２」という）。

このようにして、金属配線層６の上に、下層からストッパー膜７、シリコン酸化膜８、反射防止膜１１を順次積層したハードマスク層１２を形成する。

前述したように、ハードマスク層１２に含まれるストッパー膜７として、シリコン酸窒化膜又はシリコン窒化膜を用いるようにした。これにより、最終的に形成される金属配線の上にビアホールを形成するとき、ビアホールが金属配線を突き抜けるのを抑制することができる。

また、ハードマスク層１２に含まれる反射防止膜１１として、二層のシリコン酸窒化膜を用いるようにしたので、後に反射防止膜１１の上にレジストパターンを形成する工程において、下地膜からの反射を抑えて、微細なレジストパターンを制御性良く形成することができる。

さらに、後の工程でハードマスクをマスクとして金属配線層６をエッチングすると、このハードマスクは上部の幅が狭くなった順テーパー形状となる。このような形状とすることにより、隣接する金属配線間に高密度プラズマＣＶＤを用いたシリコン酸化膜を形成する場合には、埋め込み性を向上させることができる。

また、ハードマスク層１２に含まれる反射防止膜１１として、有機膜を用いるようにしても良い。これにより、二層のシリコン酸窒化膜を用いた場合と比較して、下地膜からの反射をさらに効果的に抑制することができ、微細なレジストパターンをさらに制御性良く形成することができる。

次に、ハードマスク層１２の上に、リソグラフィによりレジストパターン１３を形成する。このとき、レジストパターン１３の下に反射防止膜１１が形成されているので、微細なレジストパターン１３を制御性良く形成することができる。

次に、レジストパターン１３をマスクとして図１（ａ）に示したハードマスク層１２を選択的にエッチングして、図１（ｂ）に示すように、金属配線層６の上にハードマスク１２ａを形成する。

ここでは炭素および弗素を含むガス、酸素を含むガス、不活性ガスのうち少なくとも二つ以上のガスを含む混合ガス（例えば、ＣＨＦ_３／ＣＦ_４／Ｏ_２／Ａｒ系混合ガス）を用いてエッチングを行う。

さらに図示しないが、レジストパターン１３をアッシングにより除去し、有機アミン系や有機リン酸系を中心とする剥離液によりポリマーなどのエッチング残渣を除去する。

次に、図１（ｂ）に示したハードマスク１２ａをマスクとして金属配線層６をエッチングして、図１（ｃ）に示すように、金属配線６ａを形成する。

例えば、Ｃｌ_２、ＢＣｌ_３、ＨＣｌ、ＨＩなどのハロゲン元素を含むガスに、Ａｒ、Ｈｅなどの不活性ガス、ＣＨＦ_３、ＣＨ_４、Ｃ_２Ｈ_４などのＣ（炭素）を含むデポジションガスを添加した混合ガスを用いてエッチングする。

上記のデポジションガスを添加することにより、金属配線６ａのサイドエッチ（配線の幅が細くなってしまうこと）量を低減することができる。

また、上記デポジションガスの代わりに、ＣＯ、ＣＯ_２、シクロアルカン（シクロブタン等）、シクロアルケン（シクロペンテン等）、１,３ブタジエン、ベンゼンなどの共役二重結合を有するものを含むデポジションガスを用いても良い。これにより、サイドエッチ量をさらに効果的に低減することができる。

このとき反射防止膜１１ａ（図１（ｂ）参照）は、金属配線層６をエッチングする際に同時にエッチングされ、ハードマスク１２ａは、上部の幅が狭くなった順テーパー形状となる。

また、ハードマスク１２ａはストッパー膜７ａの上にシリコン酸化膜８ａを積層した構造であるので、シリコン酸窒化膜（またはシリコン窒化膜）のみをハードマスクとしてエッチングした場合よりも耐エッチング性が優れ、サイドエッチ量を低減して金属配線６ａを制御性良く形成することができる。

次に、図１（ｄ）に示すように、金属配線６ａおよびハードマスク１２ａの上に、全面に層間絶縁膜１４を形成する。例えば、高密度プラズマＣＶＤ法により、シリコン酸化膜を１０００ｎｍ程度の膜厚で形成する。

このとき、前述したようにハードマスク１２ａは、上部の幅が狭くなった順テーパー形状であるので、金属配線６ａの配線ピッチが小さくなった場合でも、間口を大きくすることができ、隣接する金属配線６ａの間を良好に埋め込むことができる。

さらに、図示しないが、層間絶縁膜１４の上にプラズマＣＶＤ法などによりシリコン酸化膜を３００〜４００ｎｍ程度の膜厚で形成する。そして、その表面を化学機械研磨（Chemical Mechanical Polishing；以下、「ＣＭＰ」という）により研磨して、平坦化する。

次に、平坦化されたシリコン酸化膜の上に、有機膜などからなる反射防止膜１５を形成する。そして、反射防止膜１５の上にリソグラフィによりレジストパターン１６を形成する。

次に、図１（ｄ）に示したレジストパターン１６をマスクとして反射防止膜１５、層間絶縁膜１４をエッチングして、図１（ｅ）に示すように、金属配線６ａの上にビアホール１７ａを形成して、ストッパー膜７ａを露出させる。

例えば、反射防止膜１５をエッチングした後に、炭素および弗素を含むガス、酸素を含むガス、不活性ガスのうち少なくとも二つ以上のガスを含む混合ガス（例えば、Ｃ_４Ｆ_８／Ｏ_２／Ａｒ系混合ガス、又はＣ_５Ｆ_８／Ｏ_２／Ａｒ系混合ガス）を用いて層間絶縁膜１４を選択的にエッチングする。

次に、図１（ｅ）に示したビアホール１７ａの底面に露出したストッパー膜７ａをＣＨＦ_３／Ｏ_２／Ａｒ系混合ガスを用いて選択的にエッチングして、図１（ｆ）に示すように、ビアホール１７ｂの底面に上層ＴｉＮ膜５ａを露出させる。

このとき、前述したようにハードマスク層１２（図１（ａ）参照）に含まれるストッパー膜７としてシリコン酸窒化膜又はシリコン窒化膜を用いるようにした。これにより、層間絶縁膜１４の膜厚ばらつき、ＣＭＰによる削れ量のばらつきを吸収してビアホール１７ｂが金属配線６ａを突き抜けるのを抑制することができる。

なお、ストッパー膜７ａを選択的にエッチングする前に、上記のＣＨＦ_３／Ｏ_２／Ａｒ系混合ガスを用いて、Ａｒに対するＣＨＦ_３／Ｏ_２の流量比を上記ストッパー膜７ａのエッチング条件よりも相対的に大きくして、図１（ｅ）に示したビアホール１７ａの内面に付着したデポジション膜を除去するエッチングステップを入れるようにしても良い。これにより、ビアホール１７ｂの底面に上層ＴｉＮ膜５ａを良好に露出させることができる。

この後、図示しないが、図１（ｆ）に示したビアホール１７ｂの内面にＴｉ膜、ＴｉＮ膜の積層膜を形成する。さらに、この積層膜により形成された溝をタングステンなどの金属膜で埋め込み、溝の外部に形成したＴｉ膜、ＴｉＮ膜、金属膜をＣＭＰなどにより除去して、ビアホール１７ｂに金属膜を埋め込んだビアを形成する。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、まず、シリコン基板１の上にアルミニウムを含む金属配線層６を形成して、その上に、下層からストッパー膜７、シリコン酸化膜８、反射防止膜１１を順次積層したハードマスク層１２を形成するようにした。

次にハードマスク層１２を選択的にエッチングして金属配線層６の上にハードマスク１２ａを形成するようにした。

そして、ハードマスク１２ａをマスクとして金属配線層６をエッチングして金属配線６ａを形成するようにした。

このように形成することにより、金属配線層６をエッチングして金属配線６ａを形成するとき、シリコン酸窒化膜（またはシリコン窒化膜）のみをハードマスクとしてエッチングした場合よりも耐エッチング性が優れ、サイドエッチ量を低減して金属配線６ａを制御性良く形成することができる。また、隣接する金属配線６ａの間の埋め込み性を向上させ、これらの金属配線間の配線間容量や金属配線６ａの上に形成するビア抵抗のばらつきを小さくすることができる。

また、この配線の上に形成するビアホール１７ｂが金属配線６ａに突き抜けるのを抑制して、ビアホール形成の歩留まり低下を抑制することができる。

実施の形態２．
本実施の形態に係る半導体装置の製造方法は、実施の形態１で示したハードマスク層１２（図１（ａ）参照）に含まれるストッパー膜７として、金属膜を用いるようにしたものである。

その他の構成については実施の形態１と同様であるので、図１（ａ）〜（ｆ）を適宜参照して、実施の形態１と異なる点を中心に説明する。

まず、シリコン基板１の上にトランジスタなどの素子（図示しない）を形成した後、全面に層間絶縁膜２を形成する工程から、アルミニウムを含む金属配線層６を形成するまでの工程（図１（ａ）参照）を、実施の形態１と同様にして行う。

その後、金属配線層６の上にハードマスク層１２を形成する。このとき、ハードマスク層１２に含まれるストッパー膜７として、タングステン、タンタル、白金、銀、金、ニッケル、ルテニウム、コバルト、鉄、マンガン、イリジウム、ジルコニウム、インジウムのうち、いずれかの金属からなる金属膜を用いる。ここでは、タングステン膜を用いる。

この後、ストッパー膜７の上にシリコン酸化膜８を形成する工程（図１（ａ）参照）から、反射防止膜１５の上にレジストパターン１６を形成するまでの工程（図１（ｄ）参照）を、実施の形態１と同様にして行う。

次に、図１（ｄ）に示したレジストパターン１６をマスクとして反射防止膜１５、層間絶縁膜１４をエッチングして、図１（ｅ）に示すように、金属配線６ａの上にビアホール１７ａを形成して、ストッパー膜７ａ（タングステン膜）を露出させる。

このとき、ストッパー膜７ａの被エッチング速度に対する層間絶縁膜１４（シリコン酸化膜）の被エッチング速度を「エッチング選択比」と定義すると、タングステン膜をストッパー膜として用いた場合のエッチング選択比は、シリコン酸窒化膜（又はシリコン窒化膜）をストッパー膜として用いた場合のエッチング選択比より大きい。

従って、金属配線６ａの上にビアホール１７ａを形成するとき、ビアホール１７ａが金属配線６ａに突き抜けるのを実施の形態１よりも効果的に抑制することができる。

また、タングステン膜は金属膜であり、ビアホール１７ａの底面にストッパー膜７ａを露出させた状態でビアホール１７ａの内部に金属膜を埋め込んでビアを形成しても導通性を失うことがないので、ストッパー膜７ａを除去する工程を省略することができる。さらに、タングステン膜を金属配線６ａの上に積層したので、金属配線６ａの抵抗を低くすることができる。

なお、前述したタングステン膜以外の金属膜をストッパー膜として用いた場合にも同様の効果を有する。

なお、この後、実施の形態１と同様にストッパー膜７ａをエッチングにより除去する（図１（ｆ）参照）ようにしても良い。

その他の構成については、実施の形態１と同様であるので、説明を省略する。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、実施の形態１で示したハードマスク層１２に含まれるストッパー膜７として、タングステン、タンタル、白金、銀、金、ニッケル、ルテニウム、コバルト、鉄、マンガン、イリジウム、ジルコニウム、インジウムのうち、いずれかの金属からなる金属膜を用いるようにした。

このように形成することにより、金属配線６ａの上にビアホール１７ａを形成するとき、金属配線６ａに突き抜けるのを実施の形態１よりも効果的に抑制することができる。

また、ビアホール１７ａの底面にストッパー膜７ａを露出させた状態で、ビアホール１７ａの内部に金属膜を埋め込んでビアを形成しても導通性を失うことがないので、ストッパー膜７ａを除去する工程を省略することができる。さらに、タングステン膜を金属配線６ａに積層したことにより、金属配線６ａの抵抗を低くすることができる。

実施の形態３．
本実施の形態に係る半導体装置の製造方法は、実施の形態１で示したシリコン酸化膜８を形成する工程（図１（ａ）参照）において、シリコンに対する酸素の組成比を特定範囲とし、形成温度を特定範囲として形成するようにしたものである。

また、金属配線層６をエッチングして金属配線６ａを形成する工程（図１（ｃ）参照）を、別のシリコン基板上に形成した特定の膜のうち、いずれかの膜を予めエッチングしたエッチング装置を用いて行うようにしたものである。

その他の構成については実施の形態１、２と同様であるので、図１（ａ）〜（ｆ）を適宜参照して、実施の形態１、２と異なる点を中心に説明する。

まず、シリコン基板１の上にトランジスタなどの素子（図示しない）を形成した後、全面に層間絶縁膜２を形成する工程から、金属配線層６の上にストッパー膜７を形成するまでの工程（図１（ａ）参照）を、実施の形態１（又は実施の形態２）と同様にして行う。

その後、実施の形態１で示したハードマスク層１２に含まれるシリコン酸化膜８を、シリコンに対する酸素の組成比が１．５〜２の範囲となるようにプラズマＣＶＤ法を用いて形成する。

このように形成することにより、実施の形態１で示した金属配線層６をエッチングして金属配線６ａを形成する工程（図１（ｃ）参照）において、上層ＴｉＮ膜５ａがシリコン酸化膜８ａと反応するのを抑え、ハードマスク１２ａと金属配線６ａとの界面に発生するノッチ量を低減することができる。

また、ハードマスク層１２に含まれるシリコン酸化膜８を、２９０〜４００℃の範囲の温度でプラズマＣＶＤ法を用いて形成するようにしても良い。

このように形成することにより、上記と同様に、ハードマスク１２ａと金属配線６ａとの界面に発生するノッチ量を低減することができる。

この後、シリコン酸化膜８の上に反射防止膜１１を形成する工程と、ハードマスク層１２の上にレジストパターン１３を形成する工程（図１（ａ）参照）を、実施の形態１と同様にして行う。

次に、金属配線層６をエッチングする工程（図１（ｃ）参照）を、シリコン基板１とは異なる別のシリコン基板上に形成したシリコン酸化膜、シリコン窒化膜、又は金属配線層６（図１（ｂ）参照）に含まれる金属膜と同一種類の金属膜のうち、いずれかの膜をエッチングしたエッチング装置を用いて行うようにする。

例えば、金属配線層６をエッチングする前に、金属配線層６を形成したシリコン基板１とは別のシリコン基板の上に形成したシリコン酸化膜、シリコン窒化膜、又は金属配線層６に含まれるＴｉＮ膜、ＡｌＣｕ膜などの金属膜のうち、いずれかの膜をエッチングする（以下、この処理を「シーズニング処理」という）。そして、シーズニング処理をしたエッチング装置を用いて金属配線層６をエッチングする。

このように金属配線層６のエッチングを行うことにより、シーズニング処理においてエッチングした膜から供給される微量の酸素、窒素、金属を含有した反応生成物がエッチング装置内に残留して、金属配線層６のエッチング中に金属配線６ａの側壁を保護するため、図２に示すハードマスク１２ａと金属配線６ａの界面のノッチ量Ａを低減することができる。

これにより、ハードマスク１２ａと金属配線６ａの界面のノッチ量Ａを、さらに低減することができる。

図３（ａ）は、金属配線層６をエッチングする前にシーズニング処理を行わなかった場合の、シリコン酸化膜８のシリコン（Ｓｉ）に対する酸素（Ｏ）の組成比とノッチ量Ａとの関係、およびシリコン酸化膜８の形成温度とノッチ量Ａとの関係を示すデータである。

これらのデータから、シリコン酸化膜８のシリコンに対する酸素の組成比を１.５〜２の範囲とすることにより、ノッチ量Ａを低減する効果があることが分かる。また、形成温度を２９０〜４００℃の範囲とすることにより、ノッチ量Ａをさらに低減する効果があることが分かる。

図３（ｂ）は、金属配線層６をエッチングする前にシーズニング処理を行った場合、シリコン酸化膜８のシリコンに対する酸素の組成比を１．７、シリコン酸化膜８の生成温度を４２０℃とした場合のノッチ量Ａを示すデータである。図３（ａ）との比較から、シーズニング処理を行うことにより、ノッチ量Ａを低減する効果がさらに大きくなることが分かる。

これらの結果から、本実施の形態の製造方法によりハードマスク１２ａと金属配線６ａの界面のノッチ量を低減する効果があることが分かる。

これにより、隣接する金属配線６ａの間の埋め込み性が向上し、これらの金属配線の配線間容量ばらつきを小さくすることができる。また、金属配線６ａの上層ＴｉＮ膜５ａの膜減りを防ぐことができ、金属配線６ａの上に形成するビアの抵抗ばらつきを小さくすることができる。

その他の構成については、実施の形態１（又は実施の形態２）と同様であるので、説明を省略する。

以上説明したように、本実施の形態に係る半導体装置の製造方法は、実施の形態１（又は実施の形態２）で示したハードマスク層１２に含まれるシリコン酸化膜８を、シリコンに対する酸素の組成比が１．５〜２の範囲となるようにプラズマＣＶＤ法を用いて形成するようにした。

また、ハードマスク層１２に含まれるシリコン酸化膜８を、２９０〜４００℃の範囲の温度でプラズマＣＶＤ法を用いて形成するようにした。

さらに、実施の形態１（又は実施の形態２）で示したハードマスク１２ａをマスクとして金属配線層６をエッチングして金属配線６ａを形成する工程を、シリコン基板１とは異なる別のシリコン基板上に形成したシリコン酸化膜、シリコン窒化膜、又は金属配線層６に含まれる金属膜と同一種類の金属膜のうち、いずれかの膜をエッチングしたエッチング装置を用いて行うようにした。

このように形成することにより、実施の形態１、２の効果に加えて、ハードマスク１２ａと金属配線６ａの界面のノッチ量を低減することができる。

１シリコン基板、２層間絶縁膜、３下層ＴｉＮ膜、４ＡｌＣｕ膜、５上層ＴｉＮ膜、６金属配線層、６ａ金属配線、７ａストッパー膜、８シリコン酸化膜、１１反射防止膜、１２ハードマスク層、１２ａハードマスク、１４層間絶縁膜、１７ａ、１７ｂビアホール。

Claims

基板上に下層から第一ＴｉＮ膜、アルミニウムを含む金属膜、第二ＴｉＮ膜を順次積層した金属配線層を形成する工程と、
前記金属配線層の上に下層からストッパー膜、シリコン酸化膜を順次積層したハードマスク層を形成する工程と、
前記ハードマスク層を選択的にエッチングして前記金属配線層の上にハードマスクを形成する工程と、
前記ハードマスクをマスクとして前記金属配線層をエッチングして金属配線を形成する工程と、
前記ハードマスクおよび前記金属配線の上に層間絶縁膜を形成する工程と、
前記ストッパー膜をエッチングストッパとして前記層間絶縁膜にビアホールを形成する工程とを含むことを特徴とする半導体装置の製造方法。
前記ハードマスク層に含まれる前記ストッパー膜として、シリコン酸窒化膜又はシリコン窒化膜を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
前記ハードマスク層に含まれる前記ストッパー膜として、タングステン、タンタル、白金、銀、金、ニッケル、ルテニウム、コバルト、鉄、マンガン、イリジウム、ジルコニウム、インジウムのうち、いずれかの金属からなる金属膜を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
前記ハードマスク層に含まれる前記シリコン酸化膜を、シリコンに対する酸素の組成比が１．５〜２の範囲となるようにプラズマ化学気相成長法を用いて形成することを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
前記ハードマスク層は前記シリコン酸化膜上に設けられた反射防止層を更に有し、
前記ハードマスク層に含まれる前記シリコン酸化膜を、２９０〜４００℃の範囲の温度でプラズマ化学気相成長法を用いて形成することを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
前記ハードマスク層は前記シリコン酸化膜上に設けられた反射防止層を更に有し、
前記ハードマスク層に含まれる前記反射防止膜として、二層のシリコン酸窒化膜を用いることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
前記ハードマスク層に含まれる前記反射防止膜として、有機膜を用いることを特徴とする請求項５に記載の半導体装置の製造方法。
前記金属配線層をエッチングする工程を、前記基板とは異なる別の基板上に形成したシリコン酸化膜、シリコン窒化膜、又は前記金属配線層に含まれる金属膜と同一種類の金属膜のうち、いずれかの膜をエッチングしたエッチング装置を用いて行うことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
前記ビアホールを形成する工程において、炭素および弗素を含むガス、酸素を含むガス、不活性ガスのうち少なくとも二つ以上のガスを含む混合ガスを用いることを特徴とする請求項請求項１〜８のいずれかに記載の半導体装置の製造方法。
前記混合ガスは炭素および弗素を含むガスを有することを特徴とする請求項９に記載の半導体装置の製造方法。
前記混合ガスはＣ_４Ｆ_８／Ｏ_２／Ａｒ系混合ガス、又はＣ_５Ｆ_８／Ｏ_２／Ａｒ系混合ガスであることを特徴とする請求項９に記載の半導体装置の製造方法。
基板上に下層から第一ＴｉＮ膜、アルミニウムを含む金属膜、第二ＴｉＮ膜を順次積層した金属配線材料を形成する工程と、
前記金属配線材料の上に下層からストッパー膜、シリコン酸化膜、反射防止膜を順次積層したハードマスク層を形成する工程と、
前記ハードマスク層を選択的にエッチングして前記金属配線材料の上にハードマスクを形成する工程と、
前記ハードマスクをマスクとして前記金属配線材料をエッチングして金属配線を形成する工程と、
前記金属配線の側面と上面を覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜のコンタクトホールを前記ストッパー膜にて止めるエッチングにて形成する工程とを含み、
前記ストッパー膜として、シリコン酸窒化膜又はシリコン窒化膜を用いることを特徴とする半導体装置の製造方法。