JP4626192B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4626192B2 JP4626192B2 JP2004167389A JP2004167389A JP4626192B2 JP 4626192 B2 JP4626192 B2 JP 4626192B2 JP 2004167389 A JP2004167389 A JP 2004167389A JP 2004167389 A JP2004167389 A JP 2004167389A JP 4626192 B2 JP4626192 B2 JP 4626192B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- external electrode
- conductive
- antenna
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
実施例1を図4に示す両面電極チップのバンプ配置図及び図9に示す工程図を用いて説明する。
次に、アルミニウム箔による第1の導体21とポリエチレンテレフタレート基材23を貼り合わせた基材を用意し、塩化鉄溶液を用いて所定の寸法に励振スリットをエッチング加工した第1の回路層を作製した。ポリエチレンテレフタレート基材23に支持された第1の導体は、アンテナを構成する。(図9(b))
次に、第1の導体21の両面電極チップ10を実装する所定の位置に、マトリクス樹脂40中に導電性粒子41を含有する異方導電性接着フィルム(AC−2056T−45、日立化成工業(株)製)を仮接着した。(図9(c))
次に、第1の導体21上の異方導電性接着フィルム上の所定の位置に両面電極チップ10を仮固定した。(図9(d))
次に、アルミニウム箔による第2の導体22とポリエチレンテレフタレート基材24を貼り合わせた基材による第2の回路層のアルミニウム箔面の所定の位置にマトリクス樹脂40中に導電性粒子41を含有する異方導電性接着フィルム(AC−2056T−45、日立化成工業(株)製)を仮接着した、アンテナを構成する第2の導体21を用意し、異方導電性フィルム面が両面電極チップ10と対向する向きで重ね、さらに第2の導体22の上から両面電極チップ10の厚みに等しい突起を形成した圧着ヘッド60を所定の位置に合わせた。(図9(e))
次に、圧着ヘッド90を降下し、温度180℃、荷重2Nの条件で20秒間圧着し、図8(f)に示す構造を得た。
実施例2を図5に示す両面電極チップのバンプ配置図及び図9に示す工程図を用いて説明する。
以下、図9に従い、圧着条件を温度180℃、荷重3.5N、圧着時間20秒とした他は第1の実施例と同じ工程でRFIDタグ用インレットを作製した。
実施例3を図6に示す両面電極チップのバンプ配置図及び図9に示す工程図を用いて説明する。
以下、図9に従い、圧着条件を温度180℃、荷重4.5N、圧着時間20秒とした他は第1の実施例と同じ工程でRFIDタグ用インレットを作製した。
実施例4を図7に示す両面電極チップのバンプ配置図及び図9に示す工程図を用いて説明する。
以下、図9に従い、圧着条件を温度180℃、荷重4.5N、圧着時間20秒とした他は実施例1と同じ工程でRFIDタグ用インレットを作製した。
比較例を図10に示す両面電極チップのバンプ配置図及び図9に示す工程図を用いて説明する。
以下、図9に従い、圧着条件を温度180℃、荷重4.5N、圧着時間20秒とした他は第1の実施例と同じ工程でRFIDタグ用インレットを作製した。
11:両面電極チップの内部回路
12:第1の外部電極
13:導電性バンプ
14:第2の外部電極
15:導電性ダミーバンプ
16:絶縁膜
17:非導電性ダミーバンプ
18:導電性バンプ
20:アンテナ
21:アンテナを構成する第1の導体
22:アンテナを構成する第2の導体
23:第1の導体を支持するベース基材
24:第2の導体を支持するベース基材
25:第1の導体に形成された励振スリット
40:異方導電性接着剤
41:導電性粒子
50:整流回路
51:クロック回路
52:ロジック回路
53:メモリ回路
60:圧着ヘッド
Claims (6)
- 整流回路部、クロック回路部、ロジック回路部及びメモリ回路部を含む回路領域を有する無線通信用のICチップと送受信アンテナとを有する半導体装置において、
前記ICチップは、半導体素子が形成された回路面上に形成された第1の外部電極と、前記第1の外部電極と前記送受信アンテナとを電気的に接続するために前記第1の外部電極上に形成された導電性バンプと、前記回路面と対向する面上に形成された第2の外部電極と、前記送受信アンテナを構成しかつ前記第1の外部電極及び第2の外部電極にそれぞれ接続される第1の導体及び第2の導体とを有し、
前記導電性バンプは、少なくとも、前記整流回路部及びクロック回路部を含むアナログ回路部の内、前記導電性バンプとの間に電気的不要結合が生じ得る領域を選択的に除き、かつ前記回路領域の外及び前記ロジック回路部及びメモリ回路部を含むディジタル回路部の領域の一部に拡大して、前記アナログ回路部の周囲に形成されていること
を特徴とする半導体装置。 - 整流回路部、クロック回路部、ロジック回路部及びメモリ回路部を含む回路領域を有する無線通信用のICチップと送受信アンテナとを有する半導体装置において、
前記ICチップは、半導体素子が形成された回路面上に形成された第1の外部電極と、前記第1の外部電極と前記送受信アンテナとを電気的に接続するために前記第1の外部電極上に形成された導電性バンプと、前記回路面上に形成された電気的接続に寄与しない少なくとも1個以上の導電性ダミーバンプと、前記回路面と対向する面上に形成された第2の外部電極と、前記送受信アンテナを構成しかつ前記第1の外部電極及び第2の外部電極にそれぞれ接続される第1の導体及び第2の導体とを有し、
前記導電性バンプ及び前記導電性ダミーバンプは、少なくとも、前記整流回路部及びクロック回路を含むアナログ回路部の内、前記導電性バンプ及び前記導電性ダミーバンプとの間に電気的不要結合が生じ得る領域を選択的に除く領域に形成され、かつ前記回路領域を挟んで対向するように、前記回路領域の外及び前記ロジック回路部及びメモリ回路部を含むディジタル回路部の領域の一部に拡大して形成されていること
を特徴とする半導体装置。 - 整流回路部、クロック回路部、ロジック回路部及びメモリ回路部を含む回路領域を有する無線通信用のICチップと送受信アンテナとを有する半導体装置において、
前記ICチップは、半導体素子が形成された回路面上に形成された第1の外部電極と、前記第1の外部電極と前記送受信アンテナとを電気的に接続するために前記第1の外部電極上に形成された導電性バンプと、前記回路面上に形成された少なくとも1個以上の非導電性ダミーバンプと、前記回路面と対向する面上に形成された第2の外部電極と、前記送受信アンテナを構成しかつ前記第1の外部電極及び第2の外部電極にそれぞれ接続される第1の導体及び第2の導体とを有し、
前記導電性バンプは、少なくとも、前記整流回路部及びクロック回路部を含むアナログ回路部の内、前記導電性バンプとの間に電気的不要結合が生じ得る領域を選択的に除く領域に形成され、かつ前記非導電性ダミーバンプは、前記回路領域の外及び前記ロジック回路部及びメモリ回路部を含むディジタル回路部の領域及び前記アナログ回路部を含む領域に形成されていること
を特徴とする半導体装置。 - 請求項1から3のいずれかに記載の半導体装置において、前記導電性バンプが金で構成され、その高さが5μmから40μmの範囲にあることを特徴とする半導体装置。
- 請求項1から4のいずれかに記載の半導体装置において、前記導電性バンプと前記送受信アンテナを構成する前記第1もしくは第2の導体との電気的接続と、前記第2の外部電極と前記送受信アンテナを構成する前記第2もしくは第1の導体との電気的接続と、前記送受信アンテナを構成する前記第1の導体と前記第2の導体との電気的接続の少なくとも1つが、導電性接着剤または異方導電性接着剤を介して行われることを特徴とする半導体装置。
- 請求項1から5のいずれかに記載の半導体装置において、前記第2の外部電極は前記ICチップのSiベース基板の加工面で構成されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167389A JP4626192B2 (ja) | 2004-06-04 | 2004-06-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167389A JP4626192B2 (ja) | 2004-06-04 | 2004-06-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347635A JP2005347635A (ja) | 2005-12-15 |
JP4626192B2 true JP4626192B2 (ja) | 2011-02-02 |
Family
ID=35499695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004167389A Expired - Fee Related JP4626192B2 (ja) | 2004-06-04 | 2004-06-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626192B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007213463A (ja) * | 2006-02-13 | 2007-08-23 | Dainippon Printing Co Ltd | 非接触データキャリア、非接触データキャリア用配線基板 |
JP5103127B2 (ja) | 2007-10-05 | 2012-12-19 | 株式会社日立製作所 | Rfidタグ |
JP5776780B2 (ja) | 2011-09-30 | 2015-09-09 | 日立化成株式会社 | Rfidタグ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068321A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2000099673A (ja) * | 1998-09-17 | 2000-04-07 | Hitachi Maxell Ltd | 半導体装置 |
JP2002312747A (ja) * | 2001-04-16 | 2002-10-25 | Oji Paper Co Ltd | Icチップ実装体及びその製造方法 |
JP2003209181A (ja) * | 2000-06-21 | 2003-07-25 | Hitachi Maxell Ltd | 半導体チップの製造方法 |
JP2004086644A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | 電子タグ用インレットおよびその製造方法 |
JP2004127230A (ja) * | 2002-08-08 | 2004-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置 |
-
2004
- 2004-06-04 JP JP2004167389A patent/JP4626192B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068321A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2000099673A (ja) * | 1998-09-17 | 2000-04-07 | Hitachi Maxell Ltd | 半導体装置 |
JP2003209181A (ja) * | 2000-06-21 | 2003-07-25 | Hitachi Maxell Ltd | 半導体チップの製造方法 |
JP2002312747A (ja) * | 2001-04-16 | 2002-10-25 | Oji Paper Co Ltd | Icチップ実装体及びその製造方法 |
JP2004127230A (ja) * | 2002-08-08 | 2004-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法、電子商取引方法及びトランスポンダ読み取り装置 |
JP2004086644A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | 電子タグ用インレットおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005347635A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6414614B2 (ja) | 物品 | |
US6518885B1 (en) | Ultra-thin outline package for integrated circuit | |
EP3490067B1 (en) | Substrate for rfid tags, rfid tag and rfid system | |
US6422473B1 (en) | Circuit chip mounted card and circuit chip module | |
US11024936B1 (en) | RFID tag assembly methods | |
US8035522B2 (en) | RFID tag | |
JPWO2007034764A1 (ja) | 非接触型情報記憶媒体とその製造方法 | |
KR100879416B1 (ko) | 전자장치 | |
JP5103127B2 (ja) | Rfidタグ | |
JP4626192B2 (ja) | 半導体装置 | |
US8424771B2 (en) | RFID tag | |
JP2006195796A (ja) | Icタグ及びicタグインレット | |
EP3734514B1 (en) | Substrate for rfid tags, rfid tag and rfid system | |
JP5103526B2 (ja) | Icタグ装置 | |
JP2009003829A (ja) | 無線タグ | |
JP4449477B2 (ja) | 電子インレット | |
JP2009151576A (ja) | Icタグとその製造方法 | |
US20120193804A1 (en) | Ohmic connection using widened connection zones in a portable electronic object | |
JP2007233885A (ja) | Rfid用インレットおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |