JP4622469B2 - Circuit board, circuit board manufacturing method, and semiconductor device - Google Patents
Circuit board, circuit board manufacturing method, and semiconductor device Download PDFInfo
- Publication number
- JP4622469B2 JP4622469B2 JP2004329447A JP2004329447A JP4622469B2 JP 4622469 B2 JP4622469 B2 JP 4622469B2 JP 2004329447 A JP2004329447 A JP 2004329447A JP 2004329447 A JP2004329447 A JP 2004329447A JP 4622469 B2 JP4622469 B2 JP 4622469B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- terminal
- semiconductor element
- connection
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Combinations Of Printed Boards (AREA)
Description
本発明は、半導体素子を多段に積層した半導体装置及び半導体素子を多段に積層した半導体装置製造方法に関する。 The present invention relates to a semiconductor device in which semiconductor elements are stacked in multiple stages and a semiconductor device manufacturing method in which semiconductor elements are stacked in multiple stages.
従来、電子機器の高性能、高機能化に伴い、電子機器に使用される半導体装置の高集積化、高機能化が進み、半導体装置に搭載される半導体素子は、高集積化され、大型化される傾向にある。しかし、半導体素子の形状は、電子機器に使用する半導体装置の互換性や実装の高密度化要求により、大型化には制限がある。そのため、複数の半導体素子を１つの回路基板に取り付けられた半導体装置が提案され、実用化されている。 Conventionally, along with high performance and high functionality of electronic devices, semiconductor devices used in electronic devices have been highly integrated and highly functional, and semiconductor elements mounted on semiconductor devices have been highly integrated and increased in size. Tend to be. However, there is a limit to the size of the semiconductor element due to the compatibility of semiconductor devices used in electronic equipment and the demand for higher mounting density. Therefore, a semiconductor device in which a plurality of semiconductor elements are attached to one circuit board has been proposed and put into practical use.
複数の半導体素子を１つのパッケージに収納する方法の１つとして、２組の半導体素子をそれぞれ表面電極が反対向きになるように背中合わせに接着し、半導体素子の電極は基板のビア列にバンプにより接続し、このビアは金属配線によりそれぞれ所定の端子に接続して、半導体装置のユニットを形成する。そして、ユニットを積層して、ピンにより同一の機能を有する電極同士を接続することにより、複数の半導体素子を１つのパッケージに収納する（例えば、特許文献１参照）。 As one method of housing a plurality of semiconductor elements in one package, two sets of semiconductor elements are bonded back to back so that the surface electrodes are opposite to each other, and the electrodes of the semiconductor elements are formed by bumps on the via rows of the substrate. The vias are connected to predetermined terminals by metal wirings to form a unit of the semiconductor device. Then, by stacking the units and connecting the electrodes having the same function by pins, a plurality of semiconductor elements are accommodated in one package (for example, see Patent Document 1).
また、複数の半導体素子を１つのパッケージに収納させる他の方法として、電気配線基板を使用する方法がある。電気配線基板には、半導体素子の端子とピンとを接続する配線パターンがプリントされている。半導体素子は、電気配線基板に接続された状態で積層される。接続部６１は、上層の電気配線基板と下層の電気配線基板との層間接続を行う。 As another method for storing a plurality of semiconductor elements in one package, there is a method using an electric wiring board. A wiring pattern for connecting the terminals of the semiconductor elements and the pins is printed on the electric wiring board. The semiconductor elements are stacked while being connected to the electrical wiring substrate. The connection unit 61 performs interlayer connection between the upper-layer electric wiring board and the lower-layer electric wiring board.
この方法を用いた回路基板６０の一例を図１８に示す。図１８（ａ）は、回路基板６０の側面図である。この図の回路基板６０では、４個の電気配線基板６４−１〜６４−４が積層されている。電気配線基板６４−１〜６４−４には、配線パターン６５がプリントされ、配線パターン６５には、図示しない半導体素子が取り付けられている。
An example of the
４枚の電気配線基板６４−１〜６４−４は、８個の接続部６１−１〜６１−８で接続されている。配線パターン６５と接続部２８−１〜２８−５の接続部分は、図１８（ｂ）のようになっている。電気配線基板６４−１〜６４−４の配線パターン６５が全て同一であると、同種の半導体端子の端子が同一の接続部２８に接続される。
The four electric wiring boards 64-1 to 64-4 are connected by eight connecting portions 61-1 to 61-8. A connection portion between the wiring pattern 65 and the connection portions 28-1 to 28-5 is as shown in FIG. If the wiring patterns 65 of the electrical wiring boards 64-1 to 64-4 are all the same, the terminals of the same type of semiconductor terminals are connected to the same connecting
以上説明したように、全ての電気配線基板６４−１〜６４−２に同一の配線パターンをプリントすると、同種の半導体素子の端子は同一の接続部６１に接続されるため、端子のグループ分けができない。従来、端子を数グループに分ける場合、半導体素子ごとの配線パターンやピン配列などをデザインする必要があり、製造工数と部品の種類とが増加して製造過程及び部品管理が複雑になるという問題が生じていた。 As described above, when the same wiring pattern is printed on all the electric wiring boards 64-1 to 64-2, the terminals of the same kind of semiconductor elements are connected to the same connecting portion 61. Can not. Conventionally, when dividing the terminals into several groups, it is necessary to design wiring patterns and pin arrangements for each semiconductor element, which increases the number of manufacturing steps and types of components, which complicates the manufacturing process and component management. It was happening.
本発明は、上述した課題に鑑みてなされたものであって、電気配線基板の配線パターンを複雑化することなく積層された複数の半導体素子を所定のグループごとにアクセスすることができる回路基板、回路基板製造方法、及び半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and is a circuit board capable of accessing a plurality of stacked semiconductor elements for each predetermined group without complicating the wiring pattern of the electric wiring board. It is an object to provide a circuit board manufacturing method and a semiconductor device.
上述した目的を達成するために、本発明にかかる回路基板は、一面及び他面の両方に所定の配線パターンがプリントされた電気配線基板と、電気配線基板の一面に接続された第１の半導体素子と、電気配線基板の他面に接続された第２の半導体素子とを備えた複数の半導体ユニットが主基板に積層された回路基板であって、回路基板と複数の半導体ユニットの電気配線基板にプリントされた配線パターンとは複数の接続部により接続されており、上記積層された複数の半導体ユニットの一部は、他の半導体ユニットに対して上面視で半回転しており、約半数の接続部と第１の半導体素子の端子とを接続され、残りの約半数の接続部と第２の半導体素子の端子とを接続され、配線パターンは、第１の半導体素子の端子に接続される接続部と、第２の半導体素子の端子に接続される接続部とが交互に並ぶように形成され、電源端子はすべての半導体素子と接続され、チップイネーブル端子は対応する半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は半導体ユニット毎に、接続される端子が異なっている。 In order to achieve the above-described object, a circuit board according to the present invention includes an electrical wiring board having a predetermined wiring pattern printed on both one side and the other side, and a first semiconductor connected to one side of the electrical wiring board. A circuit board in which a plurality of semiconductor units each including an element and a second semiconductor element connected to the other surface of the electric wiring board are stacked on a main board, the circuit board and the electric wiring board of the plurality of semiconductor units Are connected by a plurality of connection portions, and some of the stacked semiconductor units are half-rotated in top view with respect to other semiconductor units, and about half The connection portion and the terminal of the first semiconductor element are connected, the remaining approximately half of the connection portion and the terminal of the second semiconductor element are connected, and the wiring pattern is connected to the terminal of the first semiconductor element. Connection and The connection portions connected to the terminals of the semiconductor elements are alternately arranged, the power supply terminals are connected to all the semiconductor elements, the chip enable terminals are connected only to the terminals of the corresponding semiconductor units, the data terminals and The terminal for control differs in the terminal connected for every semiconductor unit .
また、本発明にかかる回路基板製造方法は、電気配線基板の一面及び他面に配線パターンをプリントするプリント工程と、上記電気配線基板の一面に第１の半導体素子を接続する工程と、上記電気配線基板の他面に第２の半導体素子を接続する工程とを有する半導体ユニットを作成する半導体ユニット作成工程と、半導体ユニット作成工程において作成された複数の半導体ユニットの一部を上面視で半回転させる工程と、半導体ユニットを主基板に積層する工程と、上下に隣接する半導体ユニットの電気配線基板を電気的に接続する接続工程とを有し、半導体ユニットの配線パターンは、第１の半導体素子の端子に接続される接続部と、第２の半導体素子の端子に接続される接続部とが交互に並ぶように形成され、電源端子はすべての半導体素子と接続され、チップイネーブル端子は対応する半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は半導体ユニット毎に、接続される端子が異なる回路基板を製造する。 The circuit board manufacturing method according to the present invention includes a printing step of printing a wiring pattern on one surface and the other surface of the electric wiring substrate, a step of connecting a first semiconductor element to one surface of the electric wiring substrate, and the electric circuit. A semiconductor unit creation step for creating a semiconductor unit having a step of connecting a second semiconductor element to the other surface of the wiring board, and a part of the plurality of semiconductor units created in the semiconductor unit creation step in half a top view A step of stacking the semiconductor unit on the main substrate, and a connecting step of electrically connecting the electric wiring substrates of the semiconductor units adjacent to each other in the upper and lower directions. The wiring pattern of the semiconductor unit is the first semiconductor element. The connection portions connected to the terminals of the second semiconductor element and the connection portions connected to the terminals of the second semiconductor element are alternately arranged, and the power supply terminals are all semiconductors. Is connected to the child, the chip enable terminal is connected only to the terminal of the corresponding semiconductor unit, data terminals and control terminals for each semiconductor unit, terminals to be connected to produce a different circuit board.
本発明にかかる半導体装置は、一面及び他面の両方に所定の配線パターンがプリントされた電気配線基板と、電気配線基板の一面に接続された第１の半導体素子と、電気配線基板の他面に接続された第２の半導体素子とを備えた複数の半導体ユニットが積層された半導体装置であって、上下に隣接する半導体ユニットの電気配線基板の配線パターンは接続部で接続されており、積層された複数の半導体ユニットの一部は、他の半導体ユニットに対して上面視で半回転しており、約半数の接続部と第１の半導体素子の端子とが接続され、残りの約半数の接続部と第２の半導体素子の端子とが接続され、配線パターンは、第１の半導体素子の端子に接続される接続部と、第２の半導体素子の端子に接続される接続部とが交互に並ぶように形成され、電源端子はすべての半導体素子と接続され、チップイネーブル端子は対応する半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は半導体ユニット毎に、接続される端子が異なっている。 A semiconductor device according to the present invention includes an electric wiring board on which a predetermined wiring pattern is printed on both one side and the other side, a first semiconductor element connected to one side of the electric wiring board, and the other side of the electric wiring board. A semiconductor device in which a plurality of semiconductor units each having a second semiconductor element connected to the semiconductor device are stacked, wherein the wiring patterns of the electrical wiring boards of the semiconductor units adjacent in the vertical direction are connected at the connection portion, Some of the plurality of semiconductor units are half rotated with respect to the other semiconductor units in a top view, and approximately half of the connection portions and the terminals of the first semiconductor element are connected, and the remaining approximately half of The connection portion and the terminal of the second semiconductor element are connected, and the wiring pattern is alternately connected to the connection portion connected to the terminal of the first semiconductor element and the connection portion connected to the terminal of the second semiconductor element. Formed to line Power supply terminal is connected to all the semiconductor elements, the chip enable terminal is connected only to the terminal of the corresponding semiconductor unit, data terminals and control terminals for each semiconductor unit has a different terminal to be connected.
本発明によれば、積層する半導体素子が接続される電気配線基板の配線パターンが略同じであっても、上面視で半回転した半導体ユニットと、半回転させない半導体ユニットの２つの群に分けることができ、半導体ユニットごとや半導体ユニットが属する群ごとにアクセスをすることができる。 According to the present invention, even if the wiring pattern of the electrical wiring board to which the semiconductor elements to be stacked are connected is substantially the same, the semiconductor unit is divided into two groups: a semiconductor unit that is half-rotated in a top view and a semiconductor unit that is not half-rotated. It is possible to access each semiconductor unit or each group to which the semiconductor unit belongs.
また、本発明によれば、半導体素子のデュアルアクセスが可能になり、処理速度と処理能力を向上させることができる。 In addition, according to the present invention, dual access of a semiconductor element is possible, and the processing speed and processing capability can be improved.
以下、図面を参照して本発明を適用した回路基板について説明する。回路基板は、主要基板に半導体装置を接続したものである。図１は、半導体装置の最小単位であるユニット３の構成を示す側断面図である。ユニット３は、１枚の電気配線基板４１と、２個の半導体素子２１、２２とから構成される。電気配線基板４１は、両面に配線パターン５１、５２がプリントされている。電気配線基板４１の一方の面（以下、Ａ面と記す）の配線パターン５１には、半導体素子２１の端子９１と、層間接続子７１が取り付けられている。また、電気配線基板４１の他方の面（以下、Ｂ面と記す）の配線パターン５２には、半導体素子２２の端子９２と、層間接続子７２が取り付けられている。Ａ面の層間接続端子７１とＢ面の層間接続端子７２とは、バイアホール１０によって接続されている。電気配線基板４１と半導体素子２１、２２とは、半導体素子接着剤８で固定されている。
A circuit board to which the present invention is applied will be described below with reference to the drawings. The circuit board is obtained by connecting a semiconductor device to a main board. FIG. 1 is a side sectional view showing a configuration of a
図２は電気配線基板４のＡ面の配線パターン５１を示し、図３は電気配線基板のＢ面の配線パターン５２を示している。ユニット３は、Ａ面とＢ面の◎印が一致するように紙面表面を外側に向けて重ね合わせた状態になる。Ａ面の配線パターン５１には、半導体素子２１の端子９１−１〜９１−２０と層間接続子７１−２〜７１−３９とが並んでいる。また、Ｂ面の配線パターン５２には、半導体素子２２の端子９２−１〜９２−２０と層間接続子７２−２〜７２−３９とが並んでいる。
2 shows a
図４は、回路基板１の構成を示す側断面図である。回路基板１は、上下に積層した４つのユニット３１、３２、３３、３４と、主要基板１２とから構成される。１つの半導体装置６には、８枚の半導体素子２１、２２、２３、２４、２５、２６、２７、２８が含まれる。半導体素子２１、２２、２３、２４、２５、２６、２７、２８は、例えば、フラッシュメモリのような記録素子である。半導体素子を複数積層することにより、半導体装置６の記録容量を増加させている。
FIG. 4 is a side sectional view showing a configuration of the
層間接続端子７１、７２は電気配線基板４１〜４４を接続する端子である。層間接続端子７１、７２は１層目の電気配線基板４１と２層目の電気配線基板４２とを接続し、層間接続端子７５、７６は３層目の電気配線基板４３と４層目の電気配線基板４４とを接続し、層間接続端子７７は電気配線基板４４と主要基板１２とを接続する。層間接続子７１、７２、７３、７４、７５、７６、７７と主要基板１２とはリフローにより接合される。この接合により半導体素子２１、２２、２３、２４、２５、２６、２７、２８を通って主要基板１２に到達する信号路が形成される。層間接続子７１〜７７及びバイアホール１０をから成る電気配線基板４１、４２、４３、４４と主要基板１２をつなぐ部分を接続部１１と記す。接続部１１は、配線パターン５１に配設された層間接続子７１と同じ個数、すなわち、３８個形成される。
The
ユニット３１〜３４を積層するとき、２層目のユニット３２と４層目のユニット３４とを上面視、すなわち、基板を上面から見たときに、基板に垂直な軸を中心に１８０度ずつ回転して積層する。これにより、ユニット３１〜３４を２つの群に分けることができる。最上層のユニット３１と同じ方向のユニット３１、３３を１群と記し、１群のユニット３１、３３を１８０度回転させたユニット３２、３４を２群と記す。
When the
図２は１群のＡ面の配線パターン５１、図３は１群のＢ面の配線パターン５２、図は５群のＡ面の配線パターン５１Ｒ、図６は２群のＢ面の配線パターン５２Ｒを示す。なお、上面視１８０度回転させた配線パターンの指示符号には、回転を意味する「Ｒ」を付加する。図２、図３、図５、図６には、接続部１１の番号（以下、接続部番号と記す）を付している。接続部１１は、層間接続子７１〜７７を接合したときに形成される部分であり、ユニット間を伝達される信号は、同一の接続子番号が付加された層間接続子７１〜７７を経由して伝達される。
2 shows a group of
図７は１群のＡ面に取り付けられる半導体素子２１、２５の端子９１−１〜９１−２０の名称と接続部番号の対応関係、図８は１群のＢ面に取り付けられる半導体素子２２、２６の端子９２−１〜９２−２０の名称と接続部番号の対応関係を示す。また、図９は、図７と図８とをまとめた表である。
FIG. 7 shows the correspondence between the names of the terminals 91-1 to 91-20 of the
１群のＡ面の配線パターン５１では、図２及び図７に示すように、半導体素子２１の端子ＷＰ（ライトプロテクト）が２番の接続部、ＷＥ（ライトイネーブル）が４番の接続部、ＡＬＥ（アドレスラッチイネーブル）が６番の接続部、ＣＬＥ（コマンドラッチイネーブル）が８番の接続部、１０番の接続部がＶｓｓ、１１番の接続部がＶｃｃ、１２番の接続部がＩＯ３、１４番の接続部がＣＥ（チップイネーブル）、１５番の接続部がＩＯ２、１７番の接続部がＩＯ１、１９番の接続部がＩＯ０、２３番の接続部がＩＯ７、２５番の接続部がＩＯ６、２７番の接続部がＩＯ５、２９番の接続部がＩＯ４、３０番の接続部がＶｓｓ、３１番の接続部がＶｃｃ、３２番の接続部がＩＯ３、３６番の接続部がＲＥ（ラッチイネーブル）、３８番の接続部がＲ／Ｂ（レディー／ビジー出力）と接続されている。半導体素子２１は、３６個ある接続部１１のうち１９個、すなわち、略半分を使用する。
In the group
１群のＢ面の配線パターン５２では、図３及び図８に示すように、半導体素子２２の端子ＩＯ７が３番の接続部、ＩＯ６が５番の接続部、ＩＯ５が７番の接続部、ＩＯ４が９番の接続部、Ｖｓｓが１０番の接続部、Ｖｃｃが１１番の接続部、ＣＥが１４番の接続部、ＲＥが１６番の接続部、Ｒ／Ｂが１８番の接続部、ＷＰが２２番の接続部、ＷＥが２４番の接続部、ＡＬＥが２６番の接続部、ＣＬＥが２８番の接続部、Ｖｓｓが３０番の接続部、Ｖｃｃが３１番の接続部、ＩＯ３が３２番の接続部、ＩＯ２が３５番の接続部、ＩＯ１が３７番の接続部、ＩＯ０が３９番の接続部と接続される。
In the group
図９は、１群のユニット３に取り付けられた２個の半導体素子２１、２２の端子９１、９２の名称と接続部番号の対応関係を示す。この図では、Ａ面の半導体素子２１の端子９１とＢ面の半導体素子２２の端子９２とを区別するために：（セミコロン）の後に面の名称を加えている。この図によると、２番の接続部がＡ面の半導体素子２１の端子ＷＰ、３番の接続部がＢ面の半導体素子２２の端子ＩＯ７、４番の接続部がＡ面の端子ＷＥ、５番の接続部がＢ面の端子ＩＯ５、６番の接続部Ａ面の端子ＡＬＥ、７番の接続部がＢ面の端子ＩＯ５、８番の接続部がＡ面の端子ＣＬＥというように、Ａ面とＢ面の端子が交互に接続されている。
FIG. 9 shows the correspondence between the names of the
次いで、２群の配線パターン５２について説明する。図１０は２群のユニット３に取り付けられた２個の半導体素子２１、２２の端子９１、９２の名称と接続部番号の対応関係を示す。この図によると、２番の接続部がＢ面の半導体素子２２の端子ＷＰ、３番の接続部がＡ面のＩＯ７、４番の接続部がＢ面のＷＥ、５番の接続部がＡ面のＩＯ６、６番の接続部がＢ面のＡＬＥ、７番の接続部がＡ面のＩＯ５、８番の接続部がＢ面のＣＬＥ、９番の接続部がＡ面のＩＯ４、１０番の接続部がＶｓｓ、１１番の接続部がＶｃｃ、１２番の接続部がＢ面のＩＯ３、１３番の接続部がＣＥ２、１４番の接続部がＣＥ０、１５番の接続部がＢ面のＩＯ２、１６番の接続部がＡ面のＲＥ、１７番の接続部がＢ面のＩＯ１、１８番の接続部がＡ面のＲ／Ｂ、１９番の接続部がＢ面のＩＯ０、２２番の接続部がＡ面のＷＰ、２３番の接続部がＢ面のＩＯ７、２４番の接続部がＡ面のＷＥ、２５番の接続部がＢ面のＩＯ６、２６番の接続部がＡ面のＡＬＥ、２７番の接続部がＢ面のＩＯ５、２８番の接続部がＡ面のＣＬＥ、２９番の接続部がＢ面のＩＯ４、３０番の接続部がＶｓｓ、３１番の接続部がＶｃｃ、３２番の接続部がＡ面のＩＯ３、３３番の接続部がＣＥ３、３４番の接続部がＣＥ１、３５番の接続部がＡ面のＩＯ２、３６番の接続部がＢ面のＲＥ、３７番の接続部がＡ面のＩＯ１、３８番の接続部がＢ面のＲ／Ｂ、３９番の接続部がＡ面のＩＯ０に接続されている。
Next, the second group of
図９と図１０を比較すると、ＩＯ１〜ＩＯ７のようなデータ端子、ＷＰ、ＷＥ、ＡＬＥ、ＣＬＥ、ＲＥ、Ｒ／Ｂのような制御用端子は、群によってある接続部１１に接続される半導体素子２の取り付け面が異なる。また、Ｖｓｓ、Ｖｃｃなどの電源端子は、群や取り付け面に関係なく同じ接続部１１に接続される。ＣＥ０、ＣＥ１、ＣＥ２、ＣＥ３は、対応するユニット３にのみ接続される。図１１は、この様子を模式的に示したものである。ＶｃｃやＶｓｓなどの電源端子は全ての半導体素子と接続されており、ＣＥ０〜ＣＥ３などのチップイネーブル端子は対応するユニットの端子にのみ接続される。また、データ端子や制御用端子は群ごとに接続される端子が異なる。これにより、本発明を適用した回路基板１は、半導体素子単位でのアクセス、群単位でのアクセス、ユニット単位でのアクセスを可能にしている。
Comparing FIG. 9 and FIG. 10, the data terminals such as IO1 to IO7 and the control terminals such as WP, WE, ALE, CLE, RE, and R / B are semiconductors connected to a
以上、本発明を適用した回路基板１は、２枚の半導体素子２１、２２を取り付けたユニット３１〜３４を上下に積層しこの電気配線基板４１を層間接続子７１〜７７で接続する。層間接続子７１〜７７は、リフローにより一体化され接続部１１を形成する。接続部１１の数は、Ａ面の半導体素子２１の端子数とＢ面の半導体素子２２の端子数の和に相当する。ユニット３２、３４は、上面視１８０度回転させて上下に積層されている。ユニット３２、３４を回転させることにより、ユニット３１〜３４を１群と２群に分けることができる。ユニット３１〜３４を２つの群に分けることにより、半導体素子２１〜２８のデュアルアクセス（２つ同時動作）が可能となり、処理速度と処理能力を向上させることができる。
As described above, in the
次いで、本発明を適用した半導体装置６の製造方法について説明する。図１２は、半導体装置６の製造手順を示すフローチャートである。工程１では、電気配線基板４の表裏面に、上述した配線パターン５１、５２がプリントされる。工程２では、電気配線基板４のＡ面に半導体素子２１を取り付ける。半導体素子２１の端子は、熱圧着によって配線パターン５１に接続される。工程３では、電気配線基板４のＢ面に半導体素子２２を取り付ける。半導体素子２２の端子は、熱圧着によって配線パターン５２に接続される。ここで、ユニット３が完成する。工程１〜３を繰り返し、４つのユニット、すなわち、ユニット３１〜３４を作成する。
Next, a method for manufacturing the
工程４では、ユニット３１〜３４に接合剤を塗布し、このユニット３１〜３４を主要基板１２の上に積層する。そして、層間接続端子７１〜７７が結合され、接続部１１が形成される。ここで、回路基板１に接合された半導体装置６が完成する。
In
以下、上述した回路基板の変形例について説明する。図１３は、上述の半導体装置６において接続部１１がＡ面とＢ面とのどちらの端子に接続されているかを示している。この図では、Ａ面の半導体素子２１と接続された接続部１１を黒丸、Ｂ面の半導体素子２２と接続された接続部１１を白丸で表現している。上述した回路基板１では、Ａ面、Ｂ面、Ａ面、Ｂ面…というように、Ａ面に接続された接続部１１を先頭として交互に並んでいる。図１４（ｂ）は、図１４（ａ）を上面視１８０度回転させたものである。図１４（ｂ）の接続部１１−１〜接続部１１−４０は、Ｂ面、Ａ面、Ｂ面、Ａ面…というように、Ｂ面を先頭にして交互に並んでいる。図１４（ａ）に示す配線パターン５のユニット３と図１４（ｂ）に示す配線パターン５のユニット３とを上下に重ねてもＡ面の端子９１とＢ面の端子９２とは重ならない。半導体素子２は、自身の属する群に対応する接続部１１を経由して図１４（ｃ）に示す最下部に到達する。
Hereinafter, modifications of the above-described circuit board will be described. FIG. 13 shows which terminal of the A surface and the B surface the
図１４は、第１の変形例を示している。図１４（ａ）では、接続部１１−１〜接続部１１−１０及び接続部１１−２１〜接続部１１−３０がＡ面の半導体素子２１と接続し、接続部１１−１１〜接続部１１−２０及び接続部１１−３１〜接続部１１−４０がＢ面の半導体素子２−２と接続する。図１４（ｂ）は、図１４（ａ）を上面視１８０度回転させたものである。図１４（ｂ）では、接続部１１−１１〜接続部１１−２０及び接続部１１−３１〜接続部１１−４０をＡ面の半導体素子２−１と接続し、接続部１１−１〜接続部１１−１０及び接続部１１−２０〜接続部１１−３０がＢ面の半導体素子２２と接続する。図１４（ａ）に示す配線パターン５のユニット３と図１４（ｂ）に示す配線パターン５のユニット３とを上下に重ねてもＡ面に接続された端子９１とＢ面に接続された端子９２とは重ならない。１群に属する半導体素子２と２群に属する半導体素子２とは、それぞれ自身の属する群に対応する接続部１１を経由して図１４（ｃ）に示す最下部に到達する。
FIG. 14 shows a first modification. In FIG. 14A, the connection part 11-1 to the connection part 11-10 and the connection part 11-21 to the connection part 11-30 are connected to the
図１５は、第２の変形例を示している。図１５（ａ）では、接続部１１−２１〜接続部１１−４０がＡ面の半導体素子２１と接続し、接続部１１−１〜接続部１１−２０がＢ面の半導体素子２２と接続している。図１５（ｂ）は、図１２（ａ）を上面視１８０度回転させたものである。図１５（ｂ）では、接続部１１−１〜接続部１１−２０がＡ面の半導体素子２１と接続され、接続部１１−２１〜接続部１１−４０がＢ面の半導体素子２２と接続される。図１５（ａ）に示す配線パターン５のユニット３と図１５（ｂ）に示す配線パターン５のユニット３とを上下に重ねてもＡ面に接続された端子９１とＢ面に接続された端子９２とは重ならない。１群に属する半導体素子２と２群に属する半導体素子２とは、それぞれ自身の属する群に対応する接続子１１を経由して図１５（ｃ）に示す最下部に到達する。
FIG. 15 shows a second modification. In FIG. 15A, the connecting portions 11-21 to 11-40 are connected to the
半導体装置６の変形例には、図１６に示すような構成のものもある。この回路基板５０のユニット５３は、電気配線基板５４の片方の面（ここでは、上面）にのみ半導体素子５２が取り付けられている。そして、このユニット５３−１〜５３−４を主要基板５４に積層した構成をしている。
A modification of the
また、ユニット３の積層方法は、図１７のようにしてもよい。図１７（ａ）は、１層目ユニット３１と２層目のユニット３２との上位層に２群のユニットを配置し、３層目のユニット３３と４層目のユニット３４との下位層に１群のユニットを配置する。この積層方法を上下分別タイプと呼ぶ。図１７（ｂ）は、１層目のユニット３１に１群のユニット、２層目のユニット３２に２群のユニット、３層目のユニット３３に２群のユニット、４層目のユニット３４に１群のユニットと積層する順序をランダムに選択している。この積層方法をランダムタイプと呼ぶ。
The
以上説明したように、本発明を適用した半導体装置６は、２枚の半導体素子から１組のユニット３を作成し、上面視で１８０度回転してユニット３−１〜３−４を積層する。この構成により電気配線基板４が略同じ配線パターンであっても、ユニット３の属する群ごとやユニット３ごとにアクセスすることができる。
As described above, in the
また、ユニット３を２つの群に分けることにより、半導体素子２のデュアルアクセス（２つ同時動作）が可能になり、処理速度と処理能力を向上させることができる。
Further, by dividing the
さらに、半導体素子２を搭載した電気配線基板４が１つとなることで、１種類で多段の積層した回路基板１を達成することができ、回路基板１を生産する上での品種分別作業を不要とした。半導体素子２を偶数個積層した半導体装置１は、水平に１８０度回転を行っても同一の動作を可能とし、回路基板１を他の電気配線基板に搭載し接続する上で方向性を不要としその際の誤搭載の発生しない。
Furthermore, since there is only one
なお、本発明は、上記実施の形態に記載された限定されるものではなく、半導体素子を表裏面に接続したユニットを上面視で１８０度回転させて積層するという本発明の要旨を含む発明は、本発明に含むものとする。例えば、上記実施の形態では、積層するユニットの個数は特に限定せず、２つのユニットや３つのユニットを積層してもよい。 The present invention is not limited to that described in the above embodiment, and the invention including the gist of the present invention in which a unit in which a semiconductor element is connected to the front and back surfaces is rotated 180 degrees in a top view and stacked. To be included in the present invention. For example, in the above embodiment, the number of units to be stacked is not particularly limited, and two units or three units may be stacked.
１ 回路基板、２１〜２８ 半導体素子、３１〜３４ ユニット、４１〜４４ 電気配線基板、５１、５２ 配線パターン、６ 半導体装置、７１〜７７ 層間接続子、９１、９１ 端子、１０ バイアホール、１１ 接続部、１２ 主要基板
DESCRIPTION OF
Claims (5)
上記電気配線基板の一面に接続された第１の半導体素子と、
上記電気配線基板の他面に接続された第２の半導体素子と
を備えた複数の半導体ユニットが主基板に積層された回路基板であって、
上記主基板と上記複数の半導体ユニットの電気配線基板にプリントされた配線パターンとは複数の接続部により接続されており、
上記積層された複数の半導体ユニットの一部は、他の半導体ユニットに対して上面視で半回転しており、
上記複数の接続部のうちの一部と第１の半導体素子の端子とが接続され、残りの接続部と第２の半導体素子の端子とが接続され、
上記配線パターンは、上記第１の半導体素子の端子に接続される上記接続部と、上記第２の半導体素子の端子に接続される上記接続部とが交互に並ぶように形成され、
電源端子はすべての上記半導体素子と接続され、チップイネーブル端子は対応する上記半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は上記半導体ユニット毎に、接続される端子が異なる回路基板。 An electrical wiring board having a predetermined wiring pattern printed on both one side and the other side;
A first semiconductor element connected to one surface of the electrical wiring board;
A circuit board in which a plurality of semiconductor units including a second semiconductor element connected to the other surface of the electrical wiring board are stacked on a main board,
The main board and the wiring pattern printed on the electric wiring board of the plurality of semiconductor units are connected by a plurality of connecting portions,
Some of the stacked semiconductor units are half-rotated in top view with respect to other semiconductor units,
A part of the plurality of connecting portions and a terminal of the first semiconductor element are connected, and the remaining connecting portion and a terminal of the second semiconductor element are connected,
The wiring pattern is formed so that the connection portion connected to the terminal of the first semiconductor element and the connection portion connected to the terminal of the second semiconductor element are alternately arranged,
A power supply terminal is connected to all of the semiconductor elements, a chip enable terminal is connected only to a corresponding terminal of the semiconductor unit, and a data terminal and a control terminal are connected to different terminals for each semiconductor unit .
上記半導体ユニット作成工程において作成された複数の半導体ユニットの一部を上面視で半回転させる工程と、
上記半導体ユニットを主基板に積層する工程と、
上下に隣接する半導体ユニットの電気配線基板を電気的に接続する接続工程と
を有し、
上記半導体ユニットの上記配線パターンは、上記第１の半導体素子の端子に接続される上記接続部と、上記第２の半導体素子の端子に接続される上記接続部とが交互に並ぶように形成され、
電源端子はすべての上記半導体素子と接続され、チップイネーブル端子は対応する上記半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は上記半導体ユニット毎に、接続される端子が異なる回路基板を製造する回路基板の製造方法。 A printing step of printing a wiring pattern on one side and the other side of the electrical wiring board; a step of connecting a first semiconductor element to the one side of the electrical wiring board; and a second semiconductor element on the other side of the electrical wiring board. A semiconductor unit creating step for creating a semiconductor unit having a connecting step ;
A step of partially rotating a part of the plurality of semiconductor units created in the semiconductor unit creating step in a top view;
Laminating the semiconductor unit on the main substrate;
A connection step of electrically connecting the electrical wiring boards of adjacent semiconductor units in the upper and lower sides,
The wiring pattern of the semiconductor unit is formed so that the connection portion connected to the terminal of the first semiconductor element and the connection portion connected to the terminal of the second semiconductor element are alternately arranged. ,
The power supply terminal is connected to all the semiconductor elements, the chip enable terminal is connected only to the corresponding terminal of the semiconductor unit, and the data terminal and the control terminal are connected to different circuit boards for each semiconductor unit. A method of manufacturing a circuit board to be manufactured.
上記電気配線基板の一面に接続された第１の半導体素子と、
上記電気配線基板の他面に接続された第２の半導体素子と
を備えた複数の半導体ユニットが積層された半導体装置であって、
上下に隣接する上記半導体ユニットの上記電気配線基板の上記配線パターンは接続部で接続されており、
上記積層された複数の半導体ユニットの一部は、他の上記半導体ユニットに対して上面視で半回転しており、
上記複数の接続部のうちの一部と上記第１の半導体素子の端子とが接続され、残りの上記接続部と上記第２の半導体素子の端子とが接続され、
上記配線パターンは、上記第１の半導体素子の端子に接続される上記接続部と、上記第２の半導体素子の端子に接続される上記接続部とが交互に並ぶように形成され、
電源端子はすべての上記半導体素子と接続され、チップイネーブル端子は対応する上記半導体ユニットの端子にのみ接続され、データ端子及び制御用端子は上記半導体ユニット毎に、接続される端子が異なる半導体装置。 An electrical wiring board having a predetermined wiring pattern printed on both one side and the other side;
A first semiconductor element connected to one surface of the electrical wiring board;
A semiconductor device in which a plurality of semiconductor units each including a second semiconductor element connected to the other surface of the electrical wiring board are stacked,
The wiring pattern of the electrical wiring board of the semiconductor units vertically adjacent are connected by the connecting portion,
Some of the plurality of semiconductor units that are the laminated, and a half turn when viewed with respect to the other of said semiconductor units,
The plurality of the terminal part and the first semiconductor element of the connecting portion are connected, and the terminal of the remaining of the connecting portion and the second semiconductor element are connected,
The wiring pattern is formed so that the connection portion connected to the terminal of the first semiconductor element and the connection portion connected to the terminal of the second semiconductor element are alternately arranged,
Power supply terminal is connected to all of the above semiconductor device, the chip enable terminal corresponding only connected to the terminals of the semiconductor unit, the data terminal and the control terminal for each of the semiconductor units, terminals to be connected are different semiconductors devices .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004329447A JP4622469B2 (en) | 2004-11-12 | 2004-11-12 | Circuit board, circuit board manufacturing method, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004329447A JP4622469B2 (en) | 2004-11-12 | 2004-11-12 | Circuit board, circuit board manufacturing method, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006140351A JP2006140351A (en) | 2006-06-01 |
| JP4622469B2 true JP4622469B2 (en) | 2011-02-02 |
Family
ID=36620958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004329447A Expired - Fee Related JP4622469B2 (en) | 2004-11-12 | 2004-11-12 | Circuit board, circuit board manufacturing method, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4622469B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399973B2 (en) | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
| US7791175B2 (en) * | 2007-12-20 | 2010-09-07 | Mosaid Technologies Incorporated | Method for stacking serially-connected integrated circuits and multi-chip device made from same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291960A (en) * | 1990-04-09 | 1991-12-24 | Hitachi Ltd | Substrate for semiconductor-device lamination and laminated semiconductor device |
| JPH08181275A (en) * | 1994-11-15 | 1996-07-12 | Lg Semicon Co Ltd | Packaging method for semiconductor device and package therefor |
| JPH118347A (en) * | 1997-06-16 | 1999-01-12 | Nec Corp | Semiconductor device |
| JP2001053219A (en) * | 1999-07-30 | 2001-02-23 | Meito Chin | Stack memory module and multilayer type stack memory module structure |
| JP2001358285A (en) * | 2000-06-12 | 2001-12-26 | Hitachi Ltd | Resin sealed semiconductor device |
-
2004
- 2004-11-12 JP JP2004329447A patent/JP4622469B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291960A (en) * | 1990-04-09 | 1991-12-24 | Hitachi Ltd | Substrate for semiconductor-device lamination and laminated semiconductor device |
| JPH08181275A (en) * | 1994-11-15 | 1996-07-12 | Lg Semicon Co Ltd | Packaging method for semiconductor device and package therefor |
| JPH118347A (en) * | 1997-06-16 | 1999-01-12 | Nec Corp | Semiconductor device |
| JP2001053219A (en) * | 1999-07-30 | 2001-02-23 | Meito Chin | Stack memory module and multilayer type stack memory module structure |
| JP2001358285A (en) * | 2000-06-12 | 2001-12-26 | Hitachi Ltd | Resin sealed semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006140351A (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101660430B1 (en) | Semiconductor package | |
| US8415808B2 (en) | Semiconductor device with die stack arrangement including staggered die and efficient wire bonding | |
| JP5193837B2 (en) | Semiconductor memory card | |
| JP4078332B2 (en) | Integrated circuit interconnection method | |
| US7834450B2 (en) | Semiconductor package having memory devices stacked on logic device | |
| US7939927B2 (en) | Semiconductor memory apparatus | |
| TWI553653B (en) | Rule-based semiconductor die stacking and bonding within a multi-die package | |
| US10008488B2 (en) | Semiconductor module adapted to be inserted into connector of external device | |
| US20070257340A1 (en) | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices | |
| US9559079B2 (en) | Semiconductor stack packages | |
| KR100674484B1 (en) | Electronic component, module, module assembling method, module identification method, and module environment setting method | |
| JP2009176994A (en) | Semiconductor incorporated substrate and its configuration method | |
| US9799628B2 (en) | Stacked package configurations and methods of making the same | |
| US6388320B2 (en) | Vertically integrated semiconductor configuration | |
| JP4622469B2 (en) | Circuit board, circuit board manufacturing method, and semiconductor device | |
| JP5150242B2 (en) | Semiconductor memory device | |
| US8564305B2 (en) | Discontinuous type layer-ID detector for 3D-IC and method of the same | |
| CN1619812B (en) | Stacked semiconductor device | |
| JP2009111062A (en) | Semiconductor device and its manufacturing method | |
| US20100096752A1 (en) | Semiconductor device | |
| CN102420208A (en) | Semiconductor package | |
| JP2010232702A (en) | Laminated semiconductor device | |
| JP5269747B2 (en) | Semiconductor memory device | |
| JP2002368185A5 (en) | ||
| KR100688581B1 (en) | Semiconductor chip card and manufacturing method the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |