JP4622367B2

JP4622367B2 - 電子部品

Info

Publication number: JP4622367B2
Application number: JP2004218917A
Authority: JP
Inventors: 季松永
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-07-27
Filing date: 2004-07-27
Publication date: 2011-02-02
Anticipated expiration: 2024-07-27
Also published as: JP2006041184A

Description

本発明は、複数の導電パターン形成層が絶縁層を介しながら積層形成されている構成を備えた電子部品に関するものである。

図５（ａ）には電子部品の一構成例が模式的な断面図により示されている。この電子部品１は、基板２と、基板２上に絶縁層３と導電パターン４の形成層とが交互に積層形成されて成る積層部５と、この積層部５の積層上側に接合される基板６とを有して構成されている。

特開平９−２８９１２８号公報

図５（ａ）の電子部品１は次に示すように製造することができる。例えば、基板２の上面に、スパッタリングや蒸着や、スクリーン印刷等の成膜形成技術を用いて絶縁層３を積層形成し、その絶縁層３の上側に導電パターン４を積層形成する。そして、その上側に絶縁層３を積層形成するという如く、絶縁層３と導電パターン４の形成層とを交互に順次積層形成していき積層部５を形成していく。そして、積層部５の形成後に、その積層部５の上側に基板６を加圧しながら接合する。このようにして電子部品１を製造することができる。

ところで、導電パターン４は、絶縁層３の上面全面に積層形成されるものではなく、絶縁層３の上面に部分的に積層形成されるものであることから、その導電パターン４の形成層の上側に絶縁層３を積層形成した際に、当該絶縁層３の上面は、導電パターン４の形成領域に積層形成された部分と、導電パターン４が形成されていない領域に積層形成された部分とで、高さ位置が異なることとなり、凹凸の有る面となっている。

そのような絶縁層３と導電パターン４が交互に積層形成されて成る積層部５の上面は、図５（ｂ）のモデル断面図に示されるように、凹凸の有る面となる。積層部５と基板６の接合工程では、その積層部５の凹凸の有る面上に基板６を配置し、基板６を積層部５に押し付けながら積層部５と基板６の接合が行われる。このとき、基板６側からの押圧力は積層部５の全体に均等に加わることが望ましいが、積層部５の上面の凹凸のために、基板６側からの押圧力は、積層部５の凸部形成部分に集中して加えられることとなる。これにより、次に示すような問題が発生する。

つまり、基板６側から積層部５の凸部形成部分に加えられた力Ｆの一部は、図５（ｂ）の矢印ｆに示されるように、基板６側からの力を直接的に受けない積層部５の凹部形成側に逃げる。そのような力ｆが互いに対向し合う方向から加えられる部分では、それら互いに対向し合う方向からの力ｆの印加によって、図５（ｂ）の矢印Ｕに示されるような上向きの力が発生する。この力Ｕのために、例えば絶縁層３が導電パターン４から剥がれるというような層間剥離が生じたり、層間密着性が弱くなるというような問題が生じる。層間剥離や層間密着性の劣化は、電子部品１の電気的特性に悪影響を与えるものであり、電子部品１の電気的特性の劣化を招く。

また、電子部品１は小型化の傾向にあり、電子部品１の小型化に伴って、同一層面上に配置されている導電パターン４Ａ，４Ｂ間の間隙は狭くなってきている。このため、それら導電パターン４Ａ，４Ｂの電位がそれぞれ異なると、当該導電パターン４Ａ，４Ｂの間の領域で層間密着性の劣化や層間剥離が生じたときに、導電パターン４Ａ，４Ｂ間にマイグレーションが発生し易くなり、電子部品１の電気的特性の悪化が懸念され、電子部品１の電気的な性能の信頼性低下を招く虞があった。

本発明は上記課題を解決するために成されたものであり、その目的は、電気的特性に対する信頼性を向上できる電子部品を提供することにある。

上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、複数の導電パターン形成層が絶縁層を介しながら積層形成され加圧されて成る積層部を備え、導電パターン形成層と絶縁層が交互に積層形成されて成る積層部の積層上下両側には、それぞれ、基板が接合配置されている電子部品であって、少なくとも１つの導電パターン形成層の層面には、電位の異なる複数の導電パターンが間隙を介して配設されており、前記電位の異なる複数の導電パターンが形成されているいずれの導電パターン形成層の層面においても当該電位の異なる複数の導電パターン同士は電気的に非接続の互いに独立した導電パターンと成して、複数の導電パターンのうち、互いに電位の異なる導電パターンはそれぞれ電位の異なる別個の外部接続電極に導通接続されていると共に、それら電位の異なる複数の導電パターンが設けられている導電パターン形成層の層面には導電パターンと電気的に接続されていない浮遊ダミーパターンが設けられており、その浮遊ダミーパターンは、同一層面上の上記電位の異なる導電パターン間の位置であって、かつ、別の導電パターン形成層に形成されている導電パターンあるいは浮遊ダミーパターンに重なり合う位置に配置形成されていることを特徴としている。

また、この発明は、浮遊ダミーパターンに重なり合う他の全ての導電パターン形成層の部位には、それぞれ、導電パターンあるいは浮遊ダミーパターンが形成されていることや、同じ導電パターン形成層に配設されている複数の導電パターンと浮遊ダミーパターンは、同じ導電材料で形成され、かつ、同一工程で作製されたパターンであることをも特徴としている。

この発明によれば、少なくとも１つの導電パターン形成層には、導電パターンに電気的に接続されていない浮遊ダミーパターンが設けられ、その浮遊ダミーパターンは、同じ導電パターン形成層の層面上で間隔を介し配置されている電位の異なる導電パターン間の位置であって、かつ、別の導電パターン形成層に形成されている導電パターンあるいは浮遊ダミーパターンに重なり合う位置に配設される構成とした。例えば、導電パターン間に浮遊ダミーパターンが設けられていない場合には、その導電パターンの形成層の上側に積層形成される絶縁層は、その導電パターン間の間隙位置で落ち込んで凹部が形成される。これに対して、導電パターン間に浮遊ダミーパターンを設けることにより、そのような絶縁層の落ち込みを抑制することができて、絶縁層の凹凸を緩和することができる。このため、絶縁層と導電パターン形成層とが交互に積層形成されて成る積層部の上面の凹凸を小さく抑制できる。これにより、積層部を加圧するときに、積層部への加圧力の均等化を図ることができて、加圧力不均等に起因した層間剥離の問題を防止することができる。このため、層間剥離に起因した電子部品の電気的特性の劣化を防止できる。

また、積層部への加圧力の不均等に起因して、電位差の有る導電パターン間に、層間密着性が弱い部分が生じたり、層間剥離が生じると、マイグレーションが発生する確率が非常に高くなる。これに対して、この発明では、そのような電位差の有る導電パターン間に浮遊ダミーパターンを設けて、前記の如く、積層部への加圧力の均等化を図ることができるので、電位差の有る導電パターン間における層間密着性を良好な状態とすることができて、マイグレーションの発生を回避できる。これによりマイグレーションに起因した電子部品の電気的特性の劣化を抑制することができて、電子部品の信頼性を向上させることができる。

さらに、浮遊ダミーパターンに重なり合う他の全ての導電パターン形成層の部位には、それぞれ、導電パターンあるいは浮遊ダミーパターンが形成されている構成を備えることによって、積層部の上面の凹凸をより一層小さく抑制することができて、前記したような層間剥離の問題をより確実に防止することができる。

同じ導電パターン形成層に形成されている複数の導電パターンと浮遊ダミーパターンは、同じ導電材料で形成され、また、同一工程で作製されたパターンである構成とすることによって、浮遊ダミーパターンを設ける構成としても、製造工程の増加を回避することができて、製造コスト上昇を抑えることができる。さらに、積層部の積層上下両側には、それぞれ、基板が接合配置されている構成とすることにより、基板により電子部品の強度を強めることが容易となる。

以下に、この発明に係る実施形態例を図面に基づいて説明する。

図１には第１実施形態例の電子部品が模式的な分解図により示され、図２（ａ）には第１実施形態例の電子部品の一外観例が模式的な斜視図により示され、図２（ｂ）には図１に示すＡ−Ａ部分の模式的な断面図が示され、図２（ｃ）には図１に示すＢ−Ｂ部分の模式的な断面図が示されている。

この電子部品１は、基板２と、この基板２上に絶縁層３と導電パターン４の形成層とが交互に積層形成されて成る積層部５と、この積層部５の上側に接合される基板６と、外部接続用電極７，８とを有すると共に、浮遊ダミーパターン１０と、ダミー端子パターン１１とを有して構成されている。

この第１実施形態例では、基板２，６は両方共に同じ材料により構成されており、磁性体基板と誘電体基板と絶縁基板の中から予め選択された基板により構成されている。また、この第１実施形態例では、２つのコイル形状（渦巻き形状）の導電パターン４Ａ，４Ｂが互いに間隔を介し並設されて導電パターン形成層を構成しており、積層部５には、そのような２層の導電パターン形成層が絶縁層３を介して積層配置されている。各導電パターン形成層にそれぞれ形成され積層方向に隣り合っている導電パターン４Ａ同士は、導電パターン形成層間の絶縁層３（３Ｂ）に形成されているビアホール１２（１２Ａ）によって直列に接続されて一つのコイルを形成している。このコイルの一端側（積層下側の導電パターン４Ａの端部Ｔa）は外部接続用電極７Ａに連接され、当該コイルの他端側（積層上側の導電パターン４Ａの端部Ｔb）は外部接続用電極７Ｂに連接されており、２つの導電パターン４Ａから成るコイルは、外部接続用電極７（７Ａ，７Ｂ）を介して外部と電気的に接続することが可能となっている。

また、各導電パターン形成層にそれぞれ形成され積層方向に隣り合っている導電パターン４Ｂ同士に関しても、導電パターン４Ａ同士と同様に、絶縁層３Ｂに形成されているビアホール１２（１２Ｂ）によって直列に接続されて一つのコイルを形成している。このコイルの一端側（積層上側の導電パターン４Ｂの端部Ｔc）は外部接続用電極８Ａに連接され、当該コイルの他端側（積層下側の導電パターン４Ｂの端部Ｔd）は外部接続用電極８Ｂに連接されており、２つの導電パターン４Ｂから成るコイルは、外部接続用電極８（８Ａ，８Ｂ）を介して外部と電気的に接続することが可能となっている。

この第１実施形態例では、導電パターン４Ａから成るコイルと、導電パターン４Ｂから成るコイルとは、それぞれ、互いに逆極性の電圧、あるいは、同じ極性の互いに異なる電圧が外部から外部接続用電極７，８を通して印加されるものとなっており、導電パターン４Ａと、導電パターン４Ｂとは、互いに電位が異なるものである。

浮遊ダミーパターン１０は導電パターン４（４Ａ，４Ｂ）に接続されておらず電気的に浮いているものである。当該浮遊ダミーパターン１０は、同じ導電パターン形成層に形成されている上記電位の異なる導電パターン４Ａ，４Ｂ間の間隙位置であって、かつ、図２（ｃ）のモデル断面図に示されるように、この第１実施形態例では、別の導電パターン形成層に形成されている浮遊ダミーパターン１０に重なり合う位置に配設されている。浮遊ダミーパターン１０の積層配置によって、導電パターン４Ａ，４Ｂ間の間隙における絶縁層３の落ち込みを抑制することができる。

ダミー端子パターン１１（１１a〜１１d）は、外部接続用電極７，８に接続している導電パターン４の端部Ｔa〜Ｔdに重なり合う位置にそれぞれ形成されている。つまり、ダミー端子パターン１１ａは、図２（ｂ）のモデル断面図に示されるように、外部接続用電極７Ａに接続されている積層下側の導電パターン４Ａの端部Ｔaに重なり合う位置に配置され、ダミー端子パターン１１ｂは、外部接続用電極７Ｂに接続されている積層上側の導電パターン４Ａの端部Ｔbに重なり合う位置に配置されている。また同様に、ダミー端子パターン１１ｃは、外部接続用電極８Ａに接続されている積層上側の導電パターン４Ｂの端部Ｔcに重なり合う位置に配置され、ダミー端子パターン１１ｄは、外部接続用電極８Ｂに接続されている積層下側の導電パターン４Ｂの端部Ｔdに重なり合う位置に配置されている。

このようなダミー端子パターン１１を設けることによって、導電パターン４の端部Ｔa〜Ｔdの形成部分における絶縁層３の落ち込みを抑制することができて、積層部５の上面の平坦化に寄与することができ、また、外部接続用電極７，８のオープン不良等の不具合を防止することができる。なお、ダミー端子パターン１１は、外部接続用電極７，８に連接されており、電圧が印加するものであることから、電気的に浮いたものでは無く、この点が浮遊ダミーパターン１０と大きく異なっている。また、ダミー端子パターン１１ａ，１１ｂは、同一層面上で間隔を介して隣り合っている導電パターン４Ａと同様に外部接続用電極７（７Ａ，７Ｂ）に接続されており、ダミー端子パターン１１ａ，１１ｂと、導電パターン４Ａとの間に電位差は生じない。さらに、ダミー端子パターン１１ｃ，１１ｄは、同一層面上で間隔を介して隣り合っている導電パターン４Ｂと同様に外部接続用電極８（８Ａ，８Ｂ）に接続されており、ダミー端子パターン１１ｃ，１１ｄと、導電パターン４Ｂとの間に電位差は生じない。

この第１実施形態例に示す電子部品１は上記のように構成されている。以下に、この第１実施形態例の電子部品１の製造工程の一例を説明する。まず、基板２を用意し、この基板２の上面全面に絶縁層３（３Ａ）を積層形成する。絶縁層３の構成材料の例を挙げると、例えば、ポリイミド樹脂やエポキシ樹脂やベンゾシクロブテン樹脂等の樹脂材料や、ＳｉＯ₂等のガラス材料や、ガラスセラミックスや、誘電体等がある。なお、基板２上に絶縁層３（３Ａ）を積層形成する前に、基板２の上面を例えば研磨加工して基板２の表面粗さＲａを例えば０．５μｍ以下とすることが好ましい。そのように基板２の表面を研磨して平滑化を図ることにより、基板２の上面上に積層形成されていく絶縁層３や、導電パターン４等に、基板表面粗さの悪影響が及ぶことを防止できる。

絶縁層３Ａの上側には、導電パターン４（４Ａ，４Ｂ）と浮遊ダミーパターン１０（１０Ａ）とダミー端子パターン１１（１１ｂ，１１ｃ）を積層形成して、積層下側の導電パターン形成層を作製する。それらパターン４，１０，１１は、例えば、フォトリソグラフィ技術を利用して次に示すように形作ることができる。

例えば、絶縁層３Ａの上面全面に成膜技術（例えば、スパッタリングや蒸着等の薄膜形成技術や、スクリーン印刷等の厚膜形成技術）を利用して導体膜を積層形成する。その導体膜は、パターンを構成する導電材料の膜であり、その導電材料の例としては、例えば、導電性に優れたＡｇ、Ｐｄ、Ｃｕ、Ａｌ等の金属や、それら金属を２つ以上含んだ合金等が挙げられる。ところで、絶縁層３を構成する絶縁材料と、パターン４，１０，１１を形成する導電材料とは、それぞれ、加工性が考慮されると共に、絶縁層３とパターン４，１０，１１との密着性が考慮されて選択設定されることが好ましい。

導体膜の形成後には、その導体膜の上面全面にレジスト膜を積層形成し、そのレジスト膜の上方側にパターン形成用のマスクを配置する。そして、そのマスクを通して、パターン４，１０，１１の形成領域のレジスト膜部分に紫外線等の光を照射して当該レジスト膜部分を光硬化させる。然る後に、現像処理によって未硬化なレジスト膜部分を除去する。これにより、パターン４，１０，１１の形成領域だけにレジスト膜が形成された状態となる。その後、レジスト膜が形成されていない導体膜部分を例えばエッチング等により除去して、パターン４，１０，１１を形作る。そして、パターン４，１０，１１上のレジスト膜を除去する。このようなフォトリソグラフィ技術によって、パターン４，１０，１１から成る導電パターン形成層を作製することができる。

この導電パターン形成層の形成後には、その導電パターン形成層の上側に絶縁層３（３Ｂ）を積層形成する。この絶縁層３（３Ｂ）にはビアホール１２（１２Ａ，１２Ｂ）を次に示すようなフォトリソグラフィ技術を利用して設けることができる。例えば、導電パターン形成層の上側に、感光性絶縁材料から成る絶縁層３（３Ｂ）を積層形成する。その絶縁層３Ｂの上方側にビアホール形成用のマスクを配置し、このマスクを通して、ビアホール形成領域以外の部分に紫外線等の光を照射して光硬化させる。その後、未硬化な絶縁層部分だけを現像処理により除去する。これにより、絶縁層３（３Ｂ）にビアホール形成用の孔部が形成される。

絶縁層３（３Ｂ）の形成後には、例えば上記同様のフォトリソグラフィ技術を利用して、導電パターン４（４Ａ，４Ｂ）と浮遊ダミーパターン１０（１０Ｂ）とダミー端子パターン１１（１１ａ，１１ｄ）を形成して、絶縁層３Ｂの上側に導電パターン形成層を積層形成する。なお、それらパターン４，１０，１１を構成する導電材料の一部が絶縁層３Ｂのビアホール形成用の孔部内に入り込んでビアホール１２（１２Ａ，１２Ｂ）が完成する。

その導電パターン形成層の形成後には、その上側に絶縁層３（３Ｃ）を積層形成する。このようにして、基板２上には、絶縁層３と導電パターン形成層の積層部５が積層形成される。この積層部５の上側には基板６を接合する。この接合工程では、例えば、積層部５と基板６の互いに対向し合う面（つまり、積層部５の上面と、基板６の裏面）に、それぞれ、熱硬化性のポリイミド樹脂等の接着剤を塗布した後に、積層部５の上面上に基板６を配置し、例えば、真空中あるいは不活性ガスの雰囲気中で、基板６を積層部５に相対的に押し付けた状態で加熱して基板６と積層部５を接着させる。そして、冷却後に、その加圧状態を解除する。

ところで、ここまでの工程は、各電子部品１毎に行ってもよいが、製造効率を向上させるために、親基板の状態のままの基板２上に積層部５を積層形成し、この積層部５の上側に親基板の状態のままの基板６を接合一体化して、多数の電子部品１を同時に作製することが多い。このような場合には、基板２，６と積層部５の積層体を形成した後に、その積層体を各電子部品１の境界線に沿って切断して各電子部品１毎に分離分割する。

然る後に、各電子部品１毎に、電子部品１の側面に外部接続用電極７，８を形成する。この外部接続用電極７，８は、例えば、Ａｇ、Ａｂ−Ｐｄ、Ｃｕ、ＮｉＣｒ、ＮｉＣｕ等の導電材料を含む導電性ペーストの塗布や、スパッタリングや蒸着等の成膜技術により電子部品１の側面に下地電極を形成した後に、その下地電極上に、例えば湿式電解メッキによりＮｉ、Ｓｎ、Ｓｎ−Ｐｂ等の金属膜を形成して作製することができる。

このようにして、電子部品１を製造することができる。

以下に、第２実施形態例を説明する。なお、この第２実施形態例の説明において、第１実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。

この第２実施形態例の電子部品１は、コモンモードチョークコイル部品であり、図３（ａ）の模式的な斜視図に示されるような外観形状を有し、また、図３（ｂ）の模式的な分解図に示されるように、基板２と、この基板２上に積層形成される積層部５と、積層部５上に積層形成される基板６と、外部接続用電極７，８とを有して構成されている。

この第２実施形態例では、基板２，６はそれぞれ磁性体により構成されている。また、積層部５は、絶縁層３Ａと、導電パターン４Ａaが形成されている第１の導電パターン形成層と、絶縁層３Ｂと、導電パターン４Ａbが形成されている第２の導電パターン形成層と、絶縁層３Ｃと、導電パターン４Ｂaが形成されている第３の導電パターン形成層と、絶縁層３Ｄと、導電パターン４Ｂbが形成されている第４の導電パターン形成層と、絶縁層３Ｅとが順次積層形成されている構成を備えている。

導電パターン４Ａa，４Ａb，４Ｂa，４Ｂbは、それぞれ、渦巻き形状と成している。導電パターン４Ａa，４Ａbは、絶縁層３Ｂを介して積層配置されており、これら各導電パターン４Ａa，４Ａbの一端側は両方共に外部接続用電極７Ａに接続され、また、各導電パターン４Ａa，４Ａbの他端側は両方共に外部接続用電極７Ｂに接続されており、導電パターン４Ａa，４Ａbは、並列接続されている。これら並列接続されている導電パターン４Ａa，４Ａbは、コモンモードチョークコイルの例えば一次コイルを構成しており、当該一次コイルは、外部接続用電極７Ａ，７Ｂを介して外部と接続することができる。

なお、導電パターン４Ａa，４Ａbの渦巻き内側端部同士は、絶縁層３Ｂに形成されたビアホール１２を介して電気的に接続されている。また、導電パターン４Ａaの一端側から他端側に至るまでの途中部位には、絶縁層３Ｂのビアホール１２を介して導電パターン４Ａbと電気的に接続されて導電パターン４Ａbの通電電流をも導通する区間がある。

導電パターン４Ｂa，４Ｂbに関しても、導電パターン４Ａa，４Ａbと同様であり、各導電パターン４Ｂa，４Ｂbの一端側同士は共に外部接続用電極８Ａに接続され、各導電パターン４Ｂa，４Ｂbの他端側同士は共に外部接続用電極８Ｂに接続されており、導電パターン４Ｂa，４Ｂbは並列接続されている。これら並列接続されている導電パターン４Ｂa，４Ｂbは、コモンモードチョークコイルの例えば二次コイルを構成しており、当該二次コイルは外部接続用電極８Ａ，８Ｂを介して外部と接続することができる。コモンモードチョークコイルの一次コイルと二次コイルには、それぞれ、異なる電位の電流が通電される。

この第２実施形態例では、導電パターン４Ｂaが形成されている第３の導電パターン形成層と、導電パターン４Ｂbが形成されている第４の導電パターン形成層とには、それぞれ、ダミー端子パターン１１（１１ａ，１１ｂ）が形成されている。図４（ａ）のモデル断面図に示されるように、ダミー端子パターン１１ａは、導電パターン４Ａa，４Ａbの端部Ｔaに重なり合う位置に配置されており、当該ダミー端子パターン１１ａは外部接続用電極７Ａに電気的に接続されて電流が通電する導電パターンと成している。また、ダミー端子パターン１１ｂは、導電パターン４Ａa，４Ａbの端部Ｔbに重なり合う位置に配置されており、当該ダミー端子パターン１１ｂは外部接続用電極７Ｂに電気的に接続されて電流が通電する導電パターンと成している。ダミー端子パターン１１ａは、導電パターン４Ａa，４Ａbの端部Ｔaの形成部分の絶縁層３の落ち込みを防止するためのものであり、同様にダミー端子パターン１１ｂは、導電パターン４Ａa，４Ａbの端部Ｔbの形成部分の絶縁層３の落ち込みを防止するためのものである。

この第２実施形態例では、上記のように、ダミー端子パターン１１ａ，１１ｂは、それぞれ、外部接続用電極７Ａ，７Ｂに電気的に接続されており、また、それらダミー端子パターン１１（１１ａ，１１ｂ）と同一層面上で間隔を介して隣り合っている導電パターン４（４Ｂa，４Ｂb）は、外部接続用電極８Ａ，８Ｂに電気的に接続されていることから、それらダミー端子パターン１１（１１ａ，１１ｂ）と、導電パターン４（４Ｂa，４Ｂb）との間には電位差が生じる。この第２実施形態例では、その電位差が生じるダミー端子パターン１１と導電パターン４との間の位置に、浮遊ダミーパターン１０（１０ａ，１０ｂ）が配設されている。この浮遊ダミーパターン１０は、ダミー端子パターン１１と導電パターン４の何れの導電パターンにも電気的に接続されておらず、電気的に浮いているものである。また、この浮遊ダミーパターン１０（１０ａ，１０ｂ）は、電位の異なるダミー端子パターン１１と導電パターン４間の位置に設けるという条件だけではなく、この第２実施形態例では、図４（ａ）に示されるように、別の導電パターン形成層に形成されている浮遊ダミーパターン１０あるいは導電パターン（この例では、導電パターン４Ａa，４Ａbの端部Ｔa，Ｔb）に重なり合う位置という条件をも満たす位置に配置されている。

さらに、この第２実施形態例では、導電パターン４Ａaが形成されている第１の導電パターン形成層と、導電パターン４Ａbが形成されている第２の導電パターン形成層とには、それぞれ、ダミー端子パターン１１（１１ｃ，１１ｄ）が形成されている。図４（ｂ）のモデル断面図に示されるように、ダミー端子パターン１１ｃは、導電パターン４Ｂa，４Ｂbの端部Ｔcに重なり合う位置に配置されており、当該ダミー端子パターン１１ｃは外部接続用電極８Ａに電気的に接続されている。また、ダミー端子パターン１１ｄは、導電パターン４Ｂa，４Ｂbの端部Ｔdに重なり合う位置に配置されており、当該ダミー端子パターン１１ｄは外部接続用電極８Ｂに電気的に接続されている。ダミー端子パターン１１ｃは、導電パターン４Ｂa，４Ｂbの端部Ｔcの形成部分の絶縁層３の落ち込みを防止するためのものであり、同様にダミー端子パターン１１ｄは、導電パターン４Ｂa，４Ｂbの端部Ｔdの形成部分の絶縁層３の落ち込みを防止するためのものである。

第１と第２の各導電パターン形成層にも、第３と第４の各導電パターン形成層と同様に、それぞれ、電気的に浮いている浮遊ダミーパターン１０（１０ｃ，１０ｄ）が、図４（ｂ）に示されるように、電位差の生じるダミー端子パターン１１（１１ｃ，１１ｄ）と導電パターン４（４Ａa，４Ａb）との間の位置であって、かつ、別の導電パターン形成層の浮遊ダミーパターン１０あるいは導電パターン（図の例では、導電パターン４Ｂa，４Ｂbの端部Ｔc，Ｔd）と重なり合う位置に配設されている。

この第２実施形態例に示した電子部品１においても、第１実施形態例に示した電子部品１の製造工程と同様の製造工程でもって、作製することができる。つまり、フォトリソグラフィ技術を利用して、位置精度よく、かつ、高精度に、導電パターン４と浮遊ダミーパターン１０とダミー端子パターン１１を形成することができ、また、絶縁層３にビアホール１２を設けることができる。

なお、この発明は第１や第２の各実施形態例に限定されるものではなく、様々な実施の形態を採り得る。例えば、第１と第２の各実施形態例では、導電パターン４は渦巻き形状（コイル形状）と成していたが、もちろん、本発明が適用される電子部品の導電パターンの形状は限定されるものではなく、例えば、インダクタを構成するためのミアンダ形状や、コンデンサを形成するための四角形状や円形状等のコイル形状以外の形状の導電パターンを有する電子部品にも本発明は適用することができる。

また、第１実施形態例では、導電パターン形成層は２層設けられ、また、第２の実施形態例では、導電パターン形成層は４層設けられていたが、導電パターン形成層の層数は２層以上であれば、限定されるものではなく、仕様等に応じて適宜設定されるものである。

さらに、第１と第２の各実施形態例では、浮遊ダミーパターン１０は、同一層面上で並設されている電位の異なる導電パターン間の位置であって、かつ、別の導電パターン形成層に形成されている導電パターンあるいは浮遊ダミーパターンに重なり合う位置に配置されていたが、例えば、導電パターンが１つだけしか形成されていない導電パターン形成層や、同じ電位の複数の導電パターンのみしか形成されていない導電パターン形成層が積層部５に含まれている場合には、それら導電パターン形成層にも、浮遊ダミーパターン１０を設けてもよいものである。

さらに、第１と第２の各実施形態例では、浮遊ダミーパターン１０に重なり合う他の全ての導電パターン形成層の部位には、導電パターン４あるいは浮遊ダミーパターン１０が形成されていたが、浮遊ダミーパターン１０に重なり合う他の全ての導電パターン形成層の中から選択された導電パターン形成層だけに導電パターン４あるいは浮遊ダミーパターン１０が形成されている構成であってもよい。

第１実施形態例の電子部品を模式的に表した分解図である。第１実施形態例の電子部品の特徴的な構成を説明するためのモデル図である。第２実施形態例の電子部品であるコモンモードチョークコイルを説明するための図である。第２実施形態例の電子部品の特有な構成部分を説明するための模式的な断面図である。従来の問題点を説明するための図である。

符号の説明

１電子部品
２，６基板
４導電パターン
５積層部
１０浮遊ダミーパターン
１１ダミー端子パターン

Claims

複数の導電パターン形成層が絶縁層を介しながら積層形成され加圧されて成る積層部を備え、導電パターン形成層と絶縁層が交互に積層形成されて成る積層部の積層上下両側には、それぞれ、基板が接合配置されている電子部品であって、少なくとも１つの導電パターン形成層の層面には、電位の異なる複数の導電パターンが間隙を介して配設されており、前記電位の異なる複数の導電パターンが形成されているいずれの導電パターン形成層の層面においても当該電位の異なる複数の導電パターン同士は電気的に非接続の互いに独立した導電パターンと成して、複数の導電パターンのうち、互いに電位の異なる導電パターンはそれぞれ電位の異なる別個の外部接続電極に導通接続されていると共に、それら電位の異なる複数の導電パターンが設けられている導電パターン形成層の層面には導電パターンと電気的に接続されていない浮遊ダミーパターンが設けられており、その浮遊ダミーパターンは、同一層面上の上記電位の異なる導電パターン間の位置であって、かつ、別の導電パターン形成層に形成されている導電パターンあるいは浮遊ダミーパターンに重なり合う位置に配置形成されていることを特徴とする電子部品。
浮遊ダミーパターンに重なり合う他の全ての導電パターン形成層の部位には、それぞれ、導電パターンあるいは浮遊ダミーパターンが形成されていることを特徴とする請求項１記載の電子部品。
同じ導電パターン形成層に配設されている複数の導電パターンと浮遊ダミーパターンは、同じ導電材料で形成され、かつ、同一工程で作製されたパターンであることを特徴とする請求項１又は請求項２記載の電子部品。