JP4621604B2 - バス装置、バスシステムおよび情報転送方法 - Google Patents
バス装置、バスシステムおよび情報転送方法 Download PDFInfo
- Publication number
- JP4621604B2 JP4621604B2 JP2006043182A JP2006043182A JP4621604B2 JP 4621604 B2 JP4621604 B2 JP 4621604B2 JP 2006043182 A JP2006043182 A JP 2006043182A JP 2006043182 A JP2006043182 A JP 2006043182A JP 4621604 B2 JP4621604 B2 JP 4621604B2
- Authority
- JP
- Japan
- Prior art keywords
- holding state
- pipeline register
- information
- stage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 11
- 230000015654 memory Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Advance Control (AREA)
Description
10A〜10H プロセッサ
11A,11B アービタ
12A,12B アドレス情報保持部
21 アービタ
22 アドレス情報保持部
30 L2キャッシュ
32 アドレス情報保持部
42 L3キャッシュ
43 内蔵EDRAM
44 外部SDRAM
50 I/Oデバイス
111 アービタ回路
112 優先度保持部
113 OR回路
114 マルチプレクサ
201 マルチプレクサ
203 ロジック回路
204 フリップフロップ
205 ラッチ
Claims (14)
- バスマスターとバススレーブの間で情報を転送するバス装置であって、
前記バスマスターから前記バススレーブに向けて、パイプラインにより情報を送信可能な複数のパイプラインレジスタと、
前記複数のパイプラインレジスタそれぞれに対応して設けられ、各パイプラインレジスタを管理する複数の管理装置と
を備え、
各管理装置は、
当該管理装置に対応する自段パイプラインレジスタが情報を保持するか否かを示す情報である保持状態を保持する保持状態保持手段と、
前記自段パイプラインレジスタに情報を送る前段パイプラインレジスタの前記保持状態と、前記自段パイプラインレジスタからの情報が送出される後段パイプラインレジスタの前記保持状態を特定する隣段保持状態特定手段と、
前記保持状態保持手段が保持する前記自段パイプラインレジスタの前記保持状態と、前記隣段保持状態特定手段が特定する前記前段パイプラインレジスタの前記保持状態および前記後段パイプラインレジスタの前記保持状態とに基づいて、対応する前記パイプラインレジスタが保持する情報を転送するか否かを決定する転送制御手段とを有し、
前記隣段保持状態特定手段には、前記前段パイプラインレジスタの前記保持状態及び前記後段パイプラインレジスタの前記保持状態が入力され、
前記隣段保持状態特定手段は、前記自段パイプラインレジスタの前記保持状態を前記前段パイプラインレジスタ及び前記後段パイプラインレジスタに出力する
ことを特徴とするバス装置。 - 前記バス装置は、複数のバスマスターと接続し、
前記複数のバスマスターに対応する複数のパイプラインレジスタのうちから1つのパイプラインレジスタを選択し、選択したパイプラインレジスタからの情報を、前記複数のパイプラインレジスタからの情報が送出される後段パイプラインレジスタに送るアービタを備え、
前記後段パイプラインレジスタに対応して設けられた管理装置の前記隣接保持状態特定手段は、前記アービタにより選択された前記パイプラインレジスタの前記保持状態を、前記前段パイプラインの前記保持状態として特定する
ことを特徴とする請求項1に記載のバス装置。 - 前記アービタは、当該アービタの保持状態と、前記複数のパイプラインそれぞれの前記保持状態と前記後段パイプラインレジスタの前記保持状態とに基づいて、前記パイプラインレジスタを選択する
ことを特徴とする請求項2に記載のバス装置。 - 前記アービタは、当該アービタによる過去の選択の履歴に基づいて、パイプラインを選択する
ことを特徴とする請求項3に記載のバス装置。 - 前記アービタは、複数のパイプラインレジスタと、前記後段パイプラインレジスタの中間位置に配置される
ことを特徴とする請求項2に記載のバス装置。 - 前記転送制御手段は、情報を保持していないことを前記自段パイプラインレジスタの前記保持状態が示し、情報を保持していることを前記前段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記後段パイプラインレジスタの前記保持状態が示しているときに、対応する前記パイプラインレジスタが保持している情報を転送すると決定する
ことを特徴とする請求項1乃至5のいずれか一項に記載のバス装置。 - 前記転送制御手段は、情報を保持していることを前記自段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記前段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記後段パイプラインレジスタの前記保持状態が示しているときに、対応する前記パイプラインレジスタが保持している情報を転送しないと決定する
ことを特徴とする請求項1乃至6のいずれか一項に記載のバス装置。 - バスマスターと、バススレーブと、前記バスマスターと前記バススレーブの間で情報を伝達するバス装置とを備えたバスシステムであって、
前記バス装置は、
前記バスマスターから前記バススレーブに向けて、パイプラインにより情報を送信可能な複数のパイプラインレジスタと、
前記複数のパイプラインレジスタそれぞれに対応して設けられ、各パイプラインレジスタを管理する複数の管理装置と
を備え、
各管理装置は、
当該管理装置に対応する自段パイプラインレジスタが情報を保持するか否かを示す情報である保持状態を保持する保持状態保持手段と、
前記自段パイプラインレジスタに情報を送る前段パイプラインレジスタの前記保持状態と、前記自段パイプラインレジスタからの情報が送出される後段パイプラインレジスタの前記保持状態を特定する隣段保持状態特定手段と、
前記保持状態保持手段が保持する前記自段パイプラインレジスタの前記保持状態と、前記隣段保持状態特定手段が特定する前記前段パイプラインレジスタの前記保持状態および前記後段パイプラインレジスタの前記保持状態とに基づいて、対応する前記パイプラインレジスタが保持する情報を転送するか否かを決定する転送制御手段とを有し、
前記隣段保持状態特定手段には、前記前段パイプラインレジスタの前記保持状態及び前記後段パイプラインレジスタの前記保持状態が入力され、
前記隣段保持状態特定手段は、前記自段パイプラインレジスタの前記保持状態を前記前段パイプラインレジスタ及び前記後段パイプラインレジスタに出力する
ことを特徴とするバスシステム。 - 前記バスマスターは、接続しているパイプラインレジスタの前記保持状態に基づいて、情報を送出するか否かを決定する
ことを特徴とする請求項8に記載のバスシステム。 - 前記バススレーブは、当該バススレーブが情報を保持するか否かに基づいて、接続しているパイプラインレジスタから情報を取得するか否かを決定する
ことを特徴とする請求項8に記載のバスシステム。 - 前記バススレーブは、接続しているパイプラインレジスタの前記保持状態に基づいて、前記情報を取得するか否かを決定することを特徴とする請求項8に記載のバスシステム。
- 前記転送制御手段は、情報を保持していないことを前記自段パイプラインレジスタの前記保持状態が示し、情報を保持していることを前記前段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記後段パイプラインレジスタの前記保持状態が示しているときに、対応する前記パイプラインレジスタが保持している情報を転送すると決定する
ことを特徴とする請求項8乃至11のいずれか一項に記載のバスシステム。 - 前記転送制御手段は、情報を保持していることを前記自段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記前段パイプラインレジスタの前記保持状態が示し、情報を保持していないことを前記後段パイプラインレジスタの前記保持状態が示しているときに、対応する前記パイプラインレジスタが保持している情報を転送しないと決定する
ことを特徴とする請求項8乃至12のいずれか一項に記載のバスシステム。 - バスマスターとバススレーブの間で情報を転送するバス装置における情報転送方法であって、
前記バス装置は、
を前記バスマスターから前記バススレーブに向けて、パイプラインにより情報を送信可能な複数のパイプラインレジスタそれぞれに対応して設けられ、各パイプラインレジスタを管理する複数の管理装置それぞれが、
各管理装置に対応する自段パイプラインレジスタに情報を送る前段パイプラインレジスタが情報を保持するか否かを示す情報である保持状態と、前記自段パイプラインレジスタからの情報が送出される後段パイプラインレジスタの前記保持状態を特定する隣段保持状態特定ステップと、
当該管理装置に対応する自段パイプラインレジスタが情報を保持するか否かを示す情報である保持状態を保持する保持状態保持手段が保持する前記自段パイプラインレジスタの前記保持状態と、前記隣段保持状態特定ステップにおいて特定した前記前段パイプラインレジスタの前記保持状態および前記後段パイプラインレジスタの前記保持状態とに基づいて、対応する前記パイプラインレジスタが保持する情報を転送するか否かを決定する転送制御ステップとを有し、
前記隣段保持状態特定ステップでは、前記前段パイプラインレジスタの前記保持状態及び前記後段パイプラインレジスタの前記保持状態が入力され、前記自段パイプラインレジスタの前記保持状態を前記前段パイプラインレジスタ及び前記後段パイプラインレジスタに出力する
ことを特徴とする情報転送方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043182A JP4621604B2 (ja) | 2006-02-20 | 2006-02-20 | バス装置、バスシステムおよび情報転送方法 |
US11/517,327 US7818546B2 (en) | 2006-02-20 | 2006-09-08 | Pipeline processing communicating adjacent stages and controls to prevent the address information from being overwritten |
CN200710005846A CN100576811C (zh) | 2006-02-20 | 2007-02-25 | 总线装置、总线***和信息传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043182A JP4621604B2 (ja) | 2006-02-20 | 2006-02-20 | バス装置、バスシステムおよび情報転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220046A JP2007220046A (ja) | 2007-08-30 |
JP4621604B2 true JP4621604B2 (ja) | 2011-01-26 |
Family
ID=38429732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043182A Expired - Fee Related JP4621604B2 (ja) | 2006-02-20 | 2006-02-20 | バス装置、バスシステムおよび情報転送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7818546B2 (ja) |
JP (1) | JP4621604B2 (ja) |
CN (1) | CN100576811C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8595394B1 (en) * | 2003-06-26 | 2013-11-26 | Nvidia Corporation | Method and system for dynamic buffering of disk I/O command chains |
US8683132B1 (en) | 2003-09-29 | 2014-03-25 | Nvidia Corporation | Memory controller for sequentially prefetching data for a processor of a computer system |
US8356142B1 (en) | 2003-11-12 | 2013-01-15 | Nvidia Corporation | Memory controller for non-sequentially prefetching data for a processor of a computer system |
US8700808B2 (en) * | 2003-12-01 | 2014-04-15 | Nvidia Corporation | Hardware support system for accelerated disk I/O |
US8356143B1 (en) | 2004-10-22 | 2013-01-15 | NVIDIA Corporatin | Prefetch mechanism for bus master memory access |
JP4521678B2 (ja) * | 2007-11-19 | 2010-08-11 | フェリカネットワークス株式会社 | 通信システム、情報処理方法、プログラム、及び情報処理装置 |
US8356128B2 (en) * | 2008-09-16 | 2013-01-15 | Nvidia Corporation | Method and system of reducing latencies associated with resource allocation by using multiple arbiters |
US8370552B2 (en) * | 2008-10-14 | 2013-02-05 | Nvidia Corporation | Priority based bus arbiters avoiding deadlock and starvation on buses that support retrying of transactions |
JP2010165175A (ja) * | 2009-01-15 | 2010-07-29 | Internatl Business Mach Corp <Ibm> | バスの使用権を制御する装置および方法 |
US8698823B2 (en) | 2009-04-08 | 2014-04-15 | Nvidia Corporation | System and method for deadlock-free pipelining |
WO2010134252A1 (ja) | 2009-05-18 | 2010-11-25 | 日本電気株式会社 | 通信回路および通信方法 |
US8904115B2 (en) * | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US9569385B2 (en) | 2013-09-09 | 2017-02-14 | Nvidia Corporation | Memory transaction ordering |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553806A (ja) * | 1991-04-05 | 1993-03-05 | Toshiba Corp | 並列処理制御装置 |
JPH0683731A (ja) * | 1992-09-02 | 1994-03-25 | Sharp Corp | 自己同期型転送制御回路 |
JPH06149731A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | マイクロコンピュータシステム |
JP2001167049A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electric Ind Co Ltd | バス調停装置 |
JP2001306546A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | データ駆動型情報処理装置 |
JP2003157227A (ja) * | 2001-11-20 | 2003-05-30 | Nec Corp | バスアクセス調停装置及びバスアクセス調停方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748613A (en) * | 1996-03-29 | 1998-05-05 | Hewlett-Packard Company | Communication pacing method |
US6657955B1 (en) * | 1999-05-27 | 2003-12-02 | Alcatel Canada Inc. | Buffering system employing per traffic flow accounting congestion control |
US20040133745A1 (en) * | 2002-10-28 | 2004-07-08 | Quicksilver Technology, Inc. | Adaptable datapath for a digital processing system |
US7131017B2 (en) * | 2002-08-16 | 2006-10-31 | Carnegie Mellon University | Programmable pipeline fabric having mechanism to terminate signal propagation |
-
2006
- 2006-02-20 JP JP2006043182A patent/JP4621604B2/ja not_active Expired - Fee Related
- 2006-09-08 US US11/517,327 patent/US7818546B2/en not_active Expired - Fee Related
-
2007
- 2007-02-25 CN CN200710005846A patent/CN100576811C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553806A (ja) * | 1991-04-05 | 1993-03-05 | Toshiba Corp | 並列処理制御装置 |
JPH0683731A (ja) * | 1992-09-02 | 1994-03-25 | Sharp Corp | 自己同期型転送制御回路 |
JPH06149731A (ja) * | 1992-11-06 | 1994-05-31 | Hitachi Ltd | マイクロコンピュータシステム |
JP2001167049A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electric Ind Co Ltd | バス調停装置 |
JP2001306546A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | データ駆動型情報処理装置 |
JP2003157227A (ja) * | 2001-11-20 | 2003-05-30 | Nec Corp | バスアクセス調停装置及びバスアクセス調停方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100576811C (zh) | 2009-12-30 |
US20070198758A1 (en) | 2007-08-23 |
US7818546B2 (en) | 2010-10-19 |
CN101026526A (zh) | 2007-08-29 |
JP2007220046A (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4621604B2 (ja) | バス装置、バスシステムおよび情報転送方法 | |
US7269709B2 (en) | Memory controller configurable to allow bandwidth/latency tradeoff | |
US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
US6182183B1 (en) | Communications system and method with multilevel connection identification | |
EP0993680B1 (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
US7246191B2 (en) | Method and apparatus for memory interface | |
US7353310B2 (en) | Hierarchical memory access via pipelining with deferred arbitration | |
KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
US7930462B2 (en) | Interface controller that has flexible configurability and low cost | |
US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
US7007111B2 (en) | DMA port sharing bandwidth balancing logic | |
US7480201B2 (en) | Daisy chainable memory chip | |
JPH0981508A (ja) | 通信方法及び装置 | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
JP5356024B2 (ja) | 部分的にポピュレートされる階層型クロスバ | |
US8284792B2 (en) | Buffer minimization in interface controller | |
US8667199B2 (en) | Data processing apparatus and method for performing multi-cycle arbitration | |
US20080028125A1 (en) | Computer System Having an Apportionable Data Bus | |
US9858222B2 (en) | Register access control among multiple devices | |
JP2022002164A (ja) | 非順次的ページ連続リード | |
TW202032383A (zh) | 可重組態資料處理器的組態加載和卸載 | |
JP2012178637A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |