JP4619201B2 - ウェハレベル気密パッケージの製造方法および気密パッケージ - Google Patents

ウェハレベル気密パッケージの製造方法および気密パッケージ Download PDF

Info

Publication number
JP4619201B2
JP4619201B2 JP2005161647A JP2005161647A JP4619201B2 JP 4619201 B2 JP4619201 B2 JP 4619201B2 JP 2005161647 A JP2005161647 A JP 2005161647A JP 2005161647 A JP2005161647 A JP 2005161647A JP 4619201 B2 JP4619201 B2 JP 4619201B2
Authority
JP
Japan
Prior art keywords
side substrate
wafer
filler
hermetic package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005161647A
Other languages
English (en)
Other versions
JP2006339369A (ja
Inventor
吉典 横山
宏 福本
恒夫 濱口
光範 石崎
善夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005161647A priority Critical patent/JP4619201B2/ja
Publication of JP2006339369A publication Critical patent/JP2006339369A/ja
Application granted granted Critical
Publication of JP4619201B2 publication Critical patent/JP4619201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Micromachines (AREA)

Description

この発明は、素子を気密封止するウェハレベル気密パッケージの製造方法および気密パッケージに関する。
近年、マイクロマシニング技術を用いた気密パッケージが提案されている。特許文献1にはその気密パッケージの一例が開示されている。特許文献1に開示された気密パッケージは、基板と、基板上に形成されたデバイスと、配線と、金属または半導体からなるキャップとを備えている。そして、基板に形成される基板側接合部およびキャップに形成されるキャップ側接合部を金属で構成している。この基板側接合部とキャップ側接合部との間は、AuSn系はんだで封止されている。
特開2004−202604号公報
上記のように、特許文献1に記載のパッケージにおいては、基板側接合部とキャップ側接合部との間を、AuSn系はんだで封止している。このAuSn系はんだは、鉛はんだや鉛フリーはんだよりは高融点であるため、パッケージ化した後においてはんだ工程が可能となる。しかし、はんだ工程で加熱されたときに、AuSn系はんだが軟化した場合には、気密が破れる恐れがあった。
また、ウェハレベルで気密封止を行なった後に、両者が貼り合わされていない部分を切断すると、ウェハの端部にチッピングが生じることがあった。ウェハにチッピングが生じた場合には、パッケージの強度が低下するという問題点があった。
この発明は、上記課題を解決するためになされたものであり、確実に気密を保持することができ、また、切断時のチッピングの発生を抑制することができる、ウェハレベル気密パッケージの製造方法および気密パッケージを提供することを目的とする。
この発明に基づいたウェハレベル気密パッケージの製造方法に従えば、複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、上記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の上記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、上記ウェハレベル気密パッケージ準備体の上記接合材の外周側に充填材を充填する工程とを備えている。
この発明に基づいた気密パッケージに従えば、素子が実装された素子側基板と、上記素子側基板の実装面に対向して配置された蓋側基板と、上記素子を囲むように上記素子側基板と上記蓋側基板との間に配設され、上記素子を気密封止する接合材と、上記接合材の外周側かつ上記素子側基板と上記蓋側基板との間に充填された充填材とを備えている。
本発明に係るウェハレベル気密パッケージの製造方法および気密パッケージによると、気密を確実に保持することができ、また、気密パッケージの製造時におけるチッピングの発生を抑制することができる。
以下、この発明に基づいた各実施の形態におけるウェハレベル気密パッケージの製造方法および気密パッケージの構造について、図を参照しながら説明する。なお、各実施の形態において、同一または相当箇所については同一の参照番号を付し、重複する説明は繰り返さないこととする。
(実施の形態1)
本発明に係る実施の形態1について、図1から図7を参照して説明する。なお、図1は、本実施の形態におけるウェハレベル気密パッケージの構造を示す平面図であり、図2は、図1におけるII−II矢視断面図であり、図3は、気密パッケージの構造を示す縦断面図である。
本実施の形態のウェハレベル気密パッケージは、図1および図2に示すように、素子7がアレイ状に配置された素子側基板4と、素子側基板4の実装面に対向して配置された蓋側基板3とを有している。素子側基板4および蓋側基板3としては、Si基板、ガラス基板、SiC基板、GaAs基板など種々の基板を用いることができる。また、素子7としては、あくまでも一例であるが、RF−MEMS(Micro Electro Mechanical Systems)スイッチや赤外線センサなどを構成する素子を用いることができる。また、以下の説明では、各気密パッケージ内にそれぞれ一個の素子7が配置される場合について説明するが、各気密パッケージ内に複数個の素子7を配置するようにしてもよい。
素子側基板4と蓋側基板3の内表面には、素子7を囲むように四角形状に延びるメタル層6が設けられている。メタル層6は、はんだと基板とを接合するものであるので、本実施の形態では、基板側から、基板との密着力を強化するCr層、はんだと接合し合金を形成するNi層、およびNiの酸化を防止するAu層で構成している。密着力を強化する層は、Ti層でもよい。また、はんだと接合する層としては、Cu層、Fe層、Fe−Ni層、Pt層、Pd層、Ag層など、はんだと接合できるものであればいずれの材料でもよい。また、メタル層6の形状は、四角形に限定されず、必要に応じて種々の形状とすることができる。
素子側基板4および蓋側基板3の対向するメタル層6,6の間には、はんだからなる接合材5が設けられ、これにより素子7が気密封止されている。この接合材5としては、各種のはんだを適用することができる。たとえば、例えば、鉛入りはんだでも良いし、Sn−Cu系、Sn−Ag系、Sn−Ag−Cu系などの鉛フリーはんだでも良いし、AuSn系はんだでもよい。また、接合材5は、はんだに限定されず、金属系の封止材であればいずれの材料でもよい。
素子7を囲むメタル層6および接合材5も図1に示すように、アレイ状に配置されている。ここでは、3×3個のマトリックス状に配置しているが、これに限定されるものではない。後に個別の気密パッケージに切り分けることができるように整列して配置されていればよい。
複数個設けられた接合材5相互の間隙には、充填材1が充填されている。充填材1は、エポキシ系樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂など熱硬化性樹脂で、封止に適した樹脂であればいずれの材料でもよい。
本実施の形態のウェハレベル気密パッケージは、上記のような構造を有しているので、破線2で示す切断線で切断して、個別の気密パッケージに切り分ける工程において、素子側基板4および蓋側基板3の両方の内表面側に充填材1が位置している。ウェハレベル気密パッケージを切り分ける工程においては、0.05mm程度の厚みの、ダイヤモンド粒が凝着したブレードなどが使用されるが、このような薄いブレードを使用しても、ブレードが空洞部を通過することが無いので、ブレードの先端がぶれにくくなる。その結果、素子側基板4および蓋側基板3のチッピングを抑制することができる。
また、切り分けた後の気密パッケージは図3に示すような構造となり、接合材5の外周側には、充填材1が位置している。これにより、後のはんだ付け工程などにより加熱されて、接合材5が軟化もしくは溶融したような場合でも、充填材1により内部の気密を保持することができる。
次に、本実施の形態のウェハレベル気密パッケージの製造方法について説明する。まず、素子7および素子7を囲むメタル層6がアレイ状に配設された素子側基板4と、素子側基板4のメタル層6に対応する位置にメタル層6が設けられた蓋側基板3とを準備する。
素子側基板4のメタル層6および蓋側基板3のメタル層6の一方または両方に、接合材5となるはんだを搭載する。このはんだを搭載する方法は、めっき、印刷、プリフォーム、溶融金属吐出法など種々の方法を用いることができる。
この素子側基板4および蓋側基板3を、真空封止装置に供給し、高真空下ではんだリフローを行なう。はんだが再溶融した後で、素子側基板4および蓋側基板3を重ね合わせて両者を接合材5で接合する。これにより内部が高真空の状態で封止された、ウェハレベル気密パッケージ準備体が完成する。
続いて、このウェハレベル気密パッケージ準備体を、充填材1となる樹脂材料の中に浸漬することで、接合材5,5相互の間隙に充填材1が充填される。単に浸漬するだけでは充填性が悪い場合には、浸漬後、真空ポンプで真空引きすることにより、空隙を生じることなく充填材1を充填することができる。
充填した充填材1を硬化させることで、ウェハレベル気密パッケージが完成する。このウェハレベル気密パッケージをブレードで切り分けることで、接合材5の外周側に充填材1が充填された気密パッケージを製造することができる。
次に、この気密パッケージを外部に電気的に接続する構造について説明する。図4は、貫通配線を介して接続する構造を示す縦断面図であり、図5は、フィードスルー配線を用いて接続する構造を示す平面図であり、図6は、同図5におけるVI−VI矢視断面図であり、図7は、同正面図である。
図4に示す気密パッケージにおいては、貫通配線11を素子側基板4に設けている。この貫通配線11の上端側は、図示しないワイヤ、導電性シートなどの配線により素子7に電気的に接続されている。貫通配線11を素子7の真下に設け、BGA(Ball Grid Array)により接続しても良い。
貫通配線11の下端は、はんだボール10により、実装基板12上の図示しない配線に接続されている。また、気密パッケージは、アンダーフィル樹脂9によっても、実装基板12に固定されている。このような貫通配線11を用いた接続構造を採用することにより、少ない実装面積で気密パッケージを実装基板12に実装することができる。
図5から図7に示す気密パッケージにおいては、予め素子側基板4にフィードスルー電極16を設けており、このフィードスルー電極16を介して外部に電気的に接続することができる。フィードスルー電極16の上面および側面は、絶縁層15に囲まれて絶縁されている。メタル層6は、図6および図7に示すように、その絶縁層15の上面に設けられている。
フィードスルー電極16を設けたウェハレベル気密パッケージを気密パッケージに切り分ける場合には、二段階で切断する。すなわち、はじめに比較的厚いブレードを用いて、フィードスルー電極16を切断してしまわない程度の厚みまで切り込む。続いて、薄いブレードを用いて、ウェハレベル気密パッケージを気密パッケージに切り分ける。これにより、気密パッケージ本体からフィードスルー電極16の先端が突出した気密パッケージを製造することができる。なお、図5から図7においては、素子側基板4が外周側の四方に突出した構造としているが、その構造は任意であり、必ずしもそのように構成する必要は無い。なお、ここで説明した配線構造は、以下に説明する各実施の形態にも適用可能である。
上記の説明においては、ウェハレベル気密パッケージを切り分けて、気密パッケージを製造する場合について説明したが、必ずしもそのように製造する必要は無い。すなわち、予め気密パッケージの大きさに切断した素子側基板4と蓋側基板3とを相互に接合材5で封止し、接合材5の外周側に充填材1を充填するようにしてもよい。この点は、以下に説明する各実施の形態においても同様である。
このように製造した気密パッケージにおいても、上記のウェハレベル気密パッケージを切り分けて製造した気密パッケージと同様に、充填材1により気密性が向上するという効果が得られる。
(実施の形態2)
次に、実施の形態2について、図8および図9を参照して説明する。図8は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図9は、同気密パッケージの縦断面図である。
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す切断線で切断し、その後で、接合材5,5相互の間に充填材1を充填している。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。
この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率が向上する。
また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。
フィラーとしては、たとえばシリカフィラーを用いることができる。基板がシリコン基板の場合、その線膨張係数αはα=3.5ppm(3.5×10-71/K)程度である。エポキシ樹脂の線膨張係数αは通常、α=50〜60ppm程度であるが、直径10μmのシリカフィラーをエポキシ樹脂に50wt%混入させた場合αは、α=30ppmに低下し、80〜90wt%混入させた場合αは、α=10ppmに低下する。このようなフィラーを混入させた充填剤を用いることで、基板の線膨張係数と、充填材の線膨張係数とが近づくので、温度変化に強い気密パッケージを構成することができる。
図8に示すウェハレベル気密パッケージを、破線2で示す切断線で切断して個別の気密パッケージに切り分けると、図9に示すような気密パッケージとなる。この気密パッケージにおいては、充填材1が、蓋側基板3の外周も覆うように設けられている。これにより蓋側基板3と充填材1との境界部分(図9に矢印で示す)の外周側が充填材1で覆われるので、この境界部分における亀裂を発生しにくくすることができる。
本実施の形態においては、蓋側基板3のみを切断したが、逆に素子側基板4のみを切断するようにしてもよい。
(実施の形態3)
次に、実施の形態3について、図10および図11を参照して説明する。図10は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図11は、気密パッケージの縦断面図である。
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断し、その後で、接合材5,5相互の間に充填材1を充填し硬化させる。その後、素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、図11に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、図11に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
(実施の形態4)
次に、実施の形態4について、図12および図13を参照して説明する。図12は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図であり、図13は、気密パッケージの構造を示す縦断面図である。
本実施の形態においては、実施の形態1で説明した、ウェハレベル気密パッケージ準備体の蓋側基板3のみを破線2で示す位置で切断すると同時に、素子側基板4の内表面側をハーフカットしている。ここでハーフカットとは、完全に切断せず、連続する部分を残すように切断することを意味する。
その後で、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージが完成する。このとき、ハーフカットした素子側基板の溝部分にも充填材1が充填される。
本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、図13に示すような構造の気密パッケージを製造することができる。この気密パッケージにおいては、蓋側基板3の外周面が充填材1に覆われる。また、ハーフカットにより形成された素子側基板4の外周部の内表面側に形成された切り欠き部にも充填材1が充填されている。その結果、図13に矢印で示す、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
さらに、実施の形態4においては、実施の形態3のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両側から切断する必要は無く、いずれか一方から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。
(実施の形態5)
次に、実施の形態5について、図14を参照して説明する。図14は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
図14に示す実施の形態においては、内表面に窪み8を設けた蓋側基板3を用いている。窪み8は、ウェハレベル気密パッケージの各空間部の天井部、すなわち、素子7に対向する面に設けられており、各気密パッケージの内部空間を拡大している。この窪み8は、たとえば蓋側基板3がシリコン基板の場合には、メタル層6を形成した後で、KOHやTMAHなどのエッチャントを利用したウェットエッチングにより形成することができる。
接合材5の厚みを拡大することなく、気密パッケージの内部空間を拡大することができる。これにより素子7が積層したチップで構成されている場合など、厚みが大きい場合にも対応することができる。
(実施の形態6)
次に、実施の形態6について、図15を参照して説明する。図15は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
図15に示す実施の形態においては、実施の形態5で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、さらに、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。
充填材1は、メタル層6を介して接合材5により素子側基板4と蓋側基板3との間を封止した後に充填される。これにより、充填材1を充填する間隙の断面積が拡大し、充填材1の充填を容易に行なうことができる。
(実施の形態7)
次に、実施の形態7について、図16を参照して説明する。図16は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
図16に示す実施の形態においては、実施の形態6で示したウェハレベル気密パッケージと同様に、各気密パッケージの内部空間を拡大するように窪み8を設け、充填材1が充填される接合材5,5に挟まれる間隙部分にも窪みを設けている。
さらに、実施の形態7においては、充填材1を充填する前に、蓋側基板3のみを破線2で示す切断線で切断する。蓋側基板3の切断は、比較的幅広のブレードにより行なうことで、蓋側基板3の側から充填材1を充填する流路を形成することができる。一例としては、0.2mm程度の厚みのブレードを用いることができる。
この構造においては、蓋側基板3を切断して広い流路を形成した後で充填材1を充填するので、充填材1を端部のみでなく蓋側基板3の隙間からも充填できる。これにより、充填効率がさらに向上する。
また、充填材1を充填するときの流路が広く確保されるので、フィラーが混入した粘度の高い充填材1を用いることも可能となり、充填材1の線膨張係数を、素子側基板4および蓋側基板3の線膨張係数に近づけることができる。これにより温度変化に強い気密パッケージを構成することができる。
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、蓋側基板3と充填材1との境界部の側面側が充填材で覆われているので、この境界部での亀裂の進展を防止することができる。
(実施の形態8)
次に、実施の形態8について、図17を参照して説明する。図17は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
本実施の形態においては、実施の形態7で説明した、ウェハレベル気密パッケージの素子側基板4も破線2で示す位置で切断し、切断箇所に充填材1を充填している。
本実施の形態のウェハレベル気密パッケージを破線2の位置で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側が共に充填材1で覆われる。これにより、実施の形態7で説明した効果に加えて、この両方の境界部分における亀裂の発生を抑制することができるという効果が得られる。
(実施の形態9)
次に、実施の形態9について、図18を参照して説明する。図18は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
本実施の形態においては、実施の形態7で説明した、蓋側基板3のみを破線2で示す位置で切断する工程において、同時に素子側基板4の内表面側をハーフカットしている。
この工程の後に、接合材5,5相互の間に充填材1を充填して、図12に示すウェハレベル気密パッケージを製造している。このとき、素子側基板のハーフカットした溝部分にも充填材1が充填される。
本実施の形態のウェハレベル気密パッケージを破線2で示す切断線で切断して、個別の気密パッケージに切り分けると、素子側基板4と充填材1との境界部および蓋側基板3と充填材1との境界部の側面側がともに充填材1で覆われるので、この両方の境界部分における亀裂の発生を抑制することができる。
さらに、実施の形態9においては、実施の形態8のように、ウェハレベル気密パッケージを蓋側基板3と素子側基板4の両方の側から切断する必要は無く、いずれか一方の側から切断すればよいので、製造工程の増加を最小限にすることができ、低コスト化を実現することができる。
なお、今回開示した上記実施の形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施の形態のみによって解釈されるのではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
この発明に基づいた実施の形態1におけるウェハレベル気密パッケージの構造を示す平面図である。 この発明に基づいた実施の形態1におけるウェハレベル気密パッケージの構造を示す、図1におけるII−II矢視断面図である。 この発明に基づいた実施の形態1における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態1における気密パッケージを、貫通配線を介して接続する構造を示す縦断面図である。 この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す平面図である。 この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す、図5におけるVI−VI矢視断面図である。 この発明に基づいた実施の形態1における気密パッケージを、フィードスルー配線を用いて接続する構造を示す正面図である。 この発明に基づいた実施の形態2におけるウェハレベル気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態2における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態3におけるウェハレベル気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態3における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態4におけるウェハレベル気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態4における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態5における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態6における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態7における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態8における気密パッケージの構造を示す縦断面図である。 この発明に基づいた実施の形態9における気密パッケージの構造を示す縦断面図である。
符号の説明
1 充填材、3 蓋側基板、4 素子側基板、5 接合材、6 メタル層、7 素子。

Claims (6)

  1. 複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、前記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の前記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、
    前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を、前記複数の接合材の間隙に対応する位置で切断する切断工程と、
    前記切断工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。
  2. 前記切断工程を経て前記複数の接合材の外周側に充填材を充填した後、前記切断工程で切断していない前記第一のウェハまたは第二のウェハを、前記複数の接合材の間隙に対応する位置で切断し、該切断箇所に充填材を充填する工程を更に備える、請求項に記載のウェハレベル気密パッケージの製造方法。
  3. 複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、前記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の前記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、
    前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を前記複数の接合材の間隙に対応する位置で切断すると共に他方の内表面側をハーフカットする工程と、
    切断およびハーフカットする工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。
  4. 素子が実装された素子側基板と、
    前記素子側基板の実装面に対向して配置された蓋側基板と、
    前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
    前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
    前記充填材が、前記素子側基板および前記蓋側基板の一方の外周面も覆っている、気密パッケージ。
  5. 素子が実装された素子側基板と、
    前記素子側基板の実装面に対向して配置された蓋側基板と、
    前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
    前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
    前記充填材が、前記素子側基板および前記蓋側基板の両方の外周面も覆っている、気密パッケージ。
  6. 素子が実装された素子側基板と、
    前記素子側基板の実装面に対向して配置された蓋側基板と、
    前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
    前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
    前記素子側基板または前記蓋側基板の外周部の内表面側に切り欠き部が設けられ、前記切り欠き部にも前記充填材が充填されており、
    前記充填材は、前記切り欠き部が設けられていない前記素子側基板または前記蓋側基板の外周面も覆っている、気密パッケージ。
JP2005161647A 2005-06-01 2005-06-01 ウェハレベル気密パッケージの製造方法および気密パッケージ Expired - Fee Related JP4619201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005161647A JP4619201B2 (ja) 2005-06-01 2005-06-01 ウェハレベル気密パッケージの製造方法および気密パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161647A JP4619201B2 (ja) 2005-06-01 2005-06-01 ウェハレベル気密パッケージの製造方法および気密パッケージ

Publications (2)

Publication Number Publication Date
JP2006339369A JP2006339369A (ja) 2006-12-14
JP4619201B2 true JP4619201B2 (ja) 2011-01-26

Family

ID=37559668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161647A Expired - Fee Related JP4619201B2 (ja) 2005-06-01 2005-06-01 ウェハレベル気密パッケージの製造方法および気密パッケージ

Country Status (1)

Country Link
JP (1) JP4619201B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508564B2 (en) 2012-09-19 2016-11-29 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155326A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP4863935B2 (ja) * 2007-06-20 2012-01-25 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP4793496B2 (ja) * 2009-04-06 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
FR2977369B1 (fr) * 2011-06-30 2013-06-28 Commissariat Energie Atomique Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede
JP2016095143A (ja) * 2014-11-12 2016-05-26 セイコーエプソン株式会社 物理量センサー、物理量センサーの製造方法、電子機器および移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167830A (ja) * 1997-08-08 1999-03-09 Nec Corp 表面弾性波素子の実装構造および実装方法
JP2003142523A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 電子部品装置およびその製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2005093645A (ja) * 2003-09-17 2005-04-07 Sony Corp 電子デバイス装置及び電子デバイス装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167830A (ja) * 1997-08-08 1999-03-09 Nec Corp 表面弾性波素子の実装構造および実装方法
JP2003142523A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 電子部品装置およびその製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2004214469A (ja) * 2003-01-07 2004-07-29 Hitachi Ltd 電子デバイスおよびその製造方法
JP2005093645A (ja) * 2003-09-17 2005-04-07 Sony Corp 電子デバイス装置及び電子デバイス装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508564B2 (en) 2012-09-19 2016-11-29 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2006339369A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4456503B2 (ja) 電子部品の製造方法
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
CN107848789B (zh) Mems设备及其制造方法
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
JP4619201B2 (ja) ウェハレベル気密パッケージの製造方法および気密パッケージ
JP2006173557A (ja) 中空型半導体装置とその製造方法
JP2008218811A (ja) 機能素子パッケージ
JP4467506B2 (ja) パッケージおよびそれを用いた電子装置
JP4134893B2 (ja) 電子素子パッケージ
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
JP2008124161A (ja) 電子装置収納パッケージ、および電子装置収納パッケージの製造方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
WO2015015850A1 (ja) モジュールおよびその製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP2005072419A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP5227834B2 (ja) 機能素子パッケージの製造方法
JPWO2018123382A1 (ja) 回路モジュール
JP5225824B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP5349024B2 (ja) 光学装置および光学装置の製造方法
JP4471015B2 (ja) 電子素子パッケージ
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP5578803B2 (ja) ウェハパッケージおよびその製造方法
JP5901991B2 (ja) 電子部品パッケージ及びその製造方法
JP2010147348A (ja) 電子部品及びその製造方法
JP4404647B2 (ja) 電子装置および電子部品封止用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees