JP4619201B2 - ウェハレベル気密パッケージの製造方法および気密パッケージ - Google Patents
ウェハレベル気密パッケージの製造方法および気密パッケージ Download PDFInfo
- Publication number
- JP4619201B2 JP4619201B2 JP2005161647A JP2005161647A JP4619201B2 JP 4619201 B2 JP4619201 B2 JP 4619201B2 JP 2005161647 A JP2005161647 A JP 2005161647A JP 2005161647 A JP2005161647 A JP 2005161647A JP 4619201 B2 JP4619201 B2 JP 4619201B2
- Authority
- JP
- Japan
- Prior art keywords
- side substrate
- wafer
- filler
- hermetic package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Micromachines (AREA)
Description
本発明に係る実施の形態1について、図1から図7を参照して説明する。なお、図1は、本実施の形態におけるウェハレベル気密パッケージの構造を示す平面図であり、図2は、図1におけるII−II矢視断面図であり、図3は、気密パッケージの構造を示す縦断面図である。
次に、実施の形態2について、図8および図9を参照して説明する。図8は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図9は、同気密パッケージの縦断面図である。
次に、実施の形態3について、図10および図11を参照して説明する。図10は、本実施の形態のウェハレベル気密パッケージの縦断面図であり、図11は、気密パッケージの縦断面図である。
次に、実施の形態4について、図12および図13を参照して説明する。図12は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図であり、図13は、気密パッケージの構造を示す縦断面図である。
次に、実施の形態5について、図14を参照して説明する。図14は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
次に、実施の形態6について、図15を参照して説明する。図15は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
次に、実施の形態7について、図16を参照して説明する。図16は、本実施の形態のウェハレベル気密パッケージの構造を示す縦断面図である。
次に、実施の形態8について、図17を参照して説明する。図17は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
次に、実施の形態9について、図18を参照して説明する。図18は、本実施の形態のウェハレベル気密パッケージを示す縦断面図である。
Claims (6)
- 複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、前記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の前記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、
前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を、前記複数の接合材の間隙に対応する位置で切断する切断工程と、
前記切断工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。 - 前記切断工程を経て前記複数の接合材の外周側に充填材を充填した後、前記切断工程で切断していない前記第一のウェハまたは第二のウェハを、前記複数の接合材の間隙に対応する位置で切断し、該切断箇所に充填材を充填する工程を更に備える、請求項1に記載のウェハレベル気密パッケージの製造方法。
- 複数の素子がアレイ状に実装された第一のウェハと、第一のウェハの実装面側に対向配置された第二のウェハと、前記第一のウェハと第二のウェハとの間にアレイ状に配設され、それぞれ一個または複数個の前記素子を囲んで気密封止する複数の接合材とを備えた、ウェハレベル気密パッケージ準備体を準備する工程と、
前記ウェハレベル気密パッケージ準備体の前記第一のウェハまたは第二のウェハの一方を前記複数の接合材の間隙に対応する位置で切断すると共に他方の内表面側をハーフカットする工程と、
該切断およびハーフカットする工程の後に前記ウェハレベル気密パッケージ準備体の前記複数の接合材の外周側に充填材を充填する工程と、を備えた、ウェハレベル気密パッケージの製造方法。 - 素子が実装された素子側基板と、
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記充填材が、前記素子側基板および前記蓋側基板の一方の外周面も覆っている、気密パッケージ。 - 素子が実装された素子側基板と、
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記充填材が、前記素子側基板および前記蓋側基板の両方の外周面も覆っている、気密パッケージ。 - 素子が実装された素子側基板と、
前記素子側基板の実装面に対向して配置された蓋側基板と、
前記素子を囲むように前記素子側基板と前記蓋側基板との間に配設され、前記素子を気密封止する接合材と、
前記接合材の外周側かつ前記素子側基板と前記蓋側基板との間に充填された充填材とを備え、
前記素子側基板または前記蓋側基板の外周部の内表面側に切り欠き部が設けられ、前記切り欠き部にも前記充填材が充填されており、
前記充填材は、前記切り欠き部が設けられていない前記素子側基板または前記蓋側基板の外周面も覆っている、気密パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161647A JP4619201B2 (ja) | 2005-06-01 | 2005-06-01 | ウェハレベル気密パッケージの製造方法および気密パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005161647A JP4619201B2 (ja) | 2005-06-01 | 2005-06-01 | ウェハレベル気密パッケージの製造方法および気密パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339369A JP2006339369A (ja) | 2006-12-14 |
JP4619201B2 true JP4619201B2 (ja) | 2011-01-26 |
Family
ID=37559668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005161647A Expired - Fee Related JP4619201B2 (ja) | 2005-06-01 | 2005-06-01 | ウェハレベル気密パッケージの製造方法および気密パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4619201B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008155326A (ja) * | 2006-12-25 | 2008-07-10 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
JP4863935B2 (ja) * | 2007-06-20 | 2012-01-25 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
JP4793496B2 (ja) * | 2009-04-06 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
FR2977369B1 (fr) * | 2011-06-30 | 2013-06-28 | Commissariat Energie Atomique | Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede |
JP2016095143A (ja) * | 2014-11-12 | 2016-05-26 | セイコーエプソン株式会社 | 物理量センサー、物理量センサーの製造方法、電子機器および移動体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167830A (ja) * | 1997-08-08 | 1999-03-09 | Nec Corp | 表面弾性波素子の実装構造および実装方法 |
JP2003142523A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 電子部品装置およびその製造方法 |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2004214469A (ja) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | 電子デバイスおよびその製造方法 |
JP2005093645A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電子デバイス装置及び電子デバイス装置の製造方法 |
-
2005
- 2005-06-01 JP JP2005161647A patent/JP4619201B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167830A (ja) * | 1997-08-08 | 1999-03-09 | Nec Corp | 表面弾性波素子の実装構造および実装方法 |
JP2003142523A (ja) * | 2001-10-31 | 2003-05-16 | Toshiba Corp | 電子部品装置およびその製造方法 |
JP2004209585A (ja) * | 2002-12-27 | 2004-07-29 | Shinko Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2004214469A (ja) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | 電子デバイスおよびその製造方法 |
JP2005093645A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 電子デバイス装置及び電子デバイス装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508564B2 (en) | 2012-09-19 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006339369A (ja) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456503B2 (ja) | 電子部品の製造方法 | |
US8159059B2 (en) | Microelectromechanical device and method for manufacturing the same | |
CN107848789B (zh) | Mems设备及其制造方法 | |
US20100087024A1 (en) | Device cavity organic package structures and methods of manufacturing same | |
JP4619201B2 (ja) | ウェハレベル気密パッケージの製造方法および気密パッケージ | |
JP2006173557A (ja) | 中空型半導体装置とその製造方法 | |
JP2008218811A (ja) | 機能素子パッケージ | |
JP4467506B2 (ja) | パッケージおよびそれを用いた電子装置 | |
JP4134893B2 (ja) | 電子素子パッケージ | |
JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2008124161A (ja) | 電子装置収納パッケージ、および電子装置収納パッケージの製造方法 | |
JP5251224B2 (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
WO2015015850A1 (ja) | モジュールおよびその製造方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP2005072419A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP5227834B2 (ja) | 機能素子パッケージの製造方法 | |
JPWO2018123382A1 (ja) | 回路モジュール | |
JP5225824B2 (ja) | 電子部品パッケージ及び電子部品パッケージの製造方法 | |
JP5349024B2 (ja) | 光学装置および光学装置の製造方法 | |
JP4471015B2 (ja) | 電子素子パッケージ | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP5578803B2 (ja) | ウェハパッケージおよびその製造方法 | |
JP5901991B2 (ja) | 電子部品パッケージ及びその製造方法 | |
JP2010147348A (ja) | 電子部品及びその製造方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |