JP4613682B2 - Silicon carbide semiconductor device and manufacturing method thereof - Google Patents
Silicon carbide semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4613682B2 JP4613682B2 JP2005136299A JP2005136299A JP4613682B2 JP 4613682 B2 JP4613682 B2 JP 4613682B2 JP 2005136299 A JP2005136299 A JP 2005136299A JP 2005136299 A JP2005136299 A JP 2005136299A JP 4613682 B2 JP4613682 B2 JP 4613682B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial layer
- hexagonal silicon
- carbide epitaxial
- hexagonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は炭化珪素半導体装置およびその製造方法に関するものであり、詳しくは、省電力用のショットキーダイオードを有する炭化珪素半導体装置およびその製造方法に関するものである。 The present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same, and more particularly to a silicon carbide semiconductor device having a power-saving Schottky diode and a method for manufacturing the same.
金属と半導体とを接合したショットキー接合を含む半導体装置では、多数キャリアによって動作が支配されるため、少数キャリアの蓄積効果が大きく影響するｐｎ接合と比較して、スイッチング速度が大きいという利点がある。このため、電力のスイッチング素子用として、これまで耐圧性能に優れた炭化珪素（ＳｉＣ）を用いたショットキーダイオードが提案されてきた。しかし、ＳｉＣを用いたショットキー障壁の利用においては、逆方向バイアスにおける耐圧が高くなるだけでなく、順方向バイアスにおけるショットキー障壁に起因する接触抵抗も大きくなってしまい、電力消費量が多くなるという問題が生じる。 In a semiconductor device including a Schottky junction in which a metal and a semiconductor are joined, the operation is dominated by majority carriers. Therefore, there is an advantage that the switching speed is higher than that of a pn junction in which a minority carrier accumulation effect greatly affects. . For this reason, Schottky diodes using silicon carbide (SiC) having excellent breakdown voltage performance have been proposed for power switching elements. However, in using a Schottky barrier using SiC, not only the breakdown voltage in the reverse bias increases, but also the contact resistance due to the Schottky barrier in the forward bias increases, resulting in an increase in power consumption. The problem arises.
上記問題を解決するために、特開２０００−４９３６３号公報（特許文献１）に記載のショットキーダイオードが開示されている。図５を参照して、このショットキーダイオード１００では、高濃度ｎ型不純物のｎ+型ＳｉＣ基板１０１の上に第１のバンドギャップを有する第１のｎ-型ＳｉＣ層（４Ｈ（Hexagonal）−ＳｉＣ層又は６Ｈ-ＳｉＣ層：４又は６は１周期の積層数）１０２が位置している。この第１のｎ-型ＳｉＣ層１０２上には、第１のバンドギャップよりも小さい第２のバンドギャップを有する第２のｎ-型ＳｉＣ層（３Ｃ(Cubic)−ＳｉＣ層）１０３が形成されている。第２のｎ-型ＳｉＣ層１０３を貫通して第１のｎ-型ＳｉＣ層１０２に達するように溝部１０４が設けられている。この溝部１０４の壁面および第２のｎ-型ＳｉＣ層１０３の表面を被覆するように金属層１０５が形成されている。この金属１０５は、第２のｎ-型ＳｉＣ層１０３および第１のｎ-型ＳｉＣ層１０２の双方とショットキー接触しており、アノード電極となるものである。また、ｎ+型ＳｉＣ基板１０１の裏面１０１ｂにオーミック接触する金属層１０６が設けられており、この金属層１０６はカソード電極となるものである。
In order to solve the above problem, a Schottky diode described in JP 2000-49363 A (Patent Document 1) is disclosed. Referring to FIG. 5, in this Schottky
上記の構成によれば、小さいバンドギャップの第２のｎ-型ＳｉＣ層１０３と金属層１０５との界面におけるショットキー障壁は小さくなる。このため、順方向バイアスにおいてはバンドギャップの小さい半導体層（３Ｃ−ＳｉＣ層）である第２のｎ-型ＳｉＣ層１０３においてショットキー障壁に起因する接触抵抗を低くすることができる。また、逆方向バイアスにおいては、上記溝部１０４の底の幅を大きくし、第２のｎ-型ＳｉＣ層１０３のメサ構造の幅を小さくすることにより、金属層１０５と第２のｎ-型ＳｉＣ層１０３との界面から第２のｎ-型ＳｉＣ層１０３に延びる空乏層によりピンチオフを生じさせてメサ部分の電位障壁を高くすることができる。このため、バンドギャップの大きいＳｉＣ層（４Ｈ−ＳｉＣ層又は６Ｈ-ＳｉＣ層）である第１のｎ-型ＳｉＣ層１０２で耐圧性能を確保できる。この結果、ＳｉＣを用いた場合、逆方向バイアスにおける耐圧を確保した上で、順方向バイアスにおけるショットキー障壁に起因する接触抵抗を小さくできるので、上記問題とされる電力消費を軽減することができる。
上記の電力消費を軽減したＳｉＣショットキーダイオードでは、４Ｈ−ＳｉＣ層又は６Ｈ−ＳｉＣ層の上にこれらＳｉＣ層よりバンドギャップを小さくしたｎ型ＳｉＣ層として３Ｃ−ＳｉＣ層が形成されている。このため、上記のショットキーダイオードは次の問題を有する。 In the SiC Schottky diode with reduced power consumption, a 3C-SiC layer is formed on the 4H-SiC layer or 6H-SiC layer as an n-type SiC layer having a band gap smaller than that of the SiC layer. For this reason, the above Schottky diode has the following problems.
（１）３Ｃ−ＳｉＣ層は、４Ｈ−ＳｉＣ層又は６Ｈ−ＳｉＣ層に比べて耐熱性が劣る。この理由は、順方向バイアス電流を流しやすくするために、バンドギャップの小さい３Ｃ−ＳｉＣを用いることにより、温度上昇に伴い価電子帯の電子が伝導帯に移りやすくなるからである。この結果、温度上昇により金属的な特性を示し、半導体としての特性が損なわれることになり、すなわち耐熱性が劣化する。 (1) The 3C—SiC layer is inferior in heat resistance to the 4H—SiC layer or the 6H—SiC layer. The reason for this is that by using 3C-SiC having a small band gap in order to make a forward bias current flow easily, electrons in the valence band easily move to the conduction band as the temperature rises. As a result, the metallic characteristics are exhibited by the temperature rise, and the characteristics as a semiconductor are impaired, that is, the heat resistance is deteriorated.
（２）他の問題は、オン抵抗が高くなることである。上記ＳｉＣショットキーダイオードでは、バンドギャップの小さい半導体層３Ｃ−ＳｉＣ層を得るために、イオン注入又はエピタキシャル成長を用いている。詳細には、第１のｎ-型ＳｉＣ層上に同一結晶構造のものをホモエピタキシャル成長させた後にその成長させた部分の結晶構造を３Ｃ−ＳｉＣ層に変化させるためにイオン注入をする方法、または第１のｎ-型ＳｉＣ層上に直接ヘテロエピタキシャルにより３Ｃ−ＳｉＣ層を成長させる方法を用いている。しかし、イオン注入では、熱処理を行なっても完全に結晶性が改善せず、また、エピタキシャル成長では、ヘテロエピタキシャル成長となるため良好な結晶性の層を形成することが難しい。このため、イオン注入及びエピタキシャル成長で形成した３Ｃ-ＳｉＣ層はともにキャリアに対する散乱が多く、３Ｃ-ＳｉＣ自体での電気抵抗（オン抵抗）が高くなる。このため、バンドギャップの観点からは順方向バイアス電流を向上しやすくても、結晶性が良好でないことからオン抵抗は高くなってしまい、最終的な電力消費の軽減を十分達成することができない。 (2) Another problem is that the on-resistance becomes high. In the SiC Schottky diode, ion implantation or epitaxial growth is used to obtain the semiconductor layer 3C-SiC layer having a small band gap. Specifically, a method of performing ion implantation to change the crystal structure of the grown portion after homoepitaxial growth of the same crystal structure on the first n − -type SiC layer to a 3C—SiC layer, or A method of growing a 3C—SiC layer by heteroepitaxial directly on the first n − -type SiC layer is used. However, ion implantation does not completely improve the crystallinity even when heat treatment is performed, and epitaxial growth makes it difficult to form a layer with good crystallinity because heteroepitaxial growth occurs. For this reason, both of the 3C—SiC layers formed by ion implantation and epitaxial growth have a large amount of scattering with respect to carriers, and the electrical resistance (ON resistance) of 3C—SiC itself increases. For this reason, even if it is easy to improve the forward bias current from the viewpoint of the band gap, the on-resistance becomes high because the crystallinity is not good, and the final reduction of power consumption cannot be sufficiently achieved.
本発明の目的は、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保した炭化珪素半導体装置およびその製造方法を提供することを目的とする。 An object of the present invention is to provide a silicon carbide semiconductor device having excellent crystallinity, low on-resistance, and sufficient heat resistance, and a method for manufacturing the same, with a low Schottky barrier in forward bias. Objective.
本発明の炭化珪素半導体装置は、第１導電型の六方晶炭化珪素半導体基板と、第１導電型の第１六方晶炭化珪素エピタキシャル層と、第１導電型の第２六方晶炭化珪素エピタキシャル層と、ショットキー金属層と、オーミック金属層とを備えている。六方晶炭化珪素半導体基板は主表面とその反対面の裏面を有している。第１六方晶炭化珪素エピタキシャル層は、六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、六方晶炭化珪素半導体基板よりも低い不純物濃度である。第２六方晶炭化珪素エピタキシャル層は、第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有している。ショットキー金属層は、第２六方晶炭化珪素エピタキシャル層にショットキー接触されている。オーミック金属層は、六方晶炭化珪素半導体基板の裏面にオーミック接触されている。 A silicon carbide semiconductor device of the present invention includes a first conductivity type hexagonal silicon carbide semiconductor substrate, a first conductivity type first hexagonal silicon carbide epitaxial layer, and a first conductivity type second hexagonal silicon carbide epitaxial layer. And a Schottky metal layer and an ohmic metal layer. The hexagonal silicon carbide semiconductor substrate has a main surface and a back surface opposite to the main surface. The first hexagonal silicon carbide epitaxial layer is epitaxially grown on the main surface of the hexagonal silicon carbide semiconductor substrate and has a lower impurity concentration than that of the hexagonal silicon carbide semiconductor substrate. The second hexagonal silicon carbide epitaxial layer is epitaxially grown on the first hexagonal silicon carbide epitaxial layer and has the same crystal structure as that of the first hexagonal silicon carbide epitaxial layer. Has a high stacking fault density. The Schottky metal layer is in Schottky contact with the second hexagonal silicon carbide epitaxial layer. The ohmic metal layer is in ohmic contact with the back surface of the hexagonal silicon carbide semiconductor substrate.
上記構成により、順方向バイアスにおけるショットキー障壁を低くした上で、第２のエピタキシャル層自体が結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保したショットキーダイオードを実現することができる。 With the above configuration, it is possible to realize a Schottky diode in which the second epitaxial layer itself has excellent crystallinity, low on-resistance, and sufficient heat resistance while lowering the Schottky barrier in the forward bias. it can.
具体的には、第２六方晶炭化珪素エピタキシャル層は積層欠陥密度が高いので、積層欠陥密度の低い層と比べてショットキー障壁の高さが低下する。そのため、順方向バイアスにおける電流は流れやすい。 Specifically, since the second hexagonal silicon carbide epitaxial layer has a high stacking fault density, the height of the Schottky barrier is reduced as compared with a layer having a low stacking fault density. Therefore, the current in the forward bias tends to flow.
また、第１六方晶炭化珪素エピタキシャル層と第２六方晶炭化珪素エピタキシャル層とにバンドギャップの大きい六方晶炭化珪素を用いているため、温度を上昇させても電子が荷電子帯から伝導帯へ移りにくくなるため、半導体としての特性を損ないにくくなるので、耐熱性を向上させることができる。 Further, since hexagonal silicon carbide having a large band gap is used for the first hexagonal silicon carbide epitaxial layer and the second hexagonal silicon carbide epitaxial layer, electrons move from the valence band to the conduction band even if the temperature is increased. Since it becomes difficult to move, it becomes difficult to impair the characteristics as a semiconductor, so that heat resistance can be improved.
さらに、第１六方晶炭化珪素エピタキシャル層と第２六方晶炭化珪素エピタキシャル層とが同じ結晶構造のものからなるので、エピタキシャル成長は、従来のへテロエピタキシャル成長と異なりホモエピタキシャル成長となり、第２六方晶炭化珪素エピタキシャル層は結晶性に優れた層となる。あるいは、従来必要となる場合があったイオン注入が不要となり、イオン注入時に生じる結晶性の悪化を生じることもないため、第２六方晶炭化珪素エピタキシャル層は結晶性に優れた層となる。 Further, since the first hexagonal silicon carbide epitaxial layer and the second hexagonal silicon carbide epitaxial layer have the same crystal structure, the epitaxial growth is different from the conventional heteroepitaxial growth and is homoepitaxial growth, and the second hexagonal silicon carbide epitaxial layer is formed. The epitaxial layer is a layer having excellent crystallinity. Alternatively, ion implantation, which may be necessary in the past, is no longer necessary, and the crystallinity that occurs during ion implantation is not deteriorated. Therefore, the second hexagonal silicon carbide epitaxial layer is a layer having excellent crystallinity.
さらには、第２六方晶炭化珪素エピタキシャル層が結晶性に優れていることから、キャリアに対する散乱が生じにくく抵抗への影響が少ないため、オン抵抗を低減することもできる。 Furthermore, since the second hexagonal silicon carbide epitaxial layer is excellent in crystallinity, scattering with respect to carriers hardly occurs and the influence on the resistance is small, so that the on-resistance can be reduced.
本発明の炭化珪素半導体装置は、第１導電型の六方晶炭化珪素半導体基板と、第１導電型の第１六方晶炭化珪素エピタキシャル層と、第１導電型の第２六方晶炭化珪素エピタキシャル層と、前記第２六方晶炭化珪素エピタキシャル層を貫通して、前記第１六方晶炭化珪素エピタキシャル層に達する溝部が設けられ、ショットキー金属層と、オーミック金属層とを備えている。六方晶炭化珪素半導体基板は主表面とその反対面の裏面を有している。第１六方晶炭化珪素エピタキシャル層は、六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、六方晶炭化珪素半導体基板よりも低い不純物濃度である。第２六方晶炭化珪素エピタキシャル層は、第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有している。ショットキー金属層は、第２六方晶炭化珪素エピタキシャル層の上面と、溝部の端面および底面とにショットキー接触されている。オーミック金属層は、六方晶炭化珪素半導体基板の裏面にオーミック接触されている。 A silicon carbide semiconductor device of the present invention includes a first conductivity type hexagonal silicon carbide semiconductor substrate, a first conductivity type first hexagonal silicon carbide epitaxial layer, and a first conductivity type second hexagonal silicon carbide epitaxial layer. And a groove that penetrates through the second hexagonal silicon carbide epitaxial layer and reaches the first hexagonal silicon carbide epitaxial layer, and includes a Schottky metal layer and an ohmic metal layer. The hexagonal silicon carbide semiconductor substrate has a main surface and a back surface opposite to the main surface. The first hexagonal silicon carbide epitaxial layer is epitaxially grown on the main surface of the hexagonal silicon carbide semiconductor substrate and has a lower impurity concentration than that of the hexagonal silicon carbide semiconductor substrate. The second hexagonal silicon carbide epitaxial layer is epitaxially grown on the first hexagonal silicon carbide epitaxial layer and has the same crystal structure as that of the first hexagonal silicon carbide epitaxial layer. Has a high stacking fault density. The Schottky metal layer is in Schottky contact with the top surface of the second hexagonal silicon carbide epitaxial layer and the end surface and bottom surface of the groove. The ohmic metal layer is in ohmic contact with the back surface of the hexagonal silicon carbide semiconductor substrate.
上記方法により、逆方向電圧を印加した場合は、溝部の端面および底面から空乏層が伸びるため、低いオン抵抗を維持したまま、耐圧を向上させることが可能となる。 When a reverse voltage is applied by the above method, the depletion layer extends from the end face and the bottom face of the groove, so that the breakdown voltage can be improved while maintaining a low on-resistance.
溝部の端面および底面にショットキー接触するショットキー金属層の仕事関数を、第２六方晶炭化珪素エピタキシャル層の上面にショットキー接触するショットキー金属層の仕事関数よりも大きくすることにより、溝部の端面および底面から空乏層が伸びやすくなり、耐圧特性を向上させることが可能となる。 By making the work function of the Schottky metal layer in Schottky contact with the end face and the bottom surface of the groove part larger than the work function of the Schottky metal layer in Schottky contact with the upper surface of the second hexagonal silicon carbide epitaxial layer, The depletion layer easily extends from the end face and the bottom face, and the breakdown voltage characteristics can be improved.
本発明の炭化珪素半導体装置の製造方法は、第１導電型の六方晶炭化珪素半導体基板上にＣＶＤ法により、成長温度１５００〜１７００℃で、六方晶炭化珪素半導体基板よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層をエピタキシャル成長する工程と、第１六方晶炭化珪素エピタキシャル層上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有する第１導電型の第２六方晶炭化珪素エピタキシャル層をホモエピタキシャル成長する工程とを備える。 The method for manufacturing a silicon carbide semiconductor device according to the present invention includes a first conductivity type hexagonal silicon carbide semiconductor substrate formed by CVD at a growth temperature of 1500 to 1700 ° C. and having an impurity concentration lower than that of the hexagonal silicon carbide semiconductor substrate. A step of epitaxially growing a first conductivity type first hexagonal silicon carbide epitaxial layer, and a first hexagonal carbonization at a growth temperature of 1200 ° C. to 1400 ° C. by a CVD method on the first hexagonal silicon carbide epitaxial layer; And homoepitaxially growing a first conductivity type second hexagonal silicon carbide epitaxial layer having the same crystal structure as that of the silicon epitaxial layer.
上記方法により、第２六方晶炭化珪素エピタキシャル層中に、第１六方晶炭化珪素エピタキシャル層よりも高い密度の積層欠陥を導入することができる。この結果、本発明の炭化珪素半導体装置を効率よく安定生産することができる。 By the above method, stacking faults having a higher density than that of the first hexagonal silicon carbide epitaxial layer can be introduced into the second hexagonal silicon carbide epitaxial layer. As a result, the silicon carbide semiconductor device of the present invention can be efficiently and stably produced.
図１は、本発明の炭化珪素半導体装置を示す図である。本発明の炭化珪素半導体装置は、主表面とその反対面の裏面１ｂとを有し、第１導電型の六方晶炭化珪素半導体基板１と、六方晶炭化珪素半導体基板１の主表面上にエピタキシャル成長され、その六方晶炭化珪素半導体基板１よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層２と、第１六方晶炭化珪素エピタキシャル層２上にエピタキシャル成長され、かつ第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層２よりも高い積層欠陥密度を有する第１導電型の第２六方晶炭化珪素エピタキシャル層３と、第２六方晶炭化珪素エピタキシャル層３にショットキー接触されたショットキー金属層５と、六方晶炭化珪素半導体基板１の裏面１ｂにオーミック接触されたオーミック金属層４とを備える。なお、第１導電型は、ｎ型でもｐ型でもよい。
FIG. 1 is a diagram showing a silicon carbide semiconductor device of the present invention. The silicon carbide semiconductor device of the present invention has a main surface and a
ショットキー金属層５には、Ｔｉ、Ｎｉなどを用いることができる。また、オーミック金属層４には、Ｔｉ、Ｎｉなどを用いることができる。
Ti, Ni, or the like can be used for the
第２六方晶炭化珪素エピタキシャル層３の積層欠陥密度は５００ｃｍ-1以上であり、第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度はそれより小さくする。第２六方晶炭化珪素エピタキシャル層の積層欠陥密度は、好ましくは７５０ｃｍ-1以上、より好ましくは１０００ｃｍ-1以上、さらに非常に好ましくは１２５０ｃｍ-1以上とする。第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度は、５００ｃｍ-1未満であればよく、良好な結晶性を確保する観点から２５０ｃｍ-1以下、さらに好ましくは１００ｃｍ-1以下、さらに非常に好ましくは５０ｃｍ-1以下とするのがよい。これらの積層欠陥密度の範囲内であれば、第１六方晶炭化珪素エピタキシャル層２の比抵抗をそれほど上昇させずに、ショットキー障壁を低くすることができるからである。六方晶炭化珪素半導体基板の積層欠陥密度は１０ｃｍ-1程度である。
The stacking fault density of the second hexagonal silicon
上記の半導体装置はショットキーダイオード１０を構成しており、アノード電極（ショットキー金属層）５と、カソード電極（オーミック金属層）４とを備えている。本半導体装置では、第１六方晶炭化珪素エピタキシャル層２は積層欠陥フリー（低積層欠陥密度）とされ、第２六方晶炭化珪素エピタキシャル層３に積層欠陥が導入され、アノード電極のショットキー金属層５が、第１六方晶炭化珪素エピタキシャル層２および第２六方晶炭化珪素エピタキシャル層３にショットキー接触している。積層欠陥密度の高い６Ｈ-ＳｉＣまたは４Ｈ-ＳｉＣエピタキシャル層にショットキー障壁を形成すると、積層欠陥密度の低い上記六方晶炭化珪素エピタキシャル層と比べて、その障壁高さが低くなる。なお、積層欠陥密度の高い４Ｈ-ＳｉＣ基板を用いて、その基板から積層欠陥を引き継いだ４Ｈ-ＳｉＣエピタキシャル層について、上記のショットキー障壁高さが低下することは、たとえばB.J.Skromme et.al., Effects of Structural Defects on Diode Properties in 4H-SiC, Mat.Res.Soc.Symp.Proc.Vol.742,K3.4.1-6に示されている。
The semiconductor device described above constitutes a
この構成により、上述のように、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保することができる。 With this configuration, as described above, the Schottky barrier in the forward bias is lowered, the crystallinity is excellent, the on-resistance is low, and sufficient heat resistance can be ensured.
具体的には、第２六方晶炭化珪素エピタキシャル層３を積層欠陥密度の高い層としているため、ショットキー障壁の高さが低下する。そのため、順方向バイアスにおいて電流が流れやすくなる。
Specifically, since the second hexagonal silicon
また、六方晶炭化珪素半導体基板１、第１六方晶炭化珪素エピタキシャル層２、および第２六方晶炭化珪素エピタキシャル層３にバンドギャップの大きい４Ｈ−ＳｉＣもしくは６Ｈ−ＳｉＣを用いているため、温度を上昇させても電子が価電子帯から伝導帯へ移りにくくなるため、半導体としての特性を損ないにくくなるので、耐熱性を向上させることができる。
Since the hexagonal silicon
さらに、第１六方晶炭化珪素エピタキシャル層２と、第２六方晶炭化珪素エピタキシャル層３とは同じ結晶構造のものからなるので、イオン注入は不要となる。そのため、第２六方晶炭化珪素エピタキシャル層３はホモエピタキシャル成長となり、結晶性の優れたものとすることができる。あるいは、第２六方晶炭化珪素エピタキシャル層３は、第１六方晶炭化珪素エピタキシャル層２よりも積層欠陥密度が高いためイオン注入が不要となり、イオン注入時に生じる欠陥よりも積層欠陥による結晶性の方が結晶性は良好のため、結晶性の優れたものとすることができる。
Furthermore, since the first hexagonal silicon
さらには、結晶性が良好なため、キャリアに対する散乱が生じにくく抵抗への影響が少ない。そのため、オン抵抗を小さくすることもできる。 Furthermore, since the crystallinity is good, scattering with respect to carriers hardly occurs and the influence on the resistance is small. Therefore, the on-resistance can be reduced.
図２は、本発明の炭化珪素半導体装置を示す図である。図２を参照して、高いｎ型不純物濃度のｎ+六方晶炭化珪素半導体基板１の主表面に、それより不純物濃度が低いｎ-第１六方晶炭化珪素エピタキシャル層２が形成されている。六方晶炭化珪素エピタキシャル層２の上に、積層欠陥密度が高いｎ-第２六方晶炭化珪素エピタキシャル層３が形成されている。このｎ-第２六方晶炭化珪素エピタキシャル層３は、ｎ-第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有するものであり、ｎ-第１六方晶炭化珪素エピタキシャル層２上にホモエピタキシャル成長により形成されるものである。このため、ｎ+六方晶炭化珪素半導体基板１が４Ｈ−ＳｉＣである場合には、ｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３も４Ｈ−ＳｉＣであり、ｎ+六方晶炭化珪素半導体基板１が６Ｈ−ＳｉＣである場合には、ｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３も６Ｈ−ＳｉＣである。
FIG. 2 is a diagram showing a silicon carbide semiconductor device of the present invention. Referring to FIG. 2, n − first hexagonal silicon
ｎ-第２六方晶炭化珪素エピタキシャル層３の表面には溝部７が形成されている。この溝部７は、ｎ-第２六方晶炭化珪素エピタキシャル層３を貫通し、ｎ-第１六方晶炭化珪素エピタキシャル層２に達している。アノード電極となるショットキー金属層５は、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー接触するとともにｎ-第１六方晶炭化珪素エピタキシャル層２ともショットキー接触している。また、ｎ＋六方晶炭化珪素半導体基板１の裏面１ｂにはカソード電極となるオーミック金属層４が六方晶炭化珪素半導体基板１とオーミック接触している。ショットキー金属層５には、Ｔｉ、Ｎｉなどを用いることができる。また、オーミック金属層４には、Ｔｉ、Ｎｉなどを用いることができる。
また、順方向バイアスの電流密度を十分確保するため、ｎ-第２六方晶炭化珪素エピタキシャル層３の幅ｗ2は、ｎ-第１六方晶炭化珪素エピタキシャル層２の溝部底の幅ｗ1と同じ程度であることが望ましい。ｎ-第１六方晶炭化珪素エピタキシャル層２がショットキー金属層５と接している面積と、ｎ-第２六方晶炭化珪素エピタキシャル層３がショットキー金属層５と接触している面積とが同じ程度であることが望ましい。
Further, in order to secure a sufficient current density of the forward bias, n - the width w 2 of the second hexagonal silicon
ｎ-第２六方晶炭化珪素エピタキシャル層３の積層欠陥密度は５００ｃｍ-1以上であり、ｎ-第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度はそれより小さくする。ｎ-第２六方晶炭化珪素エピタキシャル層の積層欠陥密度は、好ましくは７５０ｃｍ-1以上、より好ましくは１０００ｃｍ-1以上、さらに非常に好ましくは１２５０ｃｍ-1以上とする。ｎ-第１六方晶炭化珪素エピタキシャル層２の積層欠陥密度は、５００ｃｍ-1未満であればよく、良好な結晶性を確保する観点から２５０ｃｍ-1以下、さらに好ましくは１００ｃｍ-1以下、さらに非常に好ましくは５０ｃｍ-1以下とするのがよい。これらの積層欠陥密度の範囲内であれば、ｎ-第１六方晶炭化珪素エピタキシャル層２の比抵抗をそれほど上昇させずに、ショットキー障壁を低くすることができるからである。六方晶炭化珪素半導体基板の積層欠陥密度は１０ｃｍ-1程度である。
The stacking fault density of the n − second hexagonal silicon
上記の構成においては、ショットキー金属層５に相対的に正の電位を、オーミック金属層４に相対的に負の電位を印加する順方向バイアスでは、ＳｉＣの伝導帯の電子は低いショットキー障壁を持つｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面を通って金属層側に高密度で流れる。すなわちこの場合、オン抵抗は低く、電力消費量は抑制される。一方、ショットキー金属層５に相対的に負の電位を、オーミック金属層４に相対的に正の電位を印加する逆方向バイアスでは、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面においてショットキー障壁が高くなり、ＳｉＣの伝導帯の電子は上記界面を金属層側に向かって流れることが妨げられる。
In the above configuration, in the forward bias in which a relatively positive potential is applied to the
また、ｎ-第１六方晶炭化珪素エピタキシャル層２とショットキー金属層５との界面では、電圧印加しない状態でｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面よりもショットキー障壁は高かったのであるから、電子の流れはより強く妨げられる。また、ｎ-第１六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面でｎ-第１六方晶炭化珪素エピタキシャル層３の側に張り出す空乏層は、溝部７の底の位置レベルとｎ-第１六方晶炭化珪素エピタキシャル層２およびｎ-第２六方晶炭化珪素エピタキシャル層３の界面の位置レベルとの間隔ｄと上記幅ｗ1との関係において、実質的にアノードとカソードとの両電極間の電流を遮断する。
Further, n - at the interface between the first hexagonal silicon
ｎ-第１六方晶炭化珪素エピタキシャル層２とショットキー金属層５との界面とオーミック金属層４との間の距離は、ｎ-第２六方晶炭化珪素エピタキシャル層３とショットキー金属層５との界面とオーミック金属層４との間の距離より短いので、耐圧性能は、ｎ-第１六方晶炭化珪素エピタキシャル層２によって決められる。ｎ-第１六方晶炭化珪素エピタキシャル層は、積層欠陥密度が低く、かつ不純物濃度が低い第１六方晶炭化珪素エピタキシャル層から形成されるので、六方晶炭化珪素が有する本来の高い耐圧性能を確保することができる。
n - the distance between the interface and the
上記本発明の実施の形態における炭化珪素半導体装置は、耐熱性を向上し順方向バイアス電流を流しやすくした上で、逆バイアスにおける耐圧性能をも確保することを達成できる。しかし、逆バイアスでの耐圧性はどのようにでもできるので、本発明の最も広い目的である、順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保するためには、次に示す炭化珪素半導体装置がその根幹となる要素を含む。すなわち、オン抵抗を低くして耐熱性を確保しようとする場合、図１に示す炭化珪素半導体装置が最もシンプルな構成で、その機能を果たす。 The silicon carbide semiconductor device according to the above-described embodiment of the present invention can achieve high withstand voltage performance in reverse bias while improving heat resistance and allowing a forward bias current to flow easily. However, since the withstand voltage in reverse bias can be set in any way, the widest purpose of the present invention, which is the Schottky barrier in the forward bias, is low, the on-resistance is low, and the heat resistance is high. In order to sufficiently secure the characteristics, the following silicon carbide semiconductor device includes a basic element. That is, when it is intended to ensure heat resistance by lowering the on-resistance, the silicon carbide semiconductor device shown in FIG. 1 fulfills its function with the simplest configuration.
さらに、逆バイアスにおける耐圧性を確保するためには、溝部７の端面および底面にショットキー接触するショットキー金属層の仕事関数を、第２六方晶炭化珪素エピタキシャル層３の上面にショットキー接触するショットキー金属層の仕事関よりも大きくするほうが良い。
Furthermore, in order to ensure the breakdown voltage in the reverse bias, the work function of the Schottky metal layer that makes a Schottky contact with the end face and the bottom surface of the
上記の第１六方晶炭化珪素エピタキシャル層２の主表面は、basal面（六方晶の（０００１）面）に対してオフを有する面であるようにするのがよい。これは、第２六方晶炭化珪素エピタキシャル層３に積層欠陥を生成させやすくするためである。
The main surface of the first hexagonal silicon
次に、上記図１の炭化珪素半導体装置の製造方法について説明する。ｎ+六方晶炭化珪素半導体基板１の主表面に、ＣＶＤ法により、成長温度１５００〜１７００℃で六方晶炭化珪素半導体基板１よりも低い不純物濃度のｎ−の第１六方晶炭化珪素エピタキシャル層２をエピタキシャル成長する。その後、ｎ−第１六方晶炭化珪素エピタキシャル層２上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、ｎ−第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有するｎ−第２六方晶炭化珪素エピタキシャル層３をホモエピタキシャル成長する。この方法により、ｎ−第２六方晶炭化珪素エピタキシャル層３中に積層欠陥を、ｎ−第１六方晶炭化珪素エピタキシャル層２よりも高密度で導入することができる。ここで、成長温度は、たとえばｎ+六方晶炭化珪素半導体基板１を載せるサセプタの上面の温度とする。ｎ−第１六方晶炭化珪素エピタキシャル層２の成長温度は、良好な結晶性を得るために１５００℃以上とするのがよい。第１六方晶炭化珪素エピタキシャル層２の成長上限温度は１７００℃とするのがよい。
Next, a method for manufacturing the silicon carbide semiconductor device of FIG. 1 will be described. An n − first hexagonal silicon
上記のｎ−第１六方晶炭化珪素エピタキシャル層２の主表面は、basal面に対してオフを有する面であるようにできる。上記主表面をbasal面に対してオフを有する面とすることにより、上記条件下でｎ−第２六方晶炭化珪素エピタキシャル層３に積層欠陥を導入しやすくなる。たとえばオフ角度は（０００１）面に対して、１°〜９０°の範囲とするのがよい。
The above n - first hexagonal main surface of the silicon
また、上記ｎ−第２六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＳｉ系ガスとＣ系ガスの比率（Ｃ／Ｓｉ比）を、ｎ−第１六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＣ／Ｓｉ比よりも高くすることができる。この条件を課すことにより、積層欠陥をｎ−第２六方晶炭化珪素エピタキシャル層に導入するのがさらに容易になる。 Further, the n - ratio of Si-based gas and C-containing gas in the CVD method of the second hexagonal silicon carbide epitaxial layer growth step of (C / Si ratio), n - growth process of the first hexagonal silicon carbide epitaxial layer The C / Si ratio in the CVD method can be made higher. By imposing this condition, the stacking faults the n - in even easier to introduce into the second hexagonal silicon carbide epitaxial layer.
上記の六方晶は、積層方向の１周期に含まれる層数が４の４Ｈ-ＳｉＣでもよいし、また上記層数が６の６Ｈ-ＳｉＣでもよい。４Ｈ-ＳｉＣ及び６Ｈ-ＳｉＣは高温で安定であり、耐熱性に優れる。また、積層欠陥を導入することによりショットキー障壁を低くすることができる。 The hexagonal crystal may be 4H—SiC having four layers included in one period in the stacking direction, or 6H—SiC having six layers. 4H—SiC and 6H—SiC are stable at high temperatures and have excellent heat resistance. Moreover, the Schottky barrier can be lowered by introducing stacking faults.
上記実施の形態における製造方法を包含することになるが、本発明の製造方法を、より包括的に説明すれば、本発明の炭化珪素半導体装置の製造方法は、第１導電型の六方晶炭化珪素半導体基板１上にＣＶＤ法により、成長温度１５００〜１７００℃で、六方晶炭化珪素半導体基板１よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層２をエピタキシャル成長する工程と、第１六方晶炭化珪素エピタキシャル層２上に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、第１導電型の第２六方晶炭化珪素エピタキシャル層３をエピタキシャル成長する工程とを備える。この方法により、第１六方晶炭化珪素エピタキシャル層２より高密度の積層欠陥を第２六方晶炭化珪素エピタキシャル層３に導入することができる。
Although the manufacturing method in the above embodiment is included, the manufacturing method of the present invention will be described more comprehensively. The manufacturing method of the silicon carbide semiconductor device of the present invention is a hexagonal carbonization of the first conductivity type. A step of epitaxially growing a first conductivity type first hexagonal silicon
また、第２六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法におけるＳｉ系ガスとＣ系ガスの比率（Ｃ／Ｓｉ）比を、第１六方晶炭化珪素エピタキシャル層の成長工程のＣＶＤ法における（Ｃ／Ｓｉ）比よりも高くすることができる。この方法により、さらに第２六方晶炭化珪素エピタキシャル層に積層欠陥を高密度で導入することが容易化される。 In addition, the ratio of the Si-based gas to the C-based gas (C / Si) ratio in the CVD method in the growth process of the second hexagonal silicon carbide epitaxial layer is the same as that in the CVD method in the growth process of the first hexagonal silicon carbide epitaxial layer. C / Si) ratio. This method further facilitates the introduction of stacking faults at a high density into the second hexagonal silicon carbide epitaxial layer.
次に示すショットキーダイオードの試験体を用いて、本発明の効果を検証した。
（本発明例１）
図１に示す試験体を以下の方法にて作製した。まず、ｎ型４Ｈ−ＳｉＣ基板（比抵抗：０．０２Ωｃｍ、Ｓｉ面（０００１面）、８°ｏｆｆ、積層欠陥密度：１０ｃｍ-1）上に、以下の条件により第１ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：７．４μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：１０ｃｍ-1）および第２ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：０．１μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：５０００ｃｍ-1）をＣＶＤエピタキシャル成長法により積層した。
（第１ｎ型４Ｈ−ＳｉＣエピタキシャル層の成長条件）
温度 １５００℃
雰囲気 水素：１２ｓｌｍ、シラン：４ｓｃｃｍ、プロパン：２．６７ｓｃｃｍ、窒素：０．００１ｓｃｃｍ
圧力 ７５０Ｔｏｒｒ
（第２ｎ型４Ｈ−ＳｉＣエピタキシャル層の成長条件）
温度 １３５０℃
雰囲気 水素：１２ｓｌｍ、シラン：４ｓｃｃｍ、プロパン：５．３３ｓｃｃｍ、窒素：０．０１５ｓｃｃｍ
圧力 ７５０Ｔｏｒｒ
エピタキシャル成長後、オーミック電極として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層上にＮｉを蒸着し、ショットキーダイオードを作製した。
The effects of the present invention were verified using the following test pieces of Schottky diodes.
(Invention Example 1)
The test body shown in FIG. 1 was produced by the following method. First, on the n-type 4H—SiC substrate (specific resistance: 0.02 Ωcm, Si face (0001 face), 8 ° off, stacking fault density: 10 cm −1 ), the first n-type 4H—SiC epitaxial layer is formed under the following conditions. (Film thickness: 7.4 μm, impurity concentration: 5 × 10 15 cm −3 , stacking fault density: 10 cm −1 ) and second n-type 4H—SiC epitaxial layer (film thickness: 0.1 μm, impurity concentration: 5 × 10 15 cm −3 , stacking fault density: 5000 cm −1 ) were stacked by a CVD epitaxial growth method.
(Growth conditions for first n-type 4H-SiC epitaxial layer)
Temperature 1500 ° C
Atmosphere Hydrogen: 12 slm, Silane: 4 sccm, Propane: 2.67 sccm, Nitrogen: 0.001 sccm
Pressure 750 Torr
(Growth conditions for second n-type 4H-SiC epitaxial layer)
Temperature 1350 ° C
Atmosphere Hydrogen: 12 slm, Silane: 4 sccm, Propane: 5.33 sccm, Nitrogen: 0.015 sccm
Pressure 750 Torr
After epitaxial growth, Ni was vapor-deposited on the back surface as an ohmic electrode, and then thermal annealing was performed at 1000 ° C. for 2 minutes in an Ar atmosphere. After producing the ohmic electrode on the back surface, Ni was evaporated on the second n-type 4H—SiC epitaxial layer to produce a Schottky diode.
（比較例）
図１に示す構造において、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層も、第１ｎ型４Ｈ−ＳｉＣエピタキシャル層と同じ成長条件で成長し、その他の作製条件は同一として比較例も作製した。この場合、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層と便宜上記載しているが、第１ｎ型４Ｈ−ＳｉＣエピタキシャル層と同じ成長条件で成長しているため、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層と第１ｎ型４Ｈ−ＳｉＣエピタキシャル層の積層欠陥密度に差は無く、両者の間に明確な境界は存在しない。
(Comparative example)
In the structure shown in FIG. 1, the second n-type 4H—SiC epitaxial layer was also grown under the same growth conditions as the first n-type 4H—SiC epitaxial layer, and the other production conditions were the same, and a comparative example was also produced. In this case, the second n-type 4H-SiC epitaxial layer is described for convenience, but the second n-type 4H-SiC epitaxial layer and the first n-type epitaxial layer are grown under the same growth conditions as the first n-type 4H-SiC epitaxial layer. There is no difference in the stacking fault density of the 4H—SiC epitaxial layer, and there is no clear boundary between them.
順方向電圧を変えて電流密度を測定した結果を図３に示す。図３の結果は、第２六方晶炭化珪素エピタキシャル層を第１六方晶炭化珪素エピタキシャル層の積層欠陥密度よりも高くした本発明例１では、素子のオン電流の目安となる電流密度１００Ａ／ｃｍ-2となる順方向電圧が約０．３Ｖ小さくなることを示し、実効的なオン抵抗は約２０％小さくできる。このオン抵抗の低減はきわめて大きく、電力消費の低減に寄与することができる。しかも、耐圧性能は上記のように従来と同じ性能を確保することができる。 The result of measuring the current density while changing the forward voltage is shown in FIG. The result of FIG. 3 shows that in Example 1 of the present invention in which the second hexagonal silicon carbide epitaxial layer is higher than the stacking fault density of the first hexagonal silicon carbide epitaxial layer, the current density is 100 A / cm, which is a measure of the on-state current of the device. This shows that the forward voltage at −2 is reduced by about 0.3 V, and the effective on-resistance can be reduced by about 20%. This reduction in on-resistance is extremely large and can contribute to a reduction in power consumption. In addition, as described above, the pressure resistance performance can ensure the same performance as the conventional one.
（本発明例２）
図２に示す試験体を以下の方法により作製した。まず、ｎ型４Ｈ−ＳｉＣ基板（比抵抗：０．０２Ωｃｍ、Ｓｉ面（０００１面）、８°ｏｆｆ、積層欠陥密度：１０ｃｍ-1）上に、以下の条件により第１ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：７．４μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：１０ｃｍ-1）、および第２ｎ型４Ｈ−ＳｉＣエピタキシャル層（膜厚：０．１μｍ、不純物濃度：５×１０15ｃｍ-3、積層欠陥密度：５０００ｃｍ-1）をＣＶＤエピタキシャル成長法により積層した。エピタキシャル成長条件は、本発明例１と同様である。エピタキシャル成長後、フォトリソグラフと、ＲＩＥエッチングを利用して、Ｗ１＝１μｍ、Ｗ２＝１μｍ、ｄ＝０．２μｍとなるように、溝を形成した。溝形成後、オーミック電極として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層上にＮｉを蒸着し、ショットキーダイオードを作製した。
(Invention Example 2)
The test body shown in FIG. 2 was produced by the following method. First, on the n-type 4H—SiC substrate (specific resistance: 0.02 Ωcm, Si face (0001 face), 8 ° off, stacking fault density: 10 cm −1 ), the first n-type 4H—SiC epitaxial layer is formed under the following conditions. (Film thickness: 7.4 μm, impurity concentration: 5 × 10 15 cm −3 , stacking fault density: 10 cm −1 ), and second n-type 4H—SiC epitaxial layer (film thickness: 0.1 μm, impurity concentration: 5 × 10 15 cm −3 , stacking fault density: 5000 cm −1 ) were stacked by a CVD epitaxial growth method. Epitaxial growth conditions are the same as in Example 1 of the present invention. After the epitaxial growth, grooves were formed by using photolithography and RIE etching so that W1 = 1 μm, W2 = 1 μm, and d = 0.2 μm. After forming the groove, Ni was vapor-deposited on the back surface as an ohmic electrode, and then thermal annealing was performed at 1000 degrees for 2 minutes in an Ar atmosphere. After producing the ohmic electrode on the back surface, Ni was evaporated on the second n-type 4H—SiC epitaxial layer to produce a Schottky diode.
上記のような構成において、ショットキー電極側に逆方向電圧を印加した場合、溝の底面および端面から空乏層が伸びるため、１ｋＶ印加時におけるリーク電流が、本発明例１と比較して２桁程度低減する。 In the configuration as described above, when a reverse voltage is applied to the Schottky electrode side, the depletion layer extends from the bottom and end surfaces of the groove, so that the leakage current when applying 1 kV is 2 digits compared to Example 1 of the present invention. Reduce the degree.
図４に示す試験体を以下の方法により作製した。溝７の形成までの作製プロセスは本発明例２と同一である。溝７の形成後、オーミック電極４として、裏面にＮｉを蒸着し、その後Ａｒ雰囲気中で１０００度、２分間の熱アニールを実施した。裏面のオーミック電極４を作製した後、第２ｎ型４Ｈ−ＳｉＣエピタキシャル層の凸部の表面２５にＮｉを蒸着し、かつ、溝部の底面および端面２６にＡｕを蒸着し、最後にＮｉとＡｕの上２７にＡｌを積層し、ＮｉとＡｕを電気的に接続した。
The test body shown in FIG. 4 was produced by the following method. The manufacturing process up to the formation of the
上記のような構成において、ショットキー電極側に逆方向電圧を印加した場合、溝の底面および端面から空乏層が本発明例１と比較して伸びやすくなるため、本発明１の１ｋＶ印加時におけるリーク電流が、本発明例１と比較して４桁程度低減する。 In the configuration as described above, when a reverse voltage is applied to the Schottky electrode side, the depletion layer is likely to extend from the bottom and end surfaces of the groove as compared with Example 1 of the present invention. The leakage current is reduced by about 4 digits as compared with the first example of the present invention.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、その独自の構造に拠り、耐圧性能を確保した上でオン抵抗を低減したショットキーダイオードを実現できるので、省電力用のダイオードとして広く用いられることが期待される。 Since the present invention can realize a Schottky diode with reduced on-resistance while ensuring withstand voltage performance due to its unique structure, it is expected to be widely used as a power-saving diode.
１ 六方晶炭化珪素半導体基板、２ 第１六方晶炭化珪素エピタキシャル層、３ 第２六方晶炭化珪素エピタキシャル層、４ オーミック金属層、５ ショットキー金属層、７ 溝部、１０ 炭化珪素半導体装置、ｄ 溝部の底と第１及び第２のエピタキシャル層界面との距離、Ｗ１ 溝部底の第１のエピタキシャル層の幅、Ｗ２ 第２のエピタキシャル層の幅。
DESCRIPTION OF
Claims (6)
前記六方晶炭化珪素半導体基板の主表面上にエピタキシャル成長され、前記六方晶炭化珪素半導体基板よりも低い不純物濃度の第１導電型の第１六方晶炭化珪素エピタキシャル層と、
前記第１六方晶炭化珪素エピタキシャル層上にエピタキシャル成長され、かつ前記第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有し、かつ前記第１六方晶炭化珪素エピタキシャル層よりも高い積層欠陥密度を有する、第１導電型の第２六方晶炭化珪素エピタキシャル層と、
前記第２六方晶炭化珪素エピタキシャル層にショットキー接触されたショットキー金属層と、
前記六方晶炭化珪素半導体基板の裏面にオーミック接触されたオーミック金属層とを備えた、炭化珪素半導体装置。 A hexagonal silicon carbide semiconductor substrate of the first conductivity type having a main surface and a back surface opposite to the main surface;
A first conductivity type first hexagonal silicon carbide epitaxial layer epitaxially grown on the main surface of the hexagonal silicon carbide semiconductor substrate and having a lower impurity concentration than the hexagonal silicon carbide semiconductor substrate;
Epitaxially grown on the first hexagonal silicon carbide epitaxial layer, has the same crystal structure as the first hexagonal silicon carbide epitaxial layer, and has a higher stacking fault density than the first hexagonal silicon carbide epitaxial layer A first conductivity type second hexagonal silicon carbide epitaxial layer;
A Schottky metal layer in Schottky contact with the second hexagonal silicon carbide epitaxial layer;
A silicon carbide semiconductor device comprising: an ohmic metal layer in ohmic contact with the back surface of the hexagonal silicon carbide semiconductor substrate.
前記第１六方晶炭化珪素エピタキシャル層に、ＣＶＤ法により、成長温度１２００℃〜１４００℃の成長温度で、前記第１六方晶炭化珪素エピタキシャル層と同じ結晶構造を有する第１導電型の第２六方晶炭化珪素エピタキシャル層をホモエピタキシャル成長する工程とを備える、炭化珪素半導体装置の製造方法。 A first conductivity type first hexagonal silicon carbide epitaxial layer having a lower impurity concentration than that of the hexagonal silicon carbide semiconductor substrate at a growth temperature of 1500 to 1700 ° C. by CVD on the first conductivity type hexagonal silicon carbide semiconductor substrate. Epitaxially growing the layers;
A first conductivity type second hexagon having the same crystal structure as that of the first hexagonal silicon carbide epitaxial layer is formed on the first hexagonal silicon carbide epitaxial layer by a CVD method at a growth temperature of 1200 ° C. to 1400 ° C. And a method for homoepitaxially growing a crystalline silicon carbide epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136299A JP4613682B2 (en) | 2005-05-09 | 2005-05-09 | Silicon carbide semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136299A JP4613682B2 (en) | 2005-05-09 | 2005-05-09 | Silicon carbide semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006313850A JP2006313850A (en) | 2006-11-16 |
| JP4613682B2 true JP4613682B2 (en) | 2011-01-19 |
Family
ID=37535210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005136299A Expired - Fee Related JP4613682B2 (en) | 2005-05-09 | 2005-05-09 | Silicon carbide semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4613682B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094392A (en) | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | Method for manufacturing silicon carbide semiconductor device |
| JP2010068008A (en) * | 2009-12-24 | 2010-03-25 | Mitsubishi Electric Corp | Method of manufacturing silicon carbide schottky barrier diode |
| CN102184971A (en) * | 2011-04-02 | 2011-09-14 | 张家港意发功率半导体有限公司 | Groove type carborundum Schottky power device |
| US20160254357A1 (en) * | 2013-10-24 | 2016-09-01 | Rohm Co., Ltd. | Semiconductor device and semiconductor package |
| JP2016149430A (en) * | 2015-02-12 | 2016-08-18 | 株式会社豊田中央研究所 | Electronic apparatus including reverse conducting igbt |
| DE112016002263T5 (en) * | 2015-05-18 | 2018-03-01 | Sumitomo Electric Industries, Ltd. | A method of manufacturing a silicon epitaxial substrate, a silicon carbide epitaxial substrate, a method of manufacturing a silicon carbide semiconductor device, and a silicon carbide semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049363A (en) * | 1998-07-31 | 2000-02-18 | Denso Corp | Schottky diode and its manufacture |
| JP2000133819A (en) * | 1998-10-27 | 2000-05-12 | Fuji Electric Co Ltd | Silicon carbide schottky barrier diode and manufacture thereof |
| JP2000340512A (en) * | 1999-03-23 | 2000-12-08 | Matsushita Electric Ind Co Ltd | Method for growing semiconductor film and manufacture for semiconductor device |
| WO2001018872A1 (en) * | 1999-09-07 | 2001-03-15 | Sixon Inc. | SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER |
| JP2003504855A (en) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Diode with metal semiconductor contact and method of manufacturing diode with metal semiconductor contact |
-
2005
- 2005-05-09 JP JP2005136299A patent/JP4613682B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049363A (en) * | 1998-07-31 | 2000-02-18 | Denso Corp | Schottky diode and its manufacture |
| JP2000133819A (en) * | 1998-10-27 | 2000-05-12 | Fuji Electric Co Ltd | Silicon carbide schottky barrier diode and manufacture thereof |
| JP2000340512A (en) * | 1999-03-23 | 2000-12-08 | Matsushita Electric Ind Co Ltd | Method for growing semiconductor film and manufacture for semiconductor device |
| JP2003504855A (en) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Diode with metal semiconductor contact and method of manufacturing diode with metal semiconductor contact |
| WO2001018872A1 (en) * | 1999-09-07 | 2001-03-15 | Sixon Inc. | SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006313850A (en) | 2006-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843854B2 (en) | MOS device | |
| JP4872158B2 (en) | Schottky diode, pn junction diode, pin junction diode, and manufacturing method | |
| US9722017B2 (en) | Silicon carbide semiconductor device | |
| US8203150B2 (en) | Silicon carbide semiconductor substrate and method of manufacturing the same | |
| JP6478884B2 (en) | Semiconductor device | |
| US8138504B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| Niwa et al. | 21.7 kV 4H-SiC PiN diode with a space-modulated junction termination extension | |
| US8154026B2 (en) | Silicon carbide bipolar semiconductor device | |
| JP2019036593A (en) | diode | |
| US20090085044A1 (en) | Silicon carbide semiconductor substrate and silicon carbide semiconductor device by using thereof | |
| JP5172916B2 (en) | Semiconductor rectifier | |
| WO2018150451A1 (en) | Power semiconductor device | |
| JP5665912B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20120023710A (en) | Semiconductor device | |
| JPWO2011046021A1 (en) | Method for manufacturing silicon carbide substrate and silicon carbide substrate | |
| JP5147244B2 (en) | Bipolar semiconductor device | |
| JP4613682B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP2009260278A (en) | Semiconductor device | |
| JP2012033618A (en) | Bipolar semiconductor element | |
| JP7367341B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5082392B2 (en) | Schottky barrier diode | |
| JP4984557B2 (en) | Method for manufacturing vertical gallium nitride semiconductor device, method for manufacturing epitaxial substrate | |
| US9722029B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6482732B2 (en) | Silicon carbide epitaxial substrate and silicon carbide semiconductor device | |
| JP5621198B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4613682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |