JP4606341B2 - メモリ構築装置 - Google Patents
メモリ構築装置 Download PDFInfo
- Publication number
- JP4606341B2 JP4606341B2 JP2006026256A JP2006026256A JP4606341B2 JP 4606341 B2 JP4606341 B2 JP 4606341B2 JP 2006026256 A JP2006026256 A JP 2006026256A JP 2006026256 A JP2006026256 A JP 2006026256A JP 4606341 B2 JP4606341 B2 JP 4606341B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- logical
- logical memory
- word
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Description
〔S11〕論理メモリ構成一覧テーブルT7aに記載された物理RAM総数の合計数(物理RAM合計数)と、物理RAM・FF使用個数制限テーブルT3に記載された物理RAM使用個数制限値とを比較する。
ここで、論理メモリ構成一覧テーブルT7aから物理RAM合計数は、物理RAM総数の合計値が5+9+9=23であり、物理RAM・FF使用個数制限テーブルT3から物理RAM使用個数制限値=15なので、使用個数を超えており、他の論理メモリ候補を探すためのステップS12へいく。
ここで、物理RAM・FF使用個数制限テーブルT3からFF使用個数制限値(合計)=10000で、置き換え後のFF合計=42+0+0=42なので、ステップS17へいく(なお、42+0+0とは、42(置き換え後の論理条件1のFF総数)+0(テーブルT7aの論理条件2のFF総数)+0(テーブルT7aの論理条件3のFF総数)ということである)。
同様に、ステップS11〜S17の2回目処理では、図14の論理メモリ構成一覧テーブルT7aの論理条件3が、図16の論理メモリ候補一覧テーブルT7b−1の項番9に置き換えられ、3回目処理で図14の論理条件1が図16の項番3に置き換えられ、4回目処理で図14の論理条件2が図15の項番5に置き換えられ、4回目の処理後に、物理RAM総数の合計値と物理RAM使用個数制限値とが等しくなり、論理メモリ構成一覧テーブルT7aは最終的に最適論理メモリ構成組み合わせ一覧テーブルに置き換えられる。
・ステップS11の処理において、
論理メモリ構成一覧テーブルT7aの物理RAM総数
5+9+9=23・・・・・・・・・・・・・・・・・・・・・・(1−1)
物理RAM使用個数制限テーブルT3の物理RAM使用個数制限値
15・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1−2)
(1−1)>(1−2)のため、ステップS12へ分岐し、論理メモリ候補は存在するのでステップS13へいく。ステップS13で論理メモリ候補一覧テーブルT7b−1の先頭データを読み込み、それをテーブルから削除する。
ステップS13で読み込んだ先頭データのFF総数
42・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1−3)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(個別)
3000・・・・・・・・・・・・・・・・・・・・・・・・・・(1−4)
(1−3)<(1−4)のため、ステップS15へ分岐し、論理メモリ構成一覧テーブルT7aの論理条件番号1の回路構成情報を読み出す。
ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換えた場合のテーブルT7a中のFF使用個数合計
42+0+0=42・・・・・・・・・・・・・・・・・・・・・(1−5)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(合計)
10000・・・・・・・・・・・・・・・・・・・・・・・・・(1−6)
(1−5)<(1−6)のため、ステップS17へ分岐し、ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換え、ステップS11へ戻る。
・ステップS11の処理において、
論理メモリ構成一覧テーブルT7aの物理RAM総数
3+9+9=21・・・・・・・・・・・・・・・・・・・・・・(2−1)
物理RAM使用個数制限テーブルT3の物理RAM使用個数制限値
15・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2−2)
(2−1)>(2−2)のため、ステップS12へ分岐し、論理メモリ候補は存在するのでステップS13へいく。ステップS13で論理メモリ候補一覧テーブルT7b−1の先頭データ(項番9のデータとなる)を読み込み、それをテーブルから削除する。
ステップS13で読み込んだ先頭データのFF総数
144・・・・・・・・・・・・・・・・・・・・・・・・・・・(2−3)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(個別)
3000・・・・・・・・・・・・・・・・・・・・・・・・・・(2−4)
(2−3)<(2−4)のため、ステップS15へ分岐し、論理メモリ構成一覧テーブルT7aの論理条件番号3の回路構成情報を読み出す。
ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換えた場合のテーブルT7a中のFF使用個数合計
42+0+144=186・・・・・・・・・・・・・・・・・・(2−5)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(合計)
10000・・・・・・・・・・・・・・・・・・・・・・・・・(2−6)
(2−5)<(2−6)のため、ステップS17へ分岐し、ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換え、ステップS11へ戻る。
・ステップS11の処理において、
論理メモリ構成一覧テーブルT7aの物理RAM総数
3+9+8=20・・・・・・・・・・・・・・・・・・・・・・(3−1)
物理RAM使用個数制限テーブルT3の物理RAM使用個数制限値
15・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3−2)
(3−1)>(3−2)のため、ステップS12へ分岐し、論理メモリ候補は存在するのでステップS13へいく。ステップS13で論理メモリ候補一覧テーブルT7b−1の先頭データ(項番3のデータとなる)を読み込み、それをテーブルから削除する。
ステップS13で読み込んだ先頭データのFF総数
2090・・・・・・・・・・・・・・・・・・・・・・・・・・(3−3)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(個別)
3000・・・・・・・・・・・・・・・・・・・・・・・・・・(3−4)
(3−3)<(3−4)のため、ステップS15へ分岐し、論理メモリ構成一覧テーブルT7aの論理条件番号1の回路構成情報を読み出す。
ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換えた場合のテーブルT7a中のFF使用個数合計
2090+0+144=2234・・・・・・・・・・・・・・・(3−5)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(合計)
10000・・・・・・・・・・・・・・・・・・・・・・・・・(3−6)
(3−5)<(3−6)のため、ステップS17へ分岐し、ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換え、ステップS11へ戻る。
・ステップS11の処理において、
論理メモリ構成一覧テーブルT7aの物理RAM総数
2+9+8=19・・・・・・・・・・・・・・・・・・・・・・(4−1)
物理RAM使用個数制限テーブルT3の物理RAM使用個数制限値
15・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4−2)
(4−1)>(4−2)のため、ステップS12へ分岐し、論理メモリ候補は存在するのでステップS13へいく。ステップS13で論理メモリ候補一覧テーブルT7b−1の先頭データ(項番5のデータとなる)を読み込み、それをテーブルから削除する。
ステップS13で読み込んだ先頭データのFF総数
2600・・・・・・・・・・・・・・・・・・・・・・・・・・(4−3)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(個別)
3000・・・・・・・・・・・・・・・・・・・・・・・・・・(4−4)
(4−3)<(4−4)のため、ステップS15へ分岐し、論理メモリ構成一覧テーブルT7aの論理条件番号2の回路構成情報を読み出す。
ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換えた場合のテーブルT7a中のFF使用個数合計
2090+2600+144=4834・・・・・・・・・・・・(4−5)
物理RAM使用個数制限テーブルT3のFF使用個数制限値(合計)
10000・・・・・・・・・・・・・・・・・・・・・・・・・(4−6)
(4−5)<(4−6)のため、ステップS17へ分岐し、ステップS15で読んだ論理メモリ構成一覧テーブルT7aの回路構成情報を、ステップS13で読んだ先頭データに置き換え、ステップS11へ戻る。
・ステップS11の処理において、
論理メモリ構成一覧テーブルT7aの物理RAM総数
2+5+8=15・・・・・・・・・・・・・・・・・・・・・・(5−1)
物理RAM使用個数制限テーブルT3の物理RAM使用個数制限値
15・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5−2)
(5−1)=(5−2)のため、最適構成抽出処理部12での処理は終了し、論理メモリ構成一覧テーブルT7aは最終的に最適論理メモリ構成組み合わせ一覧テーブルT8となる。
〔S21〕論理メモリを構築するために必要なパラメータを抽出する。
〔S23〕論理メモリ空間を実現する回路記述ファイルとして出力し処理を完了する。
MMMは、FFMW1とk個のRFM1及びアドレスデコード回路(AD2)、RAMセレクト回路(MS2)を組み合わせ、n(bit)*{m+j*k}(word)のメモリ空間を構成した論理メモリ回路である。MMMには、ライブラリより定められたサイズの物理RAM(RM1)により余分なアドレス空間がある場合があるので、Address clip変数回路を有している。
項番3は論理条件1であり、論理条件1は42ビット×1025ワードなので、アドレス長1025を設定する。
210<1025<211のため、11を設定する。
(c)g_RealDataBitParam:論理メモリ空間データビット長を設定する。
(d)g_FF_WordParam:ワード補完FF RAMのワード数を設定する。
図18の最適論理メモリ構成組み合わせ一覧テーブルT8のワード補完FF数のワード数1を設定する。
図18の最適論理メモリ構成組み合わせ一覧テーブルT8のワード数1024=210のため、10を設定する。
1wordの場合は、1を設定する。図18の最適論理メモリ構成組み合わせ一覧テーブルT8ではワード数1のため、1を設定する。
図18の最適論理メモリ構成組み合わせ一覧テーブルT8のワード方向物理RAM数1を設定する。
図18の最適論理メモリ構成組み合わせ一覧テーブルT8にてワード補完FFが存在するため、1を設定する。
1+1=2=21のため、1を設定する。
図18の最適論理メモリ構成組み合わせ一覧テーブルT8のビット数20を設定する。
(k)g_FF_DataBitParam:ビット補完FF RAMのビット数。
(l)g_Gen_RAM_LV4:ビット補完物理RAM数。
(m)g_Gen_FFRAM_LV4:ビット補完FFが存在する場合、1を設定する。
(n)g_AddressClip:(物理RAMアドレスのビット数)−(論理メモリ空間データビット数)。ただし、0以上の場合に限る。物理RAMのビット数=10、論理メモリ空間データビット数=11のため、0を設定する。
このように、論理メモリの構築時にFFを用いる場合は、FFで構成されるメモリ空間の他にアドレスデコード回路やメモリ空間セレクト回路を組み合わせて構成するものとする。
ライブラリとしてあらかじめ用意されている数種の物理メモリ及びレジスタを読み込み、メモリ空間を定めた論理条件を満たす前記論理メモリを構成するように、前記物理メモリ及び前記レジスタの一方のみまたは両方を組み合わせて、論理メモリ候補を生成し、前記論理メモリ候補の中から優先条件にもとづき、最優先候補の論理メモリを選択する論理メモリ構成処理部と、
前記物理メモリ及び前記レジスタの使用個数制限を満たすように、前記最優先候補の中から、前記論理条件を満たす最適論理メモリを抽出する最適構成抽出処理部と、
抽出された前記最適論理メモリを構成する前記物理メモリ及び前記レジスタを用いて回路記述を行い、回路記述ファイルを生成する回路記述化処理部と、
を有することを特徴とするメモリ構築装置。
11 論理メモリ構成処理部
12 最適構成抽出処理部
13 回路記述化処理部
14 テーブル格納部
Claims (5)
- 集積回路設計で論理メモリの構築を行うメモリ構築装置において、
ライブラリとしてあらかじめ用意されている数種の物理メモリ及びレジスタを読み込み、メモリ空間を定めた論理条件を満たす前記論理メモリを構成するように、前記物理メモリ及び前記レジスタの一方のみまたは両方を組み合わせて、論理メモリ候補を生成し、前記レジスタを使用しない構成、論理メモリビットの補完に前記レジスタを使用する構成、論理メモリワードの補完に前記レジスタを使用する構成、および前記論理メモリビットと前記論理メモリワードとの補完に前記レジスタを使用する構成のそれぞれの構成につき、前記論理メモリ候補のうち前記物理メモリの総数が1以上であるものの中から、前記物理メモリの総数が少ないほど高優先度とし、前記物理メモリの総数が同じ場合にはワード方向物理メモリ数が少ないほど高優先度とし、前記物理メモリの総数および前記ワード方向物理メモリ数が同じ場合にはレジスタ総数が少ないほど高優先度とする優先条件にもとづき、最優先候補の論理メモリを選択する論理メモリ構成処理部と、
前記物理メモリ及び前記レジスタの使用個数制限を満たすように、前記最優先候補の中から、前記論理条件を満たす論理メモリを抽出する構成抽出処理部と、
抽出された前記論理メモリを用いて回路記述を行い、回路記述ファイルを生成する回路記述化処理部と、
を有することを特徴とするメモリ構築装置。 - 前記論理メモリ構成処理部は、前記物理メモリのサイズと個数及び前記レジスタのサイズと個数から、前記論理メモリ候補を生成する際に、前記論理メモリビットと物理メモリビットとを比較し、前記論理メモリビットの方が小さい場合は、ビット方向は分割なしとし、前記論理メモリビットの方が大きい場合は、前記論理メモリビットを前記物理メモリビットで割って、ビット方向分割数と前記レジスタのビットサイズとを算出することを特徴とする請求項1記載のメモリ構築装置。
- 前記論理メモリ構成処理部は、前記物理メモリのサイズと個数及び前記レジスタのサイズと個数から、前記論理メモリ候補を生成する際に、前記論理メモリワードと物理メモリワードとを比較し、前記論理メモリワードの方が小さい場合は、ワード方向は分割なしとし、前記論理メモリワードの方が大きい場合は、前記論理メモリワードを前記物理メモリワードで割って、ワード方向分割数と前記レジスタのワードサイズとを算出することを特徴とする請求項1記載のメモリ構築装置。
- 前記論理条件毎に存在し、前記論理メモリ候補の回路構成情報が書き込まれる論理メモリ構成組み合わせ一覧テーブルと、メモリ空間の空きを補完する前記レジスタの補完状態であるビット補完無・ワード補完無の状態に対応した前記論理メモリ候補の回路構成情報が書き込まれる論理メモリ構成一覧テーブルと、メモリ空間の空きを補完する前記レジスタの補完状態であるビット補完無・ワード補完有、ビット補完有・ワード補完無、ビット補完有・ワード補完有の状態に対応した前記論理メモリ候補の回路構成情報が書き込まれる論理メモリ候補一覧テーブルと、前記構成抽出処理部により抽出された論理メモリの回路構成情報が書き込まれる回路記述用論理メモリ構成組み合わせ一覧テーブルと、を格納するテーブル格納部をさらに有することを特徴とする請求項1記載のメモリ構築装置。
- 前記論理メモリ構成処理部は、ビット補完の有・無、ワード補完の有・無、前記物理メモリの名称・ビット数・ワード数・ビット方向物理メモリ数・ワード方向物理メモリ数・総数、前記レジスタのビット補完レジスタ数・ワード補完レジスタ数・レジスタ総数の項目から構成される前記論理メモリ構成組み合わせ一覧テーブルに対し、前記論理条件毎の前記論理メモリ構成組み合わせ一覧テーブルに、前記論理メモリ候補の回路構成情報を書き込み、前記論理メモリ構成組み合わせ一覧テーブルには、前記論理条件を実現できるすべての前記論理メモリ候補の回路構成情報が含まれることを特徴とする請求項4記載のメモリ構築装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026256A JP4606341B2 (ja) | 2006-02-02 | 2006-02-02 | メモリ構築装置 |
US11/698,856 US7805688B2 (en) | 2006-02-02 | 2007-01-29 | Memory construction apparatus for forming logical memory space |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026256A JP4606341B2 (ja) | 2006-02-02 | 2006-02-02 | メモリ構築装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207042A JP2007207042A (ja) | 2007-08-16 |
JP4606341B2 true JP4606341B2 (ja) | 2011-01-05 |
Family
ID=38323504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026256A Expired - Fee Related JP4606341B2 (ja) | 2006-02-02 | 2006-02-02 | メモリ構築装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7805688B2 (ja) |
JP (1) | JP4606341B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6586759B2 (ja) | 2015-04-01 | 2019-10-09 | 富士通株式会社 | 設計装置、プログラム、及びfpga設計方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213639A (ja) * | 2002-12-13 | 2004-07-29 | Lsi Logic Corp | 集積回路のデザイン中におけるメモリの自動選択及び配置 |
JP2004213634A (ja) * | 2002-12-09 | 2004-07-29 | Lsi Logic Corp | プログラム可能なプラットフォーム・デバイス上において変動するメモリ要件を満足するように資源の固定された組を用いてメモリを構成する方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09171527A (ja) * | 1995-12-20 | 1997-06-30 | Dainippon Printing Co Ltd | メモリー生成支援装置 |
US7228520B1 (en) * | 2004-01-30 | 2007-06-05 | Xilinx, Inc. | Method and apparatus for a programmable interface of a soft platform on a programmable logic device |
JP4472424B2 (ja) | 2004-05-17 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | ネットリスト生成方法、およびそのコンピュータプログラム |
-
2006
- 2006-02-02 JP JP2006026256A patent/JP4606341B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-29 US US11/698,856 patent/US7805688B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004213634A (ja) * | 2002-12-09 | 2004-07-29 | Lsi Logic Corp | プログラム可能なプラットフォーム・デバイス上において変動するメモリ要件を満足するように資源の固定された組を用いてメモリを構成する方法 |
JP2004213639A (ja) * | 2002-12-13 | 2004-07-29 | Lsi Logic Corp | 集積回路のデザイン中におけるメモリの自動選択及び配置 |
Also Published As
Publication number | Publication date |
---|---|
US7805688B2 (en) | 2010-09-28 |
US20070180213A1 (en) | 2007-08-02 |
JP2007207042A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506298B1 (en) | Methods of mapping a logical memory representation to physical memory in a programmable logic device | |
Luu et al. | Architecture description and packing for logic blocks with hierarchy, modes and complex interconnect | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
JP6250548B2 (ja) | 再構成可能な半導体装置の論理構成方法 | |
US20090031106A1 (en) | Reconfigurable device | |
CN101111834A (zh) | 动态可重配置处理器 | |
JP6564186B2 (ja) | 再構成可能な半導体装置 | |
JP6517626B2 (ja) | 再構成可能な半導体装置 | |
JP2007034887A (ja) | ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 | |
US20130132916A1 (en) | Behavioral synthesis method, behavioral synthesis program and behavioral synthesis apparatus | |
JP5890733B2 (ja) | 再構成可能な半導体装置の配置配線方法、そのプログラム、及び配置配線装置 | |
US20190213289A1 (en) | Method and apparatus for implementing an application aware system on a programmable logic device | |
JP4606341B2 (ja) | メモリ構築装置 | |
US10031994B1 (en) | Systems and methods for congestion and routability aware detailed placement | |
US8332798B2 (en) | Using synthesis to place macros | |
US7590965B1 (en) | Methods of generating a design architecture tailored to specified requirements of a PLD design | |
US6324680B1 (en) | Synthesis of arrays and records | |
US7114061B2 (en) | Information processing apparatus with configurable processor | |
US10366001B1 (en) | Partitioning memory blocks for reducing dynamic power consumption | |
JP6405262B2 (ja) | 再構成可能な論理デバイス | |
JP4260086B2 (ja) | データフローグラフ生成装置、処理装置、リコンフィギュラブル回路。 | |
JP2008198003A (ja) | アレイ型プロセッサ | |
JP2006065786A (ja) | 処理装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP4413052B2 (ja) | データフローグラフ処理装置および処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |