JP4606104B2 - Integrated semiconductor laser device - Google Patents
Integrated semiconductor laser device Download PDFInfo
- Publication number
- JP4606104B2 JP4606104B2 JP2004276457A JP2004276457A JP4606104B2 JP 4606104 B2 JP4606104 B2 JP 4606104B2 JP 2004276457 A JP2004276457 A JP 2004276457A JP 2004276457 A JP2004276457 A JP 2004276457A JP 4606104 B2 JP4606104 B2 JP 4606104B2
- Authority
- JP
- Japan
- Prior art keywords
- laser element
- layer
- type
- semiconductor laser
- blue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、集積型半導体レーザ素子に関し、特に、複数の半導体レーザ素子を備えた集積型半導体レーザ素子に関する。 The present invention relates to integrated semiconductor laser element, in particular, it relates to an integrated semiconductor laser element having a plurality of semiconductor laser elements.
従来、複数の半導体レーザ素子が半導体層の積層方向に集積された集積型半導体レーザ素子が知られている（たとえば、特許文献１参照）。 Conventionally, an integrated semiconductor laser element in which a plurality of semiconductor laser elements are integrated in a stacking direction of semiconductor layers is known (see, for example, Patent Document 1).
図９１は、従来の集積型半導体レーザ素子の構造を示した斜視図である。図９１を参照して、従来の集積型半導体レーザ素子では、第１半導体レーザ素子３１０と、第２半導体レーザ素子３２０とが半導体層の積層方向（垂直方向、Ｚ方向）に集積されている。
FIG. 91 is a perspective view showing the structure of a conventional integrated semiconductor laser device. Referring to FIG. 91, in a conventional integrated semiconductor laser element, a first
第１半導体レーザ素子３１０を構成する半導体素子層３１１には、リッジ部３１２と、凹部３１３とが形成されている。このリッジ部３１２と凹部３１３とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている。そして、半導体素子層３１１のリッジ部３１２の周辺領域が、第１半導体レーザ素子３１０の発光領域３１４となる。また、第２半導体レーザ素子３２０を構成する半導体素子層３２１には、リッジ部３２２と、凹部３２３とが形成されている。このリッジ部３２２と凹部３２３とは、Ｘ方向に所定の間隔を隔てて配置されている。そして、半導体素子層３２１のリッジ部３２２の周辺領域が、第２半導体レーザ素子３２１の発光領域３２４となる。
A
また、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とは、接合層３１５および３２５を介して貼り合わされている。具体的には、第１半導体レーザ素子３１０のリッジ部３１２と第２半導体レーザ素子３２０の凹部３２３との位置が一致するように、かつ、第２半導体レーザ素子３２０のリッジ部３２２と第１半導体レーザ素子３１０の凹部３１３との位置が一致するように貼り合わされている。
Further, the first
しかしながら、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０（第２半導体レーザ素子３２０）のリッジ部３１２（リッジ部３２２）は、第２半導体レーザ素子３２０（第１半導体レーザ素子３１０）の凹部３２３（凹部３１３）に嵌め込まれていない。このため、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを貼り合わせる際に、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが水平方向（Ｘ方向、Ｙ方向）に動くのを抑制するのが困難であるという不都合がある。これにより、第１半導体レーザ素子３１０および第２半導体レーザ素子３２０の劈開方向が互いに一致していない状態で、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とが貼り合わされるという不都合が生じる。その結果、第１半導体レーザ素子３１０と第２半導体レーザ素子３２０とを同時に劈開する際の劈開性が低下するので、劈開面（光出射面）から出射されるレーザ光の特性が低下するという問題点がある。
However, in the conventional integrated semiconductor laser device shown in FIG. 91, the ridge portion 312 (ridge portion 322) of the first semiconductor laser device 310 (second semiconductor laser device 320) is the second semiconductor laser device 320 (first semiconductor laser device 320). The semiconductor laser element 310) is not fitted in the recess 323 (recess 313). Therefore, when the first
また、図９１に示した従来の集積型半導体レーザ素子において、第１半導体レーザ素子３１０の発光領域３１４と、第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）に所定の間隔を隔てて配置されているとともに、半導体層の積層方向（Ｚ方向）にも所定の間隔を隔てて配置されている。すなわち、第１半導体レーザ素子３１０の発光領域３１４と第２半導体レーザ素子３２０の発光領域３２４とは、水平方向（Ｘ方向）と半導体層の積層方向（Ｚ方向）との２方向にずれて配置されている。このため、たとえば、発光領域３１４と発光領域３２４との位置がＸ方向またはＺ方向のいずれか１方向にのみずれている場合に比べて、発光領域３１４と発光領域３２４との位置の間隔が大きくなるという不都合がある。
In the conventional integrated semiconductor laser element shown in FIG. 91, the
このように、発光領域３１４と発光領域３２４との位置の間隔が大きくなる場合には、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する場合に、発光領域３１４および３２４の一方から出射される光が光学系の所定領域に入射するように光軸を調整したとしても、発光領域３１４および３２４の他方から出射される光が光学系の所定領域から外れた領域に入射する場合がある。その結果、光学系に対する出射光の光軸調整が困難になるので、光軸調整にかかるコストが増大するという問題点がある。
As described above, when the interval between the positions of the
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、レーザ光の特性を向上させるとともに、光軸調整にかかるコストを低減することが可能な集積型半導体レーザ素子を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to improve the characteristics of the laser beam and to reduce the cost for adjusting the optical axis. It is to provide an integrated semiconductor laser device.
上記目的を達成するために、この発明の第１の局面による集積型半導体レーザ素子は、第１発光領域を含むとともに、凸部および凹部の一方を有する第１半導体レーザ素子と、
第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備えている。そして、第１半導体レーザ素子の凸部および凹部の一方は、第２半導体レーザ素子の凸部および凹部の他方に嵌め込まれており、第１発光領域と第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置されている。
In order to achieve the above object, an integrated semiconductor laser element according to a first aspect of the present invention includes a first semiconductor laser element including a first light emitting region and having one of a convex portion and a concave portion,
A second semiconductor laser element including the second light emitting region and having the other of the convex portion and the concave portion. One of the convex portion and the concave portion of the first semiconductor laser element is fitted into the other of the convex portion and the concave portion of the second semiconductor laser element, and the first light emitting region and the second light emitting region are substantially semiconductor. It arrange | positions on the same line of the lamination direction of a layer.
この第１の局面による集積型半導体レーザ素子では、上記のように、第１半導体レーザ素子の凸部および凹部の一方を、第２半導体レーザ素子の凸部および凹部の他方に嵌め込むことによって、その凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることができる。また、第１発光領域と第２発光領域とを、実質的に半導体層の積層方向（垂直方向）の同一線上に配置することによって、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向（垂直方向）および半導体層の積層方向と直交する方向（水平方向））にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。 In the integrated semiconductor laser device according to the first aspect, as described above, by fitting one of the convex portion and the concave portion of the first semiconductor laser element into the other of the convex portion and the concave portion of the second semiconductor laser element, By fitting the convex portion and the concave portion, horizontal displacement of the first semiconductor laser element and the second semiconductor laser element when the first semiconductor laser element and the second semiconductor laser element are bonded together can be suppressed. it can. As a result, it is possible to prevent the optical axis of the emitted light from the first semiconductor laser element and the optical axis of the emitted light from the second semiconductor laser element from being shifted in the horizontal direction. It becomes easy to adjust the optical axis of the emitted light with respect to the optical system when the incident light is incident on the optical system (lens, mirror, etc.). Thereby, the cost concerning optical axis adjustment can be reduced. Further, since the horizontal displacement of the first semiconductor laser element and the second semiconductor laser element when the first semiconductor laser element and the second semiconductor laser element are bonded together can be suppressed, the first semiconductor laser element and It is possible to suppress the cleavage directions of the second semiconductor laser elements from being shifted from each other. Thereby, it is possible to improve the cleavage property when the first semiconductor laser element and the second semiconductor laser element are bonded together and then simultaneously cleaved. As a result, it is possible to improve the characteristics of the laser beam emitted from the cleavage plane (light emission surface). In addition, by arranging the first light emitting region and the second light emitting region substantially on the same line in the stacking direction (vertical direction) of the semiconductor layers, the positions of the first light emitting region and the second light emitting region are in two directions. Compared to the case where the direction is shifted in the direction of stacking the semiconductor layers (vertical direction) and the direction perpendicular to the stacking direction of the semiconductor layers (horizontal direction), the distance between the positions of the first light emitting region and the second light emitting region is reduced. can do. Thus, when the light emitted from the integrated semiconductor laser element is incident on the optical system and used, the light emitted from one of the first light emitting region and the second light emitting region is incident on a predetermined region of the optical system. When adjusting the optical axis, it is possible to suppress the light emitted from the other of the first light-emitting region and the second light-emitting region from entering a region greatly deviating from the predetermined region of the optical system. As a result, the optical axis adjustment of the emitted light with respect to the optical system becomes easier, so the cost for adjusting the optical axis can be further reduced.
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部および凹部は、光出射面と交差する方向に延びるように形成されている。このように構成すれば、凸部と凹部とが嵌め合わされている領域が光出射面と交差する方向に長くなるので、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれをより抑制することができる。 In the integrated semiconductor laser device according to the first aspect, the convex portion and the concave portion are preferably formed so as to extend in a direction intersecting the light emitting surface. If comprised in this way, since the area | region where the convex part and the recessed part are fitted becomes long in the direction which cross | intersects a light-projection surface, it is the 1st at the time of bonding a 1st semiconductor laser element and a 2nd semiconductor laser element. The horizontal displacement between the semiconductor laser element and the second semiconductor laser element can be further suppressed.
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の一方は、凸部を構成する第１リッジ部をさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方は、凹部を含む。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部に嵌め込んだ状態で貼り合わせることにより、容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と凹部との嵌め合わせにより抑制することができる。 In the integrated semiconductor laser element according to the first aspect, preferably, one of the first semiconductor laser element and the second semiconductor laser element further includes a first ridge portion forming a convex portion, and the first semiconductor laser element and The other of the second semiconductor laser elements includes a recess. With this configuration, the first ridge portion of one of the first semiconductor laser element and the second semiconductor laser element is bonded in a state of being fitted into the other recess of the first semiconductor laser element and the second semiconductor laser element. Thus, the horizontal displacement of the first semiconductor laser element and the second semiconductor laser element during the bonding process can be easily suppressed by fitting the first ridge portion and the recess.
この場合、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の他方は、第２リッジ部と、第２リッジ部の側面を覆うように形成され、第２リッジ部の高さよりも大きい厚みを有するとともに、第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、第１半導体レーザ素子および第２半導体レーザ素子の他方の凹部は、電流ブロック層の開口部により構成されており、凹部を構成する電流ブロック層の開口部に、凸部を構成する第１リッジ部が嵌め込まれている。このように構成すれば、第１半導体レーザ素子および第２半導体レーザ素子の一方の第１リッジ部を、第１半導体レーザ素子および第２半導体レーザ素子の他方の電流ブロック層の開口部に嵌め込んだ状態で貼り合わせることにより、より容易に、貼り合わせ工程の際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを、第１リッジ部と電流ブロック層の開口部との嵌め合わせにより抑制することができる。 In this case, preferably, the other of the first semiconductor laser element and the second semiconductor laser element is formed so as to cover the second ridge portion and the side surface of the second ridge portion, and has a thickness larger than the height of the second ridge portion. And a current blocking layer having an opening in a region corresponding to the second ridge portion, and the other recess of the first semiconductor laser element and the second semiconductor laser element is configured by the opening of the current blocking layer The first ridge portion constituting the convex portion is fitted into the opening portion of the current blocking layer constituting the concave portion. If comprised in this way, the 1st ridge part of one of a 1st semiconductor laser element and a 2nd semiconductor laser element is inserted in the opening part of the other current block layer of a 1st semiconductor laser element and a 2nd semiconductor laser element. By laminating in this state, the horizontal displacement of the first semiconductor laser element and the second semiconductor laser element during the laminating process can be more easily detected between the first ridge portion and the opening of the current blocking layer. It can suppress by fitting.
上記第１の局面による集積型半導体レーザ素子において、好ましくは、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方は、凸部または凹部が形成された基板をさらに含む。このように構成すれば、容易に、第１半導体レーザ素子および第２半導体レーザ素子の少なくとも一方に、凸部または凹部を形成することができる。 In the integrated semiconductor laser element according to the first aspect, preferably, at least one of the first semiconductor laser element and the second semiconductor laser element further includes a substrate on which a convex portion or a concave portion is formed. If comprised in this way, a convex part or a recessed part can be easily formed in at least one of a 1st semiconductor laser element and a 2nd semiconductor laser element.
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有しており、凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する。このように構成すれば、容易に、凸部を凹部に嵌め込むことができる。 In the integrated semiconductor laser device according to the first aspect described above, preferably, the convex portion has a tapered shape such that the width on the distal end side is smaller than the width on the root portion side, and the concave portion has an open end. It has a tapered shape such that the width on the bottom side is smaller than the width on the side. If comprised in this way, a convex part can be easily engage | inserted in a recessed part.
上記第１の局面による集積型半導体レーザ素子において、好ましくは、凸部と凹部とは、接合層を介して接合されている。このように構成すれば、容易に、凸部と凹部とを接合層により接合することができる。 In the integrated semiconductor laser element according to the first aspect, preferably, the convex portion and the concave portion are bonded via a bonding layer. If comprised in this way, a convex part and a recessed part can be easily joined by a joining layer.
この発明の集積型半導体レーザ素子の製造方法は、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせる工程と、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開する工程とを備えている。 Production method of the current product type semiconductor laser device of the present invention includes a first semiconductor laser element having one of the protrusions and recesses, projections and the second semiconductor laser element having the other of the recess, the protrusion into the recess A step of bonding in a fitted state, and a step of simultaneously cleaving the first semiconductor laser element and the second semiconductor laser element in a state where the first semiconductor laser element and the second semiconductor laser element are bonded together. Yes.
この製造方法による集積型半導体レーザ素子では、上記のように、凸部および凹部の一方を有する第１半導体レーザ素子と、凸部および凹部の他方を有する第２半導体レーザ素子とを、凸部を凹部に嵌め込んだ状態で貼り合わせた後、第１半導体レーザ素子と第２半導体レーザ素子とが貼り合わされた状態で、第１半導体レーザ素子と第２半導体レーザ素子とを同時に劈開することによって、凸部と凹部との嵌め合わせにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２半導体レーザ素子からの出射光の光軸とが水平方向にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる際の第１半導体レーザ素子および第２半導体レーザ素子の水平方向の位置ずれを抑制することができるので、第１半導体レーザ素子および第２半導体レーザ素子の劈開方向が互いにずれるのを抑制することができる。これにより、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせた後同時に劈開する際の劈開性を向上させることができる。その結果、劈開面（光出射面）から出射されるレーザ光の特性を向上させることが可能な集積型半導体レーザ素子を容易に形成することができる。 In the integrated semiconductor laser element according to this manufacturing method , as described above, the first semiconductor laser element having one of the convex part and the concave part and the second semiconductor laser element having the other of the convex part and the concave part are combined with the convex part. By cleaving the first semiconductor laser element and the second semiconductor laser element at the same time in a state where the first semiconductor laser element and the second semiconductor laser element are bonded together after being bonded together in a state of being fitted in the recess, By fitting the convex portion and the concave portion, it is possible to suppress the horizontal displacement between the first semiconductor laser element and the second semiconductor laser element when the first semiconductor laser element and the second semiconductor laser element are bonded together. . As a result, it is possible to prevent the optical axis of the emitted light from the first semiconductor laser element and the optical axis of the emitted light from the second semiconductor laser element from being shifted in the horizontal direction. It becomes easy to adjust the optical axis of the emitted light with respect to the optical system when the incident light is incident on the optical system (lens, mirror, etc.). Thereby, the cost concerning optical axis adjustment can be reduced. Further, since the horizontal displacement of the first semiconductor laser element and the second semiconductor laser element when the first semiconductor laser element and the second semiconductor laser element are bonded together can be suppressed, the first semiconductor laser element and It is possible to suppress the cleavage directions of the second semiconductor laser elements from being shifted from each other. Thereby, it is possible to improve the cleavage property when the first semiconductor laser element and the second semiconductor laser element are bonded together and then simultaneously cleaved. As a result, an integrated semiconductor laser element capable of improving the characteristics of laser light emitted from the cleavage plane (light emission surface) can be easily formed.
上記の集積型半導体レーザ素子の製造方法において、好ましくは、第１半導体レーザ素子は、第１発光領域を含み、第２半導体レーザ素子は、第２発光領域を含み、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程は、第１発光領域と第２発光領域とが実質的に半導体層の積層方向の同一線上に配置されるように、第１半導体レーザ素子と第２半導体レーザ素子とを貼り合わせる工程を含む。このように構成すれば、第１発光領域と第２発光領域との位置が２方向（半導体層の積層方向および半導体層の積層方向と直交する方向）にずれている場合に比べて、第１発光領域と第２発光領域との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、第１発光領域および第２発光領域の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、第１発光領域および第２発光領域の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。 In the manufacturing method of the integrated semiconductor laser element, preferably, the first semiconductor laser element includes a first light emitting region, the second semiconductor laser element includes a second light emitting region, and the first semiconductor laser element and the first semiconductor laser element In the step of bonding the two semiconductor laser elements, the first semiconductor laser element and the second semiconductor laser are arranged such that the first light emitting region and the second light emitting region are arranged substantially on the same line in the stacking direction of the semiconductor layers. Including a step of bonding the element. With this configuration, the first light-emitting region and the second light-emitting region are positioned in the first direction as compared with the case where the positions are shifted in two directions (the direction in which the semiconductor layers are stacked and the direction perpendicular to the direction in which the semiconductor layers are stacked). The interval between the positions of the light emitting region and the second light emitting region can be reduced. As a result, when the light emitted from the integrated semiconductor laser element is incident on an optical system (such as a lens and a mirror) and used, the light emitted from one of the first light emitting region and the second light emitting region is predetermined in the optical system. When adjusting the optical axis so as to be incident on the region, it is possible to prevent light emitted from the other of the first light emitting region and the second light emitting region from entering a region greatly deviating from a predetermined region of the optical system. it can. As a result, the optical axis adjustment of the emitted light with respect to the optical system becomes easier, so the cost for adjusting the optical axis can be further reduced.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１実施形態）
図１は、本発明の第１実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図２は、図１の１００−１００線に沿った断面図である。まず、図１および図２を参照して、第１実施形態による集積型半導体レーザ素子の構造について説明する。
(First embodiment)
FIG. 1 is a plan view showing the structure of an integrated semiconductor laser device according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line 100-100 in FIG. First, the structure of the integrated semiconductor laser device according to the first embodiment will be described with reference to FIGS.
第１実施形態による集積型半導体レーザ素子は、図２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１２０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０および赤色レーザ素子１２０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
As shown in FIG. 2, the integrated semiconductor laser device according to the first embodiment includes a blue-
まず、第１実施形態の青紫色レーザ素子１１０の構造について説明する。第１実施形態の青紫色レーザ素子１１０では、図２に示すように、ｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２が形成されている。ｎ型クラッド層２上には、約７０ｎｍの厚みを有する活性層３が形成されている。この活性層３は、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を有する。活性層３上には、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４が形成されている。光ガイド層４上には、約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５が形成されている。
First, the structure of the blue-
キャップ層５上には、凸部と、凸部以外の平坦部とを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６が形成されている。このｐ型クラッド層６の平坦部の厚みは、約５０ｎｍであり、凸部の平坦部の上面からの高さは、約３５０ｎｍである。ｐ型クラッド層６の凸部上には、約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７が形成されている。このｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。
A p-
ここで、第１実施形態では、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部８の側面と活性層３の上面とがなす角度θ１は、約７０°である。また、リッジ部８の先端部分の幅は、約１．５μｍである。また、リッジ部８は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部８が、位置合わせ用の凸部となる。また、図２に示すように、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１１０の発光領域１３となる。なお、リッジ部８は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域１３は、本発明の「第１発光領域」の一例である。
Here, in the first embodiment, the
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０が形成されている。このｐ側電極１０は、ｎ型ＧａＮ基板１側から順に、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１は、約１５３ｎｍとなる。
A
また、図２に示すように、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１１が形成されている。このｎ側電極１１は、ｎ型ＧａＮ基板１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。
As shown in FIG. 2, an n-
次に、第１実施形態の赤色レーザ素子１２０の構造について説明する。なお、図２の赤色レーザ素子１２０は、リッジ部２９側が下方に向いている。第１実施形態の赤色レーザ素子１２０では、図２に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０側の表面上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２が形成されている。ｎ型バッファ層２２の青紫色レーザ素子１１０側の表面上には、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３が形成されている。ｎ型クラッド層２３の青紫色レーザ素子１１０側の表面上には、約６０ｎｍの厚みを有する活性層２４が形成されている。この活性層２４は、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
Next, the structure of the
活性層２４の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５が形成されている。ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなる凸状のｐ型第２クラッド層２６が形成されている。ｐ型第２クラッド層２６の青紫色レーザ素子１１０側の表面上には、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７が形成されている。ｐ型中間層２７の青紫色レーザ素子１１０側の表面上には、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。このｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって、根元部から先端部分側に向かって幅が小さくなるテーパ形状の側面を有するリッジ部２９が構成されている。このリッジ部２９の側面と活性層２４の表面とがなす角度θ２は、約６０°である。また、リッジ部２９の先端部分の幅は、約２．７μｍである。また、リッジ部２９は、図１に示すように、光出射面（劈開面）１２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図２に示すように、リッジ部２９の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１２０の発光領域３４となる。なお、リッジ部２９は、本発明の「第２リッジ部」の一例である。また、発光領域３４は、本発明の「第２発光領域」の一例である。
A p-type
ここで、第１実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１１０側の表面上に、リッジ部２９の側面を覆うように、リッジ部２９の高さ（約１．６μｍ）よりも大きい厚み（約２μｍ）を有するｎ型電流ブロック層３０が形成されている。このｎ型電流ブロック層３０は、リッジ部２９の青紫色レーザ素子１１０側の表面が露出する開口部３０ａを有する。また、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅（約３μｍ）よりも底部側の幅（リッジ部２９の先端部分の幅（約２．７μｍ））が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４の表面とがなす角度θ３は、約７０°である。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示すように、リッジ部２９に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。また、ｎ型電流ブロック層３０は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。そして、ｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。なお、ｎ型電流ブロック層３０は、本発明の「電流ブロック層」の一例であり、開口部３０ａは、本発明の「凹部」の一例である。
Here, in the first embodiment, the height of the ridge portion 29 (about 1.6 μm) so as to cover the side surface of the
また、図２に示すように、ｎ型電流ブロック層３０の青紫色レーザ素子１１０側の表面を覆うとともに、リッジ部２９（ｐ型コンタクト層２８）の青紫色レーザ素子１１０側の表面に接触するように、約０．３μｍの厚みを有するｐ側電極３１が形成されている。このｐ側電極３１は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（リッジ部２９に対応する領域以外の領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面からリッジ部２９に対応する領域に位置するｐ側電極３１の青紫色レーザ素子１１０側の表面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１１０とは反対側の表面上には、約１μｍの厚みを有するｎ側電極３２が形成されている。このｎ側電極３２は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。
Further, as shown in FIG. 2, the surface of the n-type
また、ｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａが形成されている。この貫通穴１２０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１１０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８が形成されている。絶縁膜３８上の所定領域には、貫通穴１２０ａを介して後述する半田層１１５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極３９が形成されている。この外部接続用電極３９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極３９の青紫色レーザ素子１１０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
A circular shape penetrating the n-
ここで、第１実施形態では、図２示すように、青紫色レーザ素子１１０と赤色レーザ素子１２０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１２０の発光領域３４とは、半導体層の積層方向（図２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１２０の位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１２０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１１５を介して接合されている。なお、半田層１１５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１は、半田層１１５を介して、外部接続用電極３９に電気的に接続されている。
Here, in the first embodiment, as shown in FIG. 2, the blue-
第１実施形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１２０からの出射光の光軸とが水平方向（図２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）１２から出射されるレーザ光の特性を向上させることができる。
In the first embodiment, as described above, the alignment convex portion constituted by the
また、第１実施形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４とを、半導体層の積層方向（図２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置が２方向（半導体層の積層方向（図２のＺ方向）および水平方向（図２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１２０の発光領域３４との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１２０の発光領域３４の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the first embodiment, the
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成するとともに、赤色レーザ素子１２０の位置合わせ用の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、光出射面１２と直交する方向（図１のＹ方向）に延びるようにストライプ状（細長状）に形成することによって、位置合わせ用の凸部と凹部とが嵌め合わされている領域が光出射面１２と直交する方向（図１のＹ方向）に長くなる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１のＸ方向）の位置ずれをより抑制することができる。
In the first embodiment, the convex portion (ridge portion 8) for alignment of the blue-
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部（リッジ部８）を、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子１２０の凹部（ｎ型電流ブロック層３０の開口部３０ａ）を、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に、位置合わせ用の凸部を凹部に嵌め込むことができる。
In the first embodiment, the alignment convex portion (ridge portion 8) of the blue-
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを、半田層１１５を介して接合することによって、容易に、青紫色レーザ素子１１０の位置合わせ用の凸部と、赤色レーザ素子１２０の位置合わせ用の凹部とを半田層１１５により接合することができる。
In the first embodiment, the alignment convex portion of the blue-
また、第１実施形態では、青紫色レーザ素子１１０の位置合わせ用の凸部の上面（リッジ部８に対応する部分）と、赤色レーザ素子１２０の位置合わせ用の凹部の底面（リッジ部２９に対応する部分）との間隔を、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部以外の領域とが接触したとしても、凸部の上面（リッジ部８に対応する部分）と、凹部の底面（リッジ部２９に対応する部分）とが接触するのを抑制することができる。これにより、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１２０の位置合わせ用の凹部とを接合する際に、リッジ部８および２９にダメージが加わるのを抑制することができる。
In the first embodiment, the upper surface of the convex portion for alignment of the blue-violet laser element 110 (the portion corresponding to the ridge portion 8) and the bottom surface of the concave portion for alignment of the red laser element 120 (on the ridge portion 29). The distance between the corresponding portion) and the region other than the alignment convex portion of the blue-
また、第１実施形態では、ｎ型ＧａＡｓ層を含むｎ型電流ブロック層３０を赤色レーザ素子１２０の電流ブロック層として用いることによって、ｎ型ＧａＡｓ層は良好な放熱特性を有するので、集積型半導体レーザ素子の放熱特性を向上させることができる。
In the first embodiment, the n-type
図３〜図２８は、図１および図２に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図および平面図である。次に、図１〜図２８を参照して、第１実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。 3 to 28 are a cross-sectional view and a plan view for explaining a manufacturing process of the integrated semiconductor laser device according to the first embodiment shown in FIGS. A manufacturing process for the integrated semiconductor laser device according to the first embodiment is now described with reference to FIGS.
この第１実施形態では、図３〜図１３に示すプロセスにより、青紫色レーザ素子１１０を形成するとともに、図１４〜図２６に示すプロセスにより、赤色レーザ素子１２０を形成する。青紫色レーザ素子１１０を形成する際には、まず、図３に示すように、ｎ型ＧａＮ基板１上に、青紫色レーザ素子１１０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、約４００μｍの厚みを有するｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２を成長させた後、ｎ型クラッド層２上に、約７０ｎｍの厚みを有する活性層３を成長させる。なお、活性層３を成長させる際には、アンドープのＩｎＧａＮからなる複数の井戸層（図示せず）と、アンドープのＩｎＧａＮからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層３が形成される。
In the first embodiment, the blue-
次に、活性層３上に、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４および約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５を順次成長させる。この後、キャップ層５上に、約４００ｎｍの厚みを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６および約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７を順次成長させる。
Next, an
次に、図４に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜１４を形成する。この後、ＳｉＯ２膜１４上のリッジ部８（図２参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト１５を形成する。
Next, as shown in FIG. 4, a SiO 2 film 14 having a thickness of about 240 nm is formed on the p-
次に、図５に示すように、ＣＦ４系ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、レジスト１５をマスクとして、ＳｉＯ２膜１４をエッチングする。この後、レジスト１５を除去する。 Next, as shown in FIG. 5, the SiO 2 film 14 is etched using the resist 15 as a mask by RIE (Reactive Ion Etching) using CF 4 gas. Thereafter, the resist 15 is removed.
次に、図６に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜１４をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さ（ｐ型クラッド層６の上面から約３５０ｎｍの深さ）までをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるリッジ部８が形成される。この際、リッジ部８は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部８の側面と活性層３（ｐ型クラッド層６）の上面とがなす角度θ１は、約７０°となり、リッジ部８の先端部分の幅は、約１．５μｍとなる。また、リッジ部８は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部８が、位置合わせ用の凸部となる。この後、ＳｉＯ２膜１４を除去する。
Next, as shown in FIG. 6, using the RIE method using a chlorine-based gas, with the SiO 2 film 14 as a mask, the depth in the middle of the p-
次に、図７に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２００ｎｍの厚みを有するＳｉＯ２膜からなる電流ブロック層９を形成する。この後、全面を覆うように、レジスト１６を形成する。
Next, as shown in FIG. 7, a
次に、図８に示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト１６を全域に渡ってエッチング（エッチバック）することにより薄膜化することによって、リッジ部８の上面上に位置する電流ブロック層９の表面を露出させる。この後、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト１６をマスクとして、リッジ部８の上面上に位置する電流ブロック層９をエッチングする。これにより、図９に示すように、リッジ部８の上面が露出される。この後、レジスト１６を除去する。
Next, as shown in FIG. 8, the resist 16 is thinned by etching (etching back) over the entire area using a plasma etching technique using oxygen gas, thereby being positioned on the upper surface of the
次に、図１１に示すように、電子ビーム蒸着法を用いて、電流ブロック層９上に、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０を形成する。この際、約１００ｎｍの厚みを有するＰｄ層（図示せず）と、約１μｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、リッジ部８により構成される位置合わせ用の凸部の突出高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１が、約１５３ｎｍとなる。また、図１０に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｐ側電極１０の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
Next, as shown in FIG. 11, the p-
次に、図１３に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１１を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。また、図１２に示すように、ｎ型ＧａＮ基板１の光出射面１２（図１参照）と平行な端面１ａ側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図１０および図１２に示したように、ｐ側電極１０およびｎ側電極１１が形成されていない領域が、青紫色レーザ素子１１０と赤色レーザ素子１２０との貼り合わせ時に、青紫色レーザ素子１１０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第１実施形態の青紫色レーザ素子１１０が形成される。
Next, as shown in FIG. 13, the back surface of the n-
次に、赤色レーザ素子１２０を形成する際には、まず、図１４に示すように、ｎ型ＧａＡｓ基板２１上に、赤色レーザ素子１２０を構成する半導体各層を成長させる。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板２１上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２を成長させた後、ｎ型バッファ層２２上に、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３を成長させる。この後、ｎ型クラッド層２３上に、約６０ｎｍの厚みを有する活性層２４を成長させる。なお、活性層２４を成長させる際には、アンドープのＧａＩｎＰからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層２３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層２４が形成される。
Next, when forming the
次に、活性層２４上に、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５および約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。続いて、ｐ型第２クラッド層２６上に、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７を成長させた後、ｐ型中間層２７上に、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８を成長させる。
Next, a p-type
次に、図１５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層２８上に、約２４０ｎｍの厚みを有するＳｉＯ２膜３５を形成する。この後、ＳｉＯ２膜３５上のリッジ部２９（図２参照）に対応する領域に、約２．７μｍの幅を有するストライプ状（細長状）のレジスト３６を形成する。
Next, as shown in FIG. 15, a SiO 2 film 35 having a thickness of about 240 nm is formed on the p-
次に、図１６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト３６をマスクとして、ＳｉＯ２膜３５をエッチングする。この後、レジスト３６を除去する。 Next, as shown in FIG. 16, the SiO 2 film 35 is etched using the resist 36 as a mask by using a wet etching technique using buffered hydrofluoric acid. Thereafter, the resist 36 is removed.
次に、図１７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３５をマスクとして、ｐ型コンタクト層２８の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって構成されるとともに、テーパ形状の側面を有するリッジ部２９が形成される。なお、リッジ部２９の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ２は、約６０°となり、リッジ部２９の先端部分の幅は、約２．７μｍとなる。また、リッジ部２９は、図１に示したように、光出射面１２と直交する方向に延びるストライプ状（細長状）に形成される。
Next, as shown in FIG. 17, a p-type first cladding layer is formed from the upper surface of the p-
次に、図１８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜３５を選択成長マスクとして、全面上に、約２μｍの厚みを有するｎ型電流ブロック層３０を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。また、ｎ型電流ブロック層３０は、ｐ型第１クラッド層２５の上面上に選択的に成長した後、ＳｉＯ２膜３５を覆うように横方向に成長する。
Next, as shown in FIG. 18, an n-type
次に、図１９に示すように、プラズマＣＶＤ法を用いて、ｎ型電流ブロック層３０上の開口部３０ａ（図２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜３７を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜３７をマスクとして、リッジ部２９の上面よりも上方に位置するｎ型電流ブロック層３０をエッチングする。これにより、図２０に示すように、リッジ部２９（ＳｉＯ２膜３５）の上面が露出する開口部３０ａを有するｎ型電流ブロック層３０が形成される。この際、ｎ型電流ブロック層３０の開口部３０ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４（ｐ型コンタクト層２８）の上面とがなす角度θ３は、約７０°となる。また、ｎ型電流ブロック層３０の開口部３０ａの開放端側の幅は、約３μｍとなり、底部側の幅は、約２．７μｍとなる。また、ｎ型電流ブロック層３０の開口部３０ａは、図１に示したように、リッジ部２９に沿ってストライプ状（細長状）に形成される。そして、このｎ型電流ブロック層３０の開口部３０ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜３５および３７を除去する。
Next, as shown in FIG. 19, a stripe shape having a thickness of about 240 nm is formed in a region other than the region corresponding to the
次に、図２１に示すように、電子ビーム蒸着法を用いて、ｎ型電流ブロック層３０上に、リッジ部２９（ｐ型コンタクト層２８）の上面に接触するように、約０．３μｍの厚みを有するｐ側電極３１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）とを順次形成する。これにより、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層３０の上面上に位置するｐ側電極３１の上面からリッジ部２９の上面上に位置するｐ側電極３１の上面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部の深さＤ１（約４００ｎｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図２参照）よりも大きくなる。
Next, as shown in FIG. 21, an electron beam evaporation method is used. On the n-type
次に、図２２に示すように、リッジ部２９の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１２０ａ（図２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｎ側電極３２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
Next, as shown in FIG. 22, the back surface of the n-
次に、図２３に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および３０）およびｐ側電極３１を貫通する円形状の貫通穴１２０ａを形成する。この貫通穴１２０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極３１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 23, the n-
次に、図２４に示すように、プラズマＣＶＤ法を用いて、貫通穴１２０ａの内側面上と、貫通穴１２０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜３８を形成する。
Next, as shown in FIG. 24, using the plasma CVD method, the n-
次に、図２５に示すように、貫通穴１２０ａに対応する領域以外の所定領域上に、レジスト４０を形成する。この後、電子ビーム蒸着法を用いて、レジスト４０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜３８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極３９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト４０を除去する。これにより、図２６に示すように、外部接続用電極３９として必要のない部分が除去される。これにより、第１実施形態の赤色レーザ素子１２０が形成される。
Next, as shown in FIG. 25, a resist 40 is formed on a predetermined region other than the region corresponding to the through
次に、図２７および図２８を参照して、青紫色レーザ素子１１０と赤色レーザ素子１２０との接合方法について説明する。まず、図２７に示すように、赤色レーザ素子１２０のｐ側電極３１上に、Ａｕ−Ｓｎからなる半田層１１５を形成する。
Next, with reference to FIGS. 27 and 28, a method of joining the blue-
次に、図２８に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１２０のｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部とを目視により認識しながら図２８のＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１１５を溶融する。この後、室温までの冷却過程で半田層１１５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１２０とが半田層１１５により接合される。
Next, as shown in FIG. 28, the alignment convex portion constituted by the
この際、第１実施形態では、青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１および図２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型電流ブロック層３０の開口部３０ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the first embodiment, the positional deviation of the blue-
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１２０とを同時に劈開することにより光出射面１２（図１参照）を形成した後、各素子に分離する。最後に、図１および図２に示したように、赤色レーザ素子１２０のｎ側電極３２および外部接続用電極３９の表面上にワイヤ１２２をボンディングすることによって、第１実施形態による集積型半導体レーザ素子が形成される。
Thereafter, the blue-
（第２実施形態）
図２９は、本発明の第２実施形態による集積型半導体レーザ素子の構造を示した平面図であり、図３０は、図２９の４００−４００線に沿った断面図である。図２９および図３０を参照して、この第２実施形態では、上記第１実施形態と異なり、青紫色レーザ素子に位置合わせ用の凹部を設けるとともに、赤色レーザ素子に位置合わせ用の凸部を設ける場合について説明する。
(Second Embodiment)
FIG. 29 is a plan view showing the structure of an integrated semiconductor laser device according to the second embodiment of the present invention, and FIG. 30 is a cross-sectional view taken along the line 400-400 in FIG. 29 and 30, in the second embodiment, unlike the first embodiment, the blue-violet laser element is provided with an alignment recess, and the red laser element is provided with an alignment protrusion. The case where it is provided will be described.
この第２実施形態では、図３０に示すように、位置合わせ用の凹部を有する青紫色レーザ素子１３０と、位置合わせ用の凸部を有する赤色レーザ素子１４０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１３０および赤色レーザ素子１４０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
In the second embodiment, as shown in FIG. 30, a blue-
まず、第２実施形態の青紫色レーザ素子１３０の構造について説明する。第２実施形態の青紫色レーザ素子１３０では、図３０に示すように、ｎ型ＧａＮ基板１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１３０の発光領域１３となる。なお、リッジ部８は、本発明の「第２リッジ部」の一例である。
First, the structure of the blue-
そして、この第２実施形態では、リッジ部８（ｐ型コンタクト層７）上にのみ、約１０ｎｍの厚みを有するｐ側電極４１が形成されている。このｐ側電極４１は、ｎ型ＧａＮ基板１側から順に、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とからなる。
In the second embodiment, the p-
ここで、第２実施形態では、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、ｐ型クラッド層６の平坦部の上面からｐ側電極４１の上面までの高さ（約３６３ｎｍ）よりも大きい厚み（約１．５μｍ）を有し、凹部形成のためのエッチングが容易なＳｉＯ２膜からなる電流ブロック層４２が形成されている。この電流ブロック層４２は、ｐ側電極４１の上面が露出する開口部４２ａを有する。また、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅（リッジ部８の先端部分の幅（約１．５μｍ））が小さくなるような凹状のテーパ形状の内側面を有する。また、電流ブロック層４２の開口部４２ａは、図２９に示すように、リッジ部８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、図３０に示すように、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。なお、開口部４２ａは、本発明の「凹部」の一例である。
Here, in the second embodiment, the p-
また、ｎ型ＧａＮ基板１の裏面上には、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１が形成されている。
An n-
次に、第２実施形態の赤色レーザ素子１４０の構造について説明する。なお、図３０の赤色レーザ素子１４０は、リッジ部５４側が下方に向いている。第２実施形態の赤色レーザ素子１４０では、図３０に示すように、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０側の表面上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４およびｐ型第１クラッド層２５が順次形成されている。なお、半導体各層（２２〜２５）は、上記第１実施形態の半導体各層（２２〜２５）と同様の組成および厚みを有する。
Next, the structure of the
そして、この第２実施形態では、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上の所定領域に、上記第１実施形態のｐ型第２クラッド層２６と同様の組成および厚みを有するとともに、上記第１実施形態のｐ型第２クラッド層２６の先端部分の幅（約２．７μｍ）よりも小さい先端部分の幅を有する凸状のｐ型第２クラッド層５１が形成されている。ｐ型第２クラッド層５１の青紫色レーザ素子１３０側の表面上には、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。このｐ型中間層５２およびｐ型コンタクト層５３は、それぞれ、上記第１実施形態のｐ型中間層２７およびｐ型コンタクト層２８と同様の組成および厚みを有する。そして、ｐ型第２クラッド層５１と、ｐ型中間層５２と、ｐ型コンタクト層５３とによって、リッジ部５４が構成されている。
In the second embodiment, the same composition and thickness as the p-type
ここで、第２実施形態では、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部５４の側面と活性層２４の表面とがなす角度θ４は、約６０°である。また、リッジ部５４は、図２９に示すように、光出射面（劈開面）４３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、リッジ部５４が、位置合わせ用の凸部となる。また、図３０に示すように、リッジ部５４の形成位置に対応する活性層２４の周辺部分が、赤色レーザ素子１４０の発光領域５７となる。なお、リッジ部５４は、本発明の「凸部」および「第１リッジ部」の一例である。また、発光領域５７は、本発明の「第２発光領域」の一例である。
Here, in the second embodiment, the
また、ｐ型第１クラッド層２５の青紫色レーザ素子１３０側の表面上には、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５が形成されている。このｎ型電流ブロック層５５は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。また、リッジ部５４およびｎ型電流ブロック層５５の青紫色レーザ素子１３０側の表面を覆うとともに、リッジ部５４の側面の一部を覆うように、約０．３μｍの厚みを有するｐ側電極５６が形成されている。このｐ側電極５６は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（リッジ部５４に対応する領域以外の領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面からリッジ部５４に対応する領域に位置するｐ側電極５６の青紫色レーザ素子１３０側の表面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きい。また、ｎ型ＧａＡｓ基板２１の青紫色レーザ素子１３０とは反対側の表面上には、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２が形成されている。
Further, on the surface of the p-type
また、ｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面から、ｎ側電極３２、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａが形成されている。この貫通穴１４０ａは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の穴径よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２の青紫色レーザ素子１３０とは反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８が形成されている。絶縁膜５８上の所定領域には、貫通穴１４０ａを介して後述する半田層１３５に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極５９が形成されている。この外部接続用電極５９は、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｎ側電極３２および外部接続用電極５９の青紫色レーザ素子１３０とは反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
A circular shape penetrating the n-
ここで、第２実施形態では、図３０に示すように、赤色レーザ素子１４０と青紫色レーザ素子１３０とは、リッジ部５４により構成される位置合わせ用の凸部が、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１３０の発光領域１３と、赤色レーザ素子１４０の発光領域５７とは、半導体層の積層方向（図３０のＺ方向）に同一線上に配置されている。また、上記したように、青紫色レーザ素子１２０の位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、赤色レーザ素子１４０の位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）よりも大きいため、青紫色レーザ素子１３０の位置合わせ用の凹部の底面と、赤色レーザ素子１４０の位置合わせ用の凸部の上面との間隔は、青紫色レーザ素子１３０の位置合わせ用の凹部以外の領域と、赤色レーザ素子１４０の位置合わせ用の凸部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１３０の位置合わせ用の凹部と赤色レーザ素子１４０の位置合わせ用の凸部とは、Ａｕ−Ｓｎからなる半田層１３５を介して接合されている。なお、半田層１３５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１４０のｐ側電極４１および赤色レーザ素子１４０のｐ側電極５６は、半田層１３５を介して、外部接続用電極５９に電気的に接続されている。
Here, in the second embodiment, as shown in FIG. 30, the
第２実施形態では、上記のように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１３０からの出射光の光軸と赤色レーザ素子１４０からの出射光の光軸とが水平方向（図３０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合わせる際の青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図３０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１３０と赤色レーザ素子１４０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）４３から出射されるレーザ光の特性を向上させることができる。
In the second embodiment, as described above, the alignment concave portion constituted by the opening 42 a of the
また、第２実施形態では、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７とを、半導体層の積層方向（図３０のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置が２方向（半導体層の積層方向（図３０のＺ方向）および水平方向（図３０のＸ方向））にずれる場合に比べて、青紫色レーザ素子１３０の発光領域１３と赤色レーザ素子１４０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１３０の発光領域１３および赤色レーザ素子１４０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the second embodiment, the
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。 The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.
図３１〜図５０は、図２９および図３０に示した第２実施形態による集積型半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図２９〜図５０を参照して、第２実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。 FIGS. 31 to 50 are a plan view and a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser device according to the second embodiment shown in FIGS. 29 and 30. FIGS. A manufacturing process for the integrated semiconductor laser device according to the second embodiment is now described with reference to FIGS.
この第２実施形態では、図３１〜図３９に示すプロセスにより、青紫色レーザ素子１３０を形成するとともに、図４０〜図４８に示すプロセスにより、赤色レーザ素子１４０を形成する。青紫色レーザ素子１３０を形成する際には、まず、図３２に示すように、図３に示した第１実施形態と同様のプロセスを用いて、ｐ型コンタクト層７までを形成する。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層７上に、約１０ｎｍの厚みを有するｐ側電極４１を形成する。この際、Ｐｔ層（図示せず）と、Ｐｄ層（図示せず）とを順次形成する。また、図３１に示すように、ｎ型ＧａＮ基板１の光出射面４３（図２９参照）と平行な端面１ａ側に位置するｐ側電極４１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
In the second embodiment, the blue-
次に、図３３に示すように、プラズマＣＶＤ法を用いて、ｐ側電極４１上に、約３２０ｎｍの厚みを有するＡｌ２Ｏ３膜４４と、約４８０ｎｍの厚みを有するＳｉＯ２膜４５とを順次形成する。この後、ＳｉＯ２膜４５上のリッジ部８（図３０参照）に対応する領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト４６を形成する。
Next, as shown in FIG. 33, an Al 2 O 3 film 44 having a thickness of about 320 nm and a SiO 2 film 45 having a thickness of about 480 nm are formed on the p-
次に、図３４に示すように、ＣＦ４系ガスによるＲＩＥ法を用いて、レジスト４６をマスクとして、ＳｉＯ２膜４５、Ａｌ２Ｏ３膜４４およびｐ側電極４１をエッチングする。この後、レジスト４６を除去する。
Next, as shown in FIG. 34, the SiO 2 film 45, the Al 2 O 3 film 44, and the p-
次に、図３５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜４５をマスクとして、ｐ型コンタクト層７の上面からｐ型クラッド層６の途中の深さまでをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるとともに、上記第１実施形態のリッジ部８と同様の形状を有するリッジ部８が形成される。
Next, as shown in FIG. 35, etching is performed from the upper surface of the p-
次に、図３６に示すように、リン酸系ウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４の側面から横方向に所定の深さまでエッチングする。 Next, as shown in FIG. 36, etching is performed from the side surface of the Al 2 O 3 film 44 to a predetermined depth in the lateral direction using a phosphoric acid wet etching technique.
次に、図３７に示すように、プラズマＣＶＤ法や電子ビーム蒸着法などを用いて、ｐ型クラッド層６の平坦部上に、リッジ部８およびｐ側電極４１の側面を覆うように、約１．５μｍの厚みを有するＳｉＯ２膜からなる電流ブロック層４２を形成する。この後、リン酸系エッチング液によるウェットエッチング技術を用いて、Ａｌ２Ｏ３膜４４を除去する。この際、Ａｌ２Ｏ３膜４４上のＳｉＯ２膜４５と、ＳｉＯ２膜４５の近傍に位置するＳｉＯ２膜からなる電流ブロック層４２の一部も同時に除去される。これにより、図３８に示すように、ｐ側電極４１の上面が露出する開口部４２ａを有する電流ブロック層４２が形成される。この際、電流ブロック層４２の開口部４２ａは、開放端側の幅よりも底部側の幅が小さくなるような凹状のテーパ形状の内側面を有するように形成される。なお、電流ブロック層４２の開口部４２ａの底部側の幅は、約１．５μｍとなる。また、電流ブロック層４２の開口部４２ａは、図２９に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、この電流ブロック層４２の開口部４２ａが、位置合わせ用のＵ字状の凹部となる。また、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さ（電流ブロック層４２の上面からｐ側電極４１の上面までの深さ）Ｄ２は、約１．１４μｍとなる。
Next, as shown in FIG. 37, a plasma CVD method, an electron beam evaporation method, or the like is used to cover the
次に、図３９に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、上記第１実施形態のｎ側電極１１と同様の組成および厚みを有するｎ側電極１１を形成する。この際、図１２に示した第１実施形態のプロセスと同様、ｎ型ＧａＮ基板１の光出射面４３と平行な端面１ａ（図３１参照）側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図３１に示したように、ｐ側電極４１が形成されていない領域が、青紫色レーザ素子１３０と赤色レーザ素子１４０との貼り合わせ時に、青紫色レーザ素子１３０のリッジ部８を素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第２実施形態の青紫色レーザ素子１３０が形成される。
Next, as shown in FIG. 39, the back surface of the n-
次に、赤色レーザ素子１４０を形成する際には、まず、図４０に示すように、図１４に示した第１実施形態と同様のプロセスを用いて、ｐ型第１クラッド層２５までを形成する。続いて、ＭＯＣＶＤ法を用いて、ｐ型第１クラッド層２５上に、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を順次成長させる。この際、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３を、上記第１実施形態のｐ型第２クラッド層２６、ｐ型中間層２７およびｐ型コンタクト層２８と同様の成長条件で成長させる。この後、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型コンタクト層５３上のリッジ部５４（図３０参照）に対応する領域に、約２４０ｎｍの厚みを有するストライプ状（細長状）のＳｉＯ２膜４７を形成する。
Next, when forming the
次に、図４１に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ｐ型コンタクト層５３の上面からｐ型第１クラッド層２５の上面までをエッチングする。これにより、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって構成されるリッジ部５４が形成される。この際、リッジ部５４は、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部５４の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ４は、約６０°となる。また、リッジ部５４は、図２９に示したように、光出射面４３と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部５４が、位置合わせ用の凸部となる。
Next, as shown in FIG. 41, etching is performed from the upper surface of the p-
次に、図４２に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜５９を選択成長マスクとして、ｐ型第１クラッド層２５の上面上に、リッジ部５４の側面を覆うように、リッジ部５４の側面以外の領域上に位置する部分が約８００ｎｍの厚みを有するｎ型電流ブロック層５５を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
Next, as shown in FIG. 42, using the MOCVD method, using the SiO 2 film 59 as a selective growth mask, the ridge portion is formed on the upper surface of the p-type
次に、図４３に示すように、電子ビーム蒸着法を用いて、リッジ部５４およびｎ型電流ブロック層５５の上面と、リッジ部５４の側面の一部とを覆うように、約０．３μｍの厚みを有するｐ側電極５６を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、リッジ部５４により構成される位置合わせ用の凸部の突出高さ（電流ブロック層５５の上面上に位置するｐ側電極５６の上面からリッジ部５４の上面上に位置するｐ側電極５６の上面までの高さ）Ｈ２は、約８００ｎｍとなる。すなわち、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部の深さＤ２（約１．１４μｍ）は、リッジ部５４により構成される位置合わせ用の凸部の突出高さＨ２（約８００ｎｍ）（図３０参照）よりも大きくなる。
Next, as shown in FIG. 43, about 0.3 μm is formed so as to cover the upper surface of the
次に、図４４に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面の貫通穴１４０ａ（図３０参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第１実施形態のｎ側電極３２と同様の組成および厚みを有するｎ側電極３２を形成する。
Next, as shown in FIG. 44, the back surface of the n-
次に、図４５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、ｎ型ＧａＡｓ基板２１、半導体各層（２２〜２５および５５）およびｐ側電極５６を貫通する円形状の貫通穴１４０ａを形成する。この貫通穴１４０ａは、ｎ側電極３２側の穴径（数十μｍ）よりもｐ側電極５６側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 45, the n-
次に、図４６に示すように、プラズマＣＶＤ法を用いて、貫通穴１４０ａの内側面上と、貫通穴１４０ａ近傍の領域に位置するｎ側電極３２のｎ型ＧａＡｓ基板２１とは反対側の表面上とに、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜５８を形成する。
Next, as shown in FIG. 46, the plasma CVD method is used to place the n-
次に、図４７に示すように、貫通穴１４０ａに対応する領域以外の所定領域上に、レジスト６０を形成する。この後、電子ビーム蒸着法を用いて、レジスト６０のｎ型ＧａＡｓ基板２１とは反対側の表面上と、絶縁膜５８のｎ型ＧａＡｓ基板２１とは反対側の表面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極５９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト６０を除去する。これにより、図４８に示すように、外部接続用電極５９として必要のない部分が除去される。これにより、第２実施形態の赤色レーザ素子１４０が形成される。
Next, as shown in FIG. 47, a resist 60 is formed on a predetermined region other than the region corresponding to the through
次に、図４９および図５０を参照して、青紫色レーザ素子１３０と赤色レーザ素子１４０との接合方法について説明する。まず、図４９に示すように、赤色レーザ素子１４０のｐ側電極５６上に、Ａｕ−Ｓｎからなる半田層１３５を形成する。
Next, a method for joining the blue-
次に、図５０に示すように、青紫色レーザ素子１３０の電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部を下側に向けた状態にするとともに、赤色レーザ素子１４０のリッジ部５４により構成される位置合わせ用の凸部に嵌め込むことにより位置合わせを行う。この際、図３１に示した青紫色レーザ素子１３０の透明領域１１１から、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部とを目視により認識しながらＺ方向に嵌め込む。そして、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部に、リッジ部５４により構成される位置合わせ用の凸部が嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１３５を溶融する。この後、室温までの冷却過程で半田層１３５が固化することによって、青紫色レーザ素子１３０と赤色レーザ素子１４０とが半田層１３５により接合される。
Next, as shown in FIG. 50, the alignment concave portion formed by the
この際、第２実施形態では、青紫色レーザ素子１３０および赤色レーザ素子１４０の水平方向（図２９および図３０のＸ方向）の位置ずれを、電流ブロック層４２の開口部４２ａにより構成される位置合わせ用の凹部と、リッジ部５４により構成される位置合わせ用の凸部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１３０および赤色レーザ素子１４０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the second embodiment, the positional deviation of the blue-
この後、互いに接合された青紫色レーザ素子１３０と赤色レーザ素子１４０とを同時に劈開することにより光出射面４３（図２９参照）を形成した後、各素子に分離する。最後に、図２９および図３０に示したように、赤色レーザ素子１４０のｎ側電極３２および外部接続用電極５９の表面上にワイヤ１２２をボンディングすることによって、第２実施形態による集積型半導体レーザ素子が形成される。
Thereafter, the blue-
（第３参考形態）
図５１は、本発明の第３参考形態による集積型半導体レーザ素子の構造を示した平面図であり、図５２は、図５１の６００−６００線に沿った断面図である。図５１および図５２を参照して、この第３参考形態では、上記第１および第２実施形態と異なり、青紫色レーザ素子に位置合わせ用の凸部を設けるとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
(3rd reference form)
Figure 51 is a plan view showing the structure of the integrated semiconductor laser element according to the third reference embodiment of the present invention, FIG 52 is a cross-sectional view along the 600-600 line of FIG. 51. Referring to FIGS. 51 and 52, in the third reference embodiment, unlike the first and second embodiments, the blue-violet laser element is provided with a convex portion for alignment and is positioned on the substrate of the red laser element. The case where the recessed part for alignment is formed is demonstrated.
この第３参考形態では、図５２に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１１０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１１０は、上記第１実施形態の青紫色レーザ素子１１０と同様の構造を有する。なお、赤色レーザ素子１５０は、本発明の「第２半導体レーザ素子」の一例である。
In this third reference embodiment, as shown in FIG. 52, a blue-
まず、第３参考形態の赤色レーザ素子１５０の構造について説明する。第３参考形態の赤色レーザ素子１５０では、図５２に示すように、ｎ型ＧａＡｓ基板６１上に、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４、ｐ型第１クラッド層２５、ｐ型第２クラッド層５１、ｐ型中間層５２およびｐ型コンタクト層５３が順次形成されている。ｐ型第２クラッド層５１は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型中間層５２およびｐ型コンタクト層５３は、ｐ型第２クラッド層５１の凸部上に順次形成されている。また、ｐ型コンタクト層５３と、ｐ型中間層５２と、ｐ型第２クラッド層５１とによって、リッジ部５４が形成されている。なお、半導体各層（２２〜２５、５１〜５３）は、上記第２実施形態の半導体各層（２２〜２５、５１〜５３）と同様の組成および厚みを有する。また、リッジ部５４は、上記第２実施形態のリッジ部５４と同様の形状を有する。そして、リッジ部５４の下方の活性層２４の周辺部分が、赤色レーザ素子１５０の発光領域５７となる。
First, the structure of the
そして、この第３参考形態では、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２が形成されている。このｎ型電流ブロック層６２は、ｎ型ＧａＡｓ基板６１側から順に、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とからなる。ｎ型電流ブロック層６２およびリッジ部５４（ｐ型コンタクト層５３）の上面上には、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３が形成されている。
In the third reference embodiment, the n-type
また、ｐ側電極６３の上面から、ｐ側電極６３、半導体各層（６２、２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａが形成されている。この貫通穴１５０ａは、ｐ側電極６３側の直径が数十μｍであり、ｐ側電極６３側の穴径よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜６８が形成されている。絶縁膜６８上の所定領域には、貫通穴１５０ａを介して後述するｎ側電極６４に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極６９が形成されている。この外部接続用電極６９は、ｎ型ＧａＡｓ基板６１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極６３および外部接続用電極６９の表面上には、ワイヤ（金線）１２２がボンディングされている。
Further, a circular through
ここで、第３参考形態では、ｎ型ＧａＡｓ基板６１の裏面側のリッジ部５４に対応する領域に、約１μｍの深さを有する凹部６１ａが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４の表面とがなす角度θ５は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示すように、リッジ部５４に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板６１は、本発明の「基板」の一例である。
Here, in the third reference embodiment, a
ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上には、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４が形成されている。このｎ側電極６４は、ｎ型ＧａＡｓ基板６１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（凹部６１ａ以外の領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面から凹部６１ａに対応する領域に位置するｎ側電極６４の青紫色レーザ素子１１０側の表面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（約１５３ｎｍ）よりも大きい。
An n-
ここで、第３参考形態では、図５２に示すように、青紫色レーザ素子１１０と赤色レーザ素子１５０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１１０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図５２のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１１０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１５５を介して接合されている。なお、半田層１５５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１１０のｐ側電極１０は、赤色レーザ素子１５０のｎ側電極６４および半田層１５５を介して、外部接続用電極６９に電気的に接続されている。
Here, in the third reference embodiment, as shown in FIG. 52, the blue-
第３参考形態では、上記のように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図５２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）５８から出射されるレーザ光の特性を向上させることができる。
In the third reference embodiment, as described above, the alignment convex portion constituted by the
また、第３参考形態では、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図５２のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図５２のＺ方向）および水平方向（図５２のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１１０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the third reference embodiment, the
また、第３参考形態では、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１に凹部６１ａを形成することによって、容易に、赤色レーザ素子１５０に位置合わせ用の凹部を形成することができる。
In the third reference embodiment, by forming the
なお、第３参考形態のその他の効果は、上記第１実施形態と同様である。 The remaining effects of the third reference embodiment are similar to those of the aforementioned first embodiment.
図５３〜図６３は、図５１および図５２に示した第３参考形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図５１〜図６３を参照して、第３参考形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第３参考形態の青紫色レーザ素子１１０の製造プロセスは、図３〜図１３に示した第１実施形態のプロセスと同様である。
FIGS. 53 63 are sectional views for illustrating a manufacturing process of the integrated semiconductor laser element according to the third reference embodiment shown in FIGS. 51 and 52. Next, a manufacturing process of the integrated semiconductor laser device according to the third reference embodiment will be described with reference to FIGS. The manufacturing process of the blue-
赤色レーザ素子１５０を形成する際には、まず、図５３に示すように、図４０および図４１に示した第２実施形態と同様のプロセスを用いて、リッジ部５４までを形成する。この後、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜４７を選択成長マスクとして、ｐ型第１クラッド層２５上に、リッジ部５４の側面を覆うように、約１．６μｍの厚みを有するｎ型電流ブロック層６２を形成する。この際、ｎ型ＡｌＩｎＰ層（図示せず）と、ｎ型ＧａＡｓ層（図示せず）とを順次形成する。この後、ＳｉＯ２膜４７を除去する。
When forming the
次に、図５４に示すように、電子ビーム蒸着法を用いて、リッジ部５４（ｐ型コンタクト層５３）上と、ｎ型電流ブロック層６２の貫通穴１５０ａ（図５２参照）の形成領域以外の領域上に、エッチングマスクとしての機能も有するとともに、上記第２実施形態のｐ側電極５６と同様の組成および厚みを有するｐ側電極６３を形成する。
Next, as shown in FIG. 54, by using the electron beam evaporation method, the region other than the formation region of the through
次に、図５５に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極６３をマスクとして、ｎ型電流ブロック層６２の上面から、半導体各層（６２および２５〜２２）およびｎ型ＧａＡｓ基板６１を貫通する円形状の貫通穴１５０ａを形成する。この貫通穴１５０ａは、ｐ側電極６３側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板６１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 55, the semiconductor layers (62 and 25 to 22) and the n-type are formed from the upper surface of the n-type
次に、図５６に示すように、プラズマＣＶＤ法を用いて、貫通穴１５０ａの内側面上と、貫通穴１５０ａ近傍の領域に位置するｐ側電極６３の上面上とに、ＳｉＯ２膜からなる絶縁膜６８を形成する。
Next, as shown in FIG. 56, a plasma CVD method is used to form a SiO 2 film on the inner surface of the through
次に、図５７に示すように、貫通穴１５０ａに対応する領域以外の所定領域上に、レジスト７０を形成する。この後、電子ビーム蒸着法を用いて、レジスト７０の上面上と、絶縁膜６８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極６９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト７０を除去する。これにより、図５８に示すように、外部接続用電極６９として必要のない部分が除去される。
Next, as shown in FIG. 57, a resist 70 is formed on a predetermined region other than the region corresponding to the through
次に、図５９に示すように、リッジ部５４の上面からｎ型ＧａＡｓ基板６１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板６１の裏面を研磨した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板６１の裏面上の凹部６１ａ（図５２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜６５を形成する。
Next, as shown in FIG. 59, after the back surface of the n-
次に、図６０に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜６５をマスクとして、ｎ型ＧａＡｓ基板６１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板６１の裏面側に、約１μｍの深さを有する凹部６１ａが形成される。この際、ｎ型ＧａＡｓ基板６１の凹部６１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板６１の凹部６１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａの内側面と活性層２４（ｎ型ＧａＡｓ基板６１）の表面とがなす角度θ５は、約６０°となる。また、ｎ型ＧａＡｓ基板６１の凹部６１ａは、図５１に示したように、リッジ部５４に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板６１の凹部６１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜６５を除去する。
Next, as shown in FIG. 60, etching is performed from the back surface of the n-
次に、図６１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板６１の凹部６１ａを含む裏面上に、外部接続用電極６９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極６４を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さ（開口部６１以外の領域に位置するｎ側電極６４の上面から凹部６１ａの底部の上面上に位置するｎ側電極６４の上面までの深さ）Ｄ３は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、リッジ部８により構成される位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）（図５２参照）よりも大きくなる。このようにして、第３参考形態の赤色レーザ素子１５０が形成される。
Next, as shown in FIG. 61, about 0.3 μm is used so as to be electrically connected to the
次に、図６２および図６３を参照して、青紫色レーザ素子１１０と赤色レーザ素子１５０との接合方法について説明する。まず、図６２に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１５５を形成する。
Next, with reference to FIGS. 62 and 63, a method of joining the blue-
次に、図６３に示すように、青紫色レーザ素子１１０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１１０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１５５を溶融する。この後、室温までの冷却過程で半田層１５５が固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１５０とが半田層１５５により接合される。
Next, as shown in FIG. 63, the alignment convex portion constituted by the
この際、第３参考形態では、青紫色レーザ素子１１０および赤色レーザ素子１５０の水平方向（図５１および図５２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１１０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the third reference embodiment, the horizontal misalignment of the blue-
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１５０とを同時に劈開することにより光出射面５８（図５１参照）を形成した後、各素子に分離する。最後に、図５１および図５２に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第３参考形態による集積型半導体レーザ素子が形成される。
Thereafter, the blue-
（第４参考形態）
図６４は、本発明の第４参考形態による集積型半導体レーザ素子の構造を示した平面図であり、図６５は、図６４の７００−７００線に沿った断面図である。図６４および図６５を参照して、この第４参考形態では、上記第１〜第２実施形態、第３参考形態と異なり、青紫色レーザ素子の基板に位置合わせ用の凸部を形成するとともに、赤色レーザ素子の基板に位置合わせ用の凹部を形成する場合について説明する。
(4th reference form)
Figure 64 is a plan view showing the structure of the integrated semiconductor laser element according to a fourth reference embodiment of the present invention, FIG 65 is a cross-sectional view along the 700-700 line of FIG. 64. Referring to FIGS. 64 and 65, in the fourth reference embodiment, unlike the first to second embodiments and the third reference embodiment, a convex portion for alignment is formed on the substrate of the blue-violet laser element. A case where a concave portion for alignment is formed on the substrate of the red laser element will be described.
この第４参考形態では、図６５に示すように、位置合わせ用の凸部を有する青紫色レーザ素子１６０と、位置合わせ用の凹部を有する赤色レーザ素子１５０とがＺ方向に積層（集積化）された構造を有する。なお、赤色レーザ素子１５０は、上記第３参考形態の赤色レーザ素子１５０と同様の構造を有する。なお、青紫色レーザ素子１６０は、本発明の「第１半導体レーザ素子」の一例である。
In the fourth reference embodiment, as shown in FIG. 65, a blue-
まず、第４参考形態の青紫色レーザ素子１６０の構造について説明する。第４参考形態の青紫色レーザ素子１６０では、図６５に示すように、ｎ型ＧａＮ基板７１上に、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５、ｐ型クラッド層６およびｐ型コンタクト層７が順次形成されている。また、ｐ型クラッド層６は、凸部と、凸部以外の平坦部とを有するとともに、ｐ型コンタクト層７は、ｐ型クラッド層６の凸部上に形成されている。また、ｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。なお、半導体各層（２〜７）は、上記第１実施形態の半導体各層（２〜７）と同様の組成および厚みを有する。また、リッジ部８は、上記第１実施形態のリッジ部８と同様の形状を有する。そして、リッジ部８の下方の活性層３の周辺部分が、青紫色レーザ素子１６０の発光領域１３となる。
First, the structure of the blue-
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、上記第１実施形態の電流ブロック層９と同様の組成および厚みを有する電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、上記第１実施形態のｐ側電極１０と同様の組成および厚みを有するｐ側電極１０が形成されている。
Further, a
ここで、第４参考形態では、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域に、約４００ｎｍの突出高さを有する凸部７１ａが形成されている。このｎ型ＧａＮ基板７１の凸部７１ａは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３の上面とがなす角度θ６は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示すように、リッジ部８に沿ってＹ方向にストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ａが、位置合わせ用の凸部となる。なお、ｎ型ＧａＡｓ基板７１は、本発明の「基板」の一例である。
Here, in the fourth reference embodiment, a
また、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上には、ｎ側電極７２が形成されている。このｎ側電極７２は、ｎ型ＧａＮ基板７１側から順に、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とからなる。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
An n-
ここで、第４参考形態では、図６５に示すように、青紫色レーザ素子１６０と赤色レーザ素子１５０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１６０の発光領域１３と、赤色レーザ素子１５０の発光領域５７とは、半導体層の積層方向（図６５のＺ方向）に同一線上に配置されている。また、上記したように、赤色レーザ素子１５０の位置合わせ用の凹部の深さＤ３（約１μｍｍ）は、青紫色レーザ素子１６０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１６０の位置合わせ用の凸部の上面と、赤色レーザ素子１５０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１６０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１５０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、青紫色レーザ素子１６０の位置合わせ用の凸部と赤色レーザ素子１５０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１６５を介して接合されている。なお、半田層１６５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１６０のｎ側電極７２は、赤色レーザ素子１５０のｎ側電極６４および半田層１６５を介して、外部接続用電極６９に電気的に接続されている。
Here, in the fourth reference embodiment, as shown in FIG. 65, the blue-
第４参考形態では、上記のように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１６０からの出射光の光軸と赤色レーザ素子１５０からの出射光の光軸とが水平方向（図６５のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合わせる際の青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６５のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子１６０と赤色レーザ素子１５０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）７３から出射されるレーザ光の特性を向上させることができる。
In the fourth reference embodiment, as described above, the alignment convex portion formed by the
また、第４参考形態では、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７とを、半導体層の積層方向（図６５のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置が２方向（半導体層の積層方向（図６５のＺ方向）および水平方向（図６５のＸ方向））にずれる場合に比べて、青紫色レーザ素子１６０の発光領域１３と赤色レーザ素子１５０の発光領域５７との位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の一方から出射される光が光学系の所定領域に入射するように光軸を調節する場合に、青紫色レーザ素子１６０の発光領域１３および赤色レーザ素子１５０の発光領域５７の他方から出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the fourth reference embodiment, the
また、第４参考形態では、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１に凸部７１ａを形成することによって、容易に、青紫色レーザ素子１６０に位置合わせ用の凸部を形成することができる。
In the fourth reference embodiment, by forming the
なお、第４参考形態のその他の効果は、上記第１実施形態と同様である。 The remaining effects of the fourth reference embodiment are similar to those of the aforementioned first embodiment.
図６６〜図７１は、図６４および図６５に示した第４参考形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図６４〜図７１を参照して、第４参考形態による集積型半導体レーザ素子の製造プロセスについて説明する。なお、第４参考形態の赤色レーザ素子１５０の製造プロセスは、図５３〜図６１に示した第３参考形態のプロセスと同様である。
Figure 66 to Figure 71 are sectional views for illustrating a manufacturing process of the integrated semiconductor laser element according to the fourth reference embodiment shown in FIGS. 64 and 65. Next, with reference to FIGS. 64 to Figure 71, illustrating the manufacturing process of the integrated semiconductor laser element according to the fourth reference embodiment. The manufacturing process of the
青紫色レーザ素子１６０を形成する際には、まず、図６６に示すように、図３〜図１１に示した第１実施形態と同様のプロセスを用いて、ｐ側電極１０までを形成する。この後、リッジ部８の上面からｎ型ＧａＮ基板７１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板７１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板７１の裏面上の凸部７１ａ（図６５参照）に対応する領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜７４を形成する。
When forming the blue-
次に、図６７に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜７４をマスクとして、ｎ型ＧａＮ基板７１の裏面から約４００ｎｍの深さまでをエッチングする。これにより、ｎ型ＧａＮ基板７１の裏面側に、約４００ｎｍの突出高さ有する凸部７１ａが形成される。この際、ｎ型ＧａＮ基板７１の凸部７１ａは、根元部側の幅よりも先端部側の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、ｎ型ＧａＮ基板７１の凸部７１ａの側面と活性層３（ｎ型ＧａＮ基板７１）の表面とがなす角度θ６は、約８０°となり、ｎ型ＧａＮ基板７１の凸部７１ａの先端部分の幅は、約２μｍとなる。また、ｎ型ＧａＮ基板７１の凸部７１ａは、図６４に示したように、リッジ部８に沿ってストライプ状（細長状）に形成される。そして、このｎ型ＧａＮ基板７１の凸部７１ａが、位置合わせ用の凸部となる。この後、ＳｉＯ２膜７４を除去する。
Next, as shown in FIG. 67, etching is performed from the back surface of the n-
次に、図６９に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板７１の凸部７１ａを含む裏面上に、ｎ側電極７２を形成する。この際、約６ｎｍの厚みを有するＡｌ層（図示せず）と、約１０ｎｍの厚みを有するＰｄ層（図示せず）と、約３００ｎｍの厚みを有するＡｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部の突出高さ（凸部７１ａ以外の領域に位置するｎ側電極７２の上面から凸部７１ａの上面上に位置するｎ側電極７２の上面までの突出高さ）Ｈ４は、約４００ｎｍとなる。すなわち、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部の深さＤ３（約１μｍ）（図６５参照）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きくなる。また、図６８に示すように、ｎ型ＧａＮ基板７１の光出射面７３（図６４参照）と平行な端面７１ｂ側に位置するｎ側電極７２の端部を、ｎ型ＧａＮ基板７１の端面７１ｂから所定の間隔を隔てた領域に配置する。これにより、ｎ側電極７２が形成されていない領域が、青紫色レーザ素子１６０と赤色レーザ素子１５０との貼り合わせ時に、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａを素子の上方または下方から目視により認識することが可能な透明領域１１１となる。このようにして、第４参考形態の青紫色レーザ素子１６０が形成される。
Next, as shown in FIG. 69, an n-
次に、図７０および図７１を参照して、青紫色レーザ素子１６０と赤色レーザ素子１５０との接合方法について説明する。まず、図７０に示すように、赤色レーザ素子１５０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１６５を形成する。
Next, a method for joining the blue-
次に、図７１に示すように、青紫色レーザ素子１６０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１５０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図６８に示した青紫色レーザ素子１６０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１６５を溶融する。この後、室温までの冷却過程で半田層１６５が固化することによって、青紫色レーザ素子１６０と赤色レーザ素子１５０とが半田層１６５により接合される。
Next, as shown in FIG. 71, the convex portion for alignment constituted by the
この際、第４参考形態では、青紫色レーザ素子１６０および赤色レーザ素子１５０の水平方向（図６４および図６５のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１６０および赤色レーザ素子１５０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the fourth reference embodiment, the positional deviation in the horizontal direction (X direction in FIGS. 64 and 65) of the blue-
この後、互いに接合された青紫色レーザ素子１６０と赤色レーザ素子１５０とを同時に劈開することにより光出射面７３（図６４参照）を形成した後、各素子に分離する。最後に、図６５に示したように、赤色レーザ素子１５０のｐ側電極６３および外部接続用電極６９の表面上にワイヤ１２２をボンディングすることによって、第４参考形態による集積型半導体レーザ素子が形成される。
Thereafter, the blue-
（第５参考形態）
図７２は、本発明の第５参考形態による集積型半導体レーザ素子の構造を示した断面図であり、図７３は、図７２に示した第５参考形態による集積型半導体レーザ素子の赤外レーザ素子をｐ側から見た平面図である。図７２および図７３を参照して、この第５参考形態では、上記第１〜第２実施形態、第３〜第４参考形態と異なり、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子について説明する。
(5th reference form)
Figure 72 is a sectional view showing the structure of the integrated semiconductor laser element according to a fifth reference embodiment of the present invention, FIG. 73, the infrared laser of the integrated semiconductor laser element according to the fifth reference embodiment shown in FIG. 72 It is the top view which looked at the element from the p side. Referring to FIGS. 72 and 73, in the fifth reference embodiment, unlike the first to second embodiments and the third to fourth reference embodiments, a blue-violet laser element, a red laser element, and an infrared laser are used. An integrated semiconductor laser element including the element will be described.
この第５参考形態では、図７２に示すように、位置合わせ用の２つの凸部を有する青紫色レーザ素子１７０と、位置合わせ用の凹部を有する赤色レーザ素子１８０と、位置合わせ用の凹部を有する赤外レーザ素子１９０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子１７０は、本発明の「第１半導体レーザ素子」の一例である。また、赤色レーザ素子１８０および赤外レーザ素子１９０は、本発明の「第２半導体レーザ素子」の一例である。
In the fifth reference embodiment, as shown in FIG. 72, a blue-
まず、第５参考形態の青紫色レーザ素子１７０の構造としては、図７２に示すように、上記第４参考形態の青紫色レーザ素子１６０と同様である。また、第５参考形態の赤色レーザ素子１８０の構造としては、図７２に示すように、上記第３参考形態の赤色レーザ素子１５０と同様である。
First, as shown in FIG. 72, the structure of the blue-
次に、第５参考形態の赤外レーザ素子１９０の構造について説明する。なお、図７２の赤外レーザ素子１９０は、リッジ部８８側が下方に向いている。第５参考形態の赤外レーザ素子１９０では、図７２に示すように、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０と反対側の表面上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２が形成されている。ｎ型バッファ層８２の青紫色レーザ素子１７０と反対側の表面上には、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３が形成されている。ｎ型クラッド層８３の青紫色レーザ素子１７０と反対側の表面上には、約８０ｎｍの厚みを有する活性層８４が形成されている。この活性層８４は、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とが交互に積層されたＭＱＷ構造を有する。
Next, the structure of the
活性層８４の青紫色レーザ素子１７０と反対側の表面上には、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５が形成されている。ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上の所定領域には、約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなる凸状のｐ型第２クラッド層８６が形成されている。ｐ型第２クラッド層８６の青紫色レーザ素子１７０と反対側の表面上には、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７が形成されている。このｐ型キャップ層８７とｐ型第２クラッド層８６とによって、根元部から先端部分側に向って幅が小さくなるテーパ状の側面を有するリッジ部８８が構成されている。このリッジ部８８の側面と活性層８４の表面とがなす角度θ７は、約６０°である。また、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍである。また、リッジ部８８は、図７３に示すように、光出射面（劈開面）９３と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図７２に示すように、リッジ部８８の形成位置に対応する活性層８４の周辺部分が、赤外レーザ素子１９０の発光領域９４となる。なお、発光領域９４は、本発明の「第２発光領域」の一例である。
A p-type
また、ｐ型第１クラッド層８５の青紫色レーザ素子１７０と反対側の表面上には、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９が形成されている。ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０が形成されている。ｐ型コンタクト層９０の青紫色レーザ素子１７０と反対側の表面上には、約１μｍの厚みを有するｐ側電極９１が形成されている。このｐ側電極９１は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。
On the surface of the p-type
また、ｐ側電極９１の青紫色レーザ素子１７０と反対側の表面から、ｐ側電極９１、半導体各層（９０、８９、８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａが形成されている。この貫通穴１９０ａは、ｐ側電極９１側の直径が数十μｍであり、ｐ側電極９１側の穴径よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有する。貫通穴１９０ａの内側面上と、貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の青紫色レーザ素子１７０と反対側の表面上には、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８が形成されている。絶縁膜９８上の所定領域には、貫通穴１９０ａを介して後述するｎ側電極９２に電気的に接続するように、約０．３μｍの厚みを有する外部接続用電極９９が形成されている。この外部接続用電極９９は、ｎ型ＧａＡｓ基板８１側から順に、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とからなる。また、ｐ側電極９１および外部接続用電極９９の青紫色レーザ素子１７０と反対側の表面上には、ワイヤ（金線）１２２がボンディングされている。
Further, a circular through
ここで、第５参考形態では、ｎ型ＧａＡｓ基板８１の青紫色レーザ素子１７０側の表面のリッジ部８８に対応する領域に、約１μｍの深さを有する凹部８１ａが形成されている。このｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４の表面とがなす角度θ８は、約６０°である。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示すように、リッジ部８８に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。なお、ｎ型ＧａＡｓ基板８１は、本発明の「基板」の一例である。
Here, in the fifth reference embodiment, a
また、図７２に示すように、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む青紫色レーザ素子１７０側の表面上には、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２が形成されている。このｎ側電極９２は、ｎ型ＧａＡｓ基板８１側から順に、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とからなる。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（凹部８１ａに対応する領域以外の領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面から凹部８１ａに対応する領域に位置するｎ側電極９２の青紫色レーザ素子１７０側の表面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きい。
Further, as shown in FIG. 72, on the surface of the n-
ここで、第５参考形態では、図７２に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とは、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０と赤外レーザ素子１９０とは、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とは、半導体層の積層方向（図７２のＺ方向）に同一線上に配置されている。
Here, in the fifth reference embodiment, as shown in FIG. 72, the blue-
また、上記したように、赤色レーザ素子１８０の位置合わせ用の凹部の深さＤ３（約１μｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤色レーザ素子１８０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１８０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。また、赤外レーザ素子１９０の位置合わせ用の凹部の深さＤ５（約１μｍｍ）は、青紫色レーザ素子１７０の位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）よりも大きいため、青紫色レーザ素子１７０の位置合わせ用の凸部の上面と、赤外レーザ素子１９０の位置合わせ用の凹部の底面との間隔は、青紫色レーザ素子１７０の位置合わせ用の凸部以外の領域と、赤色レーザ素子１９０の位置合わせ用の凹部以外の領域との間隔よりも大きくなる。
Further, as described above, the depth D3 (about 1 μm) of the alignment concave portion of the
また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤色レーザ素子１８０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１７５を介して接合されている。また、青紫色レーザ素子１７０の位置合わせ用の凸部と赤外レーザ素子１９０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層１９５を介して接合されている。なお、半田層１７５および１９５は、本発明の「接合層」の一例である。また、青紫色レーザ素子１７０のｐ側電極１０は、赤色レーザ素子１８０のｎ側電極６４および半田層１７５を介して、外部接続用電極６９に電気的に接続されている。また、青紫色レーザ素子１７０のｎ側電極７２は、赤外レーザ素子１９０のｎ側電極９２および半田層１９５を介して、外部接続用電極９９に電気的に接続されている。
The alignment convex portion of the blue-
第５参考形態では、上記のように、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込み、かつ、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０のそれぞれの出射光の光軸が水平方向（図７２のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０を貼り合わせる際の青紫色レーザ素子１７０、赤色レーザ素子１８０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）９３から出射されるレーザ光の特性を向上させることができる。
In the fifth reference embodiment, as described above, the alignment convex portion constituted by the
また、第５参考形態では、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４とを、半導体層の積層方向（図５９のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１７０の発光領域１３と、赤色レーザ素子１８０の発光領域５７と、赤外レーザ素子１９０の発光領域９４との位置が２方向（半導体層の積層方向（図７２のＺ方向）および水平方向（図７２のＸ方向））にずれる場合に比べて、発光領域１３、５７および９４のそれぞれの位置の間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際に、発光領域１３、５７および９４のうちの１つから出射される光が光学系の所定領域に入射するように光軸を調節する場合に、発光領域１３、５７および９４の他の２つから出射される光が光学系の所定領域から大きく外れた領域に入射するのを抑制することができる。その結果、光学系に対する出射光の光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
In the fifth reference embodiment, the
なお、第５参考形態のその他の効果は、上記第１実施形態と同様である。 The remaining effects of the fifth reference embodiment are similar to those of the aforementioned first embodiment.
図７４〜図８９は、図７２に示した第５参考形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図７２〜図８９を参照して、第５参考形態による集積型半導体レーザ素子の製造プロセスについて説明する。 Figure 74 to Figure 89 are sectional views for illustrating a manufacturing process of the integrated semiconductor laser element according to the fifth reference embodiment shown in FIG. 72. Next, with reference to FIGS. 72 to FIG 89, a description will be given of a manufacturing process of the integrated semiconductor laser element according to the fifth reference embodiment.
まず、青紫色レーザ素子１７０の製造プロセスとしては、図６６〜図６９に示した第４参考形態のプロセスと同様である。
First, the manufacturing process of the blue-
また、赤色レーザ素子１８０の製造プロセスとしては、図５３〜図６１に示した第３参考形態の製造プロセスと同様である。ただし、第５参考形態では、素子分離前の赤色レーザ素子基板の共振器方向の長さが、素子分離前の青紫色レーザ素子基板の共振器方向の長さよりも小さくなるように形成する。
The manufacturing process of the
次に、第５参考形態の赤外レーザ素子１９０を形成する際には、まず、図７４に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１上に、約５００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層８２を成長させた後、ｎ型バッファ層８２上に、約１．５μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層８３を成長させる。この後、ｎ型クラッド層８３上に、約８０ｎｍの厚みを有する活性層８４を成長させる。なお、活性層８４を成長させる際には、アンドープのＡｌＧａＡｓからなる複数の井戸層（図示せず）と、アンドープのＡｌＧａＡｓからなる複数の障壁層（図示せず）とを交互に成長させる。これにより、ｎ型クラッド層８３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層８４が形成される。
Next, when forming the
次に、活性層８４上に、約１５０ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層８５および約８００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層８６を順次成長させる。続いて、ｐ型第２クラッド層８６上に、約６００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層８７を成長させる。
Next, a p-type
次に、図７５に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、ｐ型キャップ層８７上に、約２４０ｎｍの厚みを有するＳｉＯ２膜９５を形成する。この後、ＳｉＯ２膜９５上のリッジ部８８（図７２参照）に対応する領域に、約２μｍ〜約３μｍの幅を有するストライプ状（細長状）のレジスト９６を形成する。
Next, as shown in FIG. 75, a SiO 2 film 95 having a thickness of about 240 nm is formed on the p-
次に、図７６に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト９６をマスクとして、ＳｉＯ２膜９５をエッチングする。この後、レジスト９６を除去する。 Next, as shown in FIG. 76, the SiO 2 film 95 is etched using the resist 96 as a mask by using a wet etching technique using buffered hydrofluoric acid. Thereafter, the resist 96 is removed.
次に、図７７に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ２膜９５をマスクとして、ｐ型キャップ層８７の上面からｐ型第１クラッド層８５の上面までをエッチングする。これにより、ｐ型キャップ層８７とｐ型第２クラッド層８６とによって構成されるとともに、テーパ形状の側面を有するリッジ部８８が形成される。なお、リッジ部８８の側面と活性層８４（ｐ型第１クラッド層８５）の上面とがなす角度θ７は、約６０°となり、リッジ部８８の先端部分の幅は、約２μｍ〜約３μｍとなる。また、リッジ部８８は、図７３に示したように、光出射面９３と直交する方向に延びるストライプ状（細長状）に形成される。
Next, as shown in FIG. 77, the p-type first cladding layer is formed from the upper surface of the p-
次に、図７８に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ２膜９５を選択成長マスクとして、ｐ型第１クラッド層８５上に、リッジ部８８の側面を覆うように、約１．４μｍの厚みを有するｎ型ＧａＡｓからなるｎ型電流ブロック層８９を形成する。この後、ＳｉＯ２膜９５を除去する。
Next, as shown in FIG. 78, about 1.4 μm is formed on the p-type
次に、図７９に示すように、ＭＯＣＶＤ法を用いて、ｎ型電流ブロック層８９およびリッジ部８８（ｐ型キャップ層８７）の上面上に、約１μｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層９０を成長させる。この後、電子ビーム蒸着法を用いて、ｐ型コンタクト層９０上の貫通穴１９０ａ（図７２参照）の形成領域以外の領域に、エッチングマスクとしての機能も有するとともに、約１μｍの厚みを有するｐ側電極９１を形成する。この際、ＡｕＺｎ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。
Next, as shown in FIG. 79, p-type GaAs made of p-type GaAs having a thickness of about 1 μm is formed on the upper surfaces of the n-type
次に、図８０に示すように、塩素系ガスによるＲＩＥ法を用いて、ｐ側電極９１をマスクとして、ｐ型コンタクト層９０の上面から、半導体各層（９０、８９および８５〜８２）およびｎ型ＧａＡｓ基板８１を貫通する円形状の貫通穴１９０ａを形成する。この貫通穴１９０ａは、ｐ側電極９１側の穴径（数十μｍ）よりもｎ型ＧａＡｓ基板８１側の穴径の方が小さくなるようなテーパ形状の内側面を有するように形成される。
Next, as shown in FIG. 80, each of the semiconductor layers (90, 89 and 85 to 82) and n are formed from the upper surface of the p-
次に、図８１に示すように、プラズマＣＶＤ法を用いて、貫通穴１９０ａの内側面および貫通穴１９０ａ近傍の領域に位置するｐ側電極９１の上面上に、約２００ｎｍの厚みを有するＳｉＯ２膜からなる絶縁膜９８を形成する。
Next, as shown in FIG. 81, SiO 2 having a thickness of about 200 nm is formed on the inner surface of the through
次に、図８２に示すように、貫通穴１９０ａに対応する領域以外の所定領域上に、レジスト１００を形成する。この後、電子ビーム蒸着法を用いて、レジスト１００の上面上と、絶縁膜９８の上面および内側面上とに、約０．３μｍの厚みを有する外部接続用電極９９を形成する。この際、Ｔｉ層（図示せず）と、Ｐｔ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。この後、リフトオフ法によりレジスト１００を除去する。これにより、図８３に示すように、外部接続用電極９９として必要のない部分が除去される。
Next, as shown in FIG. 82, a resist 100 is formed on a predetermined region other than the region corresponding to the through
次に、図８４に示すように、リッジ部８８の上面からｎ型ＧａＡｓ基板８１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板８１の裏面を研磨する。この後、プラズマＣＶＤ法を用いて、ｎ型ＧａＡｓ基板８１の裏面上の凹部８１ａ（図７２参照）に対応する領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ２膜９７を形成する。
Next, as shown in FIG. 84, the back surface of the n-
次に、図８５に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ２膜９７をマスクとして、ｎ型ＧａＡｓ基板８１の裏面から約１μｍの深さまでをエッチングする。これにより、ｎ型ＧａＡｓ基板８１の裏面側に、約１μｍの深さを有する凹部８１ａが形成される。この際、ｎ型ＧａＡｓ基板８１の凹部８１ａは、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状の内側面を有するように形成される。なお、ｎ型ＧａＡｓ基板８１の凹部８１ａの開放端側の幅は、約３μｍとなる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａの内側面と活性層８４（ｎ型ＧａＡｓ基板８１）の表面とがなす角度θ８は、約６０°となる。また、ｎ型ＧａＡｓ基板８１の凹部８１ａは、図７３に示したように、リッジ部８８に沿ってストライプ状（細長状）に形成される。そして、ｎ型ＧａＡｓ基板８１の凹部８１ａが、位置合わせ用の凹部となる。この後、ＳｉＯ２膜９７を除去する。
Next, as shown in FIG. 85, etching is performed from the back surface of the n-
次に、図７１に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板８１の凹部８１ａを含む裏面上に、外部接続用電極９９に電気的に接続するように、約０．３μｍの厚みを有するｎ側電極９２を形成する。この際、ＡｕＧｅ層（図示せず）と、Ｎｉ層（図示せず）と、Ａｕ層（図示せず）とを順次形成する。これにより、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さ（開口部８１以外の領域に位置するｎ側電極９２の上面から凹部８１ａの底部の上面上に位置するｎ側電極９２の上面までの深さ）Ｄ５は、約１μｍとなる。すなわち、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部の深さＤ５（約１μｍ）は、ｎ型ＧａＮ基板７１により構成される位置合わせ用の凸部の突出高さＨ４（約４００ｎｍ）（図７２参照）よりも大きくなる。
Next, as shown in FIG. 71, about 0.3 μm is used so as to be electrically connected to the
次に、図８７〜図８９を参照して、青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０との接合方法について説明する。まず、図８７に示すように、赤色レーザ素子１８０のｎ側電極６４上に、Ａｕ−Ｓｎからなる半田層１７５を形成する。この後、青紫色レーザ素子１７０のリッジ部８により構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤色レーザ素子１８０のｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および１２示した青紫色レーザ素子１７０の透明領域１１１から、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、リッジ部８により構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１７５を溶融する。この後、室温までの冷却過程で半田層１７５が固化することによって、図８８に示すように、青紫色レーザ素子１７０と赤色レーザ素子１８０とが半田層１７５により接合される。
Next, with reference to FIGS. 87 to 89, a method of joining the blue-
この際、第５参考形態では、青紫色レーザ素子１７０および赤色レーザ素子１８０の水平方向（図７２のＸ方向）の位置ずれを、リッジ部８により構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板６１の凹部６１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤色レーザ素子１８０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the fifth reference embodiment, the positional deviation in the horizontal direction (X direction in FIG. 72) of the blue-
次に、図８９に示すように、赤外レーザ素子１９０のｎ側電極９２上に、Ａｕ−Ｓｎからなる半田層１９５を形成する。この後、青紫色レーザ素子１７０のｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部を下側に向けた状態にするとともに、赤外レーザ素子１９０のｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込むことにより位置合わせを行う。この際、図１０および図１２に示した青紫色レーザ素子１７０の透明領域１１１から、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部とを目視により認識しながらＺ方向に嵌め込む。そして、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することによりＡｕ−Ｓｎからなる半田層１９５を溶融する。この後、室温までの冷却過程で半田層１９５が固化することによって、青紫色レーザ素子１７０と赤外レーザ素子１９０とが半田層１９５により接合される。
Next, as shown in FIG. 89, a
この際、第５参考形態では、青紫色レーザ素子１７０および赤外レーザ素子１９０の水平方向（図７２のＸ方向）の位置ずれを、ｎ型ＧａＮ基板７１の凸部７１ａにより構成される位置合わせ用の凸部と、ｎ型ＧａＡｓ基板８１の凹部８１ａにより構成される位置合わせ用の凹部との嵌め合わせにより抑制することができる。これにより、青紫色レーザ素子１７０および赤外レーザ素子１９０の劈開方向が互いにずれるのを抑制することができる。
At this time, in the fifth reference embodiment, the horizontal misalignment of the blue-
この後、互いに接合された青紫色レーザ素子１７０と、赤色レーザ素子１８０と、赤外レーザ素子１９０とを同時に劈開することにより、光出射面９３（図７３参照）を形成した後、各素子に分離する。最後に、図７２に示したように、赤色レーザ素子１８０のｐ側電極６３および外部接続用電極６９の表面上と、赤外レーザ素子１９０のｐ側電極９１および外部接続用電極９９の表面上とにワイヤ１２２をボンディングすることによって、第５参考形態による集積型半導体レーザ素子が形成される。
Thereafter, the blue-
（第６参考形態）
図９０は、本発明の第６参考形態による集積型半導体レーザ素子の構造を示した断面図である。図９０を参照して、この第６参考形態では、上記第１〜第２実施形態、第３〜第５参考形態と異なり、位置合わせ用の凸部および凹部と、発光領域とが半導体層の積層方向（Ｚ方向）の同一線上に配置されておらず、水平方向（Ｘ方向）に所定の間隔を隔てて配置されている場合について説明する。
(6th reference form)
Figure 90 is a sectional view showing the structure of an integrated semiconductor laser element according to a sixth reference embodiment of the present invention. Referring to FIG. 90, in the sixth reference embodiment, unlike the first to second embodiments and the third to fifth reference embodiments, the alignment convex portions and concave portions and the light emitting region are formed of the semiconductor layer. A case will be described in which they are not arranged on the same line in the stacking direction (Z direction) but are arranged at a predetermined interval in the horizontal direction (X direction).
この第６参考形態では、図９０に示すように、位置合わせ用の凸部を有する青紫色レーザ素子２００と、位置合わせ用の凹部を有する赤色レーザ素子２１０とがＺ方向に積層（集積化）された構造を有する。なお、青紫色レーザ素子２００および赤色レーザ素子２１０は、それぞれ、本発明の「第１半導体レーザ素子」および「第２半導体レーザ素子」の一例である。
In the sixth reference embodiment, as shown in FIG. 90, a blue-
まず、第６参考形態の青紫色レーザ素子２００の構造について説明する。第６参考形態の青紫色レーザ素子２００では、図９０に示すように、ｎ型ＧａＮ基板７１の裏面側のリッジ部８に対応する領域以外の領域に、約４００ｎｍの突出高さを有する凸部７１ｃが形成されている。このｎ型ＧａＮ基板７１の凸部７１ｃは、根元部の幅よりも先端部の幅が小さくなるようなテーパ形状の側面を有する。なお、ｎ型ＧａＮ基板７１の凸部７１ｃの側面と活性層３の上面とがなす角度θ９は、約８０°である。また、ｎ型ＧａＮ基板７１の凸部７１ｃの先端部分の幅は、約２μｍである。また、ｎ型ＧａＮ基板７１の凸部７１ｃは、リッジ部８に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板７１の凸部７１ｃが、位置合わせ用の凸部となる。
First, the structure of the blue-
次に、第６参考形態の赤色レーザ素子２１０の構造について説明する。第６参考形態の赤色レーザ素子２１０では、図９０に示すように、ｎ型ＧａＡｓ基板６１の青紫色レーザ素子２００側の表面のリッジ部５４に対応する領域以外の領域に、約１μｍの深さを有する凹部６１ｂが形成されている。このｎ型ＧａＡｓ基板６１の凹部６１ｂは、開放端側の幅（約３μｍ）よりも底部側の幅が小さくなるようなテーパ形状の内側面を有する。なお、ｎ型ＧａＡｓ基板６１の凹部６１ｂの内側面と活性層２４の表面とがなす角度θ１０は、約６０°である。また、ｎ型ＧａＡｓ基板６１の凹部６１ｂは、リッジ部５４に沿ってストライプ状（細長状）に形成されている。そして、ｎ型ＧａＡｓ基板６１の凹部６１ｂが、位置合わせ用の凹部となる。
Next, the structure of the red laser element 210 of the sixth reference embodiment will be described. In the red laser element 210 of the sixth reference embodiment, as shown in FIG. 90, a depth of about 1 μm is formed in a region other than the region corresponding to the
ここで、第６参考形態では、図９０に示すように、青紫色レーザ素子２００と赤色レーザ素子２１０とは、ｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部が、ｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込まれた状態でＺ方向に集積化（積層）されている。また、青紫色レーザ素子２００の発光領域１３と、赤色レーザ素子２１０の発光領域５７とは、半導体層の積層方向（図９０のＺ方向）に同一線上に配置されている。また、青紫色レーザ素子２００の位置合わせ用の凸部と赤色レーザ素子２１０の位置合わせ用の凹部とは、Ａｕ−Ｓｎからなる半田層２０５を介して接合されている。なお、半田層２０５は、本発明の「接合層」の一例である。
Here, in the sixth reference embodiment, as shown in FIG. 90, the blue-
なお、第６参考形態のその他の構造は、上記第４参考形態と同様である。 The remaining structure of the sixth reference embodiment is the same as that of the fourth reference embodiment.
第６参考形態では、上記のように、青紫色レーザ素子２００のｎ型ＧａＮ基板７１の凸部７１ｃにより構成される位置合わせ用の凸部を、赤色レーザ素子２１０のｎ型ＧａＡｓ基板６１の凹部６１ｂにより構成される位置合わせ用の凹部に嵌め込むことによって、その位置合わせ用の凸部と凹部との嵌め合わせにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができる。これにより、青紫色レーザ素子２００からの出射光の光軸と赤色レーザ素子２１０からの出射光の光軸とが水平方向（図９０のＸ方向）にずれるのを抑制することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラーなど）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。これにより、光軸調整にかかるコストを低減することができる。また、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合わせる際の青紫色レーザ素子２００および赤色レーザ素子２１０の水平方向（図９０のＸ方向）の位置ずれを抑制することができるので、青紫色レーザ素子２００および赤色レーザ素子２１０の劈開方向が互いにずれるのを抑制することができる。これにより、青紫色レーザ素子２００と赤色レーザ素子２１０とを貼り合せた後同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）から出射されるレーザ光の特性を向上させることができる。
In the sixth reference embodiment, as described above, the alignment convex portion constituted by the
なお、第６参考形態のその他の効果は、上記第１実施形態と同様である。 The remaining effects of the sixth reference embodiment are similar to those of the aforementioned first embodiment.
次に、第６参考形態の製造プロセスとしては、上記第４参考形態の製造プロセスと同様である。ただし、第６参考形態では、ｎ型ＧａＮ基板７１の裏面側に凸部７１ｂを形成する際に、ｎ型ＧａＮ基板７１の凸部７１ｂと、発光領域１３とが半導体層の積層方向の同一線上に配置されないように形成する。また、ｎ型ＧａＡｓ基板６１の裏面側に凹部６１ｂを形成する際には、ｎ型ＧａＡｓ基板６１の凹部６１ｂと、発光領域５７とが半導体層の積層方向の同一線上に配置されないように形成する。
Next, the manufacturing process of the sixth reference embodiment is the same as the manufacturing process of the fourth reference embodiment. However, in the sixth reference embodiment, when the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記第１〜第２実施形態、第３〜第６参考形態では、青紫色レーザ素子と赤色レーザ素子とを含む集積型半導体レーザ素子、または、青紫色レーザ素子と、赤色レーザ素子と、赤外レーザ素子とを含む集積型半導体レーザ素子に本発明を適用する例を示したが、本発明はこれに限らず、青紫色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子、および、赤色レーザ素子と赤外レーザ素子とを含む集積型半導体レーザ素子にも適用可能である。また、青紫色レーザ素子、赤色レーザ素子および赤外レーザ素子以外の半導体レーザ素子を２つ以上含む集積型半導体レーザ素子にも適用可能である。 For example, in the first to second embodiments and the third to sixth reference embodiments, an integrated semiconductor laser element including a blue-violet laser element and a red laser element, or a blue-violet laser element, and a red laser element, Although an example in which the present invention is applied to an integrated semiconductor laser element including an infrared laser element has been shown, the present invention is not limited thereto, and an integrated semiconductor laser element including a blue-violet laser element and an infrared laser element, It can also be applied to an integrated semiconductor laser element including a red laser element and an infrared laser element. The present invention can also be applied to an integrated semiconductor laser element including two or more semiconductor laser elements other than a blue-violet laser element, a red laser element, and an infrared laser element.
また、上記第１〜第２実施形態、第３〜第６参考形態では、凸部の側面および凹部の内側面を、それぞれ、テーパ形状にしたが、本発明はこれに限らず、凸部の側面および凹部の内側面をテーパ形状にしなくてもよい。 Moreover, in the said 1st- 2nd embodiment and the 3rd-6th reference form, although the side surface of the convex part and the inner surface of the recessed part were respectively made into the taper shape, this invention is not limited to this, The side surface and the inner surface of the recess need not be tapered.
また、上記第１〜第２実施形態、第３〜第６参考形態では、接合層として半田層を用いた例を示したが、本発明はこれに限らず、半田層以外の材料からなる接合層を用いてもよい。 Moreover, although the example which used the solder layer as a joining layer was shown in the said 1st-2nd embodiment and the 3rd-6th reference form, this invention is not restricted to this, Joining which consists of materials other than a solder layer Layers may be used.
また、上記第１〜第２実施形態、第３〜第６参考形態では、赤色レーザ素子において、ｎ型ＧａＡｓ層を含む電流ブロック層を用いたが、本発明はこれに限らず、ＳｉＮＸやＳｉＯ２などからなる絶縁膜を電流ブロック層として用いてもよい。 In the first to second embodiments and the third to sixth reference embodiments, the current blocking layer including the n-type GaAs layer is used in the red laser element. However, the present invention is not limited thereto, and SiN X or An insulating film made of SiO 2 or the like may be used as the current blocking layer.
また、上記第１〜第２実施形態、第３〜第６参考形態では、位置合わせ用の凸部の側面上に位置する電極の厚みと、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凸部の側面上に位置する電極の厚みを、位置合わせ用の凸部の側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。 Moreover, in the said 1st- 2nd embodiment and the 3rd-6th reference form, on the area | region other than the thickness of the electrode located on the side surface of the convex part for alignment, and the side surface of the convex part for alignment Although the thickness of the electrode positioned is the same, the present invention is not limited to this, and the thickness of the electrode positioned on the side surface of the positioning convex portion is set on a region other than the side surface of the positioning convex portion. You may make it smaller than the thickness of the electrode located.
また、上記第１〜第２実施形態、第３〜第６参考形態では、位置合わせ用の凹部の内側面上に位置する電極の厚みと、位置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みとを同じにしたが、本発明はこれに限らず、位置合わせ用の凹部の内側面上に位置する電極の厚みを、置合わせ用の凹部の内側面以外の領域上に位置する電極の厚みよりも小さくしてもよい。 Moreover, in the said 1st- 2nd embodiment and the 3rd-6th reference form, on the area | region other than the thickness of the electrode located on the inner surface of the recessed part for alignment, and the inner surface of the recessed part for alignment Although the thickness of the electrode positioned is the same, the present invention is not limited to this, and the thickness of the electrode positioned on the inner surface of the recess for alignment is set on a region other than the inner surface of the recess for alignment. You may make it smaller than the thickness of the electrode located.
８ リッジ部（凸部、第１リッジ部、第２リッジ部）
１２、４３、５８、７３、９３ 光出射面
１３ 発光領域（第１発光領域）
２９ リッジ部（第２リッジ部）
３０ ｎ型電流ブロック層（電流ブロック層）
３０ａ 開口部（凹部）
３４、５７、９４ 発光領域（第２発光領域）
４２ 電流ブロック層
４２ａ 開口部（凹部）
５４ リッジ部（凸部、第１リッジ部）
６１、８１ ｎ型ＧａＡｓ基板（基板）
６１ａ 凹部
７１ ｎ型ＧａＮ基板（基板）
７１ａ、７１ｂ 凸部
８１ａ、８１ｂ 凹部
１１０、１３０、１６０、１７０、２００ 青紫色レーザ素子（第１半導体レーザ素子）
１１５、１３５、１５５、１６５、１７５、１９５、２０５ 半田層（接合層）
１２０、１４０、１５０、１８０、２１０ 赤色レーザ素子（第２半導体レーザ素子）
１９０ 赤外レーザ素子（第２半導体レーザ素子）
8 Ridge part (convex part, first ridge part, second ridge part)
12, 43, 58, 73, 93
29 Ridge part (second ridge part)
30 n-type current blocking layer (current blocking layer)
30a Opening (recess)
34, 57, 94 Light emitting area (second light emitting area)
42
54 Ridge part (convex part, first ridge part)
61, 81 n-type GaAs substrate (substrate)
61a Recess 71 n-type GaN substrate (substrate)
71a,
115, 135, 155, 165, 175, 195, 205 Solder layer (bonding layer)
120, 140, 150, 180, 210 Red laser element (second semiconductor laser element)
190 Infrared laser element (second semiconductor laser element)
Claims (4)
第２発光領域を含むとともに、凸部および凹部の他方を有する第２半導体レーザ素子とを備え、
前記第１半導体レーザ素子の前記凸部および凹部の一方は、前記第２半導体レーザ素子の前記凸部および凹部の他方に嵌め込まれており、
前記第１発光領域と前記第２発光領域とは、実質的に半導体層の積層方向の同一線上に配置され、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の一方は、前記凸部を構成する第１リッジ部をさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方は、前記凹部と、
第２リッジ部と、
前記第２リッジ部の側面を覆うように形成され、前記第２リッジ部の高さよりも大きい厚みを有するとともに、前記第２リッジ部に対応する領域に開口部を有する電流ブロック層とをさらに含み、
前記第１半導体レーザ素子および前記第２半導体レーザ素子の他方の前記凹部は、前記電流ブロック層の前記開口部により構成されており、
前記凹部を構成する前記電流ブロック層の前記開口部に、前記凸部を構成する前記第１リッジ部が嵌め込まれている、集積型半導体レーザ素子。 A first semiconductor laser element including a first light emitting region and having one of a convex portion and a concave portion;
A second semiconductor laser element including the second light emitting region and having the other of the convex portion and the concave portion,
One of the convex portion and the concave portion of the first semiconductor laser element is fitted into the other of the convex portion and the concave portion of the second semiconductor laser element,
The first light emitting region and the second light emitting region are disposed substantially on the same line in the stacking direction of the semiconductor layers,
One of the first semiconductor laser element and the second semiconductor laser element further includes a first ridge portion constituting the convex portion,
The other of the first semiconductor laser element and the second semiconductor laser element is the recess ,
A second ridge portion;
A current blocking layer formed to cover a side surface of the second ridge portion, having a thickness larger than a height of the second ridge portion, and having an opening in a region corresponding to the second ridge portion; ,
The other concave portion of the first semiconductor laser element and the second semiconductor laser element is constituted by the opening of the current blocking layer,
The integrated semiconductor laser device , wherein the first ridge portion constituting the convex portion is fitted into the opening portion of the current blocking layer constituting the concave portion .
前記凹部は、開放端側の幅よりも底部側の幅が小さくなるようなテーパ形状を有する、請求項１または２に記載の集積型半導体レーザ素子。 The convex part has a tapered shape such that the width on the tip side becomes smaller than the width on the root part side,
3. The integrated semiconductor laser device according to claim 1, wherein the recess has a tapered shape such that a width on a bottom side is smaller than a width on an open end side. 4.
Wherein a convex portion and the concave portion through a bonding layer are bonded, the integrated semiconductor laser element according to any one of claims 1-3.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276457A JP4606104B2 (en) | 2004-09-24 | 2004-09-24 | Integrated semiconductor laser device |
| US11/219,875 US7512167B2 (en) | 2004-09-24 | 2005-09-07 | Integrated semiconductor laser device and method of fabricating the same |
| CN201010164149A CN101826703A (en) | 2004-09-24 | 2005-09-23 | Integrated semiconductor laser device and manufacture method thereof |
| CN 200510105528 CN1753261B (en) | 2004-09-24 | 2005-09-23 | Integrated semiconductor laser device and method of fabricating the same |
| US12/256,854 US7961768B2 (en) | 2004-09-24 | 2008-10-23 | Integrated semiconductor laser device and method of fabricating the same |
| US13/100,720 US20110211609A1 (en) | 2004-09-24 | 2011-05-04 | Integrated semiconductor laser device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276457A JP4606104B2 (en) | 2004-09-24 | 2004-09-24 | Integrated semiconductor laser device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010107604A Division JP2010166103A (en) | 2010-05-07 | 2010-05-07 | Integrated semiconductor laser element and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006093379A JP2006093379A (en) | 2006-04-06 |
| JP4606104B2 true JP4606104B2 (en) | 2011-01-05 |
Family
ID=36234058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004276457A Expired - Fee Related JP4606104B2 (en) | 2004-09-24 | 2004-09-24 | Integrated semiconductor laser device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4606104B2 (en) |
| CN (1) | CN1753261B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4556591B2 (en) * | 2004-09-27 | 2010-10-06 | 日亜化学工業株式会社 | Semiconductor laser device |
| JP4091647B2 (en) | 2006-07-21 | 2008-05-28 | 三菱電機株式会社 | Semiconductor optical device manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252593A (en) * | 1999-03-03 | 2000-09-14 | Pioneer Electronic Corp | Two-wavelength semiconductor laser element and its manufacture |
| JP2000299533A (en) * | 1999-04-12 | 2000-10-24 | Denso Corp | Semiconductor laser |
| JP2002232003A (en) * | 2000-12-18 | 2002-08-16 | Samsung Electro Mech Co Ltd | Gallium nitride based group iii-v nitride semiconductor light emitting element and its manufacturing method |
| JP2004047855A (en) * | 2002-07-15 | 2004-02-12 | Ricoh Co Ltd | Semiconductor laser equipment, optical pickup, and optical disk drive |
| JP2005209950A (en) * | 2004-01-23 | 2005-08-04 | Pioneer Electronic Corp | Integrated semiconductor light emitting device and its manufacturing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357536A (en) * | 1993-05-07 | 1994-10-18 | Xerox Corporation | Method and apparatus for the positioning of laser diodes |
| JPH0888431A (en) * | 1994-09-16 | 1996-04-02 | Mitsubishi Electric Corp | Semiconductor laser and its production |
| JP3419930B2 (en) * | 1994-12-21 | 2003-06-23 | 三菱電機株式会社 | Semiconductor laser device and optical disk device equipped with this semiconductor laser device |
-
2004
- 2004-09-24 JP JP2004276457A patent/JP4606104B2/en not_active Expired - Fee Related
-
2005
- 2005-09-23 CN CN 200510105528 patent/CN1753261B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252593A (en) * | 1999-03-03 | 2000-09-14 | Pioneer Electronic Corp | Two-wavelength semiconductor laser element and its manufacture |
| JP2000299533A (en) * | 1999-04-12 | 2000-10-24 | Denso Corp | Semiconductor laser |
| JP2002232003A (en) * | 2000-12-18 | 2002-08-16 | Samsung Electro Mech Co Ltd | Gallium nitride based group iii-v nitride semiconductor light emitting element and its manufacturing method |
| JP2004047855A (en) * | 2002-07-15 | 2004-02-12 | Ricoh Co Ltd | Semiconductor laser equipment, optical pickup, and optical disk drive |
| JP2005209950A (en) * | 2004-01-23 | 2005-08-04 | Pioneer Electronic Corp | Integrated semiconductor light emitting device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1753261B (en) | 2010-06-09 |
| CN1753261A (en) | 2006-03-29 |
| JP2006093379A (en) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7961768B2 (en) | Integrated semiconductor laser device and method of fabricating the same | |
| US8223814B2 (en) | Semiconductor laser | |
| US20080219309A1 (en) | Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus | |
| US8193016B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| US20090262771A1 (en) | Semiconductor laser device and method of manufacturing the same | |
| US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP2008252069A (en) | Method for fabricating semiconductor laser element, and the semiconductor laser element | |
| US7916766B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| US20070133642A1 (en) | Vertical cavity surface emitting laser module having monitoring photodiode and method of fabricating the same | |
| US20110281382A1 (en) | Nitride-based semiconductor device and method of fabricating the same | |
| US7023891B2 (en) | Semiconductor optical device | |
| US20070274360A1 (en) | Semiconductor laser element and semiconductor laser device | |
| JP2011014632A (en) | Laser diode | |
| US20100054292A1 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2008205139A (en) | Nitride semiconductor laser device | |
| WO2012172995A1 (en) | Optical device, optical device manufacturing method, and laser module | |
| JP4606104B2 (en) | Integrated semiconductor laser device | |
| JP4244058B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP4219147B2 (en) | Multi-wavelength laser equipment | |
| JP6173994B2 (en) | Optical semiconductor device | |
| JP2010166103A (en) | Integrated semiconductor laser element and method of manufacturing the same | |
| CN114551675A (en) | Red light micro light-emitting diode chip and preparation method thereof | |
| JP6133028B2 (en) | Optical fiber, optical module, and optical module manufacturing method | |
| JP2010258050A (en) | Manufacture method of semiconductor laser element | |
| JP2006278578A (en) | Integrated semiconductor laser element and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |