JP4600092B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP4600092B2 JP4600092B2 JP2005061118A JP2005061118A JP4600092B2 JP 4600092 B2 JP4600092 B2 JP 4600092B2 JP 2005061118 A JP2005061118 A JP 2005061118A JP 2005061118 A JP2005061118 A JP 2005061118A JP 4600092 B2 JP4600092 B2 JP 4600092B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- voltage
- circuit
- secondary side
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
しかし、現在、例えば高耐圧スイッチング素子の特性が改善されてきていることなどを背景に、電圧共振形コンバータを実用化するにあたっての耐圧の問題はクリアされてきている状況にある。また、1石のスイッチング素子によるシングルエンド方式で構成した電圧共振形コンバータについては、1石の電流共振形フォワードコンバータと比較して、入力帰還ノイズや直流出力電圧ラインのノイズ成分などの点で有利であることも知られている。
この図に示すスイッチング電源回路においては、商用交流電源ACをブリッジ整流回路Di及び平滑コンデンサCiから成る整流平滑回路により整流平滑化して、平滑コンデンサCiの両端電圧として、整流平滑電圧Eiを生成している。
なお、商用交流電源ACのラインに対しては、1組のコモンモードチョークコイルCMCと、2本のアクロスコンデンサCLから成り、コモンモードのノイズを除去するノイズフィルタが設けられている。
絶縁コンバータトランスPITの構造としては、例えば、フェライト材によるE型コアを組み合わせたEE型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線N1と、二次巻線N2を、EE型コアの中央磁脚に対して巻装している。
そのうえで、絶縁コンバータトランスPITのEE型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようにしており、これによって、一次側と二次側との間で、k=0.80〜0.85程度の結合係数kを得るようにしている。この程度の結合係数kは疎結合としてみてよい結合度であり、その分、飽和状態が得られにくくなる。また、この結合係数kの値が、リーケージインダクタンス(L1)の設定要素となる。
そのうえで、この二次側並列共振回路に対して、図示するようにして整流ダイオードDo1、及び平滑コンデンサCoを接続することで、半波整流回路を形成している。この半波整流回路は、二次巻線N2(二次側並列共振回路)に得られる交番電圧V2の等倍に対応するレベルの二次側直流出力電圧Eoを、平滑コンデンサCoの両端電圧として生成する。二次側直流出力電圧Eoは負荷に供給されると共に、定電圧制御用の検出電圧として、制御回路1に入力される。
発振・ドライブ回路2は、入力される検出出力が示す二次側直流出力電圧Eoのレベルに応じて、二次側直流出力電圧Eoが所定のレベルで一定となるようにして、スイッチング素子Q1のスイッチング動作を制御する。つまり、制御すべきスイッチング動作を得るためのドライブ信号を生成して出力する。これにより、二次側直流出力電圧Eoの安定化制御が行われる。
先ず、スイッチング素子Q1には、900Vの耐圧品を選定し、二次側の整流ダイオードDo1については600Vの耐圧品を選定する。
絶縁コンバータトランスPITは、コアにEER-35を選定し、中央磁脚のギャップについては、1mmのギャップ長を設定する。また、一次巻線N1及び二次巻線N2のターン数T(巻数)については、それぞれN1=43T、N2=43Tとした。絶縁コンバータトランスPITの結合係数kについてはk=0.81を設定した。
また、一次側並列共振コンデンサCr=6800pF、二次側並列共振コンデンサC2=0.01μFを選定した。これに応じて、一次側並列共振回路の共振周波数fo1=175kHz、二次側並列共振回路の共振周波数fo2=164kHzが設定される。
また、二次側直流出力電圧Eoの定格レベルは135Vであり、対応負荷電力は、最大負荷電力Pomax=200Wから最小負荷電力Pomin=0Wの範囲である。
スイッチング電圧V1は、スイッチング素子Q1の両端に得られる電圧であり、スイッチング素子Q1がオンとなる期間TONにおいて0レベルで、オフとなる期間TOFFにおいて正弦波状の電圧共振パルスが得られる波形である。このスイッチング電圧V1の電圧共振パルス波形により、一次側スイッチングコンバータの動作が電圧共振形であることを示している。
一次巻線N1に流れる一次巻線電流I1は、期間TONにおいて上記スイッチング電流IQ1として流れる電流成分と、期間TOFFにおいて一次側並列共振コンデンサCrに流れる電流とを合成して得られるもので、図示する波形となる。
二次巻線電圧V2は、この場合には、二次巻線N2//二次側並列共振コンデンサC2の並列回路に得られる電圧となるもので、二次側整流ダイオードDo1が導通しているオン期間に対応しては、二次側直流出力電圧Eoのレベルによりクランプされ、二次側整流ダイオードDo1のオフ期間では、負極性方向の正弦波形が得られる。また、二次巻線N2に流れる二次巻線電流I2は、整流電流ID1と、二次側並列共振回路(N2(L2)//C2)に流れる電流が合成したものとなり、例えば図示する波形により流れる。
先ず、AC→DC電力変換効率(ηAC→DC)を見てみると、負荷電力Po=100W〜200Wまでの範囲で90%以上となっている。電圧共振形コンバータとして、特にスイッチング素子Q1が1石であるシングルエンド方式は、電力変換効率について良好な結果が得られることが知られている。
このようにして、スイッチング周波数が可変制御されることで、一次側並列共振回路及び二次側並列共振回路を備えることにより得られる誘導性インピーダンスが可変されることになる。この誘導性インピーダンスの可変によっては、一次側から二次側への伝送電力量、及び二次側並列共振回路から負荷への電力伝送量が変化することとなって、二次側直流出力電圧Eoのレベルが可変される。これにより、二次側直流出力電圧Eoの安定化が図られることになる。
ここで、一次側並列共振回路の共振周波数をfo1、二次側並列共振回路の共振周波数のfo2とすると、図9の回路では、先に説明したように一次側並列共振周波数fo1に対して二次側並列共振周波数fo2が低い関係となる。
そのうえで、或る一定の交流入力電圧VACの条件でのスイッチング周波数fsに対する定電圧制御特性を想定すると、図示するようにして、一次側並列共振回路の共振周波数fo1に応じた共振インピーダンスの下での最大負荷電力Pomax時/最小負荷電力Pomin時の各定電圧制御特性としては、それぞれ特性曲線A,Bとして示され、二次側並列共振回路の共振周波数fo2に応じた共振インピーダンスの下での最大負荷電力Pomax時/最小負荷電力Pomin時の各定電圧制御特性としては、それぞれ特性曲線C,Dで示されるものとなる。
さらに、図9の回路のようにして一次側並列共振周波数と二次側並列共振回路とを備える場合、共振周波数fo1,fo2との間には中間共振周波数foが存在することになる。中間共振周波数foとスイッチング周波数fsとの関係による共振インピーダンス特性は、最大負荷電力Pomax時は特性曲線Eで示され、最小負荷電力Pomin時は、特性曲線Fとして示される。
二次側並列共振回路を備える電圧共振形コンバータでは、この中間共振周波数foのスイッチング周波数fsに対する共振インピーダンス特性によって、二次側直流出力電圧Eoのレベルが決定される。また、図9に示す電圧共振形コンバータとしては、この中心共振周波数foよりも低い周波数領域でスイッチング周波数fsを可変制御する、いわゆるローアーサイド制御の方式を採る。
そして、この図12において中間共振周波数foに対応する特性曲線E,Fとして示される特性の下で、ローアーサイド制御に対応したスイッチング周波数制御により、二次側直流出力電圧Eoの定格レベル(図9の回路の場合135V)を目標値として定電圧化を図ろうとすると、そのために必要なスイッチング周波数fsの可変範囲(必要制御範囲)は、Δfsで示される区間であることになる。換言すれば、このΔfsで示される区間に対応する周波数範囲で、負荷変動に応じてスイッチング周波数を所要値となるようにして可変することで、二次側直流出力電圧Eoは定格レベルtgとなるようにして制御される。
図9に示す電源回路は、200W〜0Wまでの比較的広範囲な負荷変動に対応するものとされている。そして、図9の電源回路について、この負荷条件に対応した実際の必要制御範囲は、fs=117.6kHz〜208.3kHzで、Δfs=96.7kHzとなり、比較的に広範囲なものとなっている。
このことから、AC100系からAC200V系までのワイドレンジでの交流入力電圧の変動に対応しては、例えばAC100系のみ、あるいはAC200V系のみの単レンジでの変動に対応する場合より、二次側直流出力電圧Eo1のレベル変動も大きくなるということがいえる。そして、このようにして拡大した二次側直流出力電圧Eo1のレベル変動に対応して定電圧制御動作を行うためには、必要制御範囲として上記した117.6kHz〜208.3kHzの範囲を、より高い周波数の方向に拡大するようにして、より広範囲に設定することが必要となる。
このように、例えば図9に示す電源回路の構成によりワイドレンジ対応とすることは実現が非常に困難であることがわかる。
つまり、直流入力電圧を入力してスイッチングを行うメインスイッチング素子を備えて形成したスイッチング手段と、メインスイッチング素子をスイッチング駆動するスイッチング駆動手段とを備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力により交番電圧が誘起される二次巻線とを巻装して形成される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線を含む漏洩インダクタンス成分と一次側並列共振コンデンサのキャパシタンスとによって形成されて、スイッチング手段の動作を電圧共振形とする一次側並列共振回路を備える。
また、絶縁コンバータトランスの二次巻線に対して並列となる関係により二次側並列共振コンデンサを接続することで、二次巻線を含む漏洩インダクタンス成分と、二次側並列共振コンデンサのキャパシタンスとによって形成される二次側並列共振回路を備える。
また、絶縁コンバータトランスの二次巻線に誘起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じてスイッチング駆動手段を制御して、スイッチング手段のスイッチング周波数を可変することで二次側直流出力電圧について定電圧制御を行う定電圧制御手段を備える。
また、補助スイッチング素子を備え、メインスイッチング素子がオフとなる期間内において補助スイッチング素子がオンとなるオン期間を形成して、このオン期間において一次側並列共振コンデンサに流れるべき充放電電流を補助スイッチング素子に流すようにして設けられるアクティブクランプ回路を備える。
そして、上記絶縁コンバータトランスは、一次側並列共振回路と二次側並列共振回路とを少なくとも有して形成される電磁結合形共振回路について、スイッチング周波数を有する周波数信号の入力に対する出力特性が単峰特性となるようにして、疎結合とみなされる所定の一次側と二次側との結合係数を設定することとした。
そして、最大負荷電力300W〜最小負荷電力0Wの負荷条件の下で一定以上の電力変換効率が得られるようにして、少なくとも、上記一次側並列共振回路の共振周波数を上記二次側並列共振回路の共振周波数の約1.5倍程度となるように設定する。
さらに、アクティブクランプ回路を備えて、本来は一次側並列共振コンデンサに流れるべき充放電電流を補助スイッチング素子に流すようにすることで、一次側並列共振コンデンサの両端電圧となる電圧共振パルスのピークレベルが抑制される。
このようなワイドレンジ化を実現するための基本構成としては、二次側並列共振回路を備える電圧共振形コンバータの絶縁コンバータトランスについて、所要の結合係数が得られる構造とすればよいものであり、従って、部品点数の増加などによるコストアップ、回路の大型化、重量増加などを伴うことなくワイドレンジ対応が実現されている、ということがいえる。
また、アクティブクランプ回路により電圧共振パルスのピークレベルが抑制されることで、メインスイッチング素子をはじめとする部品素子について、低耐圧品を選定できることになる。これにより、部品素子の性能の向上による電源回路の信頼性向上、コストダウン、回路の小型軽量化が図られる。
この図に示すスイッチング電源回路においては、まず、商用交流電源ACのラインに対して、図示するようにして、1組のコモンモードチョークコイルCMCと、2本のアクロスコンデンサCLが挿入される。これらコモンモードチョークコイルCMC、及びアクロスコンデンサCL,CLにより、商用交流電源ACのラインに重畳するコモンモードのノイズを除去するノイズフィルタが形成される。
また、スイッチング素子Q1のドレインは、後述する絶縁コンバータトランスPITの一次巻線N1の巻始め端部と接続される。一次巻線N1の巻き終わり端部は、平滑コンデンサEiの正極端子と接続される。従って、この場合には、直流入力電圧(Ei)は、一次巻線N1の直列接続を介してスイッチング素子Q1に供給されるようになっている。スイッチング素子Q1のソースは一次側アースに接続される。
一次側並列共振コンデンサCrは、自身のキャパシタンスと絶縁コンバータトランスPITの一次巻線N1のリーケージ(漏洩)インダクタンスL1とによって、スイッチング素子Q1に流れるスイッチング電流に対する一次側並列共振回路(電圧共振回路)を形成する。この一次側並列共振回路が共振動作を行うことによって、スイッチング素子Q1のスイッチング動作として電圧共振形の動作が得られる。これに応じて、スイッチング素子Q1の両端電圧(ドレイン−ソース間電圧)であるスイッチング電圧V1としては、そのオフ期間において正弦波状の電圧共振パルス波形が得られる。
図2は、図1の電源回路が備える絶縁コンバータトランスPITの構造例を示す断面図である。
この図に示すように、絶縁コンバータトランスPITは、フェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コア(EE字形コア)を備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線N1を巻装する。また、他方の巻装部に対して二次巻線N2を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンBを上記EE型コア(CR1,CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスPIT全体としての構造が得られる。
この二次巻線N2に対しては、二次側並列共振コンデンサC2を並列に接続している。これにより、二次巻線N2のリーケージインダクタンスL2と二次側並列共振コンデンサC2のキャパシタンスとによって二次側並列共振回路を形成する。この二次側並列共振回路は、後述する二次側整流回路の整流動作に応じて共振動作を行う。つまり、一次側とともに、二次側においても電圧共振動作が得られる。
この二次側直流出力電圧Eoは、負荷に供給される。また、分岐して制御回路1に対して検出電圧として出力される。
アクティブクランプ回路10は、補助スイッチング素子Q2,クランプコンデンサCCL,クランプダイオードDD2を備えて形成される。この場合、補助スイッチング素子Q2についてはMOS−FETが選定される。クランプダイオードDD2は、補助スイッチング素子Q2が備えるボディダイオードとされ、アノードが補助スイッチング素子Q2のソースに対して接続され、カソードが補助スイッチング素子Q2のドレインに対して接続される。
また、補助スイッチング素子Q2を駆動するための駆動回路系として、駆動巻線Ng,コンデンサCg,ゲート抵抗Rg、及びゲート−ドレイン間抵抗R1を備えて成る。
なお、以降において、シングルエンド方式の電圧共振形コンバータを形成する側のスイッチング素子Q1については、上記補助スイッチング素子Q2と区別して、メインスイッチング素子Q1ともいうことにする。
つまり、本実施の形態のアクティブクランプ回路10としては、上記補助スイッチング素子Q2//クランプダイオードDD2の並列接続回路に対して、クランプコンデンサCCLを直列に接続して成るものとされる。そして、このようにして形成される回路を絶縁コンバータトランスPITの一次巻線N1に対して並列に接続して構成される。
先ず、絶縁コンバータトランスPITは、コアについてEER-35を選定して、ギャップGについては2.2mmのギャップ長を設定した。一次巻線N1及び二次巻線N2の各巻数(ターン数)Tについては、N1=55T、N2=25Tを選定して、二次巻線N2の1ターンあたりの誘起電圧については5V/T以上程度が得られるようにしている。また、一次巻線N1のリーケージインダクタンスL1=350μH、二次巻線N2のリーケージインダクタンスL2=83μHが設定される。これにより、絶縁コンバータトランスPITの結合係数kについてはk=0.685が設定される。
なお、上記EERのコアは、よく知られているように、製品としてのコアの型式、規格の1つであり、この型式には、EEのあることも知られている。本願においてEE型という場合には、断面がEE字形状であることに応じて、EER、EEの何れのタイプについてもEE型のコアであるとして扱うものとする。
また、メインスイッチング素子Q1については、10A/600V耐圧のものを選定している。
また、一次側並列共振コンデンサCrのキャパシタンスについてはCr=2200pFを選定し、二次側並列共振コンデンサC2のキャパシタンスについてはC2=0.047μFを選定している。
また、アクティブクランプ回路10に関しては、クランプコンデンサCCL=0.056μF、駆動巻線Ng=1T、コンデンサCg=0.033μF、ゲート抵抗Rg=4.7Ω、ゲート−ソース間抵抗R1=1kΩをそれぞれ選定する。また、補助スイッチング素子Q2については、10A/600V耐圧のものを選定している。
次に説明する図3の波形図に示されるように、図1に示す電源回路における一次側のスイッチングコンバータの動作としては、電圧共振形コンバータ(メインスイッチング素子Q1)とアクティブクランプ回路10のスイッチング動作が複合的に行われているものとしてみることができる。また、このことは、一次側並列共振コンデンサCrと一次巻線N1のリーケージインダクタンスL1とにより形成される一次側並列共振回路(ここでは一次側並列共振回路aという)と、クランプコンデンサCCLと一次巻線N1のリーケージインダクタンスL1とにより形成される並列共振回路(ここでは一次側並列共振回路bという)とが、一次側において複合的に動作しているものとして考えることができる。この場合において、一次側並列共振回路aは、メインスイッチング素子Q1がオンの期間に共振動作を行い、一次側並列共振回路bは、補助スイッチング素子Q2がオンの期間に共振動作を行うものとして扱うことができる。
ここで、一次側並列共振回路aの共振周波数fo1aは、一次側並列共振コンデンサCr=2200pF、一次巻線N1のリーケージインダクタンスL1=350μHとしていることで、fo1a=181.5kHzを設定していることになる。一次側並列共振回路bの共振周波数fo1bは、クランプコンデンサCCL=0.056μF、一次巻線N1のリーケージインダクタンスL1=350μHにより、fo1b=36kHzとなる。このようにして、図1の回路の一次側では、2つの一次側並列共振回路ごとに異なる周波数値の2つの共振周波数が存在する。そこで、本実施の形態では、これらの一次側並列共振回路を1つに統合してみた場合の並列共振周波数fo1としては、fo1=(fo1a+fo1b)/2で表すものとする。つまり、上記一次側並列共振回路a、bの各共振周波数fo1a,fo1bの平均値を、一次側並列共振回路の並列共振周波数fo1として扱うようにされる。この場合には、fo1=(181.5kHz+36kHz)/2=108.8kHz(108.75kHz)となる。
つまり、本実施の形態における共振周波数fo1は、アクティブクランプ回路10の動作を含むものとしたうえでの一次側スイッチングコンバータの動作により得られる一次側並列共振回路の共振周波数となる。そこで、一次側並列共振コンデンサCrのキャパシタンスを形成要素とする一次側並列共振回路aの共振周波数fo1aについては、かかるアクティブクランプ回路10の存在により得られる、fo1=(fo1a+fo1b)/2で表される共振周波数fo1について、しかるべき値が選定されるようにして設定するものであるという考え方を取ることができる。
また、二次側並列共振回路の共振周波数fo2については、二次側並列共振コンデンサC2=0.047μFと、二次巻線N2のリーケージインダクタンスL2=83μHにより、fo2=80.6kHzが設定される。この場合の共振周波数fo1,fo2についての相対的な関係としては、fo1≒1.3×fo2が成立するようにして設定していることになる。
スイッチング電流IQ1は、期間TOFFにおいては0レベルであり、この期間TOFFが終了して期間TONが開始されてターンオンタイミングに至ると、先ず、ボディダイオードDDを流れることで負極性の波形となり、続いてドレインからソースに流れることで正極性に反転する波形となる。このようなスイッチング電流IQ1の波形は、適正にZVS(Zero Volt Switching)、ZCS(Zero Current Switching)が行われていることを示している。また、このスイッチング電流IQ1は、絶縁コンバータトランスPITの一次巻線N1に得られるリーケージインダクタンスL1を介してメインスイッチング素子Q1に流れるものとしてみることができる。
先ず、メインスイッチング素子Q1がオンとなる期間TONにおいてはmode1としての動作が得られる。このとき、補助スイッチング素子Q2は、この期間TONにおいてはオフ状態にある。つまり、mode1は、補助スイッチング素子Q2がオフ状態となるように制御されるモードである。
ここで、スイッチング電流IQ1が負極性により流れる期間は、直前の期間td2の終了を以て、一次側並列共振コンデンサCrにおける放電が終了することで、クランプダイオードDDが導通し、クランプダイオードDD→一次巻線N1を介してスイッチング出力電流IQ1を流すことで、電源側に電力を回生するモードとなる。この電力回生の動作を終了して、スイッチング電流IQ1は、平滑コンデンサCiから一次巻線N1から供給されるようにして、メインスイッチング素子Q1のソース−ドレインを流れるようにされる。
この期間td1では、メインスイッチング素子Q1がターンオフすることで、一次巻線N1に流れていた電流は、図3に示す電流Icrとして、一次側並列共振コンデンサCrを充電するようにして流れることになる。このときに、一次側並列共振コンデンサCrに流れる充電電流は、正極性によりパルス的に現れる波形となるが、これは部分共振モードとしての動作とされる。また、このときには、メインスイッチング素子Q1に対して並列に一次側並列共振コンデンサCrが接続されていることで、メインスイッチング素子Q1はZVSによりターンオフされる。
この期間TON2は、アクティブクランプ回路10の動作期間であり、先ずmode3としての動作を行った後にmode4としての動作を行うようにされる。
先に記載したように、例えばクランプコンデンサCCLのキャパシタンスはCCL=0.056μFであるのに対して、一次側並列共振コンデンサCrのキャパシタンスはCr=2200pFであり、一次側並列共振コンデンサCrのキャパシタンスのほうが、クランプコンデンサCCLのキャパシタンスと比較して相当に小さい。このようなクランプコンデンサCCLと一次側並列共振コンデンサCrのキャパシタンスの選定とすれば、mode3としての動作によっては、大部分の電流がクランプ電流IQ2としてクランプコンデンサCCLに対して流れるようにされ、一次側並列共振コンデンサCrに対してはほとんど流れない。この結果、この期間TON2時における一次側並列共振コンデンサCrに対する充電電流量が低減されることとなって、スイッチング電圧V1における電圧共振パルスの傾きは緩やかとなるようにされ、そのピークレベルV1pが抑制されることになる。即ち、電圧共振パルスに対するクランプ動作が得られる。
このmode4開始時は、図3に示すクランプ電流IQ2が負の方向から正方向に反転するタイミングとされる。このタイミングでは、補助スイッチング素子Q2は、このクランプ電流IQ2が負極性から正極性反転するタイミングで、ZVS及びZCSによりターンオンする。 このようにして補助スイッチング素子Q2がオンとなる状態では、このときに得られる一次側並列共振回路の共振作用によって、一次巻線N1→クランプコンデンサCCLを介して、補助スイッチング素子Q2のドレイン→ソースにクランプ電流IQ2が流れ、図3に示すように、正極性により増加していく波形が得られる。
そして、期間td1及び期間td2は、メインスイッチング素子Q1及び補助スイッチング素子Q2が共にオフとなるスレッシュホールド期間とされ、上記ゲート流入電流が流れることによってこのスレッシュホールド期間が保持されるものである。
mode5では、一次側並列共振コンデンサCrから一次巻線N1に対して放電電流を流す動作が得られる。つまり部分共振動作が得られる。この部分共振動作としての放電は、図3では、一次側並列共振コンデンサCrに流れる電流Icrとして、期間td2のみにおいて負極性の方向で流れるパルス状の波形として示されている。
このときにメインスイッチング素子Q1にかかるスイッチング電圧V1の電圧共振パルスは、上述もしたように一次側並列共振コンデンサCrのキャパシタンスが、クランプコンデンサCCLのキャパシタンスより小さいことによって、その傾きが大きいものとなり、図示するようにして、急速に0レベルに向かって下降するようにして立ち下がっていく。
そして、補助スイッチング素子Q2は、上記mode4が終了してmode5が開始されるタイミングでターンオフを開始するが、このときには、上記したようにして電圧共振パルス(スイッチング電圧V1)が或る傾きを有して立ち下がることで、ZVSによるターンオフ動作となる。
アクティブクランプ回路10は、このようなmode1〜5の動作を1スイッチング周期ごとに繰り返す。
但し、本実施の形態の場合には、軽負荷傾向に応じてスイッチング周波数は高くなっているが、1スイッチング周期内における期間TOFF,TONのデューティ比については、軽負荷の傾向となるのに従って、期間TOFFのほうが期間TONに対して大きくなるようにして変化している。これは、アクティブクランプ回路10により電圧共振パルス(V1)のピークレベルV1pが抑制されていることによる。電圧共振パルス(V1)は、そのピークレベルV1pが抑制される分、その導通角は拡大するようにして変化する。図3からも理解されるように、軽負荷傾向となるのに応じて、電圧共振パルス(V1)のピークレベルV1pは抑制されることになるが、その分、電圧共振パルス(V1)の導通角も拡大する。この導通角の拡大が、上記した1スイッチング周期内における期間TOFF,TONのデューティ比の変化として現れている。
前述したように、一次側並列共振コンデンサCrとクランプコンデンサCCLとのキャパシタンスについては、一次側並列共振コンデンサCrに対してクランプコンデンサCCLのほうを相当に大きく選定している。電圧共振パルスの抑制の度合いは、この一次側並列共振コンデンサCrとクランプコンデンサCCLのキャパシタンスの差を広げるほど大きくなる。しかし、これに伴って、電圧共振パルス(V1)の導通角が拡大する度合いも大きくなる。1スイッチング周期内における電圧共振パルス(V1)の導通角、つまりメインスイッチング素子Q1がオフとなる期間(TOFF)が拡大することによっては、その分メインスイッチング素子Q1のオン期間(TON)が短縮されることになる。一定以上にオン期間(TON)が短縮されると、メインスイッチング素子Q1におけるスイッチング損失が問題となる場合がある。本実施の形態では、必要とされる電圧共振パルスの抑制レベルと、スイッチング損失とのバランスを考慮して試験等を行った結果として、クランプコンデンサCCL及び一次側並列共振コンデンサCrについての各キャパシタンス(CCL=0.056μF、Cr=2200pF)を選定した。このキャパシタンス選定では、CCL≒25Crの関係が得られているとみることができる。
また、交流入力電圧VAC=230V時では、最大負荷電力Pomax=300W〜最小負荷電力Pomin=0Wの範囲に対応して、fs=146.0kHz〜185.5kHzで、Δfs=39.5kHzとなり、このスイッチング周波数の変化に対応する期間TON/TOFFは、TON=2.9μs〜2.5μs、TOFF=4.0〜3.8μsとなる。
最大負荷電力Pomax=300W時のAC→DC電力変換効率(ηAC→DC)として、交流入力電圧VAC=100V時ではηAC→DC=92.0%、交流入力電圧VAC=230V時ではηAC→DC=90.5%との測定結果が得られた。
このような電圧共振パルス(V1)のピークレベルV1pの特性とされることで、メインスイッチング素子Q1については、600Vの耐圧品を選定することができる。また、補助スイッチング素子Q2についても同様に600Vの耐圧品を選定することができる。例えば図9に示した電源回路では、最大負荷電力Pomax=200Wであり、本実施の形態よりも軽い最大負荷条件でありながら、スイッチング素子Q1には900Vの耐圧品が必要とされていた。また、最大負荷電力Pomax=300Wに対応する図1の電源回路からアクティブクランプ回路10を省略した場合には、スイッチング素子Q1には1200Vの耐圧品を選定する必要がある。つまり、本実施の形態では、メインスイッチング素子Q1(及び補助スイッチング素子Q2)、さらに、メインスイッチング素子Q1に並列接続される一次側並列共振コンデンサCrなどついて、より低耐圧の部品を選定できる。
このようにして、各部品について低圧品を選定できることで、これら部品素子の特性が向上する。例えばメインスイッチング素子Q1について、スイッチング特性がより良好なものとなるため、電力損失の低減や回路としての信頼性の向上が図られる。また、低耐圧品とされることで、部品サイズも小型となるので、回路基板の小型軽量化の促進を図ることも可能になる。また、部品にかかるコストも削減される。
図9の電源回路では、交流入力電圧VAC=100Vの入力で、最大負荷電力Pomax=300W〜最小負荷電力Pomin=0Wの変動に対して、fs=117.6kHz〜208.3kHzで、Δfs=96.7kHzとされていた。
これに対して、図1の電源回路では、交流入力電圧VAC=100Vの入力で、最大負荷電力Pomax=300W〜最小負荷電力Pomin=0Wの変動に対して、fs=82.0kHz〜123.0kHzで、Δfs=41.0kHzとなっており、図9の電源回路の特性と比較して大幅に必要制御範囲が短縮されていることが分かる。さらに図1の電源回路では、交流入力電圧VAC=230Vの入力で、最大負荷電力Pomax=300W〜最小負荷電力Pomin=0Wの変動に対して、fs=146.0kHz〜185.5kHzで、Δfs=39.5kHzとなっており、この条件においても、必要制御範囲は、図9の電源回路の特性と比較して大幅な短縮が図られている。
このようにして電磁結合形共振回路を含むとされる、図1の電源回路の二次側直流出力電圧Eoについての定電圧制御特性は、絶縁コンバータトランスPITの結合度(結合係数k)に応じて異なるものとなる。この点について図5を参照して説明する。
図1にて説明したように、本実施の形態としては、一次側並列共振回路の共振周波数fo1は、二次側並列共振回路の共振周波数fo2の約1.5倍程度となるように設定されているので、共振周波数fo1と共振周波数fo2とでは、共振周波数fo1のほうが高い周波数となる。図5においてスイッチング周波数fsを示す横軸に対しては、共振周波数fo1,fo2を対応させて示しているが、この図5においても、上記共振周波数fo1,fo2の関係に対応させて、共振周波数fo1のほうが共振周波数fo2よりも高くなるものとして示している。
ここで、周波数f1は、
周波数f2は、
また、上記(数1)(数2)における項の1つであるfoは、一次側並列共振回路の共振周波数fo1と、二次側並列共振回路の共振周波数fo2との中間に存在する中間共振周波数であり、1次側のインピーダンスと2次側のインピーダンスと、一次側と二次側とで共通となるインピーダンス(相互結合インダクタンスM)により決定される周波数である。
なお、相互結合インダクタンスMについては、
本実施の形態の絶縁コンバータトランスPITは、結合係数k≒0.7程度以下とされる疎結合の状態が設定されている。この結合係数kの設定では、上記特性曲線3として示される単峰特性による動作となる。
図6においては、図1に示す本実施の形態の電源回路についての、交流入力電圧VAC=100V時(AC100V系)における最大負荷電力Pomax時、最小負荷電力Pomin時の各特性曲線A,Bと、交流入力電圧VAC=230V時(AC200V系)における最大負荷電力Pomax時、最小負荷電力Pomin時の各特性曲線C,Dとの、4つの特性曲線が示されている。
また、AC200V系の入力に対応する交流入力電圧VAC=230V時において、二次側直流出力電圧Eoを所要の定格レベルtgで定電圧化するために必要となるスイッチング周波数の可変制御範囲(必要制御範囲)は、Δfs2で示される。つまり、特性曲線Cにおいてレベルtgとなるスイッチング周波数fsから、特性曲線Dにおいてレベルtgとなるスイッチング周波数fsまでの周波数範囲となる。
このために、上記した交流入力電圧VAC=100V時、VAC=230V時の各必要制御範囲となるΔfs1、Δfs2は、図6に示されるΔfsと比較して相当に縮小されたものとなる。
また、これにより、Δfs1における最低スイッチング周波数(特性曲線Aにおいてレベルtgとなるスイッチング周波数fs)から、Δfs2における最高スイッチング周波数(特性曲線Aにおいてレベルtgとなるスイッチング周波数fs)までの周波数可変範囲(ΔfsA)としても、相応に狭いものとなる。
確認のために、図1の電源回路において測定されたΔfs1、Δfs2、ΔfsAの実際は、それぞれ、
Δfs1=41.0kHz(=123.0kHz−82.0kHz)
Δfs2=39.5kHz(=185.5kHz−146.0kHz)
ΔfsA=103.5kHz(=185.5kHz−82.0kHz)
となる。
このようにして、図1に示す本実施の形態の電源回路は、AC100V系とAC200V系の何れの商用交流電源入力にも対応して、適正にメイン直流電源である二次側直流出力電圧Eoを安定化可能とされている。つまり、スイッチング周波数制御のみによって、ワイドレンジ対応を可能としている。
例えば、このような商用交流電源レベルに応じた切り換えには、入力電圧についての閾値(例えば150V)を設定し、これを上回った場合はAC200V系、下回った場合はAC100V系に対応した回路切換を行うようにされるが、単純にこのような切り換えのみを行っていたのでは、例えばAC200V系の入力時の瞬間停電等による一時的な交流入力電圧の低下に対しても、AC100系に対応した切り換えが行われてしまうおそれがある。つまり、例えば整流動作の切り換え構成を例に挙げれば、AC200V系の入力であるにも関わらず、AC100V系であるとして倍電圧整流回路に切り換えられてしまい、これによってスイッチング素子などが耐圧オーバーとなって破壊される可能性がある。
しかしながら、このようにしてスタンバイ電源側のコンバータ回路を検出するということは、基準電圧と入力電圧との比較を行うための例えばコンパレータIC等を実装することになるが、これにより部品点数が増加して、回路製造コストの増加、及び回路基板サイズの大型化が助長されてしまうことになる。
また、整流動作の切換を行う構成としても、倍電圧整流動作を得るために平滑コンデンサCiを2本備えるようにしなければならない。つまり全波整流のみとする構成と比較して、平滑コンデンサCiを1本追加しなければならなくなる。
これらの点でも、上記したような回路切換を伴うワイドレンジ対応の構成では、回路製造コストの増加、及び電源回路基板の大型化を招く。特に、整流動作切り換えの構成において、平滑コンデンサCi等は電源回路を構成する部品のうちでも大型の部類に入ることから、このような基板サイズの大型化はさらに助長される。
特に近年の電子機器では、例えば各種駆動部のオン/オフ等に応じて負荷電力が最大負荷と無負荷とで瞬時的に変化する、いわゆるスイッチング負荷といわれる負荷条件となることがある。これに応じて電源回路側としても、このように高速且つ広範に変動する負荷電力に応じて、二次側直流出力電圧Eoの定電圧制御を行う必要がある。
しかしながら、上述のようにスイッチング周波数制御範囲が広範であると、最大値と最小値とで変化する負荷に対応して定電圧制御に必要なスイッチング周波数へと変化させるまでに、その分多くの時間を要してしまうことになる。つまり、定電圧制御の応答性が鈍くなる。
そして、このような回路切り換えのための構成が不要となれば、例えば平滑コンデンサCiは1つのみとすることができ、またスイッチング素子としては少なくともハーフブリッジ結合に必要な2つのみとすることが可能となって、その分回路構成部品の削減、回路規模の縮小、及びスイッチングノイズの低減などが図られる。
また、回路切換の構成が不要となれば、切り換えによる誤動作防止のために特別な構成を備えるような必要もなくなり、この点でも構成部品の増加とコストアップの抑制が図られる。さらには、誤動作防止のためにスタンバイ電源を必須としないので、電源回路が使用可能な機器範囲を広げることができる。
電子機器においては、負荷電力Poについて、いわゆるスイッチング負荷といわれる、最大と無負荷とで比較的高速にスイッチングする(切り替わる)ようにして変動させるような動作を行うものがある。このようなスイッチング負荷としての動作を行う機器として、例えば、パーソナルコンピュータの周辺機器であるプリンタや、プラズマディスプレイ装置などを挙げることができる。
このようなスイッチング負荷としての動作が行われる機器に対して、例えば図9に示したような必要制御範囲Δfsが比較的広範な電源回路を搭載した場合には、前述もしたように、急峻な負荷電力の変化に追随して相応に多くの変化量によるスイッチング周波数fsの可変制御を行うことになる。このために、高速な定電圧制御の応答性を得ることが困難とされていた。
これに対して、本実施の形態では、特に単レンジごとの領域で必要制御範囲Δfsが大幅に縮小されていることから、負荷電力Poの最大と無負荷とでの急峻な変動に対して、高速に応答して二次側直流電圧Eoを安定化することが可能である。つまり、スイッチング負荷に対する定電圧制御の応答性能としては大幅に向上している。
すなわち、二次側並列共振回路を備えることで、その共振動作により得られるエネルギーの増加分を含めて二次側直流出力電圧Eoとしての電力を供給可能となるものであり、疎結合とされたことによる電力変換効率の低下を補償しているものである。
このようにして良好な電力変換効率が得られていることの理由としては、上記しているように、二次側共振回路を備えることで電力変換効率の低下を補償したことも要因の1つであるが、本実施の形態においては、一次側並列共振回路と二次側並列共振回路の各共振周波数fo1,fo2の設定が、大きな要因となっている。上記したような本実施の形態の負荷条件に対する電力変換効率特性は、最終的には、共振周波数fo1,fo2の調整により得られたものである。
つまり、共振周波数fo1(fo1a,fo1b),fo2について各種設定を行って実験を行い、前述した、fo1=108.8kHz(fo1a=181.5kHz、fo1b=36kHz)、fo2=80.6kHzを設定したことで、最終的に得られた特性である。この共振周波数fo1、fo2について、従来との比較を行ってみると、図9に示す電源回路では、fo1=175.0kHz、fo2=164.0kHzであり、その大小関係はfo1>fo2で同様であるが、各周波数の値と、これに伴う周波数差が異なったものとなっている。共振周波数fo1,fo2の各周波数値としては、従来と比較して低減されており、その周波数差としても大きく拡大されている。
図3(a)と図10(a)のスイッチング電流IQ1を比較してみると、先ず、図10(a)では、スイッチング素子Q1のオン期間TONが終了するまで上昇傾向を維持して、オフ期間TOFFにおいてピークレベルとなる波形である。これに対し、図3(a)では、スイッチング素子Q1のオフ期間TOFFに至る以前のタイミングで既にピークレベルとなって、以降、オフ期間TOFFに至るまで、このピークレベルを維持する平坦な波形となっている。
このようなスイッチング電流IQ1の波形は、二次巻線電流I2の波形が影響している。つまり、二次側並列共振回路に流れる電流に応じた波形成分を持っている。二次巻線電流I2の波形は、共振周波数fo1に対する共振周波数fo2の設定によって決まる。
このことから、図1に示す電源回路のスイッチング電流IQ1の波形は、一次側並列共振回路と二次並列共振回路の各共振周波数fo1,fo2のしかるべき設定により得られているものである、ということになる。
図3(a)に示されるスイッチング電流IQ1の波形は、ターンオフ時におけるスイッチング電流IQ1のピークレベルが抑制されているということを意味する。ターンオフ時のスイッチング電流IQ1のピークレベルが抑制されれば、その分、ターンオフ時のスイッチング損失、導通損は低減されることになる。また、図3には示していないが、スイッチング電流IQ1のピークレベルが抑制されるのに伴い、二次側整流電流のピークレベルも抑制される。このために、整流ダイオードDo1におけるスイッチング損失、導通損も低減されることとなる。
このようなスイッチング素子、整流素子のスイッチング損失、導通損の低減が、本実施の形態の電源回路について高電力変換効率特性が得られていることの主たる要因となっている。
図7は、本発明の第2の実施の形態としての電源回路の構成を示している。
なお、この図においては、絶縁コンバータトランスPITの二次側の構成のみが示されている。これら以外の他の部分については、図1と同様であるとして、ここでの図示は省略している。また、この図において、図1と同一部分には同一符号を付して説明を省略する。この点については、後述する図8も同様である。
両波整流回路を形成するためには、先ず、二次巻線N2についてセンタータップを施すことで、センタータップを境界にして二次巻線部N2A,N2Bに分割する。センタータップは二次側アースに接続する。
また、この場合において、二次側並列共振回路を形成するための二次側並列共振コンデンサC2は、二次巻線N2全体に対して並列に接続する。
そのうえで、二次側整流回路を形成する部品素子として、この場合には、2本の整流ダイオードDo1,Do2、及び1本の平滑コンデンサCoを備える。整流ダイオードDo1のアノードを二次巻線N2における二次巻線部N2A側の端部と接続し、整流ダイオードDo2のアノードを二次巻線N2における二次巻線部N2B側の端部と接続する。整流ダイオードDo1,Do2のカソードを共に平滑コンデンサCoの正極端子に接続し、平滑コンデンサCoの負極端子は二次側アースに接続する。
この図に示す電源回路は、二次側整流回路として倍電圧整流回路を備える。この倍電圧整流回路は、二次巻線N2//二次側並列共振コンデンサC2の並列接続回路に対して、2本の整流ダイオードDo1,Do2と、2本の平滑コンデンサCo1,Co2を図示するようにして接続して形成される。
この場合には、二次巻線N2の巻き終わり端部に対して整流ダイオードDo1のアノードと整流ダイオードDo2のカソードを接続する。整流ダイオードDo1のカソードは平滑コンデンサCo1の正極端子に接続する。
平滑コンデンサCo1,Co2は、平滑コンデンサCo1の負極端子と平滑コンデンサCo2の正極端子を接続するようにして直列接続し、この平滑コンデンサCo1,Co2の接続点に対しては二次巻線N2の巻始め端部を接続する。
二次側アースに対しては、平滑コンデンサCo2の負極端子及び整流ダイオードDo2のアノードを接続する。
例えば、図1に示した電源回路と同等レベルの二次側直流出力電圧Eoを得るのであれば、二次巻線N2の巻数(ターン数)については、図1の二次巻線N2の巻数の約1/2程度とすることができる。これにより、二次巻線N2の巻線工程を簡略化できる。
また、一次側にはアクティブクランプ回路10を備えて電圧共振パルス(V1)のピークレベルを抑制していることで、メインスイッチング素子Q1、補助スイッチング素子Q2、及び一次側並列共振コンデンサCrなどについて低耐圧品を選定することを可能にしている。
また、メインスイッチング素子(及び補助スイッチング素子)については、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタなど、MOS−FET以外の素子を選定することも考えられる。また、上記各実施の形態では、他励式のスイッチングコンバータを挙げているが、自励式として構成した場合にも本発明は適用できる。
Claims (1)
- 直流入力電圧を入力してスイッチングを行うメインスイッチング素子を備えて形成したスイッチング手段と、
上記メインスイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力により交番電圧が誘起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線を含む漏洩インダクタンス成分と一次側並列共振コンデンサのキャパシタンスとによって形成されて、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路と、
上記絶縁コンバータトランスの二次巻線に対して並列となる関係により二次側並列共振コンデンサを接続することで、上記二次巻線を含む漏洩インダクタンス成分と、上記二次側並列共振コンデンサのキャパシタンスとによって形成される二次側並列共振回路と、
上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、上記二次側直流出力電圧について定電圧制御を行う定電圧制御手段と、
補助スイッチング素子を備え、上記メインスイッチング素子がオフとなる期間内において上記補助スイッチング素子がオンとなるオン期間を形成して、該オン期間において上記一次側並列共振コンデンサに流れるべき充放電電流を補助スイッチング素子に流すようにして設けられるアクティブクランプ回路とを備え、
上記絶縁コンバータトランスは、
上記一次側並列共振回路と上記二次側並列共振回路とを少なくとも有して形成される電磁結合形共振回路について、上記スイッチング周波数を有する周波数信号の入力に対する出力特性が単峰特性となるようにして、疎結合とみなされる所定の一次側と二次側との結合係数を設定し、
最大負荷電力300W〜最小負荷電力0Wの負荷条件の下で一定以上の電力変換効率が得られるようにして、少なくとも、上記一次側並列共振回路の共振周波数を上記二次側並列共振回路の共振周波数の約1.5倍程度となるように設定するスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061118A JP4600092B2 (ja) | 2005-03-04 | 2005-03-04 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061118A JP4600092B2 (ja) | 2005-03-04 | 2005-03-04 | スイッチング電源回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006246654A JP2006246654A (ja) | 2006-09-14 |
JP2006246654A5 JP2006246654A5 (ja) | 2007-09-13 |
JP4600092B2 true JP4600092B2 (ja) | 2010-12-15 |
Family
ID=37052461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061118A Expired - Fee Related JP4600092B2 (ja) | 2005-03-04 | 2005-03-04 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4600092B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224974A (ja) * | 2001-11-16 | 2003-08-08 | Sony Corp | スイッチング電源回路 |
JP2003234220A (ja) * | 2002-02-06 | 2003-08-22 | Sony Corp | スイッチングトランスとスイッチング電源 |
-
2005
- 2005-03-04 JP JP2005061118A patent/JP4600092B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003224974A (ja) * | 2001-11-16 | 2003-08-08 | Sony Corp | スイッチング電源回路 |
JP2003234220A (ja) * | 2002-02-06 | 2003-08-22 | Sony Corp | スイッチングトランスとスイッチング電源 |
Also Published As
Publication number | Publication date |
---|---|
JP2006246654A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006254540A (ja) | スイッチング電源回路 | |
US7301785B2 (en) | Switching power supply circuit | |
JP2006217747A (ja) | スイッチング電源回路 | |
EP1710900A2 (en) | Switching power supply including a resonant converter | |
KR20060051317A (ko) | 스위칭 전원 회로 | |
JP4353164B2 (ja) | スイッチング電源回路 | |
EP1772950A2 (en) | Switching power supply circuit | |
KR20060051715A (ko) | 스위칭 전원 회로 | |
JP2006345633A (ja) | スイッチング電源回路 | |
KR20060047987A (ko) | 스위칭 전원 회로 | |
JP2006271027A (ja) | スイッチング電源回路 | |
EP1760868A2 (en) | Switching power supply circuit | |
JP2006304391A (ja) | スイッチング電源回路 | |
JP2006050689A (ja) | スイッチング電源回路 | |
JP2006311743A (ja) | スイッチング電源回路 | |
JP4600092B2 (ja) | スイッチング電源回路 | |
JP2006296054A (ja) | スイッチング電源回路 | |
JP4353132B2 (ja) | スイッチング電源回路 | |
JP2006262680A (ja) | スイッチング電源回路 | |
JP4600073B2 (ja) | スイッチング電源回路 | |
JP2006311742A (ja) | スイッチング電源回路 | |
JP4462262B2 (ja) | スイッチング電源回路 | |
JP2006254613A (ja) | スイッチング電源回路 | |
JP2006325291A (ja) | スイッチング電源回路 | |
JP2007014139A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |