以下、図面に基づいて本発明の実施の形態について詳細に説明する。まず、本発明の第1の実施形態に係るインクジェット式プリンタについて説明する。図1は、本実施の形態に係るインクジェット式プリンタの概略構成を示す斜視図である。
図1に示すように、本実施形態のインクジェット式プリンタ20は、キャリッジ30がタイミングベルト136を介してキャリッジ機構12のキャリッジモータ24に接続され、ガイド部材140に案内されて印刷用紙150の紙幅方向に往復動するように構成されている。また、インクジェット式プリンタ20には、紙送りローラ26を用いた紙送り機構11も形成されている。キャリッジ30は印刷用紙150と対向する面、この図に示す例では下面にインクジェット式のプリントヘッド10が取り付けられている。プリントヘッド10はキャリッジ30の上部に載置されているインクカートリッジ170からインクの補給を受けてキャリッジ30の移動に合わせて印刷用紙150に各色のインク滴を吐出してドットを形成し、印刷用紙150に画像や文字を印刷する。
尚、この第1の実施形態では、プリントヘッド10は、シアン(C)、マゼンタ(M)、イエロー(Y)、ブラック(K)、ライトシアン(LC)、ライトマゼンタ(LM)、ダークイエロー(DY)から成る7色の各色インク吐出用のノズル列を備えている。各色インク吐出用のノズル列は、それぞれ縦(副走査)方向に96個のインク吐出用ノズルを有している。ここで、プリントヘッド10は、図1に示すように、プリンタ装置本体に対して、フレキシブルフラットケーブル(Flexible Flat Cable、以下、FFCと呼ぶ)100を介して回路接続されている。このFFC100は、キャリッジ30の移動を妨げないように、長めのものが用いられている。
次に、本実施の形態のインクジェット式プリンタ20の電気的構成について説明する。図2は、インクジェット式プリンタ20の機能ブロック図である。図2に示すように、このインクジェット式プリンタ20は、プリンタコントローラ41とプリントエンジン42とを備えている。
プリンタコントローラ41は、図示しないホストコンピュータ等からの印刷データ等を受信するインタフェース(以下、外部I/Fという)43と、各種データの記憶等を行うRAM44と、各種データ処理のためのルーチン等を記憶したROM45と、CPU等から成る制御部46と、クロック信号(CK)を発生する発振回路47と、プリントヘッド10へ供給する駆動信号(COMA、COMB)を生成する駆動信号生成部80と、後に詳述する印字データ(SI)、プログラム(パターン)データ(SP)及び駆動信号等をプリントエンジン42に送信するためのインタフェース(以下、内部I/Fという)49とを備えている。
駆動信号生成部80は、図3に示すように、第1の駆動信号生成回路80Aと、第2の駆動信号生成回路80Bとを有し、後述するように、それぞれ異なる駆動信号COMA、COMBを生成・出力する。
外部I/F43は、例えばキャラクタコード、グラフィック関数、イメージデータのいずれか1つ又は複数のデータから成る印刷データをホストコンピュータ等から受信する。また、外部I/F43は、ホストコンピュータに対してビジー信号(BUSY)やアクノリッジ信号(ACK)等を出力する。
RAM44は、入力バッファ44A、出力バッファ44C及びワークメモリ44B等として利用されるものである。入力バッファ44Aには、外部I/F43がホストコンピュータ等から受信した印刷データが一時的に記憶される。出力バッファ44Cには、プリントヘッド10へシリアル転送される印刷用イメージデータとしての印字データ(SI)が展開される。印字データ(SI)は、ホストコンピュータ(図示せず)等から供給される印刷信号に含まれる印刷データを出力バッファ44Cに展開し、供給された印刷用イメージデータであり、各ノズル列毎に別々に転送される。ROM45は、制御部46によって実行される各種制御ルーチン、フォントデータ及びグラフィック関数、各種手続き等を記憶している。
制御部46は、印刷データを印字データに展開する。即ち、入力バッファ44A内の印刷データを読み出して解析し、ROM45内のフォントデータやグラッフィック関数等を参照して複数ビットの印字データに展開する。
尚、本実施形態における印字データは、後述するように2ビットのデータで構成される。この展開された印字データは出力バッファ44Cに記憶されて、プリントヘッド10の1行分に相当する印字データが得られると、この1行分の印字データ(SI)は、内部I/F49を介してプリントヘッド10にシリアル伝送される。
また、制御部46は、内部I/F49を通じてプリントヘッド10にラッチ信号(LAT)やチャンネル信号(CH)を供給する。これらのラッチ信号やチャンネル信号は、上述したそれぞれの駆動信号(COMA、COMB)を構成する第1駆動パルスと第2駆動パルス、即ち、駆動信号COMAについては、第1駆動パルスADP1と第2駆動パルスADP2、COMBについては、第1駆動パルスBDP1と第2駆動パルスBDP2の供給開始タイミングを規定する。
プリントエンジン42は、紙送り機構11、キャリッジ機構12及びプリントヘッド10から構成されている。紙送り機構11は、図1を参照して説明したように、紙送りモータ(図示せず)及び紙送りローラ26等から成り、印刷用紙150等の記録媒体を順次送り出して副走査を行うものである。キャリッジ機構12は、プリントヘッド10を搭載するキャリッジ30と、このキャリッジ30をタイミングベルト136を介して走行させるキャリッジモータ24等からなり、プリントヘッド10を主走査させるものである。
プリントヘッド10は、ノズル列構造や、圧力発生室、更にはインク流路系等を含む機械的構成の他、駆動回路系を備えている。このプリントヘッド10の駆動回路系は、第1シフトレジスタ52及び第2シフトレジスタ53からなるシフトレジスタと、第1ラッチ回路54と第2ラッチ回路55とからなるラッチ回路と、デコーダ56、制御ロジック57と、レベルシフタ58と、スイッチ回路59と、圧電振動子36とを備えて構成されている。そして、各シフトレジスタ52、53、各ラッチ回路54、55、デコーダ56、スイッチ回路59、及び、圧電振動子36は、それぞれプリントヘッド10の各色ノズル列それぞれの各ノズル開口に対応して複数設けられる。
例えば、[C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)、LC(ライトシアン)、LM(ライトマゼンタ)、DY(ダークイエロー)]の7色から成る各色ノズル列それぞれが、図4に示すように、第1シフトレジスタ52A〜52Nと、第2シフトレジスタ53A〜53N、第1ラッチ回路54A〜54Nと、第2ラッチ回路55A〜55Nと、デコーダ56A〜56Nと、スイッチ回路59A〜59Nと、圧電振動子36A〜36Nとから構成される。なお、この図4において、レベルシフタ58(図2参照)は省略されているが、このレベルシフタ58も同様に複数設けられている。
そして、プリントヘッド10は、プリンタコントローラ41からの印字データ(SI)に基づいてインク滴を吐出する。即ち、プリンタコントローラ41からの印字データ(SI)は、発振回路47からのクロック信号(CK)に同期して、内部I/F49から第1シフトレジスタ52及び第2シフトレジスタ53にシリアル伝送される。この印字データ(SI)は2ビットのデータであり、非記録、小ドット、中ドット、大ドットからなる4階調を表す階調情報によって構成される。本実施形態では、非記録が階調情報(00)であり、小ドットが階調情報(10)であり、中ドットが階調情報(01)であり、大ドットが階調情報(11)である。
印字データ(SI)は、各ノズル開口毎に設定される。そして、全てのノズル開口に関し、図5に示すような下位ビット(L)のデータが第1シフトレジスタ52(52A〜52N)に入力され、同様に、全てのノズル開口に関し、上位ビット(H)のデータが第2シフトレジスタ53(53A〜53N)に入力される。
図2に示すように、第1シフトレジスタ52には第1ラッチ回路54が電気的に接続され、第2シフトレジスタ53には第2ラッチ回路55が電気的に接続されている。そして、プリンタコントローラ41からのラッチ信号(LAT)が各ラッチ回路54、55に入力されると、第1ラッチ回路54は、印字データ(SI)の下位ビット(L)のデータをラッチし、第2ラッチ回路55は、印字データ(SI)の上位ビット(H)のデータをラッチする。このような動作をする第1シフトレジスタ52及び第1ラッチ回路54の組と、第2シフトレジスタ53及び第2ラッチ回路55の組は、それぞれが記憶回路を構成し、デコーダ56に入力される前の印字データ(SI)を一時的に記憶する。
ここで、駆動信号生成部80が生成する駆動信号(COMA、COMB)について説明しておく。本実施形態における駆動信号生成部80は、図3に示すように、第1の駆動信号生成回路80Aと、第2の駆動信号生成回路80Bとを有している。
第1の駆動信号生成回路80Aは、図3に示すように、プリンタコントローラ41内の制御部46等から与えられる駆動波形データを記憶するメモリ81Aと、メモリ81Aから読み出された駆動波形データを一時的に保持する第1ラッチ82Aと、第1ラッチ82Aの出力と後述する第2ラッチ84Aの出力とを加算する加算器83Aと、第2ラッチ84Aと、第2ラッチ84Aの出力をアナログデータに変換するD/A変換器86Aと、変換されたアナログ信号を駆動信号の電圧まで増幅する電圧増幅回路88Aと、電圧増幅回路88Aにより電圧増幅された駆動波形信号を各アナログスイッチ59A〜59Nを駆動できる程度まで電流増幅して出力する電流増幅回路89Aとから構成されている。ここで、メモリ81Aは、駆動信号COMAの波形を決める所定のパラメータを記憶しておくものである。後述するように、駆動信号COMAの波形は、予め、上記した制御部46等から受け取った所定のパラメータにより決定される。
また、第2の駆動信号生成回路80Bは、図3に示すように、プリンタコントローラ41内の制御部46等から与えられる駆動波形データを記憶するメモリ81Bと、メモリ81Bから読み出された駆動波形データを一時的に保持する第1ラッチ82Bと、第1ラッチ82Bの出力と後述する第2ラッチ84Bの出力とを加算する加算器83Bと、第2ラッチ84Bと、第2ラッチ84Bの出力をアナログデータに変換するD/B変換器86Bと、変換されたアナログ信号を駆動信号の電圧まで増幅する電圧増幅回路88Bと、電圧増幅回路88Bにより電圧増幅された駆動波形信号を各アナログスイッチ59A〜59Nを駆動できる程度まで電流増幅して出力する電流増幅回路89Bとから構成されている。
ここで、メモリ81Bは、駆動信号COMBの波形を決める所定のパラメータを記憶しておくものである。尚、駆動信号COMBの波形も、予め、上記した制御部46等から受け取った所定のパラメータにより決定されるが、後述するように、駆動信号COMAの波形とは異なる形状の波形を構成するようなパラメータが設定されている。尚、図2に示すように、第1の駆動信号生成回路80A、第2の駆動信号生成回路80Bの出力側は、それぞれ内部I/F49を介して複数のアナログスイッチ59A〜59Nに接続され、各アナログスイッチ59A〜59Nは、対応する圧電振動子36A〜36Nに接続されている。そして、印字ヘッドの吐出面には、上述したC、M、Y、K、LC、LM、DYの各色に対応して7列に位置決めして設けられた複数(例えば、1列で96ノズル)のノズルが形成されており、それら複数のノズルにそれぞれ対応して設けられた圧電振動子36A〜36Nを振動させることで、圧力発生室内のインクを加圧することにより複数のノズルからそれぞれインク滴を吐出させる。
さて、本実施形態のヘッド駆動装置は、駆動信号生成部80において、第1の駆動信号生成回路80Aにより、少なくとも第1及び第2の駆動パルスを含む第1の駆動信号(COMA)を生成し、第2の駆動信号生成回路80Bにより、少なくとも第1及び第2の駆動パルスを含む第2の駆動信号(COMB)とを生成し、階調データに応じて前記第1の駆動信号(COMA)と第2の駆動信号(COMB)の各第1及び第2の駆動パルスを一印刷周期内で選択的に組み合わせて駆動素子としての圧電振動子36に供給する。
ここで、第1の駆動信号生成回路80Aは、図5に示すように、インク滴の量が同じ2つの駆動パルスADP1及びADP2を印刷周期内で配置した一連の駆動信号COMAを生成する。
この駆動信号(COMA)は、期間T1に配置された(つまり、期間T1で発生する)第1駆動パルスADP1と、期間T1の後の期間T2に配置された第2駆動パルスADP2とを有し、印刷周期TAで繰り返し発生される信号である。この駆動信号COMAにおいて、第1駆動パルスADP1及び第2駆動パルスADP2は、図5に示すような同一の波形形状とされており、圧電振動子36に供給されることにより、それぞれプリントヘッド10のノズル開口から所定量(例えば、約13pl、約13pl)のインク滴を吐出させる。即ち、ここで、第1駆動パルスADP1及び第2駆動パルスADP2は、同一のパルス形状を有し、約13plの中程度のインク滴を吐出する。この第1駆動パルスADP1、第2駆動パルスADP2によって得られるドット径は、中程度の大きさになるため、これら第1駆動パルスADP1及び第2駆動パルスADP2を「中ドットパルス」として表現することもできる。
一方、第2の駆動信号生成回路80Bは、図5に示すように、インク滴の量が異なる2つの駆動パルスBDP1及びBDP2を印刷周期内で配置した一連の駆動信号COMBを生成する。
この駆動信号(COMB)は、期間T1に配置された(つまり、期間T1で発生する)第1駆動パルスBDP1と、期間T1の後の期間T2に配置された第2駆動パルスBDP2とを有し、印刷周期TAで繰り返し発生される信号である。この駆動信号COMBにおいて、第1駆動パルスBDP1及び第2駆動パルスBDP2は、図5に示すように、それぞれ異なる波形形状とされている。第1駆動パルスBDP1は、各色ヘッド部中央のノズル穴付近のインクを微振動させてインクの粘度の増大を防止するためのものであり、この第1駆動パルスBDP1によってインク滴は吐出されない。この第1駆動パルスBDP1は、「微振動パルス」として表現可能である。第2駆動パルスBDP2は、上述したCOMAの第1駆動パルスADP1や第2駆動パルスADP2とは異なる波形の台形波から成り、例えば、約6plの小さいインク滴を吐出する。この第2駆動パルスBDP2によって小さいドット径が得られるため、この第2駆動パルスBDP2を「小ドットパルス」として表現し得る。
次に、2ビットのパルス選択情報をスイッチ回路59等に与える構成について、図6を参照しつつ説明する。図6は、COMAとCOMBがそれぞれ、或いはその一部が組み合わされてスイッチ回路59に印加される波形形状を示している。
まず、出力バッファ44Cに記憶された各ノズル毎の2ビットの印字データ(SI)[DH,DL]は、第1シフトレジスタ52、第2シフトレジスタ53により、シリアル/パラレル変換され、第1ラッチ回路54、第2ラッチ回路55に格納され、デコーダ56に対する入力データ(DH,DL)を得る。ここで、(DH,DL)が(1,1)の時は、印刷周期の前半T1において、COMAの第1駆動パルスADP1が、印刷周期の後半T2においては、COMAの第2駆動パルスADP2が選択される。また、(DH,DL)が(0,1)の時は、印刷周期の前半T1において、COMAの第1駆動パルスADP1が、印刷周期の後半T2においては、COMBの第2駆動パルスBDP2が選択される。一方、(DH,DL)が(1,0)の時は、印刷周期の前半T1においては、COMAの第1駆動パルスADP1もCOMBの第1駆動パルスBDP1も選択されず、印刷周期の後半T2において、COMBの第2駆動パルスBDP2が選択される。また、(DH,DL)が(0,0)の時は、印刷周期の前半T1において、COMBの第1駆動パルスBDP1が選択され、印刷周期の後半T2においては、COMAの第2駆動パルスADP2もCOMBの第2駆動パルスBDP2も選択されない。ここで、印字データ(SI)は、一印刷周期内で各シフトレジスタ52、53に転送され、次のラッチ信号によって各ラッチ回路54、55にラッチされる。即ち、ある印刷周期で実行されるべき印字データ(SI)は、直前の印刷周期内でプリントヘッド10に転送される。
そして、転送された印字データ(SI)は、各駆動パルスの発生タイミングに応じてパルス選択情報として供給される。各駆動パルスの発生タイミングは、図5に示すチャンネル信号(CH)とラッチ信号(LAT)によって検出される。即ち、COMAの第1駆動パルスADP1とCOMBの第1駆動パルスBDP1の発生タイミングはラッチ信号(LAT)によって、COMAの第2駆動パルスADP2とCOMBの第2駆動パルスBDP2の発生タイミングはチャンネル信号(CH)によって、それぞれ検出される。
図7は、図6に示された駆動信号により、それぞれ記録紙上に形成される記録ドットを示す。図7に示すように、(1,1)、即ち、印刷周期の前半T1において、COMAの第1駆動パルスADP1が、印刷周期の後半T2においては、COMAの第2駆動パルスADP2が選択された時は、例えば、約13pl相当のインク滴が2つ吐出され、このインク滴が記録紙に着弾して合体し、大ドットの記録ドットが形成される。また、(0,1)、即ち、印刷周期の前半T1において、COMAの第1駆動パルスADP1が、印刷周期の後半T2においては、COMBの第2駆動パルスBDP2が選択された時は、例えば、約13pl相当のインク滴と約6pl相当のインク滴が吐出され、このインク滴が記録紙に着弾して合体し、中ドットの記録ドットが形成される。また、(1,0)、即ち、印刷周期の前半T1においては、COMAの第1駆動パルスADP1もCOMBの第1駆動パルスBDP1も選択されず、印刷周期の後半T2において、COMBの第2駆動パルスBDP2が選択された時は、例えば、約6pl相当のインク滴のみが吐出され、このインク滴が記録紙に着弾して小ドットの記録ドットが形成される。更に、(0,0)、即ち、印刷周期の前半T1において、COMBの第1駆動パルスBDP1が選択され、印刷周期の後半T2においては、COMAの第2駆動パルスADP2もCOMBの第2駆動パルスBDP2も選択されない時は、ノズル穴付近のインクを微振動させるのみで、インク滴は吐出されず、記録紙上にドットは形成されない。
以上に述べたように、本実施形態では、入力された階調データに基づいて複数のノズルのそれぞれに対応して設けられた駆動素子としての圧電振動子36を作動させることにより前記各ノズルからインク滴を吐出させるインクジェット式プリンタにおいて、少なくとも第1の駆動パルスADP1と第2の駆動パルスADP2を含む第1の駆動信号(COMA)と、少なくとも第1の駆動パルスBDP1と第2の駆動パルスBDP2を含む第2の駆動信号(COMB)とを生成し、階調データに応じて第1の駆動信号(COMA)の第1の駆動パルスADP1と第2の駆動パルスADP2、また、第2の駆動信号(COMB)の第1の駆動パルスBDP1と第2の駆動パルスBDP2を一印刷周期内で選択的に組み合わせて圧電振動子36に供給するようにしたので、プリントヘッド内のスイッチ回路59(TG)に大きなICを用いる必要がなく、且つ、速い吐出周期でヘッドを駆動できる。
尚、以上のように、4段階のドット階調を行う場合、特開平10−81013号公報に記載されているように、真理値表に対応するプログラム(パターン)データ(SP)を組み合わせ回路等に入力することによって印字データ(階調値)と駆動パルスとの組み合わせを自由に設定することが可能である。
デコーダ及び制御ロジックの好ましい具体例
第1の具体例
図8は、第1の具体例に係るデコーダ56を示す。このデコーダ56は、1個のノズルに対して、COMB用の4個のANDゲート91乃至94と、各ANDゲート91乃至94の出力が入力されるCOMB用のORゲート101と、COMA用の4個のANDゲート95乃至98と、各ANDゲート95乃至98の出力が入力されるCOMA用のORゲート102とを備える。従って、ノズル数が、例えば96個の場合には、ANDゲート91乃至98とORゲート101及び102との論理回路は96組用意される。また、第1ラッチ54には、階調データの下位ビットのデータが、第2ラッチ55には、階調データの上位ビットのデータが、それぞれラッチされている。
各駆動パルスにそれぞれ対応する各ANDゲート91乃至98には、第1ラッチ54、第2ラッチ55からの信号がそれぞれ入力されている。
図9は、第1の具体例に係る制御ロジック57を示す。制御ロジック57は、リセット付トグルフリップフロップ201と、複数のマルチプレクサ及び8個のANDゲート131乃至138を含む論理回路230とを有する。リセット付トグルフリップフロップ201のリセット端子にはラッチ信号LATが入力され、CLK端子にはチャンネル信号CHが入力されている。論理回路210において、8個1段で接続されたフリップフロップ210の組は、2段に重ねられており、各段の各フリップフロップ210の出力Qは、8個のマルチプレクサ220にそれぞれ接続されている。そして、マルチプレクサ220には、リセット付トグルフリップフロップ201の出力がそれぞれ入力されている。従って、各マルチプレクサ220は、リセット付トグルフリップフロップ201の出力に応じて自己に入力された2つの出力Qのうち、いずれかひとつの出力Qを選択して出力する。各マルチプレクサ220の出力、また各ANDゲート131乃至138の出力q0からq7に対応するように、各段のフリップフロップ210には、プログラムデータが入力されている。即ち、プログラムデータのデータ列が、データ転送クロック信号CK2に応じて上段左端のフリップフロップ210から流し込まれていく。そして、このデータ列は、各段の各フリップフロップ210によって記憶される。従って、例えば、リセット付トグルフリップフロップ201の出力によって各マルチプレクサ220の第1入力が選択されると、各マルチプレクサ220は、それぞれ第1入力の値を出力するため、これにより、第1段目のフリップフロップ210が記憶したデータが出力される。また、リセット付トグルフリップフロップ201の出力によって各マルチプレクサ220の第2入力が選択されると、各マルチプレクサ220は、それぞれ第2入力の値を出力するため、これにより、第2段目のフリップフロップ210が記憶したデータが出力される。尚、プログラムデータの入力は、プリンタの電源投入後、印字前に一度行われる。このプログラムデータは、第1の駆動信号(COMA)と第2の駆動信号(COMB)の各第1及び第2の駆動パルスのいずれを選択するかを指定するものである。従って、プログラムデータの変更により、階調値と駆動パルスとの組み合わせを自由に設定できる。よって、ロジック部をIC化した時に、種々のパルスパターンを有する複数の機種に対応することができる。また、動作中にプログラムデータを書き換えることも可能であるから、駆動パルスパターンを動作中に変更する仕様の階調プリンタにも適用し得る。
尚、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、波形切り替え時にネガティブになる信号であり、波形切り替え時に、複数のアナログスイッチ59AAと59AB〜59NAと59NBの全てをオフにする。これにより、波形切り替え時に、アナログスイッチ59AAと59AB〜59NAと59NBにそれぞれ第1の駆動信号(COMA)と第2の駆動信号(COMB)とが同時に印加されることが無くなるので、スイッチ回路59(TG)のICの破壊を防止できる。
ここで、図6及び図7に示した階調データ(DH,DL)と、図9に示すプログラムデータとの関係について説明しておく。上述したように、図8に示す第1ラッチ54には、階調データの下位ビットのデータDLが、第2ラッチ55には、階調データの上位ビットのデータDHが、それぞれラッチされている。
そこで、一例として、図9に示すように、第1段目のフリップフロップ210が記憶したデータが左から「00111000」となり、第2段目のフリップフロップ210が記憶したデータが左から「00010110」となるように、プログラムデータを設定したものとする。
(A)階調データ(DH,DL)が(1,1)の場合
図8に示す第1ラッチ54には、階調データの下位ビットのデータDL=1が、第2ラッチ55には、階調データの上位ビットのデータDH=1が、それぞれラッチされている。
従って、階調データDHの「1」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「0」として反転入力、ANDゲート92の入力端子に「1」として入力、ANDゲート93の入力端子に「0」として反転入力、ANDゲート94の入力端子に「1」として入力される。また、階調データDHの「1」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「0」として反転入力、ANDゲート96の入力端子に「1」として入力、ANDゲート97の入力端子に「0」として反転入力、ANDゲート98の入力端子に「1」として入力される。
一方、階調データDLの「1」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「0」として反転入力、ANDゲート92の入力端子に「0」として反転入力、ANDゲート93の入力端子に「1」として入力、ANDゲート94の入力端子に「1」として入力される。また、階調データDLの「1」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「0」として反転入力、ANDゲート96の入力端子に「0」として反転入力、ANDゲート97の入力端子に「1」として入力、ANDゲート98の入力端子に「1」として入力される。
さて、リセット付トグルフリップフロップ201のリセット端子にラッチ信号LATが入力されてLowが出力され、第1パルス発生期間T1になると、各マルチプレクサ220からは第1段目のフリップフロップ210に記憶したデータ「00111000」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第1パルス発生期間T1には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、1、1、1、0、0、0となる。図9に示すように、これら8個のANDゲート131乃至138の出力q0〜q7のうち、q0,q1,q2及びq3はCOMAに対応し、q4,q5,q6及びq7はCOMBに対応している。即ち、図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
従って、COMA用の4個のANDゲート95乃至98のうちANDゲート95の3つの入力端子には、出力q0=「0」、第2ラッチ55にラッチされた上位ビットのデータDHの反転入力「0」、第1ラッチ54にラッチされた下位ビットのデータDLの反転入力「0」がそれぞれ入力される。従って、ANDゲート95の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート95の出力は、「0」となる。同様に、ANDゲート96の3つの入力端子には、出力q1=「0」、第2ラッチ55にラッチされた上位ビットのデータDHの入力「1」、第1ラッチ54にラッチされた下位ビットのデータDLの反転入力「0」がそれぞれ入力される。従って、ANDゲート96の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート96の出力は、「0」となる。同様に、ANDゲート97の3つの入力端子には、出力q2=「1」、第2ラッチ55にラッチされた上位ビットのデータDHの反転入力「0」、第1ラッチ54にラッチされた下位ビットのデータDLの入力「1」がそれぞれ入力される。従って、ANDゲート97の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート97の出力は、「0」となる。同様に、ANDゲート98の3つの入力端子には、出力q3=「1」、第2ラッチ55にラッチされた上位ビットのデータDHの入力「1」、第1ラッチ54にラッチされた下位ビットのデータDLの入力「1」がそれぞれ入力される。従って、ANDゲート98の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート98の出力は、「1」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,1)が入力される結果、COMA用のORゲート102の出力は、「1」となる。従って、アナログスイッチ59AAがオンされ、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMAの波形が印加される。
一方、COMB用の4個のANDゲート91乃至94のうちANDゲート91の3つの入力端子には、出力q4=「1」、第2ラッチ55にラッチされた上位ビットのデータDHの反転入力「0」、第1ラッチ54にラッチされた下位ビットのデータDLの反転入力「0」がそれぞれ入力される。従って、ANDゲート91の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート91の出力は、「0」となる。同様に、ANDゲート92の3つの入力端子には、出力q5=「0」、第2ラッチ55にラッチされた上位ビットのデータDHの入力「1」、第1ラッチ54にラッチされた下位ビットのデータDLの反転入力「0」がそれぞれ入力される。従って、ANDゲート92の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート92の出力は、「0」となる。同様に、ANDゲート93の3つの入力端子には、出力q6=「0」、第2ラッチ55にラッチされた上位ビットのデータDHの反転入力「0」、第1ラッチ54にラッチされた下位ビットのデータDLの入力「1」がそれぞれ入力される。従って、ANDゲート93の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート93の出力は、「0」となる。同様に、ANDゲート94の3つの入力端子には、出力q7=「0」、第2ラッチ55にラッチされた上位ビットのデータDHの入力「1」、第1ラッチ54にラッチされた下位ビットのデータDLの入力「1」がそれぞれ入力される。従って、ANDゲート94の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「0」となる。従って、アナログスイッチ59ABはオンされず、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMBの波形は印加されない。
次に、リセット付トグルフリップフロップ201のCLK端子にチャンネル信号CHが入力され、第2パルス発生期間T2になると、各マルチプレクサ220からは第2段目のフリップフロップ210に記憶したデータ「00010110」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第2パルス発生期間T2には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、0、1、0、1、1、0となる。図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
上述したように、図6及び図7に示した階調データ(DH,DL)が(1,1)であるのは同様であるので、ANDゲート95の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート98の出力は、「1」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,1)が入力される結果、COMA用のORゲート102の出力は、「1」となる。従って、アナログスイッチ59AAがオンされ、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMAの波形が印加される。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「0」となる。従って、アナログスイッチ59ABはオンされず、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMBの波形は印加されない。
以上のように、階調データ(DH,DL)が(1,1)の場合には、第1パルス発生期間T1及び第2パルス発生期間T2において、それぞれ、図6に示すように、圧電振動子36にCOMAの波形が選択的に印加される。
(B)階調データ(DH,DL)が(0,1)の場合
図8に示す第1ラッチ54には、階調データの下位ビットのデータDL=1が、第2ラッチ55には、階調データの上位ビットのデータDH=0が、それぞれラッチされている。
従って、階調データDHの「0」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「1」として反転入力、ANDゲート92の入力端子に「0」として入力、ANDゲート93の入力端子に「1」として反転入力、ANDゲート94の入力端子に「0」として入力される。また、階調データDHの「0」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「1」として反転入力、ANDゲート96の入力端子に「0」として入力、ANDゲート97の入力端子に「1」として反転入力、ANDゲート98の入力端子に「0」として入力される。
一方、階調データDLの「1」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「0」として反転入力、ANDゲート92の入力端子に「0」として反転入力、ANDゲート93の入力端子に「1」として入力、ANDゲート94の入力端子に「1」として入力される。また、階調データDLの「1」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「0」として反転入力、ANDゲート96の入力端子に「0」として反転入力、ANDゲート97の入力端子に「1」として入力、ANDゲート98の入力端子に「1」として入力される。
さて、リセット付トグルフリップフロップ201のリセット端子にラッチ信号LATが入力され、第1パルス発生期間T1になると、各マルチプレクサ220からは第1段目のフリップフロップ210に記憶したデータ「00111000」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第1パルス発生期間T1には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、1、1、1、0、0、0となる。図9に示すように、これら8個のANDゲート131乃至138の出力q0〜q7のうち、q0,q1,q2及びq3はCOMAに対応し、q4,q5,q6及びq7はCOMBに対応している。即ち、図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
ANDゲート95の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート97の出力は、「1」となる。また、ANDゲート98の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,1,0)が入力される結果、COMA用のORゲート102の出力は、「1」となる。従って、アナログスイッチ59AAがオンされ、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMAの波形が印加される。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「0」となる。従って、アナログスイッチ59ABはオンされず、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMBの波形は印加されない。
次に、リセット付トグルフリップフロップ201のCLK端子にチャンネル信号CHが入力され、第2パルス発生期間T2になると、各マルチプレクサ220からは第2段目のフリップフロップ210に記憶したデータ「00010110」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第2パルス発生期間T2には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、0、1、0、1、1、0となる。図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
上述したように、図6及び図7に示した階調データ(DH,DL)が(0,1)であるのは同様であるので、ANDゲート95の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,0)が入力される結果、COMA用のORゲート102の出力は、「0」となる。従って、アナログスイッチ59AAはオンされず、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMAの波形は印加されない。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート93の出力は、「1」となる。また、ANDゲート94の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,1,0)が入力される結果、COMB用のORゲート101の出力は、「1」となる。従って、アナログスイッチ59ABがオンされ、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMBの波形が印加される。
以上のように、階調データ(DH,DL)が(0,1)の場合には、第1パルス発生期間T1においては、図6に示すように、圧電振動子36にCOMAの波形が選択的に印加され、また、第2パルス発生期間T2においては、図6に示すように、圧電振動子36にCOMBの波形が選択的に印加される。
(C)階調データ(DH,DL)が(1,0)の場合
図8に示す第1ラッチ54には、階調データの下位ビットのデータDL=0が、第2ラッチ55には、階調データの上位ビットのデータDH=1が、それぞれラッチされている。
従って、階調データDHの「1」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「0」として反転入力、ANDゲート92の入力端子に「1」として入力、ANDゲート93の入力端子に「0」として反転入力、ANDゲート94の入力端子に「1」として入力される。また、階調データDHの「1」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「0」として反転入力、ANDゲート96の入力端子に「1」として入力、ANDゲート97の入力端子に「0」として反転入力、ANDゲート98の入力端子に「1」として入力される。
一方、階調データDLの「0」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「1」として反転入力、ANDゲート92の入力端子に「1」として反転入力、ANDゲート93の入力端子に「0」として入力、ANDゲート94の入力端子に「0」として入力される。また、階調データDLの「0」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「1」として反転入力、ANDゲート96の入力端子に「1」として反転入力、ANDゲート97の入力端子に「0」として入力、ANDゲート98の入力端子に「0」として入力される。
さて、リセット付トグルフリップフロップ201のリセット端子にラッチ信号LATが入力され、第1パルス発生期間T1になると、各マルチプレクサ220からは第1段目のフリップフロップ210に記憶したデータ「00111000」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第1パルス発生期間T1には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、1、1、1、0、0、0となる。図9に示すように、これら8個のANDゲート131乃至138の出力q0〜q7のうち、q0,q1,q2及びq3はCOMAに対応し、q4,q5,q6及びq7はCOMBに対応している。即ち、図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
ANDゲート95の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,0)が入力される結果、COMA用のORゲート102の出力は、「0」となる。従って、アナログスイッチ59AAはオンされず、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMAの波形は印加されない。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「0」となる。従って、アナログスイッチ59ABはオンされず、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMBの波形は印加されない。
次に、リセット付トグルフリップフロップ201のCLK端子にチャンネル信号CHが入力され、第2パルス発生期間T2になると、各マルチプレクサ220からは第2段目のフリップフロップ210に記憶したデータ「00010110」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第2パルス発生期間T2には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、0、1、0、1、1、0となる。図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
上述したように、図6及び図7に示した階調データ(DH,DL)が(1,0)であるのは同様であるので、ANDゲート95の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,0)が入力される結果、COMA用のORゲート102の出力は、「0」となる。従って、アナログスイッチ59AAはオンされず、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMAの波形は印加されない。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート92の出力は、「1」となる。また、ANDゲート93の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,1,0,0)が入力される結果、COMB用のORゲート101の出力は、「1」となる。従って、アナログスイッチ59ABがオンされ、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMBの波形が印加される。
以上のように、階調データ(DH,DL)が(1,0)の場合には、第1パルス発生期間T1においては、図6に示すように、COMAの波形もCOMBの波形も選択されず、従って、圧電振動子36にはCOMAの波形もCOMBの波形も印加されない。第2パルス発生期間T2においては、図6に示すように、圧電振動子36にCOMBの波形が選択的に印加される。
(D)階調データ(DH,DL)が(0,0)の場合図8に示す第1ラッチ54には、階調データの下位ビットのデータDL=0が、第2ラッチ55には、階調データの上位ビットのデータDH=0が、それぞれラッチされている。
従って、階調データDHの「0」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「1」として反転入力、ANDゲート92の入力端子に「0」として入力、ANDゲート93の入力端子に「1」として反転入力、ANDゲート94の入力端子に「0」として入力される。また、階調データDHの「0」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「1」として反転入力、ANDゲート96の入力端子に「0」として入力、ANDゲート97の入力端子に「1」として反転入力、ANDゲート98の入力端子に「0」として入力される。
一方、階調データDLの「0」は、COMB用の4個のANDゲート91乃至94のうちANDゲート91の入力端子に「1」として反転入力、ANDゲート92の入力端子に「1」として反転入力、ANDゲート93の入力端子に「0」として入力、ANDゲート94の入力端子に「0」として入力される。また、階調データDLの「0」は、COMA用の4個のANDゲート95乃至98のうちANDゲート95の入力端子に「1」として反転入力、ANDゲート96の入力端子に「1」として反転入力、ANDゲート97の入力端子に「0」として入力、ANDゲート98の入力端子に「0」として入力される。
さて、リセット付トグルフリップフロップ201のリセット端子にラッチ信号LATが入力され、第1パルス発生期間T1になると、各マルチプレクサ220からは第1段目のフリップフロップ210に記憶したデータ「00111000」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第1パルス発生期間T1には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、1、1、1、0、0、0となる。図9に示すように、これら8個のANDゲート131乃至138の出力q0〜q7のうち、q0,q1,q2及びq3はCOMAに対応し、q4,q5,q6及びq7はCOMBに対応している。即ち、図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
ANDゲート95の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,0)が入力される結果、COMA用のORゲート102の出力は、「0」となる。従って、アナログスイッチ59AAはオンされず、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMAの波形は印加されない。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート91の出力は、「1」となる。また、ANDゲート92の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(1,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「1」となる。従って、アナログスイッチ59ABがオンされ、この第1パルス発生期間中T1では、圧電振動子36には、図5に示すCOMBの波形が印加される。
次に、リセット付トグルフリップフロップ201のCLK端子にチャンネル信号CHが入力され、第2パルス発生期間T2になると、各マルチプレクサ220からは第2段目のフリップフロップ210に記憶したデータ「00010110」が出力される。一方、8個のANDゲート131乃至138には、イネーブル信号ENがそれぞれ入力されている。このイネーブル信号ENは、図5に示したように、第2パルス発生期間T2には、ポジティブになる信号であるから、8個のANDゲート131乃至138の出力q0〜q7は、それぞれ0、0、0、1、0、1、1、0となる。図8に示すように、出力q0,q1,q2及びq3は、COMA用の4個のANDゲート95乃至98にそれぞれ入力され、出力q4,q5,q6及びq7は、COMB用の4個のANDゲート91乃至94にそれぞれ入力される。
上述したように、図6及び図7に示した階調データ(DH,DL)が(1,0)であるのは同様であるので、ANDゲート95の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート95の出力は、「0」となる。また、ANDゲート96の3つの入力端子には、(0,0,1)が入力される結果、ANDゲート96の出力は、「0」となる。また、ANDゲート97の3つの入力端子には、(0,1,0)が入力される結果、ANDゲート97の出力は、「0」となる。また、ANDゲート98の3つの入力端子には、(1,0,0)が入力される結果、ANDゲート98の出力は、「0」となる。以上の結果、COMA用のORゲート102の4つの入力端子には、(0,0,0,0)が入力される結果、COMA用のORゲート102の出力は、「0」となる。従って、アナログスイッチ59AAはオンされず、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMAの波形は印加されない。
一方、COMB用の4個のANDゲート91乃至94のうち、ANDゲート91の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート91の出力は、「0」となる。また、ANDゲート92の3つの入力端子には、(1,0,1)が入力される結果、ANDゲート92の出力は、「0」となる。また、ANDゲート93の3つの入力端子には、(1,1,0)が入力される結果、ANDゲート93の出力は、「0」となる。また、ANDゲート94の3つの入力端子には、(0,0,0)が入力される結果、ANDゲート94の出力は、「0」となる。以上の結果、COMB用のORゲート101の4つの入力端子には、(0,0,0,0)が入力される結果、COMB用のORゲート101の出力は、「0」となる。従って、アナログスイッチ59ABはオンされず、この第2パルス発生期間中T2では、圧電振動子36には、図5に示すCOMBの波形は印加されない。
以上のように、階調データ(DH,DL)が(0,0)の場合には、第1パルス発生期間T1においては、図6に示すように、COMBの波形が選択され圧電振動子36に印加される。第2パルス発生期間T2においては、図6に示すように、COMAの波形もCOMBの波形も選択されず、圧電振動子36にはCOMAの波形もCOMBの波形も印加されない。
第2の具体例
図10は、第2の具体例に係る制御ロジック57を示す。この制御ロジック57は、COMAとCOMBがかち合わないように、ANDゲート135乃至138からのq4からq7の各出力がANDゲート131乃至134に反転入力されるように接続されている。即ち、q4からq7の各出力が、例えば「1」であれば、q0からq3の各出力は、必ず「0」になるロジックに構成されている。これは、COMAとCOMBが、例えば、どちらも「1」としてスイッチ回路59のアナログスイッチ59AAと59ABに同時に入力されると、COMAの駆動回路出力とCOMBの駆動回路出力がぶつかり、大きな電流が流れ、駆動回路が破壊される虞れを防止するためである。
以下、上述した第1の具体例の説明に用いたプログラムデータを例にして説明する。第1の具体例の説明に用いたプログラムデータは、図9に示すように、第1段目のフリップフロップ210が記憶するデータが左から「00111000」となり、第2段目のフリップフロップ210が記憶するデータが左から「00010110」となるように設定したものであった。このプログラムデータは、プリンタコントローラ41からプリンタヘッド10へシリアル転送され、上述したように、図9に示すフリップフロップ210に入力される。例えば、このプリンタヘッド10へのシリアル転送の過程でノイズが加わり、第1段目のフリップフロップ210が記憶するデータの左端のデータが「0」から「1」に変化したものとする。
図9に示した第1の具体例に係る制御ロジック57では、転送されたプログラムデータにこのような誤りが生じた場合、第1段目のフリップフロップ210には、このプログラムデータ中「10111000」というデータが記憶される。例えば、上述した(D)階調データ(DH,DL)が(0,0)の場合では、リセット付トグルフリップフロップ201のリセット端子にラッチ信号LATが入力され、第1パルス発生期間T1になると、各マルチプレクサ220からは第1段目のフリップフロップ210に記憶したデータ「10111000」が出力されることになる。ANDゲート131の出力q0が1に変わる結果、COMA用の4個のANDゲート95乃至98のうち、ANDゲート95の3つの入力端子には、(1,1,1)が入力される結果、ANDゲート95の出力が、「1」となる。これにより、COMA用のORゲート102の出力が「1」となり、アナログスイッチ59AAがオンされてしまう。他のデータに変化がなければ、この第1パルス発生期間中T1では、上述したように、COMB用のORゲート101の出力は「1」であり、アナログスイッチ59ABもオンされるから、このままでは、アナログスイッチ59AAと59ABとが同時にオンする事態が生じ、駆動回路が破壊される虞れもある。
しかしながら、図10に示す本具体例に係る制御ロジック57では、ANDゲート135乃至138からのq4からq7の各出力がANDゲート131乃至134に反転入力されるように接続されている。上述したプログラムデータは、図10に示すように、第1段目のフリップフロップ210に左から「10111000」となるように記憶される。q4の出力は「1」であるから、このq4の出力がANDゲート131に「0」として反転入力されるため、ANDゲート131の出力q0は、上記したプログラムデータの転送エラーに拘らず、「0」になる。従って、ANDゲート95の3つの入力端子には、(0,1,1)が入力される結果、ANDゲート95の出力は、「0」となる。よって、COMA用のORゲート102の出力は「0」となり、アナログスイッチ59AAがオンされることは無くなる。
このように、本具体例に係る制御ロジック57では、ANDゲート135乃至138からのq4からq7の各出力がANDゲート131乃至134に反転入力されるように接続されている。即ち、q4からq7の各出力が、例えば「1」であれば、q0からq3の各出力は、必ず「0」になるロジックに構成されている。従って、COMAとCOMBが、例えば、どちらも「1」としてスイッチ回路59のアナログスイッチ59AAと59ABに同時に入力されることが無い、換言すれば、COMAとCOMBがかち合うことが無く、これらアナログスイッチ59AAと59ABが破壊される虞れを防止することができる。勿論、このようにCOMAとCOMBが、例えばどちらも「1」としてスイッチ回路59のアナログスイッチ59AAと59ABに同時に入力されるようなことがないように、上述したプログラムデータは構成されるが、転送過程で何らかのノイズが加わり、転送されたプログラムデータにエラーを生じても、そのエラーを回路的に解消することが可能である。
このように、本実施形態においては、駆動素子としての圧電振動子36の駆動時に、複数のアナログスイッチ59AAと59ABとが同時にオンすることがないロジックを構成する論理回路を含んでいる。かかる構成により、第1の駆動信号(COMA)と第2の駆動信号(COMB)がかち合わないようにできるので、転送過程で何らかのノイズが加わり、転送されたデータにエラーを生じても、駆動回路の破壊を防止できる。
第3の具体例
第3の具体例は、COMAとCOMBのいずれを各多値が選択するかを示す信号が2値のデジタルではなく、多値のデジタルから成る点に特徴がある。図11は、第3の具体例に係るデコーダ56’を示し、図12は、第3の具体例に係る制御ロジック57’を示す。このデコーダ56’及び制御ロジック57’の基本的構成は、図8に示したデコーダ56及び制御ロジック57と略同様であり、図11において、図8と同様の構成要素には同一の参照符号を付して、その説明を省略する。
図11に示すように、デコーダ56’において、COMB用のANDゲート91’乃至94’、及びCOMA用のANDゲート95’乃至98’は、それぞれ後述する多値デジタル対応可能なANDゲートにより構成されている。COMB用のANDゲート91’とCOMA用のANDゲート95’は、共通の入力信号線9195に接続されている。また、COMB用のANDゲート92’とCOMA用のANDゲート96’は、共通の入力信号線9296に接続されている。また、COMB用のANDゲート93’とCOMA用のANDゲート97’は、共通の入力信号線9397に接続されている。更に、COMB用のANDゲート94’とCOMA用のANDゲート98’は、共通の入力信号線9498に接続されている。
図12に示すように、制御ロジック57’は、第1の具体例におけるANDゲート131乃至138に代えて、多値デジタル変換部151乃至154を有している。多値デジタル変換部151には、マルチプレクサ220aの出力q0’、マルチプレクサ220eの出力q4’、及びイネーブル信号ENがそれぞれ入力されている。多値デジタル変換部152には、マルチプレクサ220bの出力q1’、マルチプレクサ220fの出力q5’、及びイネーブル信号ENがそれぞれ入力されている。多値デジタル変換部153には、マルチプレクサ220cの出力q2’、マルチプレクサ220gの出力q6’、及びイネーブル信号ENがそれぞれ入力されている。多値デジタル変換部154には、マルチプレクサ220dの出力q3’、マルチプレクサ220hの出力q7’、及びイネーブル信号ENがそれぞれ入力されている。多値デジタル変換部151の出力Q0は、入力信号線9195を介してCOMB用のANDゲート91’とCOMA用のANDゲート95’に入力されている。多値デジタル変換部152の出力Q1は、入力信号線9296を介してCOMB用のANDゲート92’とCOMA用のANDゲート96’に入力されている。多値デジタル変換部153の出力Q2は、入力信号線9397を介してCOMB用のANDゲート93’とCOMA用のANDゲート97’に入力されている。多値デジタル変換部154の出力Q3は、入力信号線9498を介してCOMB用のANDゲート94’とCOMA用のANDゲート98’に入力されている。このように、本具体例に係るデコーダ56’及び制御ロジック57’では、第1の具体例における、q0とq4をQ0に、q1とq5をQ1に、q2とq6をQ2に、q3とq7をQ3に、それぞれまとめた回路になっている。
ここで、図13(a)及び図13(b)を用いて、多値デジタル変換部151乃至154と、多値デジタル対応可能なANDゲート91’乃至94’及び95’乃至98’の動作について説明しておく。以下では、多値デジタル変換部151と、それぞれ多値デジタル対応可能なCOMB用のANDゲート91’及びCOMA用のANDゲート95’を例に説明する。図12及び図13(b)に示すように、多値デジタル変換部151は、マルチプレクサ220aの出力q0’とマルチプレクサ220eの出力q4’との値及びイネーブル信号ENに応じて多値のデジタル値Q0を出力する。即ち、イネーブル信号ENが「1」である時を前提として、マルチプレクサ220aの出力q0’とマルチプレクサ220eの出力q4’とが共に「0」、即ち、図13(b)に示す[00]である場合には、多値デジタル変換部151は、多値のデジタル値Q0=0を出力する。また、マルチプレクサ220aの出力q0’とマルチプレクサ220eの出力q4’とが、それぞれ「1」、「0」、即ち、図13(b)に示す[10]である場合には、多値デジタル変換部151は、多値のデジタル値Q0=1/3VDDを出力する。また、マルチプレクサ220aの出力q0’とマルチプレクサ220eの出力q4’とが、それぞれ「0」、「1」、即ち、図13(b)に示す[01]である場合には、多値デジタル変換部151は、多値のデジタル値Q0=2/3VDDを出力する。更に、マルチプレクサ220aの出力q0’とマルチプレクサ220eの出力q4’とが、それぞれ「1」、「1」、即ち、図13(b)に示す[11]である場合には、多値デジタル変換部151は、多値のデジタル値Q0=VDDを出力する。多値デジタルの閾値としては、例えば、図13(a)に示すように、GND、1/4VDD、1/2VDD、3/4VDD、VDDを区分けとして、ある程度の幅を持たせて設定するのが望ましい。
上述したように、多値デジタル変換部151の出力Q0は、入力信号線9195を介してCOMB用のANDゲート91’とCOMA用のANDゲート95’に入力されている。
さて、多値のデジタル信号Q0=0がCOMB用のANDゲート91’とCOMA用のANDゲート95’にそれぞれ入力されると、COMB用のANDゲート91’とCOMA用のANDゲート95’は共に、上述した第1の具体例に係るCOMB用のANDゲート91とCOMA用のANDゲート95が2値のデジタル信号「0」を入力された場合と同様の動作をする。即ち、COMB用のANDゲート91’とCOMA用のANDゲート95’は共に、他の入力如何に拘らず、「1」を出力することは無く、必ず、「0」を出力する。
次に、多値のデジタル信号Q0=1/3VDDがCOMB用のANDゲート91’とCOMA用のANDゲート95’にそれぞれ入力されると、COMA用のANDゲート95’は、上述した第1の具体例に係るCOMA用のANDゲート95が2値のデジタル信号q0=「1」を入力された場合と同様の動作をする。一方、COMB用のANDゲート91’は、上述した第1の具体例に係るCOMB用のANDゲート91が2値のデジタル信号q4=「0」を入力された場合と同様の動作をする。即ち、COMA用のANDゲート95’は、他の入力の条件によっては、「1」を出力する。即ち、第2ラッチ55から反転入力される階調データの上位ビットのデータDHの値及び第1ラッチ54から反転入力される階調データの下位ビットのデータDLの値如何により、「1」又は「0」を出力する。一方、COMB用のANDゲート91’は、他の入力如何に拘らず、「1」を出力することは無く、必ず、「0」を出力する。
次に、多値のデジタル信号Q0=2/3VDDがCOMB用のANDゲート91’とCOMA用のANDゲート95’にそれぞれ入力されると、COMA用のANDゲート95’は、上述した第1の具体例に係るCOMA用のANDゲート95が2値のデジタル信号q0=「0」を入力された場合と同様の動作をする。一方、COMB用のANDゲート91’は、上述した第1の具体例に係るCOMB用のANDゲート91が2値のデジタル信号q4=「1」を入力された場合と同様の動作をする。即ち、COMA用のANDゲート95’は、他の入力如何に拘らず、「1」を出力することは無く、必ず、「0」を出力する。一方、COMB用のANDゲート91’は、他の入力の条件によっては、「1」を出力する。即ち、第2ラッチ55から反転入力される階調データの上位ビットのデータDHの値及び第1ラッチ54から反転入力される階調データの下位ビットのデータDLの値如何により、「1」又は「0」を出力する。
次に、多値のデジタル信号Q0=VDDがCOMB用のANDゲート91’とCOMA用のANDゲート95’にそれぞれ入力されると、COMB用のANDゲート91’とCOMA用のANDゲート95’は共に、上述した第1の具体例に係るCOMB用のANDゲート91とCOMA用のANDゲート95がそれぞれ2値のデジタル信号q4=1、q0=1を入力された場合と同様の動作をする。即ち、COMB用のANDゲート91’とCOMA用のANDゲート95’は共に、他の入力の条件によっては、「1」を出力する。即ち、第2ラッチ55から反転入力される階調データの上位ビットのデータDHの値及び第1ラッチ54から反転入力される階調データの下位ビットのデータDLの値如何により、「1」又は「0」を出力する。
尚、ここでは、説明を省略するが、COMB用のANDゲート92’とCOMA用のANDゲート96’、COMB用のANDゲート93’とCOMA用のANDゲート97’、COMB用のANDゲート94’とCOMA用のANDゲート98’の動作も同様である。そして、以上のように動作可能なことを、本実施形態では、「多値デジタル対応可能な」ANDゲートと呼ぶこととしている。
尚、図6及び図7に示した階調データ(DH,DL)と、図12にも示したプログラムデータとの関係については、第1の具体例と同様となるので、ここでは、その説明は省略する。
この第3の具体例では、デコーダ56’及び制御ロジック57’の構成を簡略化でき、IC化した時にピン数を減らすことが可能になる。
次に、本発明の1形態に係るインクジェット式プリンタについて説明する。尚、インクジェットプリンタの構成は第1の実施形態のインクジェットプリンタと略同様であるため、その説明を省略する。第1の実施形態では、駆動信号生成部80が第1の駆動信号生成回路80Aと、第2の駆動信号生成回路80Bとを有し、図5に示すそれぞれが複数の駆動パルスを有する駆動信号COMA、COMBを生成している。しかし、第2の実施形態では、駆動信号COMAと駆動信号COMBとのいずれか一方の駆動信号が複数の駆動パルスを含む。すなわち、第1の駆動信号生成回路80Aが、期間T1に配置された第1駆動パルスADP1と期間T1の後の期間T2に配置された第2駆動パルスADP2とを有する駆動信号COMAを出力する場合に、第2の駆動信号生成回路80Bが、期間T1に配置された第1駆動パルスBDP1と期間T1の後の期間T2に配置された第2駆動パルスBDP2とのいずれか一つを有する駆動信号COMBを出力する。
このような構成によって、例えば駆動信号COMBが第2駆動パルスBDP2のみを有する場合は、駆動パルスADP1と駆動パルスBDP2とが組み合わされた波形形状の駆動信号を形成することができる。
なお、第2の駆動信号生成回路80Bが、期間T1に配置された第1駆動パルスBDP1と期間T1の後の期間T2に配置された第2駆動パルスBDP2とを有する駆動信号COMBを出力し、第1の駆動信号生成回路80Aが、期間T1に配置された第1駆動パルスADP1と期間T1の後の期間T2に配置された第2駆動パルスADP2とのいずれか一つを有する駆動信号COMAを出力するようにしてもよい。
次に、本発明の第3の実施形態に係るインクジェット式プリンタについて説明する。尚、インクジェットプリンタの構成は第1及び第2の実施形態のインクジェットプリンタと略同様であるため、その説明を省略する。第3の実施形態では、駆動信号COMAと駆動信号COMBとがそれぞれ一つの駆動パルスを有する。すなわち、第1の駆動信号生成回路80Aが、期間T1または期間T2に配置された第1駆動パルスADP1を有する駆動信号COMAを出力し、第2の駆動信号生成回路80Bが、期間T1またはT2期間に配置された第2駆動パルスBDP2を有する駆動信号COMBを出力する。なお、駆動信号COMBが第2駆動パルスBDP2の代わりに第2駆動パルスBDP1を有していてもよい。
このような構成によって、駆動パルスADP1と駆動パルスBDP2とが組み合わされた波形形状の駆動信号や、駆動パルスADP2と駆動パルスBDP1とが組み合わされた波形形状の駆動信号等を形成することができる。
さらに、上記第1から第3の実施形態では、駆動信号生成部80が、駆動信号COMAおよび駆動信号COMBの2つの駆動信号を生成しているが、これに限定されず、n個以上(n≧3)の駆動信号を生成し、これらn個の駆動信号がそれぞれ有する少なくとも1つの駆動パルスを組み合わせるようにしてもよい。
このような構成によれば、n個の駆動信号の駆動パルスの組み合わせの数だけ階調表現が可能となる。
特定の好適な実施形態に関して本発明を図示及び説明してきたが、本発明の教示から各種の改変および変更を加えることは当業者にとって明らかである。添付の特許請求の範囲によって定義されるように、このような改変および変更は、本発明の精神、範囲または意図の範囲内であることは明らかである。