JP4599312B2 - アナログ／ディジタル変換装置 - Google Patents

Description

本発明は、複数のアナログ入力チャネルを切り替えてアナログ入力信号をディジタル信号に変換するアナログ／ディジタル（以下、「Ａ／Ｄ」という）変換装置に関するものである。

特開平９−２６９８７０号公報

図２は、上記特許文献１に記載された従来のＡ／Ｄ変換装置の構成図である。
このＡ／Ｄ変換装置は、ｎ個の入力端子ＡＩ0 〜ＡＩn-1 から入力されるｎチャネルのアナログ信号の内の１つを選択して出力するマルチプレクサ（ＭＰＸ）１と、マルチプレクサ１から与えられるアナログ信号をディジタル信号に変換して出力するＡ／Ｄ変換器（ＡＤＣ）２と、変換されたディジタル信号を保持する変換結果レジスタ３と、バス９を介してＣＰＵ等から動作指示等が設定される複数の制御レジスタ４を備えている。また、このＡ／Ｄ変換装置は、制御レジスタ４の設定値に基づいてマルチプレクサ１、Ａ／Ｄ変換器２、変換結果レジスタ３等を制御するシーケンサ５と、このシーケンサ５からの指示に応じてそれぞれマルチプレクサ１及び変換結果レジスタ３の切り替えを制御するデコーダ（ＤＥＣ）６，７を備えている。

制御レジスタ４は、Ａ／Ｄ変換の起動及び停止の指示を入力するための起動・停止指示レジスタ４ａと、スキャンモードまたはセレクトモードの変換モードを設定するための変換モード設定レジスタ４ｂと、スキャンの最初のチャネルまたは選択するチャネルを設定するための変換チャネル設定レジスタ４ｃ等で構成されている。

このＡ／Ｄ変換装置では、変換モード設定レジスタ４ｂにスキャンモードが設定され、変換チャネル設定レジスタ４ｃに例えば“ｎ−２”が設定され、更に起動・停止指示レジスタ４ａに起動指示が設定されると、スキャンモードによるＡ／Ｄ変換が開始される。この場合、先ず変換チャネル設定レジスタ４ｃに設定された“ｎ−２”がデコーダ６，７に与えられ、マルチプレクサ１で選択された入力端子ＡＩn-2 の入力信号がＡ／Ｄ変換器２によってディジタル信号に変換され、変換結果レジスタ３のリザルトレジスタＲＲn-2 に格納される。引き続いて、変換チャネル設定レジスタ４ｃの値が１だけ減じられて“ｎ−３”となり、入力端子ＡＩn-3 の入力信号がディジタル信号に変換されて変換結果レジスタ３のリザルトレジスタＲＲn-3 に格納される。同様の処理が、入力端子ＡＩ0 の入力信号まで順次行われ、この入力端子ＡＩ0 の入力信号の変換結果がリザルトレジスタＲＲ0に格納されてスキャンモードによるＡ／Ｄ変換が終了する。この後、変換結果レジスタ３のリザルトレジスタＲＲ0 〜ＲＲn-2 に格納された変換結果が、ＣＰＵ等によってバス９を介して読み出される。変換モード設定レジスタ４ｂには、一巡のスキャンモード変換が完了した後に、再度一巡のスキャンモードの変換が繰り返される連続スキャンモードがされに設定できるようになっており、連続スキャンモードに設定した場合は、前述のスキャンモードの動作が繰り返される。

一方、変換モード設定レジスタ４ｂにセレクトモードが設定され、変換チャネル設定レジスタ４ｃに例えば“ｎ−２”が設定され、更に起動・停止指示レジスタ４ａに起動指示が設定されると、セレクトモードによるＡ／Ｄ変換が行われる。この場合、変換チャネル設定レジスタ４ｃに設定された“ｎ−２”がデコーダ６，７に与えられ、マルチプレクサ１で選択された入力端子ＡＩn-2 の入力信号がＡＤＣ２によってディジタル信号に変換され、変換結果レジスタ３のリザルトレジスタＲＲn-2 に格納される。これにより、セレクトモードによるＡ／Ｄ変換が終了する。この後、変換結果レジスタ３のリザルトレジスタＲＲn-2 に格納された変換結果が、ＣＰＵ等によってバス９を介して読み出される。

このように、このＡ／Ｄ変換装置では、一定の順序で連続して複数の入力信号をＡ／Ｄ変換するためのスキャンモードと、任意のタイミングで任意の入力信号を個別にＡ／Ｄ変換するためのセレクトモードを備えているので、必要に応じて２つの変換モードを使い分けることができる。

しかしながら、前記Ａ／Ｄ変換装置は次のような課題があった。
例えば、自動車のエンジン制御に使用する場合、入力信号としてはエンジンや車輪の回転速度、車両の走行速度、エンジンや外気の温度等があり、これらを検出するセンサは、それぞれ異なった箇所に配置され、ケーブルを介してＡ／Ｄ変換装置に接続されている。更に、センサの種類や数は、車種や形式によって異なっている。このため、従来のＡ／Ｄ変換装置のスキャンモードで、これらの入力信号を処理するためには、センサからのケーブルの接続順序を予め決定しておく必要があり、融通性に欠けるという問題があった。また、緊急度の高い入力信号を１スキャン内に２回入力したい等の要求がある場合、１つのセンサからのケーブルを２つの入力端子に接続する必要があり、ハードウエア上での制約があるという問題もあった。

指定されたアナログ入力信号を複数回変換する必要がある場合、連続スキャンモードにより実現が可能ではあるが、指定以外の無駄なアナログ入力信号の変換に時間が費やされてしまい、これを防ぐための従来のＡ／Ｄ変換装置での手段は、セレクトモードにより指定されたアナログ入力信号のみを変換するよう同じ操作をソフトウエアで繰り返し行うことになり、かつ変換起動タイミングもソフトウエアで管理する必要があり、ソフトウエアの処理負担が重くなる問題があった。この問題は指定されたアナログ入力信号の微分量を変換されたディジタル値で算出するときに顕著になる。

また、複数のアナログ信号を連続してディジタル信号に変換する場合、変換結果レジスタのデータをＣＰＵなどのバスを介して読み出すために、変換完了を示す割り込みなどを使用して読み出すが、次の変換までに変換結果レジスタのデータをすべて読み出す必要があり、ソフトウエア処理の制約となっている問題があった。

本発明は、スキャンモードでのＡ／Ｄ変換順序をソフトウエアで任意に設定でき、変換の起動タイミングをソフトウエアによる制御をせず一定間隔で、かつ変換結果のデータを読み出す時間が従来のＡ／Ｄ変換装置より制限されず、ソフトウエア処理の負荷を大幅に軽減するＡ／Ｄ変換装置を提供することを目的としている。

本発明のＡ／Ｄ変換装置は、複数のアナログ信号の中から第１の選択信号に従って１つのアナログ信号を選択するマルチプレクサと、前記マルチプレクサで選択されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と、複数の記憶領域を有し、前記Ａ／Ｄ変換器で変換されたディジタル信号を第２の選択信号に従って対応する記憶領域に格納する変換結果レジスタと、１つのアナログ信号を選択してディジタル信号に変換するセレクトモード時に、変換するアナログ信号の選択信号が設定される変換チャネル設定レジスタと、複数のアナログ信号を連続してディジタル信号に変換するスキャンモード時に、変換するアナログ信号の順番が設定される変換順序設定レジスタと、スキャンモード時に変換回数をカウントするカウンタと、スキャンモードにおいて一巡の変換回数分の変換が完了した後、前記変換順序設定レジスタに設定された順番に従って、再度一巡のスキャンモード変換を繰り返す連続スキャンモードを備えた構成と、セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第１の選択信号として前記マルチプレクサに与え、スキャンモード時には前記カウンタのカウント値で指定されて前記変換順序設定レジスタから出力される前記順番を該第１の選択信号として該マルチプレクサに与える第１のセレクタと、セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第２の選択信号として前記変換結果レジスタに与え、スキャンモード時には前記カウンタのカウント値を該第２の選択信号として該変換結果レジスタに与える第２のセレクタとを備えたことを特徴とする。

本発明では、変換するアナログ信号の順番が設定される変換順序設定レジスタと、この変換順序設定レジスタに設定された順番にアナログ信号を選択するマルチプレクサを有している。これにより、ハードウエアによる接続順序に影響されず、任意の順番でアナログ信号を選択したり、同一のアナログ信号を連続して何回でも選択したりして、ディジタル信号に変換することができるという効果がある。
そのため、センサとこのＡ／Ｄ変換装置との間のケーブル等のハードウエアによる接続に影響されず、任意の順番で入力信号を選択してＡ／Ｄ変換を行うことができるという利点がある。１スキャンの間に同一の入力信号を複数回選択することで、入力信号の変化量をソフトウエア処理を介さず一定の変換間隔で微分量として測定することも可能である。

また、複数のアナログ信号を連続してディジタル信号に変換する場合、変換を起動するタイミングや変換結果を読み出すソフトウエア処理を軽減させる効果もある。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１は、本発明の実施例１を示すＡ／Ｄ変換装置の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。

このＡ／Ｄ変換装置は、セレクトモードとスキャンモードの２つの変換モードを備えたもので、ｎ個の入力端子ＡＩ0 〜ＡＩn-1 から入力されるｎチャネルのアナログ信号の内の１つを選択して出力するマルチプレクサ１と、このマルチプレクサ１から与えられるアナログ信号ＡＩをディジタル信号ＤＯに変換して出力するＡＤＣ２と、変換されたディジタル信号ＤＯを保持するためにｎ個のリザルトレジスタＲＲ0 〜ＲＲn-1 で構成された変換結果レジスタ３を有している。

また、このＡ／Ｄ変換装置は、セレクトモード時の変換チャネルを指定するための変換チャネル設定レジスタ（ＣＨＲＥＧ）１１、スキャンモード時の変換チャネルの順序を指定するための変換順序設定レジスタ１２、変換モードＭＯＤを設定するためのモード設定レジスタ（ＭＯＤＲＥＧ）１３、及びＡ／Ｄ変換の起動及び停止の指示を入力するためのコマンドレジスタ（ＣＭＤＲＥＧ）１４を有している。この内、変換順序設定レジスタ１２は、スキャンモードで最初に変換する入力チャネルを指定するためのスキャン順序レジスタＳＲ0 から、最後（ｎ番目）に変換する入力チャネルを指定するためのスキャン順序レジスタＳＲn-1 までの、ｎ個のレジスタで構成されている。これらのレジスタ３，１１〜１４は、バス９を介して図示しないＣＰＵ等のプロセッサに接続されている。尚、コマンドレジスタ１４は、バス９の他、他の周辺装置からの起動信号ＳＴＡ等によって、Ａ／Ｄ変換の起動等の指示を受け入れることができるように構成されている。

変換順序設定レジスタ１２のスキャン順序レジスタＳＲ0 〜ＳＲn-1 は、ｎ入力のセレクタ（ＳＥＬ）１５の１番目からｎ番目までの入力側にそれぞれ接続されている。セレクタ１５は、カウンタ１６のカウント値ＣＮＴに従って入力側を選択するもので、このセレクタ１５の出力側がセレクタ１７の第２入力側に接続されている。セレクタ１７は、モード設定レジスタ１３に設定された変換モードＭＯＤに従って、第１または第２入力側を選択するもので、第１入力側には変換チャネル設定レジスタ１１の設定値が与えられている。このセレクタ１７では、セレクトモード時に第１入力側を選択し、スキャンモード時には第２入力側を選択し、選択した信号をマルチプレクサ１に対する選択信号ＳＬ１として出力するようになっている。

変換チャネル設定レジスタ１１の設定値は、更にセレクタ１８の第１入力側に与えられている。セレクタ１８は、モード設定レジスタ１３に設定された変換モードＭＯＤに従って、第１または第２入力側を選択するもので、第２入力側にはカウンタ１６のカウント値ＣＮＴが与えられている。このセレクタ１８では、セレクトモード時に第１入力側を選択し、スキャンモード時には第２入力側を選択し、選択した信号を変換結果レジスタ３に対する選択信号ＳＬ３として出力するようになっている。

更に、このＡ／Ｄ変換装置は、モード設定レジスタ１３に設定された変換モードＭＯＤと、コマンドレジスタ１４に設定された起動及び停止の指示に基づいて、Ａ／Ｄ変換の処理を行うシーケンサ１９を有している。このシーケンサ１９では、Ａ／Ｄ変換器２に対する変換処理の制御を行うと共に、スキャンモード時には、カウンタ１６に対する制御を行うようになっている。即ち、シーケンサ１９は、スキャンモードの開始時にリセット信号ＲＳＴによってカウンタ１６のカウント値ＣＮＴを０にリセットし、１つの入力チャネルの変換が終了する度に終了信号ＥＮＤを出力して、このカウンタ１６のカウント値ＣＮＴを１ずつ増加させるようになっている。

次に、図１のＡ／Ｄ変換装置の動作を、セレクトモード（１）とスキャンモード（２）に分けて説明する。

（１） セレクトモード
セレクトモードでは、変換チャネル設定レジスタ１１に変換対象の入力チャネル番号（例えば、“１”）が設定され、モード設定レジスタ１３にセレクトモードを指定するモード信号ＭＯＤ（例えば、レベル“Ｈ”）が設定された後、コマンドレジスタ１４でＡ／Ｄ変換の起動の指示が設定される。

モード信号ＭＯＤでセレクトモードが指定されているので、セレクタ１７，１８では、第１入力側が選択され、変換チャネル設定レジスタ１１の設定値である“１”が選択信号ＳＬ１，ＳＬ３として、それぞれマルチプレクサ１と変換結果レジスタ３に与えられる。これにより、マルチプレクサ１では、入力端子ＡＩ1 の入力信号が選択されてアナログ信号ＡＩとしてＡ／Ｄ変換器２に与えられる。Ａ／Ｄ変換器２では、シーケンサ１９の制御に従ってＡ／Ｄ変換の処理が行われ、変換されたディジタル信号ＤＯが変換結果レジスタ３に出力される。変換結果レジスタ３では、選択信号ＳＬ３に従って、ディジタル信号ＤＯがリザルトレジスタＲＲ1 に格納される。これにより、セレクトモードによるＡ／Ｄ変換が終了する。この後、変換結果レジスタ３のリザルトレジスタＲＲ1 に格納された変換結果は、ＣＰＵ等によってバス９を介して読み出される。

（２） スキャンモード
図３は、図１のＡ／Ｄ変換装置におけるスキャンモードの動作説明図である。
スキャンモードでは、変換順序設定レジスタ１２のスキャン順序レジスタＳＲ0 〜ＳＲn-1 に、ＣＰＵ等からバス９を介して変換する入力信号の順序を指定するための入力チャネルの番号が予め設定される。また、モード設定レジスタ１３には、スキャンモードを指定するモード信号ＭＯＤ（例えば、レベル“Ｌ”）が設定される。その後、コマンドレジスタ１４でＡ／Ｄ変換の起動の指示ＳＴＡが入力される。これにより、シーケンサ１９の制御に従ってＡ／Ｄ変換の処理が開始される。ここでは、スキャンレジスタＳＲ0,ＳＲ1,ＳＲ2,…，ＳＲn-2,ＳＲn-1 に、それぞれ４，０，１，…，４，１３が設定されているものとする。

まず、カウンタ１６がリセット信号ＲＳＴによってリセットされ、カウント値ＣＮＴは０となる。カウント値ＣＮＴが０となるので、セレクタ１５ではスキャンレジスタＳＲ0 が選択され、このスキャンレジスタＳＲ0 に設定されている値４が、セレクタ１７を介して選択信号ＳＬ１としてマルチプレクサ１に与えられる。マルチプレクサ１では選択信号ＳＬ１に従って、入力端子ＡＩ4 の入力信号が選択されてアナログ信号ＡＩとしてＡ／Ｄ変換器２に与えられる。Ａ／Ｄ変換器２では、シーケンサ１９の制御に従ってＡ／Ｄ変換の処理が行われ、変換されたディジタル信号ＤＯ（ＤＯ4)が変換結果レジスタ３に出力される。また、シーケンサ１９から終了信号ＥＮＤが出力される。

変換結果レジスタ３には、セレクタ１８によってカウント値ＣＮＴ（＝０）が選択されて選択信号ＳＬ３として与えられている。これにより、変換結果レジスタ３では、選択信号ＳＬ３に従って、ディジタル信号ＤＯ4 がリザルトレジスタＲＲ0 に格納され、最初のＡ／Ｄ変換が終了する。終了信号ＥＮＤの立ち下がりにより、カウンタ１６はカウントアップして、カウント値ＣＮＴが１となり、２回目のＡ／Ｄ変換が開始される。

２回目のＡ／Ｄ変換では、カウント値ＣＮＴが１であるので、セレクタ１５でスキャン順序レジスタＳＲ1 が選択され、このスキャン順序レジスタＳＲ1 に設定されている値０が、選択信号ＳＬ１としてマルチプレクサ１に与えられる。マルチプレクサ１では選択信号ＳＬ１に従って、入力端子ＡＩ0 の入力信号が選択されてＡ／Ｄ変換器２に与えられる。そして、Ａ／Ｄ変換器２で変換されたディジタル信号ＤＯ（ＤＯ0)が変換結果レジスタ３に出力されると共に、シーケンサ１９から終了信号ＥＮＤが出力される。変換結果レジスタ３には、カウント値ＣＮＴ（＝１）が選択信号ＳＬ３として与えられているので、ディジタル信号ＤＯ0 がリザルトレジスタＲＲ1 に格納され、２回目のＡ／Ｄ変換が終了する。終了信号ＥＮＤの立ち下がりにより、カウンタ１６はカウントアップして、カウント値ＣＮＴが２となり、３回目のＡ／Ｄ変換が開始される。

このような動作の繰り返しにより、カウンタ１６のカウント値ＣＮＴがｎ−１であるｎ回目までのＡ／Ｄ変換が行われる。そして、ｎ回のＡ／Ｄ変換が終了した時点で起動の指示ＳＴＡが停止し、Ａ／Ｄ変換動作が停止する。以上の動作により、変換結果レジスタ３のリザルトレジスタＲＲ0 〜ＲＲn-1 に、スキャンレジスタＳＲ0 〜ＳＲn-1 で指定した順番に従って変換されたディジタル信号が、順次格納されることになる。この後、変換結果レジスタ３のリザルトレジスタＲＲ0 〜ＲＲn-1 に格納された変換結果が、ＣＰＵ等によってバス９を介して読み出される。

以上のように、この実施例１のＡ／Ｄ変換装置は、スキャンモード時に変換する入力信号の順序を指定するための変換順序設定レジスタ１２を有しているので、センサとこのＡ／Ｄ変換装置との間のケーブル等のハードウエアによる接続に影響されず、任意の順番で入力信号を選択してＡ／Ｄ変換を行うことができるという利点がある。また、１スキャンの間に同一の入力信号を複数回選択することで、入力信号の変化量をソフトウエア処理を介さず一定の変換間隔で微分量として測定することが可能である。

図４は、本発明の実施例２を示すＡ／Ｄ変換装置の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。

このＡ／Ｄ変換装置は、図１のＡ／Ｄ変換装置に停止判定部２０を設けると共に、シーケンサ１９に代えて機能が若干追加されたシーケンサ１９Ａを設けたものである。

停止判定部２０は、セレクタ１７から出力される選択信号ＳＬ１が、マルチプレクサ１で対応されない値（例えば値ｎ）や、特定の値（例えば、２進数のオール１等）の時に、変換動作の停止を指示するものと見なして停止信号ＳＴＰを出力するものである。また、シーケンサ１９Ａは、この停止信号ＳＴＰが与えられたときに、スキャンモードによるＡ／Ｄ変換動作を終了させる機能を追加したものである。その他の構成は、図１と同様である。

このＡ／Ｄ変換装置では、１回のスキャンモードによる変換動作で、例えば５つだけ入力信号をＡ／Ｄ変換する場合、スキャン順序レジスタＳＲ0 〜ＳＲ4 に変換対象の入力信号のチャネル番号を順番に指定し、スキャン順序レジスタＳＲ5 にはチャネル番号ｎを指定しておく。

これにより、スキャン順序レジスタＳＲ4 で指定された入力信号のＡ／Ｄ変換が完了後、スキャン順序レジスタＳＲ5 から読み出されたチャネル番号ｎが停止判定部２０に与えられる。停止判定部２０では、チャネル番号ｎが与えられると変換動作の停止を指示するものと見なして、シーケンサ１９Ａに停止信号ＳＴＰを出力する。この結果、シーケンサ１９Ａによって、スキャンモードによる変換動作が強制的に停止させられる。

以上のように、この実施例２のＡ／Ｄ変換装置は、スキャンレジスタに設定されたチャネル番号の値によって、Ａ／Ｄ変換動作の停止を判定する停止判定部２０を有している。これにより、実施例１と同様の利点に加えて、スキャンモード時に任意のチャネル数を変換した時点でＡ／Ｄ変換の動作を停止させることができるという利点がある。

図５は、本発明の実施例３を示すＡ／Ｄ変換装置の構成図であり、図４中の要素と共通の要素には共通の符号が付されている。

このＡ／Ｄ変換装置は、図４のＡ／Ｄ変換装置に変換結果レジスタ３のバックアップ用としてバックアップレジスタ３１を設けたものである。

バックアップレジスタ３１は、変換結果レジスタ３からデータの転送がされ、変換結果レジスタ３と同様、ＣＰＵ等によるバスに接続されている。その他の構成は図４と同様である。

バックアップレジスタ３１に変換結果レジスタ３のデータが退避されるタイミングは、ＣＰＵ等によってバスを介しコマンドレジスタ１４から変換の起動の指示が入力された時、及び他の周辺装置からの起動信号ＳＴＡが入力され、変換の起動の指示が入力された時、及び連続スキャンモード時に一巡の変換回数分の変換が完了し、再一巡の変換が開始されるときである。

図６は、図５のＡ／Ｄ変換装置において、他の周辺装置からの起動信号ＳＴＡが入力され、連続スキャンモードでの変換が起動された動作説明図である。

この構成により、セレクトモードや一巡のみのスキャンモードをソフトウエアにより繰り返し行う場合、変換の起動をしても前の変換結果をバックアップレジスタ３１から読み出すことが可能である。また、連続スキャンモードの場合、一巡の変換が完了した後に、設定されたアナログ信号の全変換結果が変換結果レジスタ３からバックアップレジスタ３1に退避され、次の再一巡の変換中に時間的に余裕をもって読み出すことが可能である。

以上のように、この実施例３のＡ／Ｄ変換装置は、指定されたアナログ入力の変換結果を変換結果レジスタ３とバックアップレジスタの２段階でレジスタに格納する構成を有し、次の繰返し変換の時には以前の変換結果のデータが自動的に退避される。これにより、実施例１、実施例２と同様の利点に加えて、Ａ／Ｄ変換の処理時間に対して、ＣＰＵ等によるバスを介した変換結果のデータをソフトウエアで処理する時間の制限が緩和される利点がある。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） スキャンモードとセレクトモードの２つの動作モードを有しているが、スキャンモードだけでも良い。その場合、変換順序設定レジスタ１２のスキャン順序レジスタＳＲ0 に変換対象のチャネル番号を指定し、スキャン順序レジスタＳＲ1 に停止コードである特定の値を設定すれば良い。
（ｂ） マルチプレクサ１に入力されるアナログ信号ＡＩの数と、変換結果レジスタ３のリザルトレジスタＲＲの数と、変換順序設定レジスタ１２のスキャン順序レジスタＳＲの数は、同一である必要はない。
（ｃ） バックアップレジスタ３１のデータをさらに退避させるレジスタを有してもよい。Ａ／Ｄ変換の時間に対し、ＣＰＵ等によるバスから変換データを読み出す時間が大きい場合は、バックアップレジスタを数段有する構成にしてもよい。

本発明の実施例１を示すＡ／Ｄ変換装置の構成図である。 従来のＡ／Ｄ変換装置の構成図である。 図１のＡ／Ｄ変換装置におけるスキャンモードの動作説明図である。 本発明の実施例２を示すＡ／Ｄ変換装置の構成図である。 本発明の実施例３を示すＡ／Ｄ変換装置の構成図である。 図５のＡ／Ｄ変換装置におけるスキャンモードの動作説明図である。

符号の説明

１ マルチプレクサ
２ Ａ／Ｄ変換器
３ 変換結果レジスタ
１１ 変換チャネル設定レジスタ
１２ 変換順序設定レジスタ
１３ モード設定レジスタ
１４ コマンドレジスタ
１５，１７，１８ セレクタ
１６ カウンタ
１９ シーケンサ
２０ 停止判定部
３１ バックアップレジスタ

Claims (7)

1. 複数のアナログ信号の中から第１の選択信号に従って１つのアナログ信号を選択するマルチプレクサと、
   前記マルチプレクサで選択されたアナログ信号をディジタル信号に変換するアナログ／ディジタル変換器と、
   複数の記憶領域を有し、前記アナログ／ディジタル変換器で変換されたディジタル信号を第２の選択信号に従って対応する記憶領域に格納する変換結果レジスタと、
   １つのアナログ信号を選択してディジタル信号に変換するセレクトモード時に、変換するアナログ信号の選択信号が設定される変換チャネル設定レジスタと、
   複数のアナログ信号を連続してディジタル信号に変換するスキャンモード時に、変換するアナログ信号の順番が設定される変換順序設定レジスタと、
   スキャンモード時に変換回数をカウントするカウンタと、
   スキャンモードにおいて一巡の変換回数分の変換が完了した後、前記変換順序設定レジスタに設定された順番に従って、再度一巡のスキャンモード変換を繰り返す連続スキャンモードを備えた構成と、
   セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第１の選択信号として前記マルチプレクサに与え、スキャンモード時には前記カウンタのカウント値で指定されて前記変換順序設定レジスタから出力される前記順番を該第１の選択信号として該マルチプレクサに与える第１のセレクタと、
   セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第２の選択信号として前記変換結果レジスタに与え、スキャンモード時には前記カウンタのカウント値を該第２の選択信号として該変換結果レジスタに与える第２のセレクタとを、 備えたことを特徴とするアナログ／ディジタル変換装置。
2. スキャンモード時に、前記変換順序設定レジスタから出力される前記順番が予め定められた番号となったときに、前記アナログ／ディジタル変換器による変換を停止させる停止判定部を設けたことを特徴とする請求項１記載のアナログ／ディジタル変換装置。
3. 前記アナログ／ディジタル変換器による変換の起動の指示を、プロセッサによるバスを介した起動信号、または他の周辺装置からの起動信号によって、受け入れることができるように構成されたコマンドレジスタを備えたことを特徴とする請求項１又は２記載のアナログ／ディジタル変換装置。
4. 前記アナログ／ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
   前記バックアップレジスタは、プロセッサによるバスを介した起動信号または他の周辺装置からの起動信号が前記コマンドレジスタから入力され変換の起動が指示されたタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項３記載のアナログ／ディジタル変換装置。
5. 前記アナログ／ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
   前記バックアップレジスタは、プロセッサによるバスを介した起動信号または他の周辺装置からの起動信号が前記コマンドレジスタから入力され変換の起動が指示されたタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項３記載のアナログ／ディジタル変換装置。
6. 前記アナログ／ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
   前記バックアップレジスタは、前記連続スキャンモード時に一巡の変換回数分の変換が完了し再一巡の変換が開始されるタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項１〜３のいずれか１項に記載のアナログ／ディジタル変換装置。
7. 前記アナログ／ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
   前記バックアップレジスタは、前記連続スキャンモード時に一巡の変換回数分の変換が完了し再一巡の変換が開始されるタイミングにおいても、前記変換結果レジスタのデータが退避されることを特徴とする請求項５記載のアナログ／ディジタル変換装置。

Images