JP4599312B2 - アナログ/ディジタル変換装置 - Google Patents
アナログ/ディジタル変換装置 Download PDFInfo
- Publication number
- JP4599312B2 JP4599312B2 JP2006026203A JP2006026203A JP4599312B2 JP 4599312 B2 JP4599312 B2 JP 4599312B2 JP 2006026203 A JP2006026203 A JP 2006026203A JP 2006026203 A JP2006026203 A JP 2006026203A JP 4599312 B2 JP4599312 B2 JP 4599312B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- register
- analog
- signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 206
- 230000004913 activation Effects 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 11
- 230000008901 benefit Effects 0.000 description 6
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
このA/D変換装置は、n個の入力端子AI0 〜AIn-1 から入力されるnチャネルのアナログ信号の内の1つを選択して出力するマルチプレクサ(MPX)1と、マルチプレクサ1から与えられるアナログ信号をディジタル信号に変換して出力するA/D変換器(ADC)2と、変換されたディジタル信号を保持する変換結果レジスタ3と、バス9を介してCPU等から動作指示等が設定される複数の制御レジスタ4を備えている。また、このA/D変換装置は、制御レジスタ4の設定値に基づいてマルチプレクサ1、A/D変換器2、変換結果レジスタ3等を制御するシーケンサ5と、このシーケンサ5からの指示に応じてそれぞれマルチプレクサ1及び変換結果レジスタ3の切り替えを制御するデコーダ(DEC)6,7を備えている。
例えば、自動車のエンジン制御に使用する場合、入力信号としてはエンジンや車輪の回転速度、車両の走行速度、エンジンや外気の温度等があり、これらを検出するセンサは、それぞれ異なった箇所に配置され、ケーブルを介してA/D変換装置に接続されている。更に、センサの種類や数は、車種や形式によって異なっている。このため、従来のA/D変換装置のスキャンモードで、これらの入力信号を処理するためには、センサからのケーブルの接続順序を予め決定しておく必要があり、融通性に欠けるという問題があった。また、緊急度の高い入力信号を1スキャン内に2回入力したい等の要求がある場合、1つのセンサからのケーブルを2つの入力端子に接続する必要があり、ハードウエア上での制約があるという問題もあった。
そのため、センサとこのA/D変換装置との間のケーブル等のハードウエアによる接続に影響されず、任意の順番で入力信号を選択してA/D変換を行うことができるという利点がある。1スキャンの間に同一の入力信号を複数回選択することで、入力信号の変化量をソフトウエア処理を介さず一定の変換間隔で微分量として測定することも可能である。
セレクトモードでは、変換チャネル設定レジスタ11に変換対象の入力チャネル番号(例えば、“1”)が設定され、モード設定レジスタ13にセレクトモードを指定するモード信号MOD(例えば、レベル“H”)が設定された後、コマンドレジスタ14でA/D変換の起動の指示が設定される。
図3は、図1のA/D変換装置におけるスキャンモードの動作説明図である。
スキャンモードでは、変換順序設定レジスタ12のスキャン順序レジスタSR0 〜SRn-1 に、CPU等からバス9を介して変換する入力信号の順序を指定するための入力チャネルの番号が予め設定される。また、モード設定レジスタ13には、スキャンモードを指定するモード信号MOD(例えば、レベル“L”)が設定される。その後、コマンドレジスタ14でA/D変換の起動の指示STAが入力される。これにより、シーケンサ19の制御に従ってA/D変換の処理が開始される。ここでは、スキャンレジスタSR0,SR1,SR2,…,SRn-2,SRn-1 に、それぞれ4,0,1,…,4,13が設定されているものとする。
(a) スキャンモードとセレクトモードの2つの動作モードを有しているが、スキャンモードだけでも良い。その場合、変換順序設定レジスタ12のスキャン順序レジスタSR0 に変換対象のチャネル番号を指定し、スキャン順序レジスタSR1 に停止コードである特定の値を設定すれば良い。
(b) マルチプレクサ1に入力されるアナログ信号AIの数と、変換結果レジスタ3のリザルトレジスタRRの数と、変換順序設定レジスタ12のスキャン順序レジスタSRの数は、同一である必要はない。
(c) バックアップレジスタ31のデータをさらに退避させるレジスタを有してもよい。A/D変換の時間に対し、CPU等によるバスから変換データを読み出す時間が大きい場合は、バックアップレジスタを数段有する構成にしてもよい。
2 A/D変換器
3 変換結果レジスタ
11 変換チャネル設定レジスタ
12 変換順序設定レジスタ
13 モード設定レジスタ
14 コマンドレジスタ
15,17,18 セレクタ
16 カウンタ
19 シーケンサ
20 停止判定部
31 バックアップレジスタ
Claims (7)
- 複数のアナログ信号の中から第1の選択信号に従って1つのアナログ信号を選択するマルチプレクサと、
前記マルチプレクサで選択されたアナログ信号をディジタル信号に変換するアナログ/ディジタル変換器と、
複数の記憶領域を有し、前記アナログ/ディジタル変換器で変換されたディジタル信号を第2の選択信号に従って対応する記憶領域に格納する変換結果レジスタと、
1つのアナログ信号を選択してディジタル信号に変換するセレクトモード時に、変換するアナログ信号の選択信号が設定される変換チャネル設定レジスタと、
複数のアナログ信号を連続してディジタル信号に変換するスキャンモード時に、変換するアナログ信号の順番が設定される変換順序設定レジスタと、
スキャンモード時に変換回数をカウントするカウンタと、
スキャンモードにおいて一巡の変換回数分の変換が完了した後、前記変換順序設定レジスタに設定された順番に従って、再度一巡のスキャンモード変換を繰り返す連続スキャンモードを備えた構成と、
セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第1の選択信号として前記マルチプレクサに与え、スキャンモード時には前記カウンタのカウント値で指定されて前記変換順序設定レジスタから出力される前記順番を該第1の選択信号として該マルチプレクサに与える第1のセレクタと、
セレクトモード時には前記変換チャネル設定レジスタに設定された選択信号を前記第2の選択信号として前記変換結果レジスタに与え、スキャンモード時には前記カウンタのカウント値を該第2の選択信号として該変換結果レジスタに与える第2のセレクタとを、 備えたことを特徴とするアナログ/ディジタル変換装置。 - スキャンモード時に、前記変換順序設定レジスタから出力される前記順番が予め定められた番号となったときに、前記アナログ/ディジタル変換器による変換を停止させる停止判定部を設けたことを特徴とする請求項1記載のアナログ/ディジタル変換装置。
- 前記アナログ/ディジタル変換器による変換の起動の指示を、プロセッサによるバスを介した起動信号、または他の周辺装置からの起動信号によって、受け入れることができるように構成されたコマンドレジスタを備えたことを特徴とする請求項1又は2記載のアナログ/ディジタル変換装置。
- 前記アナログ/ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
前記バックアップレジスタは、プロセッサによるバスを介した起動信号または他の周辺装置からの起動信号が前記コマンドレジスタから入力され変換の起動が指示されたタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項3記載のアナログ/ディジタル変換装置。 - 前記アナログ/ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
前記バックアップレジスタは、プロセッサによるバスを介した起動信号または他の周辺装置からの起動信号が前記コマンドレジスタから入力され変換の起動が指示されたタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項3記載のアナログ/ディジタル変換装置。 - 前記アナログ/ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
前記バックアップレジスタは、前記連続スキャンモード時に一巡の変換回数分の変換が完了し再一巡の変換が開始されるタイミングで、前記変換結果レジスタのデータが退避されることを特徴とする請求項1〜3のいずれか1項に記載のアナログ/ディジタル変換装置。 - 前記アナログ/ディジタル変換器で変換されたディジタル信号を格納した変換結果レジスタのデータを退避させる複数の記憶領域を有するバックアップレジスタを備え、
前記バックアップレジスタは、前記連続スキャンモード時に一巡の変換回数分の変換が完了し再一巡の変換が開始されるタイミングにおいても、前記変換結果レジスタのデータが退避されることを特徴とする請求項5記載のアナログ/ディジタル変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026203A JP4599312B2 (ja) | 2006-02-02 | 2006-02-02 | アナログ/ディジタル変換装置 |
US11/813,138 US7852246B2 (en) | 2006-02-02 | 2007-01-31 | Analogue/digital converter device |
PCT/JP2007/000042 WO2007088706A1 (ja) | 2006-02-02 | 2007-01-31 | アナログ/ディジタル変換装置 |
CNA200780000032XA CN101213753A (zh) | 2006-02-02 | 2007-01-31 | 模/数转换设备 |
EP07706291A EP1981169A4 (en) | 2006-02-02 | 2007-01-31 | ANALOG / DIGITAL CONVERTER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026203A JP4599312B2 (ja) | 2006-02-02 | 2006-02-02 | アナログ/ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208738A JP2007208738A (ja) | 2007-08-16 |
JP4599312B2 true JP4599312B2 (ja) | 2010-12-15 |
Family
ID=38327288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026203A Active JP4599312B2 (ja) | 2006-02-02 | 2006-02-02 | アナログ/ディジタル変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7852246B2 (ja) |
EP (1) | EP1981169A4 (ja) |
JP (1) | JP4599312B2 (ja) |
CN (1) | CN101213753A (ja) |
WO (1) | WO2007088706A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069023A (ja) * | 2007-09-13 | 2009-04-02 | Sharp Corp | 照度センサ及び受光モジュール |
US20090222253A1 (en) * | 2008-03-03 | 2009-09-03 | Thomas Jay Sheffler | System and Method for Switch-Level Linear Simulation Using Verilog |
US8174419B2 (en) * | 2009-03-31 | 2012-05-08 | Stmicroelectronics S.R.L. | Analog-digital converter and corresponding system and method |
US8275727B2 (en) | 2009-11-13 | 2012-09-25 | International Business Machines Corporation | Hardware analog-digital neural networks |
US9479188B1 (en) * | 2010-05-28 | 2016-10-25 | Maxim Integrated Products, Inc. | Programmable multichannel signal selector |
JP5578066B2 (ja) * | 2010-12-22 | 2014-08-27 | ミツミ電機株式会社 | Ad変換方法及びad変換回路 |
JP5997008B2 (ja) | 2012-02-08 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びデータ処理システム |
DE102012203670A1 (de) * | 2012-03-08 | 2013-09-12 | Robert Bosch Gmbh | Analog-Digital-Wandleranordnung und zugehöriges Verfahren zur Überprüfung eines Multiplexers für einen Analog-Digital-Wandler |
JP2016123060A (ja) * | 2014-12-25 | 2016-07-07 | ヤマハ株式会社 | アナログデジタル変換装置 |
CN109343992B (zh) * | 2018-09-27 | 2020-09-01 | 浙江大学 | 应用于通用主控芯片的灵活可配的模数转换器控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304314A (ja) * | 1987-06-04 | 1988-12-12 | Nec Corp | 集積回路装置 |
JPH0488723A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | A/d変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0477534B1 (en) * | 1990-09-04 | 1997-04-16 | Motorola, Inc. | Automatic A/D converter operation with selectable result format |
JP3830199B2 (ja) | 1996-04-01 | 2006-10-04 | 沖電気工業株式会社 | A/d変換装置及びマイクロコントローラ |
US6486809B1 (en) * | 1999-06-02 | 2002-11-26 | Texas Instruments Incorporated | Analog to digital converter with configurable sequence controller |
JP3969089B2 (ja) * | 2001-12-25 | 2007-08-29 | 株式会社日立製作所 | 階層構成サーバシステム |
-
2006
- 2006-02-02 JP JP2006026203A patent/JP4599312B2/ja active Active
-
2007
- 2007-01-31 EP EP07706291A patent/EP1981169A4/en not_active Withdrawn
- 2007-01-31 WO PCT/JP2007/000042 patent/WO2007088706A1/ja active Application Filing
- 2007-01-31 CN CNA200780000032XA patent/CN101213753A/zh active Pending
- 2007-01-31 US US11/813,138 patent/US7852246B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304314A (ja) * | 1987-06-04 | 1988-12-12 | Nec Corp | 集積回路装置 |
JPH0488723A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | A/d変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US7852246B2 (en) | 2010-12-14 |
EP1981169A1 (en) | 2008-10-15 |
CN101213753A (zh) | 2008-07-02 |
JP2007208738A (ja) | 2007-08-16 |
EP1981169A4 (en) | 2010-04-21 |
US20090278717A1 (en) | 2009-11-12 |
WO2007088706A1 (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4599312B2 (ja) | アナログ/ディジタル変換装置 | |
US7126522B2 (en) | Apparatus and method of analog-to-digital conversion | |
JP2804402B2 (ja) | アナログデジタル変換装置 | |
EP0740059A2 (en) | An A/D conversion control apparatus for an internal combustion engine | |
US5675337A (en) | Analog-to-digital converting device | |
US8131388B2 (en) | Electronic controller for power converter and motor drive circuit | |
US7319422B2 (en) | Apparatus and method for AD conversion | |
CN111817717B (zh) | 一种多通道数据读出电路 | |
US5229770A (en) | Analog/digital converter with advanced conversion termination notice | |
JP4905260B2 (ja) | A/d変換装置 | |
US5748984A (en) | Ad converting apparatus including holding means indicating whether or not data after AD conversion has been previously used | |
JPS63166331A (ja) | Adコンバ−タの出力方式 | |
JPH08316836A (ja) | 信号処理回路 | |
JP2715656B2 (ja) | アナログ・デジタル変換器 | |
JPH07104663A (ja) | プログラマブルコントローラの入出力装置の出力方法 | |
JPH09219644A (ja) | A/d変換方法およびa/d変換器 | |
JPH05315957A (ja) | アナログデジタル変換装置 | |
JPH05266218A (ja) | アナログ−ディジタル変換制御装置 | |
JP2550659B2 (ja) | データ伝送方法 | |
JPH0818454A (ja) | アナログ/ディジタル変換装置 | |
JP2002014806A (ja) | ディジタル信号処理プロセッサ及びこれに用いるディジタルデータを記録したコンピュータ読み取り可能な記録媒体 | |
JPH08287002A (ja) | Dma制御装置 | |
JPH06139180A (ja) | インターフェース回路 | |
JPH0784726A (ja) | A/d変換装置 | |
JPH0798695A (ja) | マイクロコンピューター |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4599312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |