JP4590659B2

JP4590659B2 - Imaging device and electronic camera provided with the imaging device

Info

Publication number: JP4590659B2
Application number: JP23071099A
Authority: JP
Inventors: 政央鈴木
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1999-08-17
Filing date: 1999-08-17
Publication date: 2010-12-01
Anticipated expiration: 2019-08-17
Also published as: JP2001057417A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤなどの撮像装置で被写体像を撮像する撮像装置、およびこの撮像装置を備えた電子カメラに関する。
【０００２】
【従来の技術】
たとえば、ＣＣＤのような撮像素子を用いて被写体像を撮像する撮像装置が電子カメラに利用されている。一般に、このような電子カメラでは１／６０秒より短い露光時間で被写体像が撮像される。ところが、電子カメラを銀塩カメラに代替して使用する場合には、電子カメラで撮影する撮影条件を銀塩カメラで撮影する場合の撮影条件に合わせるために、たとえば、３０秒間の長時間露光など１／６０秒より長い露光時間で被写体像を撮像することが望まれる。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＣＣＤを長時間露光すると、露光量に応じてＣＣＤ内の電荷蓄積領域に蓄積される蓄積電荷量の最大値（飽和電荷量）が減少するという問題があった。たとえば、ベイヤー配列でＲ、Ｇ、Ｂ色からなる３原色の色フィルタがＣＣＤの表面に形成された撮像装置でカラー画像を撮像する場合、飽和電荷量が減少するとホワイトバランス調整後の色が正しく再現されないことがある。すなわち、明るい白の被写体を長時間露光して撮像した時、たとえば、Ｇ色のような特定の色成分に対応した画素の飽和電荷量が減少した場合は、ＲおよびＢ色に比べてＧ色の信号量が減少するので、白い被写体がマゼンタがかった色になる。
【０００４】
本発明の目的は、長時間露光した場合の飽和電荷量の減少を十分に抑制した撮像装置、およびこの撮像装置を備えた電子カメラを提供することにある。
【０００５】
【課題を解決するための手段】
請求項１の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項３の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項６の発明による電子カメラは、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項８の発明による電子カメラは、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、前記撮像装置に対する露光光路を開閉制御するシャッター装置と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御し、(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
請求項９の発明による撮像装置は、第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする。
【０００７】
【発明の実施の形態】
−第一の実施の形態−
以下、図面を参照して本発明の実施の形態を説明する。図１に示すように、第一の実施の形態による一眼レフデジタルスチルカメラは、カメラ本体７０と、カメラ本体７０に着脱されるファインダー装置８０と、撮影レンズ９１と絞り９２を内蔵してカメラ本体７０に着脱される交換レンズ９０とを備える。被写体光Ｌは撮影レンズ９１を通過してカメラ本体７０に入射され、ハーフミラーからなるクイックリターンミラー７１により焦点検出(オートフォーカス：ＡＦ)のための通過光Ｌ１とファインダー観察用の反射光Ｌ２とに分離される。通過光Ｌ１は、ファインダー観察状態ではクイックリターンミラー７１を通過した後、サブミラー７１１で反射されて、反射光Ｌ１’が焦点検出装置３６に導かれる。一方、クイックリターンミラー７１で反射された反射光Ｌ２は、ファインダー装置８０に導かれてファインダーマット８１上に被写体像を結像する。その被写体像はさらに、ペンタプリズム８２を介して接眼レンズ８３に導かれる。
【０００８】
デジタルスチルカメラがレリーズされると、クイックリターンミラー７１が実線で示す位置に回動し、被写体光Ｌは分離されることなくシャッター７２を介して撮像素子７３上に結像する。レリーズ前に、プリズム８４と結像レンズ８５を通った被写体光が測光装置８６に入射され、被写体の輝度が検出される。
【０００９】
図２は、この実施の形態のデジタルスチルカメラの回路を示すブロック図である。ＣＰＵ４３９はＲＯＭ４４３に記憶されている制御プログラムが起動されると、操作部材４０７から入力される操作信号に基づいて、各部のブロックに対する制御を適宜行う。デジタルスチルカメラは、後述するように被写体像を撮像して画像データ記録する記録モードと、記録された画像データを読出して再生する再生モードの２つの動作モードを有し、これらの動作モードは操作部材４０７から入力される操作信号に基づいて切換えられる。
【００１０】
撮像素子７３はＣＣＤであり、各画素に結像された光画像を電気的な画像信号に光電変換する。デジタルシグナルプロセッサ(以下、ＤＳＰと呼ぶ)４３３は、撮像素子７３に対して水平駆動信号を供給するとともに、ＣＣＤ駆動回路４３４を制御して撮像素子７３に対する垂直駆動信号を供給させる。また、後述するように、ＣＣＤ駆動回路４３４から撮像素子７３に対する制御電圧を供給させる。
【００１１】
画像処理部４３１は、ＣＰＵ４３９により制御され、撮像素子７３で光電変換された画像信号を所定のタイミングでサンプリングして、所定の信号レベルとなるように増幅する。アナログ／デジタル変換回路(以下、Ａ／Ｄ変換回路と呼ぶ)４３２は、画像処理部４３１から出力された増幅後の画像信号をデジタル信号に変換し、デジタル変換後の画像データを上述したＤＳＰ４３３へ出力する。ＤＳＰ４３３は、Ａ／Ｄ変換回路４３２から出力された画像データに対して輪郭補償やガンマ補正、ホワイトバランス調整などの画像処理を施す。
【００１２】
さらにＤＳＰ４３３は、バッファメモリ４３６およびメモリカード４２４に接続されているデータバスを制御し、画像処理が施された画像データをバッファメモリ４３６に一旦記憶させた後、バッファメモリ４３６から記憶した画像データを読出して、たとえば、ＪＰＥＧ圧縮のために所定のフォーマット処理を行い、フォーマット処理後の画像データをＪＰＥＧ方式で所定の比率にデータ圧縮して、メモリカード４２４に記録させる。また、ＤＳＰ４３３は上記の画像処理後の画像データをフレームメモリ４３５に記憶させて、カメラ本体７０の背面に設けられたＬＣＤ２２０(図２)上に表示させたり、メモリカード４２４から記録された撮影画像データを読出して伸張し、伸張後の撮影画像データをフレームメモリ４３５に記憶させてＬＣＤ２２０上に表示させる。さらにまた、ＤＳＰ４３３は上述した画像データのメモリカード４２４への記録、および伸張後の撮影画像データのバッファメモリ４３６への記録などにおけるデータ入出力のタイミング管理を行う。
【００１３】
バッファメモリ４３６には、ＣＣＤ７３による画像データが格納され、メモリカード４２４に対する画像データの入出力の速度の違いと、ＣＰＵ４３９やＤＳＰ４３３などにおける処理速度の違いを緩和するために利用される。測光装置８６は、被写体およびその周囲の輝度を測定し、測定結果をＣＰＵ４３９に出力する。タイマ４４５は時計回路を内蔵し、現在の時刻に対応するタイムデータをＣＰＵ４３９に出力する。このタイムデータは、上述した画像データとともにメモリカード４２４に記録される。
【００１４】
絞り駆動回路４５３は、上述した測光装置８６による測定結果に基づいて、ＣＰＵ４３９で行われる所定の露出演算で決定された絞り値となるように絞り９２を駆動する。シャッター駆動回路４５４は、ＣＰＵ４３９による露出演算で決定された露光時間となるようにシャッター７２を駆動する。
【００１５】
焦点検出装置３６は、レリーズ前に入射された被写体光Ｌ１’を異なる瞳を通して撮像し、撮像された画像データから位相差を検出する瞳分割による位相差方式により焦点位置の調節状態を検出する。レンズ駆動回路４３０は、焦点検出装置３６による検出結果に基づいて撮影レンズ９１を駆動して合焦させる。
【００１６】
−撮像素子に対する電圧制御−
図３はインターライン方式のＣＣＤである撮像素子７３の一つの画素の断面構造を示す図である。図３の断面構造は、受光部１４０と転送部１４１とから構成される。ｎ^-型基板１４２の表面側にｐ^-型領域１４３が形成され、このｐ^-型領域１４３の表面側にｎ⁺型領域１４４が形成されることにより、受光部１４０のホトダイオードが形成される。このホトダイオードで光電変換された信号電荷がｎ⁺型領域１４４に蓄積される。ｎ⁺型領域１４４の表面には、暗電流を抑制するために薄いｐ⁺⁺領域１４５が形成される。
【００１７】
一方、転送部１４１は、ｎ⁺型領域１４４に隣接して形成されたｐ⁺型領域１４６に接して形成されるｎ型領域１４７により埋め込みチャネルが形成される。ｎ型領域１４７の上部には、SiO₂で形成された絶縁層１４８を介してポリシリコンによる転送電極１４９が形成され、蓄積された電荷を転送する時この転送電極１４９に駆動パルスφVが加えられる。転送電極１４９のさらに上部には、絶縁層１４８を介してアルミニウムによる遮光膜１５０が形成される。また、ｎ⁺型領域１４４に対してｐ⁺型領域１４６と反対側には、チャネルストッパ部を構成するｐ⁺型領域１５１が隣接して形成される。ｐ^-型領域１４３は接地され、電圧制御回路１５２が直流電圧Vsubをｎ^-型基板１４２およびｐ^-型領域１４３間に印加する。電圧制御回路１５２は、ＣＣＤ駆動回路４３４から送られる制御信号により、ｎ^-型基板１４２およびｐ^-型領域１４３間に印加する直流電圧Vsubを変化させる。
【００１８】
ｐ^-型領域１４３は、ｎ⁺型領域１４４の下部で薄くなるように形成されている。基板の厚さ方向（図３の上下方向）に構成されたｎ⁺型領域１４４、ｐ^-型領域１４３およびｎ^-型基板１４２からなるｎ⁺ｐ^-ｎ^-構造は、強い光が入射された場合に過剰な電荷をｎ^-型基板１４２側に排出するので、縦型オーバフロー・ドレーン(ＶＯＤ)構造と呼ばれる。このようなＶＯＤ構造を構成するｎ^-型基板１４２およびｐ^-型領域１４３間に上述した直流電圧Vsubを逆バイアスとして印加して、ｎ⁺型領域１４４に蓄積される電荷量を制御する。以後、電圧Vsubを制御電圧Vsubと呼ぶ。
【００１９】
図４は図３の断面構造を有するＣＣＤの電荷蓄積領域、すなわち、ｎ⁺型領域１４４を含めた基板の厚さ方向のポテンシャル線図である。図４において、ｐ⁺⁺領域１４５およびｐ^-型領域１４３に挟まれたｎ⁺型領域１４４に蓄積される最大電荷量（飽和電荷量）は、ｐ^-型領域１４３のポテンシャルにより変化する。ｐ^-型領域１４３のポテンシャルが高くなればｎ⁺型領域１４４に蓄積される電荷量が増加し、ｐ^-型領域１４３のポテンシャルが低くなれば減少する。たとえば、ｎ^-型基板１４２およびｐ^-型領域１４３間に印加する制御電圧Vsubを１０(Ｖ)とすれば、図４における実線のポテンシャル波形となり、受光部１４０（図３）に入射した入射光が光電変換され、光電変換により生じた電荷がｎ⁺型領域１４４に蓄積される。また、たとえば、ｎ^-型基板１４２およびｐ^-型領域１４３間に印加する制御電圧Vsubを３０(Ｖ)とすれば、図４における一点鎖線のポテンシャル波形となり、ｐ^-型領域１４３のポテンシャルが低くなるのでｎ⁺型領域１４４に蓄積された電荷がｎ^-型基板１４２側に排出されて、いわゆる電子シャッター動作が行われる。
【００２０】
上述したＣＣＤにおいて、たとえば、ＣＣＤへの露光時間が１／６０秒より長い場合、制御電圧Vsubを１０(Ｖ)にしていてもポテンシャル波形が図４における破線のように変化する。このような場合には、ＣＣＤへの露光時間が１／６０秒より短い場合に比べてｎ⁺型領域１４４に蓄積される飽和電荷量が減少する。そこで、たとえば、制御電圧Vsubを９(Ｖ)にすることにより、ｐ^-型領域１４３におけるポテンシャルを高めて図４における実線のようなポテンシャル波形にすることにより、ＣＣＤへの露光時間が１／６０秒より長い場合でもｎ⁺型領域１４４に蓄積される飽和電荷量が減少しないようにする。
【００２１】
図５は上述したようにＣＣＤへの露光時間が１／６０秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。図５において、ＣＣＤのｎ^-型基板１４２およびｐ^-型領域１４３間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t71)、露光前にｎ⁺型領域１４４に蓄積されている電荷をｎ^-型基板１４２側に排出するためにパルス状の３０(Ｖ)の制御電圧Vsubが印加される(t72)。制御電圧Vsubが１０(Ｖ)に復帰するとシャッター７２(図３)に対する駆動信号SoがＨレベルとなり、ＣＣＤに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが９(Ｖ)に設定されて露光が開始される(t73)。
【００２２】
所定の露光時間が終了するとシャッター駆動信号SoがＬレベルになり、シャッター７２で光路が閉じられるとともに、制御電圧Vsubが１０(Ｖ)に設定されて露光が終了し(t74)、読出しパルス信号SrpがＣＣＤに入力される(t75)。読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t76)。
【００２３】
なお、測光装置８６による測光結果に基づいて露出演算で算出された露光時間が１／６０秒以下の場合は、図５においてシャッター駆動信号SoのＨレベル時間を短くして、シャッター７２の開口時間を短くすればよい。シャッター７２の開口時間が短縮されることにより撮像素子７３への露光時間が短縮される。この場合の撮像素子７３に対する露光時の制御電圧Vsubは１０(Ｖ)に設定される。
【００２４】
このように構成されたデジタルスチルカメラ１００の記録モードの動作について説明する。図６は、半押しスイッチで起動されるプログラムを示すフローチャートである。ＣＰＵ４３９には、操作部材４０７の１つである不図示のレリーズ釦に連動した半押し操作信号と全押し操作信号がそれぞれ入力される。半押し操作信号が入力されたと判定される(ステップＳ１のＹ)とステップＳ２へ進み、測光装置８６で被写体の輝度が測定される。ステップＳ３において、焦点検出装置３６による焦点調節状態の検出が行われ、レンズ駆動回路４３０がレンズ９１を駆動して合焦させる。ステップＳ４では、ステップＳ２の測光結果に基づいて露出演算が行われ、露光時間および絞り値が決定される。一方、ステップＳ１において半押し操作信号が入力されたと判定されない時(ステップＳ１のＮ)は、半押し操作信号が入力されるのを待つ。
【００２５】
ステップＳ５で全押し操作信号が入力されたと判定される(ステップＳ５のＹ)と、クイックリターンミラー７１(図１)が跳ね上げられ、ステップＳ６に続く撮影シーケンスが実行される。一方、全押し操作信号が入力されないと判定された時(ステップＳ５のＮ)は、ステップＳ１に戻る。
【００２６】
ステップＳ６では、ＣＣＤ駆動回路４３４が撮像素子７３に印加する制御電圧Vsubを１０(Ｖ)に設定し、ステップＳ７で撮像素子７３内の電荷排出が行われる。ステップＳ８において、ステップＳ４で算出された露光時間が１／６０秒を超えるか否かが判定され、Ｙ判定された場合はステップＳ９で制御電圧Vsubを９(Ｖ)にセットしてステップＳ１０へ進み、Ｎ判定された場合はそのままステップＳ１０へ進む。ステップＳ１０でシャッター駆動回路４５４がシャッター７２を駆動して、ステップＳ４で露出演算された露出条件で撮像素子７３が露光される。
【００２７】
ステップＳ１１において、撮像素子７３に印加されている制御電圧Vsubが９(Ｖ)か否かが判定され、Ｙ判定された場合はステップＳ１２で制御電圧Vsubを１０(Ｖ)にセットしてステップＳ１３へ進み、Ｎ判定された場合はそのままステップＳ１３へ進む。ステップＳ１３で撮像素子７３から蓄積された電荷信号が読出され、ステップＳ１４で撮像素子７３に印加されている制御電圧Vsubが０(Ｖ)にオフされる。ステップＳ１５で撮像素子７３から読出された画像信号がＤＳＰ４３３で所定の画像処理を受け、ステップＳ１６において画像処理後の画像データが所定のフォーマットにより圧縮され、圧縮された画像データがメモリカード４２４に記録されて図６による処理が終了する。
【００２８】
第一の実施の形態の特徴についてまとめる。撮像素子７３のｎ^-型基板１４２およびｐ^-型領域１４３間に印加する制御電圧Vsubを変えてｐ^-型領域１４３におけるポテンシャルを制御するようにしたので、長時間露光の場合にｎ⁺型領域１４４に蓄積された電荷が減少して撮像素子７３に蓄積される飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑え、飽和電荷量を一定に保つことが可能になる。この結果、たとえば、ベイヤー配列でＲ、Ｇ、Ｂ色の色フィルタを撮像素子７３の表面に形成してカラー画像を撮像する場合でも、各色に対応した飽和電荷量が露光時間により減少することがないので、明るい被写体を長時間露光して撮像した場合でも、正しい色の画像を得ることができる。
【００２９】
以上の説明では、測光装置８６による測光結果に基づいて露出演算で算出された露光時間が１／６０秒を超える場合に、撮像素子７３に対する露光時の制御電圧Vsubを一律９(Ｖ)に設定するようにしたが、露光時間に応じて制御電圧Vsubを変化させるようにしてもよい。たとえば、露光時間が１／６０秒の場合の制御電圧をVsub＝９．９(Ｖ)に設定して、露光時間が１／３０秒の場合はVsub＝９．８(Ｖ)となるように、露光時間が２倍になるごとに制御電圧Vsubの値を０．１(Ｖ)ずつ減少させる。このようにすれば、撮像素子７３に蓄積される飽和電荷量が露光時間に応じて変化する場合でも、飽和電荷量を一定に保つように制御電圧Vsubを露光時間に応じて変化させることができる。
【００３０】
また、以上の説明では、図５において所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76まで制御電圧Vsubを１０(Ｖ)に設定するようにしたが、図７に示すように、所定の露光時間が終了するタイミングt74から蓄積電荷の読出しが終了するタイミングt76までの間に印加する制御電圧Vsubを、タイミングt73からタイミングt74までの露光時に印加する制御電圧Vsubと同じ値にしてもよい。さらにまた、図７の例では露光時および蓄積電荷の読出し時の制御電圧Vsubを９(Ｖ)としたが、上述したように露光時間に応じて変化させてもよい。
【００３１】
−第二の実施の形態−
第一の実施の形態では、撮像素子７３で撮像され、撮像素子内に蓄積された一画面分の信号電荷をライン順に１回で読出すフレーム読出しを行ったが、第二の実施の形態では蓄積された一画面分の信号電荷を２回に分けて読出すフィールド読出し(インタレース読出し)を行う。すなわち、撮像素子７３上の電荷蓄積領域を奇数ラインと偶数ラインとに分け、撮像後に撮像素子７３内に蓄積されている一画面分の信号電荷について、奇数ラインの部分を先に読出し、偶数ラインの部分を後から読出す。
【００３２】
図８はＣＣＤへの露光時間が１／６０秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。図８において、ＣＣＤのｎ^-型基板１４２およびｐ^-型領域１４３(図３)間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t101)、露光前にｎ⁺型領域１４４に蓄積されている電荷をｎ^-型基板１４２側に排出するためにパルス状の３０(Ｖ)の制御電圧Vsubが印加される(t102)。制御電圧Vsubが１０(Ｖ)に復帰するとシャッター７２(図２)に対する駆動信号SoがＨレベルとなり、ＣＣＤに入射される被写体光の光路が開かれるとともに、制御電圧Vsubが９(Ｖ)に設定されて露光が開始される(t103)。
【００３３】
所定の露光時間が終了すると駆動信号SoがＬレベルになり、シャッター７２(図２)で光路が閉じられて露光が終了する(t104)。受光部１４０(図３)から転送部１４１(図３)へ蓄積電荷をシフトする間の制御電圧Vsubが１０(Ｖ)に設定され、１つ目の電荷読出しパルス信号SrpがＣＣＤに入力される(t105)。制御電圧Vsubが９(Ｖ)に設定され、１つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると奇数ラインに蓄積された電荷の読出しが開始される。奇数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると、制御電圧Vsubが１０(Ｖ)に設定される(t106)。制御電圧Vsubが上述したタイミングt106で切換えられると、２つ目の電荷読出しパルス信号SrpがＣＣＤに入力される(t107)。この２つ目の電荷読出しパルス信号Srpをトリガとして電荷読出し信号SrがＨレベルになると、偶数ラインに蓄積された蓄積電荷の読出しが開始され、偶数ラインの蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると、制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t108)。
【００３４】
第二の実施の形態の特徴についてまとめる。撮像素子７３に蓄積された信号電荷を奇数ラインと偶数ラインとの２回に分けて読出す場合に、先に奇数ラインの蓄積電荷を読出す時、ｎ^-型基板１４２およびｐ^-型領域１４３間に印加する制御電圧Vsubを変えて、ｐ^-型領域１４３におけるポテンシャルを制御するようにしたので、奇数ラインの蓄積電荷を読出しているうちに偶数ラインに対応するｎ⁺型領域１４４に蓄積された電荷が減少して飽和電荷量が変化する場合でも、制御電圧Vsubを変化させて蓄積電荷の減少を抑えて飽和電荷量を一定に保つことが可能になる。この結果、蓄積電荷を読み出す順序に起因して飽和電荷量が減少することがないので、明るい被写体を長時間露光して撮像した場合でも、奇数ラインおよび偶数ラインから読出されたデータ間に輝度むらが発生することなく、高品質の画像を得ることができる。
【００３５】
以上の説明では、シャッター７２の開口時間を制御することにより撮像素子７３への露光時間を制御するようにしたが、上述した電子シャッター動作により露光時間を制御してもよい。
【００３６】
図９は電子シャッターによる撮像時の制御タイミングを示すタイムチャートである。図９において、ＣＣＤのｎ^-型基板１４２およびｐ^-型領域１４３間に印加される制御電圧Vsubが１０(Ｖ)に設定され(t111)、シャッター７２(図２)に対する駆動信号SoがＨレベルになると、ＣＣＤに入射される被写体光の光路が開かれて露光が開始される(t112)。
【００３７】
露光中に３０(Ｖ)のパルス状の制御電圧Vsubが印加されると(t113)、光電変換されてｎ⁺型領域１４４に蓄積されていた電荷がｎ^-型基板１４２側に排出される。制御電圧Vsubが１０(Ｖ)に復帰すると再び電荷の蓄積が開始され、電荷読出しパルス信号SrpがＣＣＤに入力されるまでの電荷蓄積時間が露光時間(t114)となる。すなわち、露光中に印加される３０(Ｖ)の制御電圧Vsubのタイミングをタイミングt112に対して遅らせると露光時間が短くなり、３０(Ｖ)の制御電圧Vsubのタイミングを進ませてタイミングt112に近づけると露光時間が長くなる。ＣＣＤに入力される読出しパルス信号Srpをトリガとして(t115)、電荷読出し信号SrがＨレベルになると蓄積電荷の読出しが開始され、蓄積電荷の読出しが終了して電荷読出し信号SrがＬレベルになると制御電圧Vsubの出力がオフ（０(Ｖ)）されて、一連の制御が終了する(t116)。
【００３８】
以上の説明では、図３の断面構造を有するＣＣＤについて説明したが、図４のようにポテンシャル波形を変化できるものであれば、断面構造が異なるものであってもよい。また、一眼レフデジタルスチルカメラについて説明したが、レンズ交換ができないデジタルスチルカメラ、動画像を取込むビデオカメラにも本発明を適用できる。
【００３９】
特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明すると、ｎ^-型基板１４２が第１導電型の半導体基板に、ｐ^-型領域１４３が第２導電型の半導体領域に、ｎ⁺型領域１４４が電荷蓄積領域に、９(Ｖ)が第１の電圧に、電圧制御回路152が電圧印加手段に、ＣＣＤ駆動回路434が制御手段に、１０(Ｖ)が第２の電圧に、露光時間が電荷蓄積時間に、奇数ラインおよび偶数ラインが複数のフィールドにそれぞれ対応する。
【００４０】
【発明の効果】
本発明によれば、飽和電荷量の減少を抑制することができる。
【図面の簡単な説明】
【図１】第一の実施の形態による一眼レフデジタルスチルカメラの構成を示す図である。
【図２】図１の一眼レフデジタルスチルカメラの回路を示すブロック図である。
【図３】図３はインターライン方式のＣＣＤの画素の断面構造を示す図である。
【図４】図３の断面構造を有するＣＣＤの電荷蓄積領域の基板の厚さ方向のポテンシャル線図である。
【図５】ＣＣＤへの露光時間が１／６０秒より長い場合の撮像時の制御タイミングを示すタイムチャートである。
【図６】半押しスイッチで起動されるプログラムのフローチャートである。
【図７】図５の変形例のタイムチャートである。
【図８】ＣＣＤへの露光時間が１／６０秒より長く、蓄積された信号電荷をフィールド読出しする場合の制御タイミングを示すタイムチャートである。
【図９】電子シャッターを使用した撮像時の制御タイミングを示すタイムチャートである。
【符号の説明】
３６…焦点検出装置、７０…カメラ本体、
７１…クイックリターンミラー、７２…シャッター、
７３…撮像素子、８６…測光装置、
９０…交換レンズ、９１…撮影レンズ、
９２…絞り、１４０…受光部、
１４１…転送部、１４２…ｎ^-型基板、
１４３…ｐ^-型領域、１４４…ｎ⁺型領域(電荷蓄積領域)、
１４５…ｐ⁺⁺領域、１４６…ｐ⁺型領域、
１４７…ｎ型領域、１４８…絶縁層、
１４９…転送電極、１５０…遮光膜、
１５１…ｐ⁺型領域、１５２…電圧制御回路、
４０７…操作部材、４２４…メモリカード、
４３３…ＤＳＰ、４３４…ＣＣＤ駆動回路
４３５…フレームメモリ、４３６…バッファメモリ、
４３９…ＣＰＵ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an imaging apparatus that captures a subject image with an imaging apparatus such as a CCD, and an electronic camera including the imaging apparatus.
[0002]
[Prior art]
For example, an image pickup apparatus that picks up a subject image using an image pickup element such as a CCD is used in an electronic camera. In general, such an electronic camera captures a subject image with an exposure time shorter than 1/60 seconds. However, when an electronic camera is used instead of a silver salt camera, for example, a long exposure of 30 seconds is used in order to match the shooting conditions for shooting with the electronic camera to the shooting conditions for shooting with a silver salt camera. It is desired to capture a subject image with an exposure time longer than 1/60 seconds.
[0003]
[Problems to be solved by the invention]
However, when the CCD is exposed for a long time, there is a problem that the maximum value (saturated charge amount) of the accumulated charge amount accumulated in the charge accumulation region in the CCD is reduced according to the exposure amount. For example, when a color image is picked up by an image pickup device in which three primary color filters composed of R, G, and B colors in a Bayer array are formed on the surface of the CCD, the color after white balance adjustment is correct when the saturation charge amount decreases. It may not be reproduced. That is, when a bright white subject is imaged by exposing for a long time, for example, when the saturation charge amount of a pixel corresponding to a specific color component such as G color is reduced, the G color is compared with the R and B colors. The amount of signal decreases so that the white subject becomes magenta.
[0004]
An object of the present invention is to provide an image pickup apparatus that sufficiently suppresses a decrease in the amount of saturated charge when exposed for a long time, and an electronic camera including the image pickup apparatus.
[0005]
[Means for Solving the Problems]
  Invention of Claim 1Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionsometimesVoltage applying means for applying a voltage between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage application when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. The voltage applied by the means comprises control means for controlling the voltage application means so as to be lower than the voltage applied by the voltage application means when the voltage is shorter than the predetermined time.
  Invention of Claim 3Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionWhenVoltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. Control means for controlling the voltage application means so that the first voltage applied by the application means is lower than the second voltage applied by the voltage application means when the voltage is shorter than the predetermined time. It is characterized by providing.
  Invention of Claim 6By electronic cameraA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;An exposure time determining means for determining an exposure time based on a luminance of a subject to be imaged; and the voltage application when the exposure time determined by the exposure time determining means is longer than a predetermined time when accumulating the charge. Control means for controlling the voltage application means so that the first voltage applied by the means is lower than the second voltage applied by the voltage application means when the voltage is shorter than the predetermined time. It is characterized by that.
  Invention of Claim 8By electronic cameraA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. An application unit; and a shutter device that controls opening and closing of an exposure optical path to the imaging device;Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;(a) When the charge is accumulated in the charge accumulation region by opening the shutter device,The first voltage applied by the voltage application means when the exposure time determined by the exposure time determination means is longer than a predetermined time is applied by the voltage application means when the exposure time is shorter than the predetermined time. The voltage applying means is controlled to be lower than the voltage of 2.(B) when the shutter device is closed and the charge accumulated in the charge accumulation region is read out in a plurality of fields, the charge is accumulated in the charge accumulation region of the field from which the charge is read first. Read out chargeWhenThe first voltage between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type at the start of readingHigher thanAfter the voltage is applied, the first voltage is applied to read out the charge accumulated in the charge accumulation region of the other field.WhenThe first voltage is applied between the semiconductor substrate of the first conductivity type and the semiconductor region of the second conductivity type.Higher thanControl means for controlling the voltage application means to apply a voltage;It is characterized by providing.
  Invention of Claim 9Imaging device byA second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate, a first conductivity type charge storage region formed on the surface side of the second conductivity type semiconductor region, Accumulate charges in this charge accumulation regionWhenVoltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region;The exposure time determining means for determining the exposure time based on the luminance of the object to be imaged, and the longer the exposure time determined by the exposure time determining means when the charge is stored, the longer the exposure time is applied by the voltage applying means. Control means for controlling the voltage application means so as to lower the voltage to be applied.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
-First embodiment-
Embodiments of the present invention will be described below with reference to the drawings. As shown in FIG. 1, the single-lens reflex digital still camera according to the first embodiment includes a camera body 70, a viewfinder device 80 attached to and detached from the camera body 70, a photographing lens 91, and a diaphragm 92. And an interchangeable lens 90 which is attached to and detached from 70. The subject light L passes through the photographing lens 91 and enters the camera body 70, and the quick return mirror 71 formed of a half mirror causes the passing light L1 for focus detection (autofocus: AF) and the reflected light L2 for viewfinder observation. Separated. The passing light L1 passes through the quick return mirror 71 in the viewfinder observation state, is reflected by the sub mirror 711, and the reflected light L1 'is guided to the focus detection device 36. On the other hand, the reflected light L 2 reflected by the quick return mirror 71 is guided to the finder device 80 and forms a subject image on the finder mat 81. The subject image is further guided to the eyepiece lens 83 via the pentaprism 82.
[0008]
When the digital still camera is released, the quick return mirror 71 rotates to the position indicated by the solid line, and the subject light L forms an image on the image sensor 73 via the shutter 72 without being separated. Before the release, subject light that has passed through the prism 84 and the imaging lens 85 enters the photometric device 86, and the luminance of the subject is detected.
[0009]
FIG. 2 is a block diagram showing a circuit of the digital still camera of this embodiment. When the control program stored in the ROM 443 is activated, the CPU 439 appropriately controls each block based on the operation signal input from the operation member 407. As will be described later, the digital still camera has two operation modes: a recording mode in which a subject image is captured and image data is recorded, and a reproduction mode in which the recorded image data is read out and reproduced. Switching is performed based on an operation signal input from the member 407.
[0010]
The image sensor 73 is a CCD, and photoelectrically converts a light image formed on each pixel into an electrical image signal. A digital signal processor (hereinafter referred to as DSP) 433 supplies a horizontal drive signal to the image sensor 73 and controls the CCD drive circuit 434 to supply a vertical drive signal to the image sensor 73. Further, as will be described later, a control voltage is supplied from the CCD drive circuit 434 to the image sensor 73.
[0011]
The image processing unit 431 is controlled by the CPU 439, samples the image signal photoelectrically converted by the image sensor 73 at a predetermined timing, and amplifies the image signal to a predetermined signal level. An analog / digital conversion circuit (hereinafter referred to as an A / D conversion circuit) 432 converts the amplified image signal output from the image processing unit 431 into a digital signal, and converts the digitally converted image data to the DSP 433 described above. Output. The DSP 433 performs image processing such as contour compensation, gamma correction, and white balance adjustment on the image data output from the A / D conversion circuit 432.
[0012]
Further, the DSP 433 controls the data bus connected to the buffer memory 436 and the memory card 424, temporarily stores the image data subjected to image processing in the buffer memory 436, and then stores the image data stored from the buffer memory 436. For example, a predetermined format process is performed for JPEG compression, and the image data after the format process is compressed to a predetermined ratio by the JPEG method and recorded in the memory card 424. The DSP 433 stores the image data after the above image processing in the frame memory 435 and displays it on the LCD 220 (FIG. 2) provided on the back surface of the camera body 70, or the captured image recorded from the memory card 424. The data is read and decompressed, and the captured image data after decompression is stored in the frame memory 435 and displayed on the LCD 220. Furthermore, the DSP 433 performs data input / output timing management in the above-described recording of the image data in the memory card 424 and recording of the expanded captured image data in the buffer memory 436.
[0013]
The buffer memory 436 stores image data from the CCD 73 and is used to alleviate the difference in image data input / output speed with respect to the memory card 424 and the processing speed in the CPU 439, DSP 433, and the like. The photometric device 86 measures the luminance of the subject and its surroundings and outputs the measurement result to the CPU 439. The timer 445 includes a clock circuit and outputs time data corresponding to the current time to the CPU 439. This time data is recorded on the memory card 424 together with the image data described above.
[0014]
The aperture driving circuit 453 drives the aperture 92 so that the aperture value determined by the predetermined exposure calculation performed by the CPU 439 is based on the measurement result by the photometric device 86 described above. The shutter drive circuit 454 drives the shutter 72 so that the exposure time determined by the exposure calculation by the CPU 439 is reached.
[0015]
The focus detection device 36 images the subject light L1 'incident before the release through different pupils, and detects the adjustment state of the focus position by a phase difference method using pupil division that detects a phase difference from the captured image data. The lens driving circuit 430 drives the photographing lens 91 based on the detection result by the focus detection device 36 to bring it into focus.
[0016]
-Voltage control for image sensor-
FIG. 3 is a diagram showing a cross-sectional structure of one pixel of the image sensor 73 which is an interline type CCD. The cross-sectional structure in FIG. 3 includes a light receiving unit 140 and a transfer unit 141. n^-P on the surface side of the mold substrate 142^-A mold region 143 is formed and this p^-N on the surface side of the mold region 143⁺By forming the mold region 144, the photodiode of the light receiving unit 140 is formed. The signal charge photoelectrically converted by this photodiode is n⁺Accumulated in mold area 144. n⁺The surface of the mold region 144 is thin p to suppress dark current.⁺⁺Region 145 is formed.
[0017]
On the other hand, the transfer unit 141 has n⁺P formed adjacent to mold region 144⁺A buried channel is formed by the n-type region 147 formed in contact with the mold region 146. On top of the n-type region 147, SiO₂A transfer electrode 149 made of polysilicon is formed through the insulating layer 148 formed in step (1), and a driving pulse φV is applied to the transfer electrode 149 when transferring the accumulated charges. A light shielding film 150 made of aluminum is formed further on the transfer electrode 149 with an insulating layer 148 interposed therebetween. N⁺P for mold region 144⁺On the side opposite to the mold region 146, the p constituting the channel stopper is formed.⁺A mold region 151 is formed adjacently. p^-The mold region 143 is grounded, and the voltage control circuit 152 converts the DC voltage Vsub to n^-Mold substrate 142 and p^-Applied between mold regions 143. The voltage control circuit 152 is controlled by the control signal sent from the CCD drive circuit 434.^-Mold substrate 142 and p^-The DC voltage Vsub applied between the mold regions 143 is changed.
[0018]
p^-The mold region 143 is n⁺It is formed to be thin at the bottom of the mold region 144. N configured in the thickness direction of the substrate (vertical direction in FIG. 3)⁺Mold region 144, p^-Mold region 143 and n^-N comprising a mold substrate 142⁺p^-n^-The structure allows the excess charge to be absorbed when strong light is incident.^-Since it is discharged to the mold substrate 142 side, it is called a vertical overflow drain (VOD) structure. N constituting such a VOD structure^-Mold substrate 142 and p^-The above-described DC voltage Vsub is applied as a reverse bias between the mold regions 143, and n⁺The amount of charge accumulated in the mold region 144 is controlled. Hereinafter, the voltage Vsub is referred to as a control voltage Vsub.
[0019]
4 shows the charge storage region of the CCD having the cross-sectional structure of FIG.⁺6 is a potential diagram in the thickness direction of a substrate including a mold region 144. FIG. In FIG. 4, p⁺⁺Regions 145 and p^-N sandwiched between mold regions 143⁺The maximum charge amount (saturation charge amount) accumulated in the mold region 144 is p^-It changes depending on the potential of the mold region 143. p^-If the potential of the mold region 143 increases, n⁺The amount of charge accumulated in the mold region 144 increases and p^-It decreases as the potential of the mold region 143 decreases. For example, n^-Mold substrate 142 and p^-If the control voltage Vsub applied between the mold regions 143 is set to 10 (V), the potential waveform becomes a solid line in FIG. 4, and incident light incident on the light receiving unit 140 (FIG. 3) is photoelectrically converted and generated by photoelectric conversion. N charge⁺Accumulated in mold area 144. For example, n^-Mold substrate 142 and p^-If the control voltage Vsub applied between the mold regions 143 is 30 (V), the potential waveform of the one-dot chain line in FIG.^-Since the potential of the mold region 143 is low, n⁺The charge accumulated in the mold region 144 is n^-The sheet is discharged to the mold substrate 142 side, and a so-called electronic shutter operation is performed.
[0020]
In the above-described CCD, for example, when the exposure time to the CCD is longer than 1/60 seconds, the potential waveform changes as shown by a broken line in FIG. 4 even if the control voltage Vsub is set to 10 (V). In such a case, the n exposure time is shorter than when the exposure time to the CCD is shorter than 1/60 seconds.⁺The amount of saturation charge accumulated in the mold region 144 is reduced. Therefore, for example, by setting the control voltage Vsub to 9 (V), p^-Even if the exposure time to the CCD is longer than 1/60 seconds, the potential in the mold region 143 is increased to a potential waveform as shown by the solid line in FIG.⁺The amount of saturation charge accumulated in the mold region 144 is prevented from decreasing.
[0021]
FIG. 5 is a time chart showing the control timing at the time of imaging when the exposure time to the CCD is longer than 1/60 seconds as described above. In FIG. 5, n of the CCD^-Mold substrate 142 and p^-The control voltage Vsub applied between the mold regions 143 is set to 10 (V) (t71) and n before exposure.⁺The charge accumulated in the mold region 144 is n^-In order to discharge to the mold substrate 142 side, a pulsed control voltage Vsub of 30 (V) is applied (t72). When the control voltage Vsub returns to 10 (V), the drive signal So for the shutter 72 (FIG. 3) becomes H level, the optical path of the subject light incident on the CCD is opened, and the control voltage Vsub is set to 9 (V). Then, exposure is started (t73).
[0022]
When the predetermined exposure time ends, the shutter drive signal So becomes L level, the optical path is closed by the shutter 72, the control voltage Vsub is set to 10 (V), the exposure ends (t74), and the readout pulse signal Srp Is input to the CCD (t75). When the charge readout signal Sr becomes H level using the readout pulse signal Srp as a trigger, readout of the accumulated charge is started. When readout of the accumulated charge is completed and the charge readout signal Sr becomes L level, the output of the control voltage Vsub is turned off (0). (V)), and a series of control ends (t76).
[0023]
When the exposure time calculated by the exposure calculation based on the photometry result by the photometry device 86 is 1/60 second or less, the H level time of the shutter drive signal So is shortened in FIG. Should be shortened. By shortening the opening time of the shutter 72, the exposure time to the image sensor 73 is shortened. In this case, the control voltage Vsub at the time of exposure for the image sensor 73 is set to 10 (V).
[0024]
The operation of the recording mode of the digital still camera 100 configured as described above will be described. FIG. 6 is a flowchart showing a program activated by a half-press switch. The CPU 439 receives a half-press operation signal and a full-press operation signal that are linked to a release button (not shown) that is one of the operation members 407. If it is determined that a half-press operation signal has been input (Y in step S1), the process proceeds to step S2, and the photometric device 86 measures the luminance of the subject. In step S3, the focus adjustment state is detected by the focus detection device 36, and the lens driving circuit 430 drives and focuses the lens 91. In step S4, an exposure calculation is performed based on the photometric result of step S2, and the exposure time and aperture value are determined. On the other hand, when it is not determined in step S1 that the half-press operation signal has been input (N in step S1), the process waits for the half-press operation signal to be input.
[0025]
If it is determined in step S5 that a full-press operation signal has been input (Y in step S5), the quick return mirror 71 (FIG. 1) is flipped up, and the imaging sequence following step S6 is executed. On the other hand, when it is determined that the full-press operation signal is not input (N in step S5), the process returns to step S1.
[0026]
In step S6, the control voltage Vsub applied to the image sensor 73 by the CCD drive circuit 434 is set to 10 (V), and the charge in the image sensor 73 is discharged in step S7. In step S8, it is determined whether or not the exposure time calculated in step S4 exceeds 1/60 second. If Y is determined, the control voltage Vsub is set to 9 (V) in step S9 and the process proceeds to step S10. If N is determined, the process proceeds to step S10 as it is. In step S10, the shutter driving circuit 454 drives the shutter 72, and the image sensor 73 is exposed under the exposure condition calculated in step S4.
[0027]
In step S11, it is determined whether or not the control voltage Vsub applied to the image sensor 73 is 9 (V). If Y is determined, the control voltage Vsub is set to 10 (V) in step S12, and step S13 is performed. If N is determined, the process proceeds to step S13. In step S13, the charge signal accumulated from the image sensor 73 is read, and in step S14, the control voltage Vsub applied to the image sensor 73 is turned off to 0 (V). The image signal read from the image sensor 73 in step S15 is subjected to predetermined image processing by the DSP 433. In step S16, the image data after image processing is compressed in a predetermined format, and the compressed image data is recorded in the memory card 424. Then, the process according to FIG. 6 ends.
[0028]
The features of the first embodiment will be summarized. N of the image sensor 73^-Mold substrate 142 and p^-The control voltage Vsub applied between the mold regions 143 is changed to p^-Since the potential in the mold region 143 is controlled, it is n in the case of long exposure.⁺Even when the charge accumulated in the mold region 144 decreases and the saturation charge amount accumulated in the image sensor 73 changes, the control voltage Vsub is changed to suppress the decrease in the accumulated charge and keep the saturation charge amount constant. Is possible. As a result, for example, even when a color image is picked up by forming R, G, B color filters in the Bayer array on the surface of the image sensor 73, the saturation charge amount corresponding to each color may be reduced by the exposure time. Therefore, even when a bright subject is exposed and imaged for a long time, a correct color image can be obtained.
[0029]
In the above description, when the exposure time calculated by the exposure calculation based on the photometry result by the photometry device 86 exceeds 1/60 seconds, the control voltage Vsub at the time of exposure to the image sensor 73 is uniformly set to 9 (V). However, the control voltage Vsub may be changed according to the exposure time. For example, the control voltage when the exposure time is 1/60 seconds is set to Vsub = 9.9 (V), and when the exposure time is 1/30 seconds, Vsub = 9.8 (V). Every time the exposure time doubles, the value of the control voltage Vsub is decreased by 0.1 (V). In this way, even when the saturation charge amount accumulated in the image sensor 73 changes according to the exposure time, the control voltage Vsub can be changed according to the exposure time so as to keep the saturation charge amount constant. .
[0030]
Further, in the above description, the control voltage Vsub is set to 10 (V) from the timing t74 at which the predetermined exposure time ends in FIG. 5 to the timing t76 at which the reading of the accumulated charge ends, but as shown in FIG. As described above, the control voltage Vsub applied between the timing t74 when the predetermined exposure time ends and the timing t76 when the reading of the accumulated charge ends is the same value as the control voltage Vsub applied during the exposure from the timing t73 to the timing t74. It may be. Furthermore, in the example of FIG. 7, the control voltage Vsub at the time of exposure and at the time of reading the stored charge is 9 (V), but may be changed according to the exposure time as described above.
[0031]
-Second embodiment-
In the first embodiment, frame readout is performed in which signal charges for one screen imaged by the image sensor 73 and accumulated in the image sensor are read once in line order. In the second embodiment, the frame readout is performed. Field reading (interlace reading) is performed in which the stored signal charge for one screen is read in two steps. That is, the charge accumulation region on the image sensor 73 is divided into odd lines and even lines, and the signal charge for one screen accumulated in the image sensor 73 after imaging is read out first, and the odd line portion is read first. Will be read later.
[0032]
FIG. 8 is a time chart showing the control timing when the exposure time to the CCD is longer than 1/60 seconds and the accumulated signal charge is read out in the field. In FIG. 8, n of the CCD^-Mold substrate 142 and p^-The control voltage Vsub applied between the mold regions 143 (FIG. 3) is set to 10 (V) (t101) and n before exposure.⁺The charge accumulated in the mold region 144 is n^-In order to discharge to the mold substrate 142 side, a pulsed control voltage Vsub of 30 (V) is applied (t102). When the control voltage Vsub returns to 10 (V), the drive signal So for the shutter 72 (FIG. 2) becomes H level, the optical path of the subject light incident on the CCD is opened, and the control voltage Vsub is set to 9 (V). Then, exposure is started (t103).
[0033]
When the predetermined exposure time ends, the drive signal So becomes L level, the optical path is closed by the shutter 72 (FIG. 2), and the exposure ends (t104). The control voltage Vsub while the accumulated charge is shifted from the light receiving unit 140 (FIG. 3) to the transfer unit 141 (FIG. 3) is set to 10 (V), and the first charge read pulse signal Srp is input to the CCD. (t105). When the control voltage Vsub is set to 9 (V) and the charge read signal Sr becomes H level using the first charge read pulse signal Srp as a trigger, reading of the charges accumulated in the odd lines is started. When the readout of the accumulated charges on the odd lines is completed and the charge readout signal Sr becomes L level, the control voltage Vsub is set to 10 (V) (t106). When the control voltage Vsub is switched at the timing t106 described above, the second charge read pulse signal Srp is input to the CCD (t107). When the charge read signal Sr becomes H level triggered by the second charge read pulse signal Srp, reading of the accumulated charge accumulated in the even line is started, and reading of the accumulated charge in the even line is completed. When the signal Sr becomes L level, the output of the control voltage Vsub is turned off (0 (V)), and a series of control is finished (t108).
[0034]
The features of the second embodiment will be summarized. When the signal charge accumulated in the image sensor 73 is read out twice for the odd line and the even line, when the accumulated charge of the odd line is read first, n^-Mold substrate 142 and p^-By changing the control voltage Vsub applied between the mold regions 143, p^-Since the potential in the mold region 143 is controlled, n corresponding to the even line is being read out while the accumulated charge of the odd line is being read out.⁺Even when the charge accumulated in the mold region 144 decreases and the saturation charge amount changes, it is possible to keep the saturation charge amount constant by changing the control voltage Vsub to suppress the decrease in the accumulated charge. As a result, the saturation charge amount does not decrease due to the order in which the accumulated charges are read out. Therefore, even when a bright subject is exposed and imaged for a long time, luminance unevenness is generated between the data read from the odd lines and even lines. High-quality images can be obtained without the occurrence of
[0035]
In the above description, the exposure time to the image sensor 73 is controlled by controlling the opening time of the shutter 72. However, the exposure time may be controlled by the electronic shutter operation described above.
[0036]
FIG. 9 is a time chart showing the control timing at the time of imaging with the electronic shutter. In FIG. 9, n of the CCD^-Mold substrate 142 and p^-When the control voltage Vsub applied between the mold regions 143 is set to 10 (V) (t111) and the drive signal So for the shutter 72 (FIG. 2) becomes H level, the optical path of the subject light incident on the CCD is opened. Exposure is then started (t112).
[0037]
When a pulsed control voltage Vsub of 30 (V) is applied during exposure (t113), photoelectric conversion is performed and n⁺The charge accumulated in the mold region 144 is n^-It is discharged to the mold substrate 142 side. When the control voltage Vsub returns to 10 (V), charge accumulation is started again, and the charge accumulation time until the charge read pulse signal Srp is input to the CCD becomes the exposure time (t114). That is, if the timing of the control voltage Vsub of 30 (V) applied during exposure is delayed with respect to the timing t112, the exposure time is shortened, and the timing of the control voltage Vsub of 30 (V) is advanced to approach the timing t112. And the exposure time becomes longer. Using the readout pulse signal Srp input to the CCD as a trigger (t115), readout of the accumulated charge is started when the charge readout signal Sr becomes H level, and readout of the accumulated charge ends and the charge readout signal Sr becomes L level. The output of the control voltage Vsub is turned off (0 (V)), and a series of control ends (t116).
[0038]
In the above description, the CCD having the cross-sectional structure of FIG. 3 has been described, but the cross-sectional structure may be different as long as the potential waveform can be changed as shown in FIG. Further, the single-lens reflex digital still camera has been described, but the present invention can also be applied to a digital still camera in which lenses cannot be exchanged and a video camera for capturing moving images.
[0039]
The correspondence between each component in the claims and each component in the embodiment of the invention will be described.^-The mold substrate 142 becomes a first conductivity type semiconductor substrate, p^-The type region 143 becomes a second conductivity type semiconductor region, and n⁺The mold region 144 is the charge storage region, 9 (V) is the first voltage, the voltage control circuit 152 is the voltage application unit, the CCD drive circuit 434 is the control unit, and 10 (V) is the second voltage. The exposure time corresponds to the charge accumulation time, and the odd and even lines correspond to a plurality of fields.
[0040]
【The invention's effect】
  According to the present invention,Reduce saturation chargeCan be suppressed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a single-lens reflex digital still camera according to a first embodiment.
2 is a block diagram showing a circuit of the single-lens reflex digital still camera of FIG. 1. FIG.
FIG. 3 is a diagram showing a cross-sectional structure of a pixel of an interline type CCD.
4 is a potential diagram in the thickness direction of a substrate of a charge storage region of a CCD having the cross-sectional structure of FIG. 3;
FIG. 5 is a time chart showing control timing at the time of imaging when the exposure time to the CCD is longer than 1/60 second.
FIG. 6 is a flowchart of a program activated by a half-press switch.
FIG. 7 is a time chart of a modification of FIG.
FIG. 8 is a time chart showing the control timing when the exposure time to the CCD is longer than 1/60 seconds and the accumulated signal charge is read out in the field.
FIG. 9 is a time chart showing control timing at the time of imaging using an electronic shutter.
[Explanation of symbols]
36: Focus detection device, 70: Camera body,
71 ... Quick return mirror, 72 ... Shutter,
73 ... Image sensor, 86 ... Photometry device,
90 ... interchangeable lens, 91 ... taking lens,
92 ... Aperture, 140 ... Light receiving part,
141: Transfer unit, 142 ... n^-Mold substrate,
143 ... p^-Mold region, 144... N⁺Mold area (charge storage area),
145 ... p⁺⁺Region, 146... P⁺Mold area,
147 ... n-type region, 148 ... insulating layer,
149 ... Transfer electrode, 150 ... Light shielding film,
151 ... p⁺Mold region, 152 ... voltage control circuit,
407 ... operation member, 424 ... memory card,
433 ... DSP, 434 ... CCD drive circuit
435 ... frame memory, 436 ... buffer memory,
439 ... CPU

Claims

第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the voltage applied by the voltage applying unit when the exposure time determined by the exposure time determining unit is longer than a predetermined time is the voltage applying unit when the exposure time is shorter than the predetermined time. And a control means for controlling the voltage application means so as to be lower than the voltage applied by the imaging device.

請求項１に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記露光時間が所定時間よりも長い場合に印加される前記電荷を蓄積するときの電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。The imaging device according to claim 1,
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The control means applies the voltage so that a voltage applied when reading out the accumulated charge is higher than a voltage when accumulating the charge applied when the exposure time is longer than a predetermined time. An imaging device characterized by controlling means.

第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region ;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the first voltage applied by the voltage application unit when the exposure time determined by the exposure time determination unit is longer than a predetermined time is the first voltage applied when the exposure time is shorter than the predetermined time. An image pickup apparatus comprising: control means for controlling the voltage applying means so as to be lower than the second voltage applied by the voltage applying means .

請求項３に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第１の電圧より高くするように前記電圧印加手段を制御することを特徴とする撮像装置。The imaging device according to claim 3.
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The image pickup apparatus , wherein the control means controls the voltage application means so that a voltage applied when reading the accumulated charge is higher than the first voltage .

請求項３に記載の撮像装置において、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御することを特徴とする撮像装置。 The imaging apparatus according to claim 3,
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
In the case where the control means reads out the accumulated charge divided into a plurality of fields, reading starts when the charge accumulated in the charge accumulation region of the field from which the charge is read out first is read out of the plurality of fields. Sometimes a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region, and then the first voltage is applied to charge storage regions in other fields. When the electric charge stored in the memory cell is read, the voltage application means is controlled so that a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region. An imaging device characterized by:

第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。 A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
When accumulating the electric charge, the first voltage applied by the voltage application unit when the exposure time determined by the exposure time determination unit is longer than a predetermined time is the first voltage applied when the exposure time is shorter than the predetermined time. An electronic camera comprising: control means for controlling the voltage application means so as to be lower than the second voltage applied by the voltage application means.

請求項６に記載の電子カメラにおいて、
前記電圧印加手段は、さらに前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加し、
前記制御手段は、前記蓄積された電荷を読出すときに印加する電圧を、前記第１の電圧より高くするように前記電圧印加手段を制御することを特徴とする電子カメラ。The electronic camera according to claim 6 .
The voltage applying means further applies a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when reading out the charge accumulated in the charge accumulation region,
The electronic camera according to claim 1, wherein the control means controls the voltage application means so that a voltage applied when the accumulated electric charges are read out is higher than the first voltage .

第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するとき、および前記電荷蓄積領域に蓄積された電荷を読出すときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
前記撮像装置に対する露光光路を開閉制御するシャッター装置と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
(a)前記シャッター装置を開いて前記電荷蓄積領域へ電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が所定時間よりも長い場合の前記電圧印加手段により印加される第１の電圧は、前記所定時間よりも短い場合の前記電圧印加手段により印加される第２の電圧よりも低くするように前記電圧印加手段を制御し、
(b)前記シャッター装置を閉じて前記電荷蓄積領域に蓄積された電荷を複数のフィールドに分けて読出す場合、前記複数のフィールドのうち先に電荷を読出すフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、読出し開始時に前記第１導電型の半導体基板および前記第２導電型の半導体領域間に前記第１の電圧よりも高い電圧を印加した後、前記第１の電圧を印加し、他のフィールドの電荷蓄積領域に蓄積された電荷を読出すとき、前記第１導電型の半導体基板および前記第２導電型の半導体領域間には前記第１の電圧よりも高い電圧を印加するように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする電子カメラ。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
A voltage for applying a voltage between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region when accumulating charges in the charge accumulation region and reading out the charges accumulated in the charge accumulation region. Applying means;
A shutter device that controls opening and closing of an exposure optical path to the imaging device;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
(a) a first voltage applied by the voltage application means when the exposure time determined by the exposure time determination means is longer than a predetermined time when the shutter device is opened and charges are accumulated in the charge accumulation region; The voltage applying means is controlled to be lower than the second voltage applied by the voltage applying means when the voltage is shorter than the predetermined time ,
(b) When the shutter device is closed and the charges accumulated in the charge accumulation region are read out in a plurality of fields, the charges are accumulated in the charge accumulation region of the field from which the charge is read first. When reading a charge, a voltage higher than the first voltage is applied between the first conductive type semiconductor substrate and the second conductive type semiconductor region at the start of reading, and then the first voltage is applied. When reading the charge accumulated in the charge accumulation region of another field, a voltage higher than the first voltage is applied between the first conductivity type semiconductor substrate and the second conductivity type semiconductor region. An electronic camera comprising: control means for controlling the voltage application means.

第１導電型の半導体基板の表面側に形成された第２導電型の半導体領域と、
前記第２導電型の半導体領域の表面側に形成された第１導電型の電荷蓄積領域と、
この電荷蓄積領域に電荷を蓄積するときに前記第１導電型の半導体基板および前記第２導電型の半導体領域間に電圧を印加する電圧印加手段と、
撮像される被写体の輝度に基づいて露光時間を決定する露光時間決定手段と、
前記電荷を蓄積するときに、前記露光時間決定手段により決定された露光時間が長いほど前記電圧印加手段により印加される電圧を低くするように前記電圧印加手段を制御する制御手段と、を備えることを特徴とする撮像装置。A second conductivity type semiconductor region formed on the surface side of the first conductivity type semiconductor substrate;
A first conductivity type charge storage region formed on a surface side of the second conductivity type semiconductor region;
Voltage applying means for applying a voltage between the first conductive type semiconductor substrate and the second conductive type semiconductor region when storing charges in the charge storage region ;
Exposure time determining means for determining the exposure time based on the luminance of the subject to be imaged;
Control means for controlling the voltage application means so as to lower the voltage applied by the voltage application means as the exposure time determined by the exposure time determination means becomes longer when accumulating the charge. An imaging apparatus characterized by the above.