JP4588886B2 - 較正方法を用いた発振器 - Google Patents
較正方法を用いた発振器 Download PDFInfo
- Publication number
- JP4588886B2 JP4588886B2 JP2000595428A JP2000595428A JP4588886B2 JP 4588886 B2 JP4588886 B2 JP 4588886B2 JP 2000595428 A JP2000595428 A JP 2000595428A JP 2000595428 A JP2000595428 A JP 2000595428A JP 4588886 B2 JP4588886 B2 JP 4588886B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- oscillator
- control device
- cycles
- wake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000012937 correction Methods 0.000 claims abstract description 40
- 238000012544 monitoring process Methods 0.000 claims abstract description 33
- 238000009825 accumulation Methods 0.000 abstract description 3
- 230000007774 longterm Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electric Clocks (AREA)
- Power Steering Mechanism (AREA)
- Measuring Fluid Pressure (AREA)
- Electrophonic Musical Instruments (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の属する技術分野】
本発明は電源駆動ユニットに関するものであり、具体的には電源消費量を低減しながらもこれらユニット中の時計の精度を維持する方法に関するものである。
【0002】
【従来の技術】
時間を示す腕時計から、時間に基づいてタスクをスケジュールするより複雑で高機能なデバイスにいたるまで、さまざまなデバイスにはリアルタイム時計が具備されている。多くのデバイスでは、時計の精度が高くなくても、経年変化や時間ずれに対して時計を調整すれば良いだけであるため、それほどの不都合とはならない。しかしながら、時間スケジューリングに依存するようなシステムにおいては、精度がきわめて重要となる。特に、それぞれが時計を有する複数のユニットからなるシステムであって、お互いが時計に基づいて相互のタスクをスケジューリングするような相互関係にあるシステムでは重要である。お互いの時計のずれが、タスクの順序のずれを招いたり、相互作用を妨げるからである。例えば、J.C. Haartsenによって1997年9月18日に出願された米国特許出願第08/932,911の“Contemporaneous Connectivity To Multiple Piconets”に示された無線周波数ホッピング通信システムでは、それぞれのユニットが各々個別に時計を有する。この時計は、スタンバイモードにおけるウェイクアップ/スリープ期間とともに、ウェイクアップ期間においてユニットが遷移する次のホップ周波数をもスケジュールする。そのため、スリープ状態のユニットに接続したい別のユニットは、スタンバイモードのユニットの時計を把握し、そのスケジューリングを予想することによって、接続に要する時間を大幅に削減することができる。一旦接続されると、2つのユニットは現在の時計値を交換し、時差を時計オフセットとして双方のユニットにおいて保持する。ここで得られたオフセット値は、この2つのユニットが後に再接続する場合において用いられる。保存されているオフセットを自身の時計に加えることで、相手先のユニットの時計値を推定することができる。
【0003】
温度変化や経年変化などによって生じる時計のずれのため、保存されているオフセット値には有効期間がある。そのため、再接続されないまま時間が経過すると、推定精度は低くなる。したがって、時計の安定度が高い(ずれが小さい)ほど、相互に接続しなくても双方のユニットの同期が維持される時間が長くなる。すなわち、再接続に要する時間が短くなる。
【0004】
リアルタイム時計においては、長期に渡る安定性が重要となる。短時間(ミリ秒オーダ)あるいは中時間(秒から分オーダ)での振るまいはそれほど重要ではない。精度の良い時計として、通常水晶参照時計が用いられる。発振器を具備した水晶時計の安定度は、温度範囲50度において5から20ppm(part per million)程度である。しかし、発振器が消費する電力は大きいため、可能なときには電源をオフとすることが望ましい。したがって、すべてのコンピューティング/通信デバイスには水晶時計が具備されるものの、電力消費を抑えるためにスリープあるいはサスペンドモードでは電源をオフとしている。特に、ラップトップや無線端末などの携帯デバイスでは電源オフ機能は必須である。
【0005】
小電流で動作する低電力発振器は、低い周波数で動作させることが望ましい。水晶発振器は高周波数で動作するとともに電力消費も大きいため、このような応用に対して望ましいとは言い難い。低電力発振器としては、LCあるいは弛張発振器を用いることが望ましい。これらの発振器は低周波数で動作するとともに、チップ上に集積することができるため電力消費を抑えることができるためである。しかし、これらの低電力発振器(LPO)の安定度は高くない。LPOの長時間安定度を改善するために、水晶発振器の動作中に水晶参照発振器を用いて頻繁に較正することが一般に行われる。例えば、スタンドバイモードにおいても、水晶発振器を定期的にオンとしLPOを較正する処理である。このような較正処理は、水晶発振器がオン状態であるような期間、すなわちスキャン処理などのようにユニットが他のタスクのために動作している期間において実行されることが望ましい。このような方法を用いれば、水晶発振器のオン期間はきわめて短くなるため(他のタスクに割り当てられているウェイクアップ期間に対応する)、電力消費を抑えることができるとともに、LPOのみのときと比べて高い長時間安定度を実現することができる。
【0006】
ここで、LPO較正方法としては複数の方法が存在する。現在の多くのデバイスでは、較正はデジタル的になされる。較正処理では、デジタル回路においてLPOと水晶参照時計との比較がなされ、補正信号がLPOに入力される。LPO110の補正はアナログ信号でなされるため、図1に示すように、デジタル−アナログ(D/A)変換器130がデジタル較正回路(キャリブレーション部)120とLPO110との間に必要となる。このような回路の従来例に関しては以下で詳述する。バイナリ語で表現された補正信号Eはレジスタ140に保持され、それぞれの較正イベントごとに更新される。
【0007】
図1の回路の長時間安定度は、2つの要因によって決定される。一つは、D/A変換器130の量子化精度であり、これにより補正信号Eの精度が決定される。LPO110へのアナログ入力は、D/A変換器130の最下位ビット(Least Significant Bit: LSB)によって決定される量子化精度ステップのみでしか変更することができない。ここで、D/A変換器の精度は用いた技術に起因するものであるが、最小ステップサイズは所望の調整範囲や精度によって決定される。しかし、プロセスの多様性のため、LPOの調整範囲は大きくしなければならないし、9ビット以上のD/A変換器は現実的ではない。したがって、LPOの長時間安定度は数百ppmオーダとならざるを得ない。水晶発振器の精度を向上させても、較正頻度を高くしても、LPOの安定度の向上には結びつかないのである。
【0008】
LPOの安定度を決定する二つめの要因は、較正方法の精度である。較正処理は、LPOが制御する時間ウインドウ内で参照時計の参照サイクルNの数を計数することによって実行される。Nの所望値Nrefからのずれが補正信号に反映されるため、補正信号の精度は1/Nrefとなる。Nrefは、参照発振器の周波数fref と較正ウインドウTwakeによって、
Nref = fref * Twake
として決定される。
【0009】
数ppmオーダの安定度を得るためには、Nrefは106オーダでなければならない。ここで、参照周波数frefは用いた水晶参照時計の種類によって決定される。また、Twakeは較正期間によって決定され、スタンドバイモードにおいて用いられるウェイクアッププロセスに制約を受ける。すなわち、スタンドバイモードにおいて、ユニットは定期的に短期間Twakeだけ起動して、ページングメッセージをスキャンする。無線システムの接続に要する時間を短くするためには、多数の短期間において起動する方が、少数の長期間よりも良い。このような観点からは、Twakeは小さい方が良いが、小さなTwakeはLPOの精度の劣化を招いてしまう。
【0010】
したがって、水晶発振器によって較正されるLPOの長期間安定度を向上させるとともに、電力消費をも低減することのできる方法が必要である。
【0011】
[発明の概要]
LPOの長期の安定性を向上させるためには、較正プロセスにおいて信号監視処理と信号補正処理とを分離すれば良い。LPO出力信号は、M個の監視ウィンドウにおいて監視される。ここで、これらのウィンドウは、LPOが具備されるホストシステムがスタンバイモードであるときのウェイクアップ期間に対応していることが望ましい。ウェイクアップ期間においては、ページスキャニング処理などの他のタスクが動作しているためである。監視プロセスの結果は累積され、M個の監視ウィンドウから得られた累積結果に基づいて、続くM個の監視ウィンドウ期間における補正方法が決定される。補正信号は、2つの監視ウィンドウのインターバルの間では一定であるが、1のインターバルと他のインターバルとでは異なる値となる。したがって、M個の監視ウィンドウ期間では補正信号は一定とはならず、この期間内での平均値をもって補正信号を生成することで、M倍の精度の向上を図ることが可能となる。また、離散値となる補正信号を、2以上の離散値の間でトグリングすることで、LPO精度の向上を図ることもできる。このコンセプトは、整数除数を2つあるいはそれ以上の整数値で切り換えることで、分数除数を生成するフラクショナルNシンセサイザと同様のものである。
【0012】
複数の監視ウィンドウでの累積と、補正値を2つの離散値の切り換えとして表現することとを組み合わせることで、LPOの長期の安定性を向上させることができる。また、本方法によれば、安定度の向上に替えて、監視ウィンドウ長を短くすることで電力消費の低減を図ることや、LPOを制御するD/A変換器の解像度(複雑さや電力消費)の低減をも図ることができる。
【0013】
また、本発明の目的、特徴、利点は、図面を引用して説明する以下の記載によって、当業者には容易に理解されよう。
【0014】
【発明の実施の形態】
定期的に較正処理を行うLPOの基本処理を図1に示す。弛張発振器などの従来のLPO110は、較正回路(キャリブレーション部)120によって制御される。較正ユニットは、LPO出力と参照信号Xoscとに基づいて定期的に補正信号Eを生成する。バイナリ語である信号Eはレジスタ140に保持され、出力時には、動作周波数FLPOを出力するLPO110の制御を行うD/A変換器130においてアナログ制御信号に変換される。ここでは、D/A変換器を明示的に図示しているが、D/A変換器がLPOのタンク回路の一部となる構成もあり得る。すなわち、弛張タイプのLPOのタンクがキャパシタバンクとして実装され、バイナリ語が直接キャパシタのオン/オフを決定し、LPOの周波数を制御する構成である。
【0015】
スリープ期間では、Xoscと較正ユニット120との電源はオフとなるが、LPOはレジスタ140に保持された制御信号を用いて動作し続ける。較正回路120のより詳細な例を図2に示す。ダウンカウンタ230には、一つのウェイクアップ(モニタ)期間のLPOサイクル数を示す値があらかじめセットされている。ウェイクアップ時には、ウェイクアップ信号WKがカウンタ230を起動し、LPOレートでもってカウントダウンを開始する。アップカウンタ280は、ウェイクアップ信号WKがオンであり、ダウンカウンタ230の値が0でない場合に起動される。起動されると、アップカウンタ280はXoscレートでカウントを始める。アップカウンタ280の出力Aは比較器250に渡され、参照値Nrefと比較される。モニタウィンドウの最後、すなわちダウンカウンタ230が0に達した時点で、アップカウンタ280の値と参照値Nrefとの比較結果を用いて、制御レジスタ240の制御値が高すぎるかあるいは低すぎるかの決定がなされる。このようにして、レジスタ240に保持された値の調整を制御値が高ければ減少させ、制御値が低ければ増加させるように行い、差異を小さくする。
【0016】
図3は、較正回路と参照発振器とが定期的にTwake期間ウェイクアップ状態となり、LPOが較正される様子を示している。Twake期間、アップカウンタ280はオンとなり、カウンタ値は時間とともに増加する。ウェイクアップ期間の終了時点で、差が負であれば制御レジスタの値を増やし、差が正であれば制御レジスタの値を減らす。このようなアプローチでは、制御値が大きくなるとLPOの周波数を高くしなければならない。同時に、ウェイクアップ期間終了時点では、カウンタのリセットもなされる。図3に示した例では、レジスタ240の補正値Eはkとk+1との双方の値をとる例が示されている。
【0017】
図1から図3を用いて説明した従来方法は、長期に渡る安定性に欠けるという欠点を有する。まず、整数値Nrefにより較正プロセスの精度が決定されてしまい、安定度は1/Nref以下とならざるを得ない。NrefはTwake期間中の参照サイクル数であるため、長期の安定性Sは下式の右辺で抑えられることになる。
【0018】
S ≦ 1/(fref * Twake)
例えば、参照周波数が1MHzでウェイクアップ期間が10msであるとすると、安定度は100ppm以下となる。較正方法の要因に加えて、さらにLPO周波数の補正精度も安定度に影響を与える。すなわち、D/A変換器の精度がLPOの周波数制御の精度を決定してしまう。
【0019】
例えば、3.2kHzのLPO周波数を想定した場合、プロセスの多様性や耐性を鑑みると、+/-400Hzの補正範囲が必要となる。したがって、9ビットのD/A変換器を用いた場合、精度は1.6Hzとなる。これにより安定度はおよそ+/-250ppmとなってしまう。これらの安定度要因に加えて、水晶参照発振器の安定度5-20ppmも考慮に入れなければならない。これは、較正方法やLPO制御に起因する精度劣化に対して、避けることのできない要因となる。
【0020】
本発明によれば、NrefならびにLPOの補正精度の双方を向上させることで、LPOの安定度を改善することができる。本方法の基本的なアイデアを図4に示す。M個のウェイクアップウィンドウとM個のスリープ期間とが較正サイクルCCを構成し、一つのスリープ期間と一つのウェイクアップ期間とがサブサイクルを構成する。したがって、較正サイクルにはM個のサブサイクルが存在する。従来の較正方法とは異なり、較正サイクルでは、アップカウンタのリセットは行われず、M個の連続するウェイクアップ期間(モニタ期間)でカウンタ値は増加し続ける。すなわち、整数Nrefは、fref * TwakeからM * fref * TwakeまでM倍に増加する。したがって、安定度をMのオーダで改善することができる。さらに、補正値Eはサブサイクル内では一定であるが、サブサイクル間では一定である必要はない。同一の較正サイクルに存在するサブサイクルであっても、サブサイクルごとに補正値が異なっても良い。
【0021】
これにより、瞬時的な補正値Eではなく、較正サイクル期間内での補正値Eの平均値によって、LPOの安定度が決定される。また、次の較正サイクルにおける値Eは、現在の較正サイクルの終了時点で決定され、積分累積値Nと所望値Nrefとの差に基づいて決定される。シンセサイザの詳しい人にとっては、ここで示した方法は、フラクショナルNシンセサイザで用いられる技術に類似していることが理解されよう。PLLのフィードバックループにおける整数の除数Nのため周波数の変化は原理的に離散ステップとならざるを得ないが、2つあるいはそれ以上の整数の除数をあわせて用いることで分数ステップ、すなわち分数除数を実現することが可能となる。
【0022】
図4に示したLPOでは、出力周波数FLPOは較正サイクルの期間一定ではない。LPOにおいては長期の安定性だけが問題となるため、短時間内での変動をそれほど考慮する必要がないことを利用している。すなわち、本方法を用いることで、LPOの周波数較正精度をM倍向上させることができる。
【0023】
本発明の概念を以下の例でもって説明する。LPOの精度がD Hzであるとする。また、LPOの周波数は、F0を補正範囲中の最低周波数、iを整数としたとき、F0 + I * Dとなるものとする。さらに、LPOの所望平均周波数はF1であり、(F1-F0)/Dは整数でないものとする。すなわち、F1 = F0 + i * Dとなる整数iは存在しないものとし、F1 = F0 + 10.1 * D であるものとする。ここで、Mを10とすると、LPOの平均周波数F1は、M=10のサブサイクル、すなわち9個のF0+10*Dと1個のF0+11*Dの較正サイクルによって得られる。したがって、平均して得られたLPOの周波数は、FLPO=(9*(F0+10*D)+(F0+11*D))/10= F0+10.1*Dとなり、所望の周波数が得られることになる。
【0024】
図4を別の言葉で説明すると、較正サイクル期間内での制御値Eを適切に変化させることによって較正精度の向上を図っていると言うことができる。ここで、Eは整数値のみをとるバイナリ制御語である。図4に示した例では、WをD/A変換器の語長とするとEは0から2W-1までの値をとる。Eの1ステップは、LPO出力のD Hzに対応する。ここで、Eの値kがLPO周波数F0+10*Dに対応するとすると、Eの値k+1はLPO周波数F0+11*Dに対応する。したがって、Eがkとk+1双方の値をとると、平均するとkとk+1との間の分数値Eが得られる。図4の例では、9個のサブサイクルでEの値がkとなり、1個のサブサイクルでEの値がk+1であるため、較正サイクルの平均ではk+0.1となり平均LPO周波数{[9*(F0+10*D)] +[F0+11*D]}/10、すなわち[10*F0+101*D]/10= F0+10.1*Dが得られることになる。
【0025】
図5に、較正方法の第一の実施形態を示す。レジスタA530は初期オフセット値OVを保持する。このオフセット値は、各較正サイクルの終了時点で較正ユニット510によって更新される。
【0026】
ブロック520において、初期オフセット値の最下位ビットに対して0あるいは1が加算され、加算結果は一時的制御語としてレジスタB540に保持される。ここで、レジスタB540に保持された値は図4の制御語Eに対応する。また、LPO制御語は構成サイクルのサブサイクル期間内でのみ有効である。さらに、サブサイクルごとの1あるいは0の加算処理は、サブサイクルごとの回転バッファ560の最上位ビットによって決められる。すなわち、回転バッファの値はサブサイクル(ウェイクアップ)の速度に応じて回転し、バッファ560の値により、制御語が一定のままとなるか(OV)、1加算されるか(OV+1)が決定される。したがって、オフセット値は2つの整数値をとることとなる。較正ユニット510はLPOの周波数をモニタし、平均値FLPOを計算する。
【0027】
ウェイクアップイベントを制御する信号WKは回転バッファの値を回転させ、レジスタ530と540とをオンとする。較正サイクルの後で、平均LPO周波数が低いと較正ユニット510が判断すると、回転バッファ560中の0を1とする。逆に、LPO周波数が高いと判断した場合には、回転バッファ560中の1を0とする。これにより、所望の平均LPO周波数が得られるまで、バッファ560中の1と0の数が調整されることになる。ここで、当初バッファの値をすべて1とし、最後の"1"の位置をポインタで指示する構成を用いると効率的である。このようにして、較正ユニット510は容易に1を付加あるいは削除することが可能となる。また、回転バッファの値の修正は、較正サイクルの最後(Mシフト後)、すなわち回転バッファ560のビット位置が較正サイクルの最初と同一となった時点で行っても良い。なお、バッファ値がすべて1である場合には、レジスタA530の値に1が加算され、OV=OV+1となる。すなわち、バッファ560をリセットする必要はなく、自動的に0となり、周波数が高い状況となる。また、バッファ値がすべて0である場合には、レジスタA530の値は1減算され、OV=OV-1となる。ここで、図5に示したコンセプトでは非整数の制御信号がLPOに伝達されるが、整数部はレジスタA530中でOVとして、分数部は回転バッファ560中で1ならびに0のシーケンスとして表されることになる。
【0028】
図6に本発明の第2の実施形態を示す。図5と同様、較正(キャリブレーション)部610、初期オフセット値OVを保持するレジスタA630、LPO制御語を保持するレジスタB640とを具備する。しかし、回転バッファ560に替わって、非整数LPO制御信号の分数部を表すためにシグマ−デルタ変換ユニット660を用いている。このユニット660は、較正ユニット610からの補正信号であってレジスタC680に保持されている補正信号により駆動される。ここで、補正信号は、レジスタAの初期値と所望LPO制御信号との差である。シグマ−デルタユニット660は、入力信号の値に応じてOV値に1あるいは0を加算する。なお、多値シグマ−デルタ変換を用いる場合には、1、0、-1が加算されることになる。シグマ−デルタユニットは、WKあるいはLPOクロック自身のクロック信号によってサンプリングされる。
【0029】
上記実施形態では、M個の監視ウィンドウの累積結果に基づいて、較正サイクルごとに、較正ユニットにおいて新たな補正値が計算される。これに対して、移動累積方法を用いて、最後のM個の監視ウィンドウの結果に基づいて、サブサイクルごとに新たな補正値を較正ユニットにおいて計算することも可能である。
【0030】
以上、理解を助けるために、具体的な実施形態を用いて本発明を説明した。しかしながら、上記実施形態は説明のために示したものであって、制約を加えるためのものではない。当業者であれば、本発明の基本的な考えや範囲から逸脱することなく、上記具体的な実施形態とは異なる修正方法も考えることができよう。したがって、本発明は上記例に制約されるものではなく、特許請求の範囲の請求項で示される範囲のものとして理解されるべきである。
【図面の簡単な説明】
【図1】 従来の低電力発振器(LPO)と較正論理回路である。
【図2】 図1の回路における較正論理である。
【図3】 従来の較正LPOの動作を示すタイミング図である。
【図4】 本発明の実施形態における較正LPOの動作を示すタイミング図である。
【図5】 本発明の較正LPOの実施形態である。
【図6】 本発明の較正LPOの別の実施形態である。
Claims (36)
- 発振器を制御する方法であって、
前記発振器の出力信号のサイクル数により定義される第一の複数の監視ウィンドウの各期間において、前記発振器の参照信号のサイクル数を計数する工程と、
前記計数したサイクル数を累積する工程と、
前記累積されたサイクル数に基づいて、第二の複数の監視ウィンドウの期間において前記発振器に適用される補正信号を決定する工程と、
前記決定した補正信号を、前記第二の複数の監視ウィンドウにおいて前記発振器に適用する工程と
を備え、
前記第二の複数の監視ウィンドウは、前記第一の複数の監視ウィンドウの後に続くことを特徴とする方法。 - 前記第二の複数の監視ウィンドウの期間内において、前記補正信号は一定であることを特徴とする請求項1に記載の方法。
- 前記補正信号が前記発振器に適用されるところの前記第二の複数の監視ウィンドウは、複数のサブサイクルに分割された較正サイクルであって、
前記方法はさらに、
前記補正信号の2つの離散値を決定する工程と、
前記較正サイクルの各サブサイクルにおいて、前記離散値の一つを前記発振器に適用する工程と
を備えることを特徴とする請求項1に記載の方法。 - 前記較正サイクルのそれぞれが、複数のウェイクアップ期間と、複数のスリープ期間とを含み、各スリープ期間は前記複数のウェイクアップ期間の一つと対応し、
前記サブサイクルのそれぞれは、ウェイクアップ期間及びそれと対応するスリープ期間とを含み、各ウェイクアップ期間が、複数の監視ウィンドウのうちの一つの監視ウィンドウと対応することを特徴とする請求項3に記載の方法。 - 前記較正サイクルの終了時に更新される初期オフセット値を第1のレジスタに格納する工程と、
前記初期オフセット値に所定値を加算し、前記加算結果を、1のサブサイクルにおいて有効となる一時制御語として第2のレジスタに格納する工程と、
前記一時制御語を前記発振器の出力サイクルを補正するために利用する工程と
をさらに備えることを特徴とする請求項4に記載の方法。 - 加算された前記所定値が回転バッファによって決定されることを特徴とする請求項5に記載の方法。
- 前記回転バッファは、それぞれが1又は0のいずれかの値を保持する複数のレジスタから構成されることを特徴とする請求項6に記載の方法。
- 前記回転バッファはウェイクアップ信号によって起動することを特徴とする請求項6に記載の方法。
- 前記回転バッファは、前記各サブサイクルの終了時点において1つずつシフトすることを特徴とする請求項6に記載の方法。
- 前記一時制御語は、前記初期オフセット値又は前記初期オフセット値に1を加算した値のいずれかであることを特徴とする請求項5に記載の方法。
- 加算された前記所定値はシグマ−デルタ変換器によって決定されることを特徴とする請求項5に記載の方法。
- 加算された前記所定値は1か0のいずれかの値であることを特徴とする請求項11に記載の方法。
- 前記シグマ−デルタ変換器は、第3のレジスタに保持されている較正ユニットからの補正信号によって起動することを特徴とする請求項11に記載の方法。
- 加算された前記所定値は、1、0、−1のいずれかの値であることを特徴とする請求項11に記載の方法。
- 前記一時制御語は、前記初期オフセット値あるいは前記初期オフセット値に1を加算した値あるいは前記初期オフセット値から1を引いた値のいずれかであることを特徴とする請求項5に記載の方法。
- 前記累積したサイクル数がプリセット値よりも大きいときには、1を保持する前記レジスタの一つの値を0とすることを特徴とする請求項7に記載の方法。
- 前記累積したサイクル数がプリセット値よりも小さいときには、0を保持する前記レジスタの一つの値を1とすることを特徴とする請求項7に記載の方法。
- 前記発振器が低消費電力発振器であることを特徴とする請求項1乃至17のいずれか1項に記載の方法。
- 発振器の制御装置であって、
前記発振器の出力信号のサイクル数により定義される第一の複数の監視ウィンドウの各期間において、前記発振器の参照周波数のサイクル数を計数する手段と、
前記計数したサイクル数を累積する手段と、
前記累積されたサイクル数に基づいて、第二の複数の監視ウィンドウの期間において前記発振器に適用される補正信号を決定する手段と、
前記決定した補正信号を、前記第二の複数の監視ウィンドウにおいて前記発振器に適用する手段と
を備え、
前記第二の複数の監視ウィンドウは、前記第一の複数の監視ウィンドウの後に続くことを特徴とする制御装置。 - 前記第二の複数の監視ウィンドウの期間内において、前記補正信号は一定であることを特徴とする請求項19に記載の制御装置。
- 前記補正信号が前記発振器に適用されるところの前記第二の複数の監視ウィンドウは、複数のサブサイクルに分割された較正サイクルであって、
前記制御装置はさらに、
前記補正信号の2つの離散値を決定する手段と、
前記較正サイクルの各サブサイクルにおいて、前記離散値の一つを前記発振器に適用する手段と
を備えることを特徴とする請求項19に記載の制御装置。 - 前記較正サイクルのそれぞれが、複数のウェイクアップ期間と、複数のスリープ期間とを含み、各スリープ期間は前記複数のウェイクアップ期間の一つと対応し、
前記サブサイクルのそれぞれは、ウェイクアップ期間及びそれと対応するスリープ期間とを含み、各ウェイクアップ期間が、複数の監視ウィンドウのうちの一つの監視ウィンドウと対応することを特徴とする請求項21に記載の制御装置。 - 前記較正サイクルの終了時に更新される初期オフセット値を格納する第1のレジスタと、
前記初期オフセット値に所定値を加算する手段と、
前記加算結果を、1のサブサイクルにおいて有効となる一時制御語として格納する第2のレジスタと、
を備え、
前記一時制御語が前記発振器の出力サイクルを補正するために利用されることを特徴とする請求項22に記載の制御装置。 - 加算された前記所定値が回転バッファによって決定されることを特徴とする請求項23に記載の制御装置。
- 前記回転バッファは、それぞれが1又は0のいずれかの値を保持する複数のレジスタから構成されることを特徴とする請求項24に記載の制御装置。
- 前記回転バッファはウェイクアップ信号によって起動することを特徴とする請求項24に記載の制御装置。
- 前記回転バッファは、前記各サブサイクルの終了時点において1つずつシフトすることを特徴とする請求項24に記載の制御装置。
- 前記一時制御語は、前記初期オフセット値又は前記初期オフセット値に1を加算した値のいずれかであることを特徴とする請求項23に記載の制御装置。
- 加算された前記所定値はシグマ−デルタ変換器によって決定されることを特徴とする請求項23に記載の制御装置。
- 加算された前記所定値は1か0のいずれかの値であることを特徴とする請求項29に記載の制御装置。
- 前記シグマ−デルタ変換器は、第3のレジスタに保持されている較正ユニットからの補正信号によって起動することを特徴とする請求項29に記載の制御装置。
- 加算された前記所定値は、1、0、−1のいずれかの値であることを特徴とする請求項29に記載の制御装置。
- 前記一時制御語は、前記初期オフセット値あるいは前記初期オフセット値に1を加算した値あるいは前記初期オフセット値から1を引いた値のいずれかであることを特徴とする請求項23に記載の制御装置。
- 前記累積したサイクル数がプリセット値よりも大きいときには、1を保持する前記レジスタの一つの値を0とすることを特徴とする請求項25に記載の制御装置。
- 前記累積したサイクル数がプリセット値よりも小さいときには、0を保持する前記レジスタの一つの値を1とすることを特徴とする請求項25に記載の制御装置。
- 前記発振器が低消費電力発振器であることを特徴とする請求項19乃至35のいずれか1項に記載の制御装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/236,008 US6124764A (en) | 1999-01-22 | 1999-01-22 | Stable low-power oscillator |
US09/236,008 | 1999-01-22 | ||
PCT/SE2000/000117 WO2000044097A1 (en) | 1999-01-22 | 2000-01-20 | Oscillator using calibration means |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002535908A JP2002535908A (ja) | 2002-10-22 |
JP4588886B2 true JP4588886B2 (ja) | 2010-12-01 |
Family
ID=22887751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000595428A Expired - Fee Related JP4588886B2 (ja) | 1999-01-22 | 2000-01-20 | 較正方法を用いた発振器 |
Country Status (14)
Country | Link |
---|---|
US (1) | US6124764A (ja) |
EP (1) | EP1145438B1 (ja) |
JP (1) | JP4588886B2 (ja) |
KR (1) | KR20010110343A (ja) |
CN (1) | CN1190897C (ja) |
AT (1) | ATE322103T1 (ja) |
AU (1) | AU759155B2 (ja) |
BR (1) | BR0007535A (ja) |
DE (1) | DE60026967T2 (ja) |
HK (1) | HK1044423A1 (ja) |
IL (1) | IL144416A (ja) |
MY (1) | MY121465A (ja) |
PL (1) | PL349779A1 (ja) |
WO (1) | WO2000044097A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404246B1 (en) * | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
US7116956B2 (en) * | 2001-02-16 | 2006-10-03 | Cubic Corporation | Power oscillator for control of waveshape and amplitude |
CN100375385C (zh) * | 2003-02-12 | 2008-03-12 | 盛群半导体股份有限公司 | 一种遥控器载波频率校正装置与方法 |
US20050186920A1 (en) * | 2004-02-19 | 2005-08-25 | Texas Instruments Incorporated | Apparatus for and method of noise suppression and dithering to improve resolution quality in a digital RF processor |
US7266680B1 (en) * | 2004-07-29 | 2007-09-04 | Marvell International Ltd. | Method and apparatus for loading configuration data |
US7890787B2 (en) * | 2005-06-17 | 2011-02-15 | Analog Devices, Inc. | Microprocessor programmable clock calibration system and method |
GB2433332A (en) * | 2005-12-16 | 2007-06-20 | Nokia Corp | Determining timing accuracy of a receiver oscillator |
US7272078B1 (en) * | 2006-10-12 | 2007-09-18 | Telefonaktiebolaget L M Ericsson (Publ) | Efficient clock calibration in electronic equipment |
US7791418B2 (en) * | 2007-12-20 | 2010-09-07 | Pentad Design, Llc | Systems and methods for compensating for variations of the output of a real-time clock |
US7881895B2 (en) * | 2008-05-27 | 2011-02-01 | Sony Ericsson Mobile Communications Ab | Methods of calibrating a clock using multiple clock periods with a single counter and related devices and methods |
EP2253966B1 (en) * | 2009-05-18 | 2014-04-30 | Dialog Semiconductor GmbH | Self-trim and self-test of on-chip values |
US20100303185A1 (en) | 2009-06-02 | 2010-12-02 | Jacobus Cornelis Haartsen | Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices |
EP2333954B1 (en) | 2009-11-25 | 2015-07-22 | ST-Ericsson SA | Clock recovery in a battery powered device |
US8085099B2 (en) * | 2010-04-06 | 2011-12-27 | Sandisk Technologies Inc. | Self-calibrating relaxation oscillator based clock source |
GB201100986D0 (en) | 2011-01-20 | 2011-03-09 | Nordic Semiconductor Asa | Low power oscillator |
CN103634003B (zh) * | 2012-08-14 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | Osc频率自动校准电路及自动校准方法 |
US9698872B2 (en) * | 2013-06-18 | 2017-07-04 | Qualcomm Incorporated | Methods and apparatus for improving remote NFC device detection using a low power oscillator circuit |
US9766682B1 (en) * | 2014-01-27 | 2017-09-19 | Marvell International Ltd. | Wakeup time system using drift estimation |
US10782727B2 (en) * | 2018-11-19 | 2020-09-22 | Texas Instruments Incorporated | Integrated circuits having self-calibrating oscillators, and methods of operating the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5445558A (en) * | 1977-09-17 | 1979-04-10 | Citizen Watch Co Ltd | Frequency adjusting set for oscillator |
NL8104415A (nl) * | 1981-09-25 | 1983-04-18 | Philips Nv | Afstemschakeling met een frequentiesyntheseschakeling. |
FR2529733A1 (fr) * | 1982-06-30 | 1984-01-06 | Labo Cent Telecommunicat | Dispositif d'asservissement, en frequence, d'une horloge sur un signal exterieur de frequence moyenne tres precise mais comportant une gigue importante |
US4525685A (en) * | 1983-05-31 | 1985-06-25 | Spectracom Corp. | Disciplined oscillator system with frequency control and accumulated time control |
JPS6235278A (ja) * | 1985-08-09 | 1987-02-16 | Nissan Motor Co Ltd | ロランc受信機 |
US4864253A (en) * | 1987-12-22 | 1989-09-05 | Siemens Aktiengesellschaft | Phase locked loop wherein phase comparing and filtering are performed by microprocessor |
GB2252879B (en) * | 1988-04-15 | 1992-12-16 | Racal Res Ltd | Frequency synthesizers |
DE9112177U1 (de) * | 1991-09-30 | 1991-12-12 | Siemens AG, 8000 München | Schaltungsanordnung zum Synchronisieren eines spannungsgesteuerten Oszillators |
FI95334C (fi) * | 1992-04-02 | 1996-01-10 | Nokia Telecommunications Oy | Oskillaattoriyksikkö digitaalisen solukkoradioverkon tukiasemaa tai vastaavaa varten |
US5424664A (en) * | 1993-07-02 | 1995-06-13 | Rockwell International Corporation | Direct digital synthesizer with adjustable clock frequency |
JP3125562B2 (ja) * | 1994-03-10 | 2001-01-22 | 富士電機株式会社 | クロック発生回路 |
CA2247241A1 (en) * | 1996-02-23 | 1997-08-28 | Matsushita Communication Industrial Corporation Of America | Method and system for determining the integrity of a received signal |
US5943613A (en) * | 1996-11-07 | 1999-08-24 | Telefonaktiebolaget Lm Ericsson | Method and apparatus for reducing standby current in communications equipment |
-
1999
- 1999-01-22 US US09/236,008 patent/US6124764A/en not_active Expired - Lifetime
-
2000
- 2000-01-20 WO PCT/SE2000/000117 patent/WO2000044097A1/en active IP Right Grant
- 2000-01-20 IL IL14441600A patent/IL144416A/xx not_active IP Right Cessation
- 2000-01-20 BR BR0007535-3A patent/BR0007535A/pt not_active IP Right Cessation
- 2000-01-20 AT AT00902272T patent/ATE322103T1/de not_active IP Right Cessation
- 2000-01-20 MY MYPI20000191A patent/MY121465A/en unknown
- 2000-01-20 EP EP00902272A patent/EP1145438B1/en not_active Expired - Lifetime
- 2000-01-20 PL PL00349779A patent/PL349779A1/xx unknown
- 2000-01-20 DE DE60026967T patent/DE60026967T2/de not_active Expired - Lifetime
- 2000-01-20 KR KR1020017009101A patent/KR20010110343A/ko not_active Application Discontinuation
- 2000-01-20 AU AU23398/00A patent/AU759155B2/en not_active Expired
- 2000-01-20 JP JP2000595428A patent/JP4588886B2/ja not_active Expired - Fee Related
- 2000-01-20 CN CNB008029792A patent/CN1190897C/zh not_active Expired - Lifetime
-
2002
- 2002-08-16 HK HK02106004A patent/HK1044423A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IL144416A (en) | 2005-09-25 |
CN1190897C (zh) | 2005-02-23 |
MY121465A (en) | 2006-01-28 |
EP1145438A1 (en) | 2001-10-17 |
AU2339800A (en) | 2000-08-07 |
ATE322103T1 (de) | 2006-04-15 |
HK1044423A1 (en) | 2002-10-18 |
KR20010110343A (ko) | 2001-12-13 |
BR0007535A (pt) | 2001-10-02 |
DE60026967T2 (de) | 2006-08-24 |
EP1145438B1 (en) | 2006-03-29 |
WO2000044097A1 (en) | 2000-07-27 |
IL144416A0 (en) | 2002-05-23 |
AU759155B2 (en) | 2003-04-10 |
US6124764A (en) | 2000-09-26 |
DE60026967D1 (de) | 2006-05-18 |
JP2002535908A (ja) | 2002-10-22 |
CN1338150A (zh) | 2002-02-27 |
PL349779A1 (en) | 2002-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588886B2 (ja) | 較正方法を用いた発振器 | |
TW527840B (en) | Synchronization of a low power oscillator with a reference oscillator in a wireless communication device utilizing slotted paging | |
JP5289449B2 (ja) | 無線装置の単一のマルチモードクロック供給源 | |
TWI492520B (zh) | 低功率振盪器 | |
US10153773B2 (en) | Low-power oscillator | |
JP2002026723A (ja) | クロック信号の発生方法と装置 | |
JP2002305443A (ja) | タイマー回路 | |
JP2002228778A (ja) | リアルタイムクロック及び計時回路 | |
TWI424305B (zh) | 時脈產生器、時脈產生方法、與行動通訊裝置 | |
US6353351B1 (en) | Clock generator circuit | |
JPH09191249A (ja) | 周波数偏差補正方式 | |
CN101854156B (zh) | 时钟产生器、时钟产生方法、与移动通讯装置 | |
KR20020021904A (ko) | 이동통신 단말기의 주파수 합성부 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4588886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |