JP4586394B2 - Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display - Google Patents

Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display Download PDF

Info

Publication number
JP4586394B2
JP4586394B2 JP2004109642A JP2004109642A JP4586394B2 JP 4586394 B2 JP4586394 B2 JP 4586394B2 JP 2004109642 A JP2004109642 A JP 2004109642A JP 2004109642 A JP2004109642 A JP 2004109642A JP 4586394 B2 JP4586394 B2 JP 4586394B2
Authority
JP
Japan
Prior art keywords
cathode
gate electrode
electrode
field emission
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004109642A
Other languages
Japanese (ja)
Other versions
JP2005294134A (en
Inventor
英輔 根岸
紳治 久保田
聡 岡南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004109642A priority Critical patent/JP4586394B2/en
Publication of JP2005294134A publication Critical patent/JP2005294134A/en
Application granted granted Critical
Publication of JP4586394B2 publication Critical patent/JP4586394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/82—Recycling of waste of electrical or electronic equipment [WEEE]

Description

本発明は、冷陰極電界電子放出表示装置用のカソードパネルの検査方法、冷陰極電界電子放出表示装置の製造方法、並びに、冷陰極電界電子放出表示装置に関する。   The present invention relates to a cathode panel inspection method for a cold cathode field emission display, a method for manufacturing a cold cathode field emission display, and a cold cathode field emission display.

現在主流の陰極線管（ＣＲＴ）に代わる画像表示装置として、平面型（フラットパネル形式）の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤＰ）を例示することができる。また、熱的励起によらず固体から真空中に電子を放出することが可能な冷陰極電界電子放出表示装置、所謂フィールド・エミッション・ディスプレイ（ＦＥＤ）も提案されており、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). In addition, a cold cathode field emission display device, so-called field emission display (FED), which can emit electrons from a solid into a vacuum without using thermal excitation has been proposed. It has attracted attention from the viewpoint of color display and low power consumption.

冷陰極電界電子放出表示装置（以下、表示装置と略称する場合がある）は、一般に、２次元マトリクス状に配列された各画素に対応した電子放出領域を有する冷陰極電界電子放出表示装置用のカソードパネル（以下、カソードパネルと略称する場合がある）と、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体領域を有するアノードパネルとが、真空層を介して対向配置された構成を有する。カソードパネルにおいて、２次元マトリクス状に配列され、それぞれが１画素を構成する電子放出領域ＥＡには、通常、複数の冷陰極電界電子放出素子（以下、電界放出素子と略称する場合がある）が設けられている。尚、電界放出素子として、スピント型、エッジ型、扁平型、平面型等を挙げることができる。   A cold cathode field emission display device (hereinafter sometimes abbreviated as a display device) is generally used for a cold cathode field emission display device having electron emission regions corresponding to pixels arranged in a two-dimensional matrix. A cathode panel (hereinafter may be abbreviated as a cathode panel) and an anode panel having a phosphor region that emits light when excited by collision with electrons emitted from an electron emission region are arranged to face each other through a vacuum layer. It has the structure made. In the cathode panel, a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices) are usually arranged in an electron emission area EA that is arranged in a two-dimensional matrix and each constitutes one pixel. Is provided. Examples of the field emission device include a Spindt type, an edge type, a flat type, and a flat type.

一例として、スピント型電界放出素子を適用した従来の表示装置の概念的な一部端面図を図１５に示し、カソードパネルＣＰの一部分の模式的な斜視図を図１６に示す。かかる表示装置を構成するスピント型電界放出素子は、支持体１０に形成されたカソード電極１１と、絶縁層１２と、絶縁層１２上に形成されたゲート電極１３と、開口部１４（ゲート電極１３に設けられた第１開口部１４Ａと、絶縁層１２に設けられた第２開口部１４Ｂ）と、第２開口部１４Ｂの底部に位置するカソード電極１１上に形成された円錐形の電子放出部１５から構成されている。カソード電極１１は、第１の方向に延びるストライプ状であり、ゲート電極１３は、第１の方向とは異なる第２の方向に延びるストライプ状である（図１６参照）。ストライプ状のカソード電極１１とストライプ状のゲート電極１３とが重複する重複領域が電子放出領域ＥＡに相当する。   As an example, FIG. 15 shows a conceptual partial end view of a conventional display device to which a Spindt-type field emission device is applied, and FIG. 16 shows a schematic perspective view of a part of the cathode panel CP. A Spindt-type field emission device constituting such a display device includes a cathode electrode 11 formed on a support 10, an insulating layer 12, a gate electrode 13 formed on the insulating layer 12, and an opening 14 (gate electrode 13). A first opening 14A provided in the insulating layer 12, a second opening 14B provided in the insulating layer 12, and a conical electron emission portion formed on the cathode electrode 11 located at the bottom of the second opening 14B. 15 is composed. The cathode electrode 11 has a stripe shape extending in the first direction, and the gate electrode 13 has a stripe shape extending in a second direction different from the first direction (see FIG. 16). An overlapping region where the striped cathode electrode 11 and the striped gate electrode 13 overlap corresponds to the electron emission region EA.

一方、アノードパネルＡＰは、基板２０上に所定のパターンを有する蛍光体領域２２（具体的には、赤色を発光する蛍光体領域、緑色を発光する蛍光体領域、及び、青色を発光する蛍光体領域）が形成され、蛍光体領域２２がアノード電極２４で覆われた構造を有する。尚、これらの蛍光体領域２２の間は、カーボン等の光吸収性材料から成る光吸収層（ブラックマトリックス）２３で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。尚、図１５中、参照番号２１は隔壁を表し、参照番号２５はスペーサを表し、参照番号２６はスペーサ保持部を表す。   On the other hand, the anode panel AP includes a phosphor region 22 having a predetermined pattern on the substrate 20 (specifically, a phosphor region emitting red light, a phosphor region emitting green light, and a phosphor emitting blue light). Region) and the phosphor region 22 is covered with the anode electrode 24. In addition, a space between these phosphor regions 22 is embedded with a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon to prevent the occurrence of color turbidity and optical crosstalk in the display image. ing. In FIG. 15, reference numeral 21 represents a partition, reference numeral 25 represents a spacer, and reference numeral 26 represents a spacer holding portion.

カソード電極１１とゲート電極１３との間に電圧を印加すると、その結果生じた電界によって電子放出部１５の先端部から量子トンネル効果に基づき電子が放出される。そして、電子は、アノードパネルＡＰに設けられたアノード電極２４に引き付けられ、アノード電極２４と基板２０との間に形成された蛍光体領域２２に衝突する。その結果、蛍光体領域２２が励起されて発光し、所望の画像を得ることができる。電界放出素子の動作は、基本的に、ゲート電極１３とカソード電極１１に印加される電圧によって制御される。表示装置の実動作時（即ち、表示装置が実際に画像を表示している時）、カソード電極１１とゲート電極１３との間に印加される電圧の差の最大値をΔＶACTとしたとき、ΔＶACTの値は数十ボルト（例えば、約３２〜３３ボルト）である。 When a voltage is applied between the cathode electrode 11 and the gate electrode 13, electrons are emitted from the tip portion of the electron emission portion 15 based on the quantum tunnel effect due to the electric field generated as a result. Then, the electrons are attracted to the anode electrode 24 provided on the anode panel AP, and collide with the phosphor region 22 formed between the anode electrode 24 and the substrate 20. As a result, the phosphor region 22 is excited to emit light, and a desired image can be obtained. The operation of the field emission device is basically controlled by the voltage applied to the gate electrode 13 and the cathode electrode 11. At the time of actual operation of the display device (that is, when the display device actually displays an image), when the maximum value of the difference in voltage applied between the cathode electrode 11 and the gate electrode 13 is ΔV ACT , The value of ΔV ACT is several tens of volts (for example, about 32 to 33 volts).

表示装置の動作中に、ゲート電極１３と電子放出部１５との間、あるいは又、ゲート電極１３とカソード電極１１との間に放電が生じる虞がある。このような放電が生じた場合、電子放出部１５に損傷が発生するばかりでなく、ゲート電極１３にも損傷が発生する。そして、係るゲート電極１３の損傷に起因して、ゲート電極１３と電子放出部１５との間、あるいは、ゲート電極１３とカソード電極１１との間が、屡々、短絡する。カソードパネルＣＰにおいては、通常、複数の電子放出領域が１次元的（ストライプ状）に配列された電子放出領域列が複数並置されているので、このような短絡が発生すると、かかる短絡箇所を含むストライプ状の電子放出領域列の一列全体の完全なる表示が出来なくなる場合もある。   During the operation of the display device, there is a possibility that a discharge occurs between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode 11. When such a discharge occurs, not only the electron emitting portion 15 is damaged, but also the gate electrode 13 is damaged. Due to the damage of the gate electrode 13, the gate electrode 13 and the electron emission portion 15, or the gate electrode 13 and the cathode electrode 11 are often short-circuited. In the cathode panel CP, normally, a plurality of electron emission region arrays in which a plurality of electron emission regions are arranged one-dimensionally (in a stripe shape) are juxtaposed, and therefore when such a short circuit occurs, such a short circuit part is included. In some cases, complete display of the entire column of the stripe-shaped electron emission region cannot be performed.

電子放出部とゲート電極との間が短絡状態にあるときのカソードパネルの検査方法が、例えば、特開２００１−２３５０５から周知である。このカソードパネルの検査方法においては、支持体上に電子放出部及びゲート電極から成る冷陰極電界電子放出素子が複数形成されたカソードパネルの電子放出部とゲート電極との間に電圧を印加し、電子放出部とゲート電極との間が短絡状態にあるとき、発生した熱に基づき短絡箇所を蒸発あるいは気化させ、以て、電子放出部とゲート電極との間を不導電状態とする。   A method for inspecting a cathode panel when the electron emission portion and the gate electrode are short-circuited is known from, for example, Japanese Patent Application Laid-Open No. 2001-23505. In this method for inspecting a cathode panel, a voltage is applied between the electron emission portion and the gate electrode of the cathode panel in which a plurality of cold cathode field emission devices comprising an electron emission portion and a gate electrode are formed on a support, When the electron emission portion and the gate electrode are in a short-circuited state, the short-circuited portion is evaporated or vaporized based on the generated heat, thereby bringing the electron-emitting portion and the gate electrode into a nonconductive state.

また、たとえ電子放出部に欠陥が発生したとしても、動作上、かかる電子放出部を排除することができ、あるいは又、電子放出部の欠陥部分を動作させなくすることができ、冷陰極電界電子放出表示装置の製造歩留の低下を招くことのない、冷陰極電界電子放出表示装置用カソードパネルが、例えば、特開２００１−３５４２３や特開２００３−１５１４５６から周知である。   Further, even if a defect occurs in the electron emission portion, such an electron emission portion can be eliminated in operation, or the defect portion of the electron emission portion can be eliminated, and cold cathode field electrons For example, Japanese Unexamined Patent Publication Nos. 2001-35423 and 2003-151456 disclose a cathode panel for a cold cathode field emission display apparatus that does not cause a decrease in the manufacturing yield of the emission display apparatus.

特開２００１−２３５０５JP2001-23505 特開２００１−３５４２３JP 2001-35423 A 特開２００３−１５１４５６JP 2003-151456 A 特表２００１−５１２２３９Special table 2001-512239

先に説明したように、表示装置の製造時には発見され難く、表示装置の実動作中に、ゲート電極１３と電子放出部１５との間、あるいは又、ゲート電極１３とカソード電極１１との間に発生した放電に起因した、ゲート電極１３と電子放出部１５との間の短絡、あるいは、ゲート電極１３とカソード電極１１との間の短絡が、屡々、発生する場合がある。ところが、これらの特許公開公報に開示された技術は、既に存在する短絡箇所の検出や、既に存在する短絡箇所の一種の補修に関するものである。そして、将来における短絡の発生を予め予期し、即ち、放電が生じる確率の高い箇所を予想し、係る放電に起因した短絡に事前に対処する技術、言い換えれば、潜在的な欠陥部分や欠陥箇所を予め発見し、係る潜在的な欠陥部分や欠陥箇所を予め補修しておく技術について、これらの特許公開公報には何ら言及がなされていない。   As described above, it is difficult to find at the time of manufacturing the display device, and during the actual operation of the display device, between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode 11. A short circuit between the gate electrode 13 and the electron emitter 15 or a short circuit between the gate electrode 13 and the cathode electrode 11 due to the generated discharge often occurs. However, the techniques disclosed in these patent publications relate to detection of a short-circuited portion that already exists and a kind of repair of a short-circuited portion that already exists. A technique for predicting the occurrence of a short circuit in the future, i.e., predicting a place where there is a high probability of occurrence of a discharge and dealing with the short circuit caused by the discharge in advance, in other words, identifying a potential defective part or a defective part. No reference is made to these patent publications regarding techniques for finding in advance and repairing such potential defective portions and defective portions in advance.

従って、本発明の目的は、ゲート電極と電子放出部との間、あるいは又、ゲート電極とカソード電極との間に生じた放電に起因して発生するであろうゲート電極と電子放出部との間、あるいは、ゲート電極とカソード電極との間の短絡発生箇所を、冷陰極電界電子放出表示装置の実際の動作以前に予め予期し、事前に、係る放電に起因した短絡に対処することを可能とする冷陰極電界電子放出表示装置用のカソードパネルの検査方法、及び、冷陰極電界電子放出表示装置の製造方法、並びに、係る冷陰極電界電子放出表示装置の製造方法に基づき得られた冷陰極電界電子放出表示装置を提供することにある。   Accordingly, an object of the present invention is to provide a gate electrode and an electron emission portion that may be generated due to a discharge generated between the gate electrode and the electron emission portion or between the gate electrode and the cathode electrode. It is possible to anticipate the occurrence of a short circuit between the gate electrode and the cathode electrode before the actual operation of the cold cathode field emission display device in advance and cope with the short circuit caused by the discharge in advance. A method for inspecting a cathode panel for a cold cathode field emission display device, a method for manufacturing a cold cathode field emission display device, and a cold cathode obtained based on the method for manufacturing the cold cathode field emission display device An object of the present invention is to provide a field electron emission display.

上記の目的を達成するための本発明の冷陰極電界電子放出表示装置用のカソードパネルの検査方法（以下、本発明のカソードパネルの検査方法と略称する場合がある）は、
（Ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（Ｂ）支持体及びカソード電極を覆う絶縁層、
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルを真空雰囲気中に配置した後、カソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせることを特徴とする。 In order to achieve the above object, a cathode panel inspection method for the cold cathode field emission display device of the present invention (hereinafter, may be abbreviated as the cathode panel inspection method of the present invention),
(A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
After a cathode panel in which electron emission regions are arranged in a two-dimensional matrix is placed in a vacuum atmosphere, a voltage is applied to the cathode electrode and the gate electrode, thereby generating a discharge at an easy discharge location in the electron emission region. It is characterized by that.

上記の目的を達成するための本発明の冷陰極電界電子放出表示装置の製造方法は、
（Ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（Ｂ）支持体及びカソード電極を覆う絶縁層、
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルであって、真空雰囲気中に配置した後、カソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせて放電箇所を検出し、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離することによって得られたカソードパネルと、基板上に形成された蛍光体領域及びアノード電極から成るアノードパネルとを、それらの周縁部で接合することを特徴とする。 In order to achieve the above object, a manufacturing method of a cold cathode field emission display device of the present invention comprises:
(A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
A cathode panel in which electron emission regions are arranged in a two-dimensional matrix, and after being placed in a vacuum atmosphere, a voltage is applied to the cathode electrode and the gate electrode to discharge at easy discharge locations in the electron emission region. A cathode panel obtained by detecting a discharge location by separating the detected discharge location in the gate electrode from other gate electrode portions, and a phosphor region and an anode formed on the substrate The anode panel which consists of an electrode is joined by those peripheral parts.

上記の目的を達成するための本発明の冷陰極電界電子放出表示装置は、
（Ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（Ｂ）支持体及びカソード電極を覆う絶縁層、
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルであって、真空雰囲気中に配置した後、カソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせて放電箇所を検出し、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離することによって得られたカソードパネルと、基板上に形成された蛍光体領域及びアノード電極から成るアノードパネルとが、それらの周縁部で接合されて成ることを特徴とする。 In order to achieve the above object, a cold cathode field emission display device of the present invention comprises:
(A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
A cathode panel in which electron emission regions are arranged in a two-dimensional matrix, and after being placed in a vacuum atmosphere, a voltage is applied to the cathode electrode and the gate electrode to discharge at easy discharge locations in the electron emission region. A cathode panel obtained by detecting a discharge location by separating the detected discharge location in the gate electrode from other gate electrode portions, and a phosphor region and an anode formed on the substrate The anode panel which consists of an electrode is joined by those peripheral parts, It is characterized by the above-mentioned.

本発明のカソードパネルの検査方法、本発明の冷陰極電界電子放出表示装置の製造方法、本発明の冷陰極電界電子放出表示装置（以下、これらを総称して、単に本発明と呼ぶ場合がある）にあっては、カソード電極とゲート電極との間に印加する電圧の差をΔＶTEST、冷陰極電界電子放出表示装置の実動作時にカソード電極とゲート電極との間に印加される電圧の差の最大値をΔＶACTとしたとき、
ΔＶTEST＞ΔＶACT
好ましくは、
ΔＶTEST≧１．０５ΔＶACT
を満足することが、電子放出領域における易放電箇所に確実に放電を生じさせるといった観点から、望ましい。 Inspection method of cathode panel of the present invention, manufacturing method of cold cathode field emission display device of the present invention, cold cathode field emission display device of the present invention (hereinafter, these may be collectively referred to simply as the present invention) ), The difference in voltage applied between the cathode electrode and the gate electrode is ΔV TEST , and the difference in voltage applied between the cathode electrode and the gate electrode during the actual operation of the cold cathode field emission display device. When the maximum value of ΔV ACT is
ΔV TEST > ΔV ACT
Preferably,
ΔV TEST ≧ 1.05ΔV ACT
It is desirable to satisfy the above from the viewpoint of surely generating a discharge at an easy discharge location in the electron emission region.

また、本発明にあっては、カソード電極及びゲート電極に印加する電圧を、正弦波や、パルス状の直流電圧とすることが好ましく、後者の場合、パルス占有率（デューティ・ファクター）を１０％乃至９０％とすることが、電子放出領域における易放電箇所に短い印加時間で放電を生じさせるといった観点から好ましい。尚、カソード電極及びゲート電極に電圧を印加する時間（電圧印加時間）は、限定するものではないが、１時間乃至２時間とすることが好ましい。   In the present invention, the voltage applied to the cathode electrode and the gate electrode is preferably a sine wave or a pulsed DC voltage. In the latter case, the pulse occupation ratio (duty factor) is 10%. From 90% to 90%, it is preferable from the viewpoint of generating a discharge at an easy discharge location in the electron emission region in a short application time. The time for applying voltage to the cathode electrode and the gate electrode (voltage application time) is not limited, but is preferably 1 to 2 hours.

本発明のカソードパネルの検査方法においては、電子放出領域における易放電箇所に放電を生じさせた後、放電箇所を検出することが好ましく、更には、ゲート電極における検出された放電箇所の部分を、他のゲート電極の部分から分離することが好ましい。   In the inspection method of the cathode panel of the present invention, it is preferable to detect the discharge location after causing discharge at the easy discharge location in the electron emission region, and further, the detected discharge location portion in the gate electrode, It is preferable to separate from other gate electrode portions.

通常、電子放出領域における易放電箇所での放電は、ゲート電極と電子放出部との間、あるいは、ゲート電極とカソード電極との間で生じる。そして、このような放電が生じた場合、ゲート電極の損傷に起因して、ゲート電極と電子放出部との間、あるいは、ゲート電極とカソード電極との間に、屡々、短絡が発生する。   Usually, the discharge at the easy discharge location in the electron emission region occurs between the gate electrode and the electron emission portion or between the gate electrode and the cathode electrode. When such a discharge occurs, a short circuit often occurs between the gate electrode and the electron emission portion or between the gate electrode and the cathode electrode due to damage to the gate electrode.

本発明における放電箇所の検出方法として、特表２００１−５１２２３９に開示された方法や、画像検査装置を用いる方法、電子放出部の電気抵抗値や異常発熱を測定して短絡の有無を検査する配線短絡試験を例示することができ、これらの検出方法は大気中（室内等）にて行うことができる。あるいは又、本発明における放電箇所の検出方法を、カソードパネルから実際に電子を放出させる画像表示試験とすることもできる。   As a method for detecting a discharge location in the present invention, a method disclosed in JP-T-2001-512239, a method using an image inspection apparatus, or a wiring for inspecting the presence or absence of a short circuit by measuring an electric resistance value or abnormal heat generation of an electron emission portion A short circuit test can be illustrated, and these detection methods can be performed in the atmosphere (such as indoors). Alternatively, the discharge location detection method in the present invention may be an image display test in which electrons are actually emitted from the cathode panel.

本発明において、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離する方法として、外部からの物理的あるいは化学的な作用に基づきゲート電極の部分を除去する方法を挙げることができ、より具体的な方法として、ゲート電極の部分を、レーザを用いて溶断する方法や、リソグラフィ技術及びエッチング技術に基づき切断する方法を挙げることができる。   In the present invention, as a method of separating the detected discharge portion of the gate electrode from other gate electrode portions, a method of removing the gate electrode portion based on an external physical or chemical action is cited. More specific methods include a method of fusing a gate electrode portion using a laser, and a method of cutting based on a lithography technique and an etching technique.

本発明においては、例えば、ストライプ状のゲート電極の形成時、第２の方向と平行に延びる１又は複数の溝部（切欠部）を重複領域におけるゲート電極の部分に併せて形成しておき、溝部の端部に位置するゲート電極の領域を溶断、切断することで、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離することができる。あるいは又、レーザビームを走査することによって、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離してもよいし、場合によっては、ゲート電極における検出された放電箇所の部分を消滅させてもよい。   In the present invention, for example, when the stripe-shaped gate electrode is formed, one or a plurality of grooves (notches) extending in parallel with the second direction are formed together with the portion of the gate electrode in the overlapping region, and the groove By cutting and cutting the gate electrode region located at the end of the gate electrode, it is possible to separate the portion of the detected discharge location in the gate electrode from the portion of the other gate electrode. Alternatively, the portion of the detected discharge location in the gate electrode may be separated from the portion of the other gate electrode by scanning the laser beam, and in some cases, the portion of the detected discharge location in the gate electrode May disappear.

本発明においては、検査用対向電極を有する検査用基板と電子放出領域とが対向するように、カソードパネルを真空雰囲気中に配置することが好ましい。尚、検査用基板には、蛍光体領域が形成されていてもよく、これによって画像表示試験を行うことができる。検査用対向電極に印加する電圧は、カソードパネルの検査時、カソード電極及びゲート電極に電圧Ｖ’C，Ｖ’Gを印加することによって生じた電界によって電子放出部の先端部から量子トンネル効果に基づき放出された電子が検査用対向電極に引き付けられ、電子の衝突によってカソードパネルの不所望の部位が帯電することを確実に防止することができる電圧であればよく、例えば、１キロボルト程度、あるいは、それ以下とすることができる。検査用対向電極に印加する電圧が高すぎると、検査用対向電極とゲート電極や電子放出部との間で放電が生じる虞がある。 In the present invention, the cathode panel is preferably disposed in a vacuum atmosphere so that the inspection substrate having the inspection counter electrode and the electron emission region face each other. The inspection substrate may be formed with a phosphor region, whereby an image display test can be performed. The voltage applied to the inspection counter electrode is changed to the quantum tunnel effect from the tip of the electron emission portion by the electric field generated by applying the voltages V ′ C and V ′ G to the cathode electrode and the gate electrode during inspection of the cathode panel. Any voltage can be used as long as it is capable of reliably preventing undesired portions of the cathode panel from being charged due to the collision of electrons with the emitted electrons being attracted to the inspection counter electrode, for example, about 1 kilovolt, or , It can be less. If the voltage applied to the inspection counter electrode is too high, discharge may occur between the inspection counter electrode and the gate electrode or the electron emission portion.

具体的には、冷陰極電界電子放出表示装置用のカソードパネルを真空雰囲気中に配置するためには、カソードパネル検査装置を使用することが好ましい。このカソードパネル検査装置は、例えば、
上部が開口したハウジング、
ハウジング内に配置され、カソードパネルを載置するための検査台、
ハウジング内を真空にするための真空手段、
カソード電極及びゲート電極の端部に接触し得る構造の検査電圧印加部、
ハウジングの開口した上部に取り付けられ、検査用対向電極を有する検査用基板、並びに、
検査用対向電極、カソード電極及びゲート電極に電圧を印加するための電圧制御手段、
から構成することができる。 Specifically, it is preferable to use a cathode panel inspection device in order to place a cathode panel for a cold cathode field emission display in a vacuum atmosphere. This cathode panel inspection device is, for example,
A housing with an open top,
An inspection table placed in the housing for mounting the cathode panel;
Vacuum means for evacuating the housing,
An inspection voltage application unit having a structure capable of contacting the ends of the cathode electrode and the gate electrode;
An inspection substrate attached to the open top of the housing and having an inspection counter electrode; and
Voltage control means for applying a voltage to the counter electrode for inspection, the cathode electrode and the gate electrode;
It can consist of

本発明において、カソード電極とゲート電極との重複領域に位置する１つの電子放出領域は、複数の冷陰極電界電子放出素子（以下、電界放出素子と略称する）から構成されている。ここで、１つの電界放出素子は、
（ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（ｂ）支持体及びカソード電極を覆う絶縁層、
（ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた開口部、並びに、
（ｅ）開口部の底部に露出した電子放出部、
から構成されている。 In the present invention, one electron emission region located in the overlapping region between the cathode electrode and the gate electrode is composed of a plurality of cold cathode field emission devices (hereinafter abbreviated as field emission devices). Here, one field emission element is
(A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) an opening provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of the opening,
It is composed of

電界放出素子の型式は、特に限定されず、スピント型電界放出素子、エッジ型電界放出素子、平面型電界放出素子、扁平型電界放出素子、クラウン型電界放出素子のいずれであってもよい。尚、カソード電極及びゲート電極はストライプ形状を有し、カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第１の方向と第２の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。   The type of the field emission device is not particularly limited, and may be any of a Spindt type field emission device, an edge type field emission device, a planar type field emission device, a flat type field emission device, or a crown type field emission device. The cathode electrode and the gate electrode have a stripe shape, and the projection image of the cathode electrode and the projection image of the gate electrode are orthogonal, that is, the first direction and the second direction are orthogonal. This is preferable from the viewpoint of simplifying the structure of the cold cathode field emission display.

更には、電界放出素子には収束電極が備えられていてもよい。即ち、ゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルトのオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧が印加される。収束電極は、必ずしも各電界放出素子毎に設けられている必要はなく、例えば、電界放出素子の所定の配列方向に沿って延在させることにより、複数の電界放出素子に共通の収束効果を及ぼすこともできる。   Furthermore, the field emission device may be provided with a focusing electrode. That is, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or an electric field in which the focusing electrode is provided above the gate electrode. It can also be an emitting element. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high-voltage type cold cathode field emission display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts and the distance between the anode electrode and the cathode electrode is relatively long, the focusing electrode Is particularly effective. A relative negative voltage is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode is not necessarily provided for each field emission element. For example, by extending the field emission elements along a predetermined arrangement direction of the field emission elements, a convergence effect common to a plurality of field emission elements is exerted. You can also

カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンド等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法やイオンプレーティング法とエッチング法との組合せ；スクリーン印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；レーザアブレーション法；ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えばストライプ状のこれらの電極を形成することが可能である。 The constituent materials of the cathode electrode, gate electrode, and focusing electrode are aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu), gold ( Metals such as Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metal elements Alloys or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond; ITO (indium oxide-tin) ), Conductive metal oxides such as indium oxide and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method; a screen printing method; Plating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like. According to the screen printing method or the plating method, it is possible to directly form these electrodes, for example, in a stripe shape.

電界放出素子を構成する絶縁層や層間絶縁層の構成材料として、ＳｉＯ2、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ2系材料；ＳｉＮ系材料；ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、ＣＶＤ法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer constituting the field emission device, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials: Insulating resins such as polyimide can be used alone or in appropriate combination. For forming the insulating layer or the interlayer insulating layer, a known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used.

カソード電極と電子放出部との間に高抵抗膜を設けてもよい。高抵抗膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。高抵抗膜を構成する材料として、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系材料；ＳｉＮ系材料；アモルファスシリコン等の半導体材料；酸化ルテニウム（ＲｕＯ2）、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。高抵抗膜の形成方法として、スパッタリング法や、ＣＶＤ法やスクリーン印刷法を例示することができる。１つの電子放出部あたりの電気抵抗値は、概ね１×１０6〜１×１０11Ω、好ましくは数十ギガΩとすればよい。 A high resistance film may be provided between the cathode electrode and the electron emission portion. By providing the high resistance film, it is possible to stabilize the operation of the field emission device and make the electron emission characteristics uniform. As the material constituting the high resistance film, a carbon-based material such as silicon carbide (SiC) and SiCN; SiN-based materials; semiconductor materials such as amorphous silicon; ruthenium oxide (RuO 2), tantalum oxide, a refractory metal oxide of tantalum nitride Things can be exemplified. Examples of the method for forming the high resistance film include a sputtering method, a CVD method, and a screen printing method. The electric resistance value per one electron emitting portion is approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several tens of gigaΩ.

ゲート電極や絶縁層に設けられた開口部の平面形状（支持体表面と平行な仮想平面で開口部を切断したときの形状）は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。開口部の形成は、例えば、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、ゲート電極に開口部を直接形成することもできる。絶縁層や層間絶縁層における開口部の形成も、例えば、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   The planar shape of the opening provided in the gate electrode or insulating layer (when the opening is cut in a virtual plane parallel to the support surface) is circular, elliptical, rectangular, polygonal, rounded rectangular Any shape such as a rounded polygon can be used. The opening can be formed by, for example, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, the opening is formed directly on the gate electrode. It can also be formed. The openings in the insulating layer and the interlayer insulating layer can also be formed by, for example, isotropic etching or a combination of anisotropic etching and isotropic etching.

支持体や基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）を例示することができる。 Examples of the support and substrate include a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a semiconductor substrate with an insulating film formed on the surface. From the viewpoint of reducing the manufacturing cost, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As a glass substrate, high strain point glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

本発明において、アノード電極は、全体として１つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体層によって電気的に接続されている必要がある。抵抗体層を構成する材料として、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系材料；ＳｉＮ系材料；酸化ルテニウム（ＲｕＯ2）、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物；アモルファスシリコン等の半導体材料を挙げることができる。抵抗体層のシート抵抗値として、１×１０-1Ω／□乃至１×１０10Ω／□、好ましくは１×１０3Ω／□乃至１×１０8Ω／□を例示することができる。アノード電極ユニットの数（Ｎ）は２以上であればよく、例えば、直線状に配列された蛍光体領域の列の総数をｎ列としたとき、Ｎ＝ｎとし、あるいは、ｎ＝α・Ｎ（αは２以上の整数であり、好ましくは１０≦α≦１００、一層好ましくは２０≦α≦５０）としてもよいし、一定の間隔をもって配設されるスペーサ（後述する）の数に１を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。 In the present invention, the anode electrode may be composed of one anode electrode as a whole or a plurality of anode electrode units. In the latter case, the anode electrode unit and the anode electrode unit need to be electrically connected by a resistor layer. As the material constituting the resistor layer, carbon-based materials such as silicon carbide (SiC) and SiCN; SiN-based materials; refractory metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, and titanium oxide A semiconductor material such as amorphous silicon. Examples of the sheet resistance value of the resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. The number (N) of anode electrode units may be two or more. For example, when the total number of phosphor regions arranged in a straight line is n, N = n or n = α · N (Α is an integer of 2 or more, preferably 10 ≦ α ≦ 100, more preferably 20 ≦ α ≦ 50), or 1 for the number of spacers (described later) arranged at a constant interval. It can be an added number, or it can be a number that matches the number of pixels or subpixels, or an integer fraction of the number of pixels or subpixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may be different depending on the position of the anode electrode unit.

冷陰極電界電子放出表示装置がカラー表示の場合、直線状に配列された蛍光体領域の１列は、全てが赤色発光蛍光体領域で占められた列、緑色発光蛍光体領域で占められた列、及び、青色発光蛍光体領域で占められた列から構成されていてもよいし、赤色発光蛍光体領域、緑色発光蛍光体領域、及び、青色発光蛍光体領域が順に配置された列から構成されていてもよい。ここで、蛍光体領域とは、アノードパネル上において１つの輝点を生成する蛍光体領域であると定義する。また、１画素（１ピクセル）は、１つの赤色発光蛍光体領域、１つの緑色発光蛍光体領域、及び、１つの青色発光蛍光体領域の集合から構成され、１サブピクセルは、１つの蛍光体領域（１つの赤色発光蛍光体領域、あるいは、１つの緑色発光蛍光体領域、あるいは、１つの青色発光蛍光体領域）から構成される。更には、アノード電極ユニットにおける１サブピクセルに相当する大きさとは、１つの蛍光体領域を囲むアノード電極ユニットの大きさを意味する。   When the cold cathode field emission display is in color display, one row of the phosphor regions arranged in a straight line is a row occupied by the red light emitting phosphor region and a row occupied by the green light emitting phosphor region. And a row occupied by the blue light-emitting phosphor region, or a row in which the red light-emitting phosphor region, the green light-emitting phosphor region, and the blue light-emitting phosphor region are sequentially arranged. It may be. Here, the phosphor region is defined as a phosphor region that generates one bright spot on the anode panel. One pixel (one pixel) is composed of a set of one red light emitting phosphor region, one green light emitting phosphor region, and one blue light emitting phosphor region, and one subpixel is one phosphor. The region is composed of one red light emitting phosphor region, one green light emitting phosphor region, or one blue light emitting phosphor region. Furthermore, the size corresponding to one subpixel in the anode electrode unit means the size of the anode electrode unit surrounding one phosphor region.

アノード電極（アノード電極ユニットを包含する）は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種のＰＶＤ法；各種のＣＶＤ法；スクリーン印刷法；リフトオフ法；ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をＰＶＤ法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体層をパターニングしてもよいし、あるいは、抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のＰＶＤ法やスクリーン印刷法に基づく形成により、抵抗体層を得ることができる。基板上（あるいは基板上方）におけるアノード電極の平均厚さ（後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ）として、３×１０-8ｍ（３０ｎｍ）乃至１．５×１０-7ｍ（１５０ｎｍ）、好ましくは５×１０-8ｍ（５０ｎｍ）乃至１×１０-7ｍ（１００ｎｍ）を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, various PVD methods such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method, and a laser ablation method; various CVD methods; a screen printing method; Method; sol-gel method and the like. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on a PVD method or a screen printing method through a mask or screen having an anode electrode pattern. The resistor layer can also be formed by a similar method. That is, a resistor layer may be formed from a resistor material, and the resistor layer may be patterned based on a lithography technique and an etching technique, or the resistor material may be provided via a mask or screen having a resistor layer pattern. The resistor layer can be obtained by formation based on the PVD method or the screen printing method. 3 × 10 −8 m (30 nm) to 1 as the average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as described later, the average thickness of the anode electrode on the top surface of the partition) And 5 × 10 −7 m (150 nm), preferably 5 × 10 −8 m (50 nm) to 1 × 10 −7 m (100 nm).

アノード電極の構成材料は、冷陰極電界電子放出表示装置の構成によって適宜選択すればよい。即ち、冷陰極電界電子放出表示装置が透過型（アノードパネルが表示面に相当する）であって、且つ、基板上にアノード電極と蛍光体領域がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ＩＴＯ（インジウム錫酸化物）等の透明導電材料を用いる。一方、冷陰極電界電子放出表示装置が反射型（カソードパネルが表示面に相当する）である場合、及び、透過型であっても基板上に蛍光体領域とアノード電極とがこの順に積層されている場合には、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンド等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体層を形成する場合、抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体層をシリコンカーバイド（ＳｉＣ）から構成した場合、アノード電極をモリブデン（Ｍｏ）から構成することが好ましい。 The constituent material of the anode electrode may be appropriately selected according to the configuration of the cold cathode field emission display. That is, when the cold cathode field emission display is a transmission type (the anode panel corresponds to the display surface), and the anode electrode and the phosphor region are laminated in this order on the substrate, the substrate is Originally, the anode electrode itself needs to be transparent, and a transparent conductive material such as ITO (indium tin oxide) is used. On the other hand, when the cold cathode field emission display device is of a reflective type (the cathode panel corresponds to the display surface), and even if it is a transmissive type, the phosphor region and the anode electrode are laminated in this order on the substrate. In the case of molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti), Metals such as cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2, TiSi 2, silicides such as TaSi 2); thin carbon film such as diamond; silicon (semiconductor Si) such as ITO (indium - tin), indium oxide, conductive zinc oxide, etc. It can be exemplified genus oxide. When the resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the resistor layer. For example, when the resistor layer is made of silicon carbide (SiC), the anode electrode is It is preferable to comprise molybdenum (Mo).

アノード電極と蛍光体領域の構成例として、（１）基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成、（２）基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成、を挙げることができる。尚、（１）の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、（２）の構成において、アノード電極の上にメタルバック膜を形成してもよい。   As an example of the configuration of the anode electrode and the phosphor region, (1) a configuration in which the anode electrode is formed on the substrate and the phosphor region is formed on the anode electrode, and (2) a phosphor region is formed on the substrate. The structure which forms an anode electrode on a fluorescent substance area can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor region. In the configuration (2), a metal back film may be formed on the anode electrode.

アノードパネルには、蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された二次電子が他の蛍光体領域に入射し、所謂光学的クロストーク（色濁り）が発生することを防止するための隔壁が、複数、設けられている構成とすることもできる。   In the anode panel, electrons that have recoiled from the phosphor region or secondary electrons emitted from the phosphor region enter the other phosphor region, and so-called optical crosstalk (color turbidity) occurs. A configuration in which a plurality of partition walls for prevention is provided may be employed.

隔壁の平面形状として、格子形状（井桁形状）、即ち、１サブピクセルに相当する、例えば平面形状が略矩形（ドット状）の蛍光体領域の四方を取り囲む形状を挙げることができ、あるいは、略矩形あるいはストライプ状の蛍光体領域の対向する二辺と平行に延びる帯状形状あるいはストライプ形状を挙げることができる。隔壁を格子形状とする場合、１つの蛍光体領域の領域の四方を連続的に取り囲む形状としてもよいし、不連続に取り囲む形状としてもよい。隔壁を帯状形状あるいはストライプ形状とする場合、連続した形状としてもよいし、不連続な形状としてもよい。隔壁を形成した後、隔壁を研磨し、隔壁の頂面の平坦化を図ってもよい。   Examples of the planar shape of the partition walls include a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, a shape surrounding the four sides of a phosphor region having a substantially rectangular shape (dot shape). Examples thereof include a strip shape or a stripe shape extending in parallel with two opposite sides of the rectangular or stripe phosphor region. In the case where the partition walls have a lattice shape, a shape that continuously surrounds four sides of one phosphor region may be used, or a shape that discontinuously surrounds them. When the partition wall has a strip shape or a stripe shape, it may have a continuous shape or a discontinuous shape. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、かかる隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用の材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用の材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成を行う方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。   Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding a material for forming the partition wall in the opening formed by the removal, and baking. is there. The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired. The sand blast forming method is, for example, for forming partition walls on which a partition wall forming material layer is formed on a substrate by using screen printing, a roll coater, a doctor blade, a nozzle discharge type coater or the like and dried. In this method, the material layer portion is covered with a mask layer, and then the exposed partition wall forming material layer portion is removed by sandblasting.

蛍光体領域は、単色の蛍光体粒子から構成されていても、３原色の蛍光体粒子から構成されていてもよい。また、蛍光体領域の配列様式は、ドット状であっても、ストライプ状であってもよい。尚、ドット状やストライプ状の配列様式においては、隣り合う蛍光体領域の間の隙間がコントラスト向上を目的とした光吸収層（ブラックマトリックス）で埋め込まれていてもよい。   The phosphor region may be composed of monochromatic phosphor particles or may be composed of three primary color phosphor particles. In addition, the phosphor region may be arranged in a dot shape or a stripe shape. In the dot-like or stripe-like arrangement pattern, a gap between adjacent phosphor regions may be embedded with a light absorption layer (black matrix) for the purpose of improving contrast.

蛍光体領域は、発光性結晶粒子（例えば、粒径５〜１０ｎｍ程度の蛍光体粒子）から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物（赤色蛍光体スラリー）を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物（緑色蛍光体スラリー）を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物（青色蛍光体スラリー）を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。基板上における蛍光体領域の平均厚さは、限定するものではないが、３μｍ乃至２０μｍ、好ましくは５μｍ乃至１０μｍであることが望ましい。   For the phosphor region, a luminescent crystal particle composition prepared from luminescent crystal particles (for example, phosphor particles having a particle size of about 5 to 10 nm) is used. For example, a red photosensitive luminescent crystal particle composition is used. (Red phosphor slurry) is applied to the entire surface, exposed and developed to form a red light emitting phosphor region, and then a green photosensitive luminescent crystal particle composition (green phosphor slurry) is applied to the entire surface. Then, it is exposed to light and developed to form a green light emitting phosphor region. Further, a blue photosensitive luminescent crystal particle composition (blue phosphor slurry) is coated on the entire surface, exposed to light and developed to emit blue light. It can be formed by a method of forming a phosphor region. Although the average thickness of the phosphor region on the substrate is not limited, it is desirably 3 μm to 20 μm, preferably 5 μm to 10 μm.

発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がＮＴＳＣで規定される３原色に近く、３原色を混合した際の白バランスがとれ、残光時間が短く、３原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。赤色発光蛍光体領域を構成する蛍光体材料として、（Ｙ2Ｏ3：Ｅｕ）、（Ｙ2Ｏ2Ｓ：Ｅｕ）、（Ｙ3Ａｌ5Ｏ12：Ｅｕ）、（Ｙ2ＳｉＯ5：Ｅｕ）、（Ｚｎ3（ＰＯ4）2：Ｍｎ）を例示することができるが、中でも、（Ｙ2Ｏ3：Ｅｕ）、（Ｙ2Ｏ2Ｓ：Ｅｕ）を用いることが好ましい。また、緑色発光蛍光体領域を構成する蛍光体材料として、（ＺｎＳｉＯ2：Ｍｎ）、（Ｓｒ4Ｓｉ3Ｏ8Ｃｌ4：Ｅｕ）、（ＺｎＳ：Ｃｕ，Ａｌ）、（ＺｎＳ：Ｃｕ，Ａｕ，Ａｌ）、［（Ｚｎ，Ｃｄ）Ｓ：Ｃｕ，Ａｌ］、（Ｙ3Ａｌ5Ｏ12：Ｔｂ）、（Ｙ2ＳｉＯ5：Ｔｂ）、［Ｙ3（Ａｌ，Ｇａ）5Ｏ12：Ｔｂ］、（ＺｎＢａＯ4：Ｍｎ）、（ＧｂＢＯ3：Ｔｂ）、（Ｓｒ6ＳｉＯ3Ｃｌ3：Ｅｕ）、（ＢａＭｇＡｌ14Ｏ23：Ｍｎ）、（ＳｃＢＯ3：Ｔｂ）、（Ｚｎ2ＳｉＯ4：Ｍｎ）、（ＺｎＯ：Ｚｎ）、（Ｇｄ2Ｏ2Ｓ：Ｔｂ）、（ＺｎＧａ2Ｏ4：Ｍｎ）を例示することができるが、中でも、（ＺｎＳ：Ｃｕ，Ａｌ）、（ＺｎＳ：Ｃｕ，Ａｕ，Ａｌ）、［（Ｚｎ，Ｃｄ）Ｓ：Ｃｕ，Ａｌ］、（Ｙ3Ａｌ5Ｏ12：Ｔｂ）、［Ｙ3（Ａｌ，Ｇａ）5Ｏ12：Ｔｂ］、（Ｙ2ＳｉＯ5：Ｔｂ）を用いることが好ましい。更には、青色発光蛍光体領域を構成する蛍光体材料として、（Ｙ2ＳｉＯ5：Ｃｅ）、（ＣａＷＯ4：Ｐｂ）、ＣａＷＯ4、ＹＰ0.85Ｖ0.15Ｏ4、（ＢａＭｇＡｌ14Ｏ23：Ｅｕ）、（Ｓｒ2Ｐ2Ｏ7：Ｅｕ）、（Ｓｒ2Ｐ2Ｏ7：Ｓｎ）、（ＺｎＳ：Ａｇ，Ａｌ）、（ＺｎＳ：Ａｇ）、ＺｎＭｇＯ、ＺｎＧａＯ4を例示することができるが、中でも、（ＺｎＳ：Ａｇ）、（ＺｎＳ：Ａｇ，Ａｌ）を用いることが好ましい。 The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them. As phosphor materials constituting the red light emitting phosphor region, (Y 2 O 3 : Eu), (Y 2 O 2 S: Eu), (Y 3 Al 5 O 12 : Eu), (Y 2 SiO 5 : Eu) ) And (Zn 3 (PO 4 ) 2 : Mn) can be exemplified, among which (Y 2 O 3 : Eu) and (Y 2 O 2 S: Eu) are preferably used. Further, as phosphor materials constituting the green light emitting phosphor region, (ZnSiO 2 : Mn), (Sr 4 Si 3 O 8 Cl 4 : Eu), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd) S: Cu, Al], (Y 3 Al 5 O 12 : Tb), (Y 2 SiO 5 : Tb), [Y 3 (Al, Ga) 5 O 12 : Tb] , (ZnBaO 4 : Mn), (GbBO 3 : Tb), (Sr 6 SiO 3 Cl 3 : Eu), (BaMgAl 14 O 23 : Mn), (ScBO 3 : Tb), (Zn 2 SiO 4 : Mn) , (ZnO: Zn), (Gd 2 O 2 S: Tb), and (ZnGa 2 O 4 : Mn), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd ) S: Cu, Al], (Y 3 Al 5 O 12: Tb), [Y 3 ( l, Ga) 5 O 12: Tb], (Y 2 SiO 5: it is preferable to use a Tb). Further, as phosphor materials constituting the blue light emitting phosphor region, (Y 2 SiO 5 : Ce), (CaWO 4 : Pb), CaWO 4 , YP 0.85 V 0.15 O 4 , (BaMgAl 14 O 23 : Eu) , (Sr 2 P 2 O 7 : Eu), (Sr 2 P 2 O 7 : Sn), (ZnS: Ag, Al), (ZnS: Ag), ZnMgO, and ZnGaO 4. , (ZnS: Ag), (ZnS: Ag, Al) are preferably used.

蛍光体領域からの光を吸収する光吸収層が隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を９９％以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜（例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金）、金属酸化物（例えば、酸化クロム）、金属窒化物（例えば、窒化クロム）、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム／クロム積層膜を例示することができる。尚、酸化クロム／クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   A light absorption layer that absorbs light from the phosphor region is preferably formed between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As a material constituting the light absorption layer, it is preferable to select a material that absorbs 99% or more of light from the phosphor region. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. For example, the light absorption layer is a combination of a vacuum vapor deposition method, a sputtering method and an etching method, a vacuum vapor deposition method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, a lithography technique, etc. It can be formed by a method appropriately selected depending on the method.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体領域に衝突する。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor region. As a result of the collision of electrons with the phosphor region, the phosphor region emits light and can be recognized as an image.

冷陰極電界電子放出表示装置にあっては、アノードパネルとカソードパネルとによって挟まれた空間が真空状態となっているが故に、アノードパネルとカソードパネルとの間にスペーサを配しておかないと、大気圧によって冷陰極電界電子放出表示装置が損傷を受けてしまう虞がある。係るスペーサは、例えばセラミックスから構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、かかるグリーンシート焼成品を切断することによってスペーサを製造することができる。また、スペーサの表面に、金属や合金から成る導電材料層を形成し、あるいは又、高抵抗層を形成し、あるいは又、二次電子放出係数の低い材料から成る薄層を形成してもよい。スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネルにスペーサ保持部を形成し、スペーサ保持部とスペーサ保持部との間に挟み込んで固定すればよい。   In the cold cathode field emission display device, since the space between the anode panel and the cathode panel is in a vacuum state, it is necessary to arrange a spacer between the anode panel and the cathode panel. The cold cathode field emission display may be damaged by atmospheric pressure. The spacer can be made of ceramics, for example. When the spacer is made of ceramics, the ceramics include mullite, alumina, barium titanate, lead zirconate titanate, zirconia, cordiolite, borosilicate barium, iron silicate, glass ceramic materials, titanium oxide and chromium oxide. Examples thereof include iron oxide, vanadium oxide, and nickel oxide added. In this case, a spacer can be manufactured by forming a so-called green sheet, firing the green sheet, and cutting the fired green sheet. Further, a conductive material layer made of metal or alloy may be formed on the surface of the spacer, or a high resistance layer may be formed, or a thin layer made of a material having a low secondary electron emission coefficient may be formed. . For example, the spacer may be fixed by being sandwiched between the partition walls, or alternatively, for example, by forming a spacer holding portion on the anode panel and sandwiching and fixing between the spacer holding portion and the spacer holding portion. Good.

カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が１２０〜４００゜Ｃ程度の所謂低融点金属材料を用いてもよい。かかる低融点金属材料としては、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を例示することができる。 The cathode panel and the anode panel are joined at the peripheral edge. The joining may be performed using an adhesive layer, or a frame made of an insulating rigid material such as glass or ceramics and an adhesive layer are used in combination. May be. When using a frame and an adhesive layer together, the opposing distance between the cathode panel and the anode panel is set longer than when only the adhesive layer is used by appropriately selecting the height of the frame. Is possible. As a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220-370 ° C.), Sn 95 Cu 5 (melting point 227-370 °). C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

基板と支持体と枠体の三者を接合する場合、三者同時接合を行ってもよいし、あるいは、第１段階で基板又は支持体のいずれか一方と枠体とを先に接合し、第２段階で基板又は支持体の他方と枠体とを接合してもよい。三者同時接合や第２段階における接合を高真空雰囲気中で行えば、基板と支持体と枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、基板と支持体と枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧／減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表０族に属するガス（例えばＡｒガス）を含む不活性ガスであってもよい。   When joining the three of the substrate, the support and the frame, the three-party simultaneous joining may be performed, or in the first stage, either the substrate or the support and the frame are joined first, In the second stage, the other of the substrate or the support and the frame may be joined. If the three-party simultaneous bonding or the bonding in the second stage is performed in a high vacuum atmosphere, the space surrounded by the substrate, the support, the frame, and the adhesive layer becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the substrate, the support, the frame, and the adhesive layer can be evacuated to create a vacuum. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

接合後に排気を行う場合、排気は、基板及び／又は支持体に予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、基板及び／又は支持体の無効領域（即ち、表示部分として機能する有効領域以外の領域）に設けられた貫通孔の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、冷陰極電界電子放出表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhausting after joining, the exhausting can be performed through a tip tube connected in advance to the substrate and / or the support. The tip tube is typically composed of a glass tube, and a frit is formed around a through hole provided in an ineffective area (that is, an area other than the effective area functioning as a display portion) of the substrate and / or the support. It joins using glass or the above-mentioned low melting metal material, and after the space reaches a predetermined degree of vacuum, it is sealed off by heat fusion. In addition, if the entire cold cathode field emission display is once heated and then cooled before sealing, the residual gas can be released into the space, and the residual gas can be removed out of the space by exhaust. This is preferable.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。アノード電極制御回路の出力電圧ＶAは、通常、一定であり、例えば、５キロボルト〜１０キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をｄ（但し、０．５ｍｍ≦ｄ≦１０ｍｍ）としたとき、ＶA／ｄ（単位：キロボルト／ｍｍ）の値は、０．５以上２０以下、好ましくは１以上１０以下、一層好ましくは５以上１０以下を満足することが望ましい。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. The output voltage V A of the anode electrode control circuit is normally constant and can be set to, for example, 5 kilovolts to 10 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d (where 0.5 mm ≦ d ≦ 10 mm), the value of V A / d (unit: kilovolt / mm) is 0.5 or more and 20 Hereinafter, it is desirable to satisfy 1 or more and 10 or less, and more preferably 5 or more and 10 or less.

冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧ＶC及びゲート電極に印加する電圧ＶGに関しては、階調制御方式として電圧変調方式を採用した場合、
（１）カソード電極に印加する電圧ＶCを一定とし、ゲート電極に印加する電圧ＶGを変化させる方式
（２）カソード電極に印加する電圧ＶCを変化させ、ゲート電極に印加する電圧ＶGを一定とする方式
（３）カソード電極に印加する電圧ＶCを変化させ、且つ、ゲート電極に印加する電圧ＶGも変化させる方式がある。 In the actual operation of the cold cathode field emission display device, regarding the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode, when the voltage modulation method is adopted as the gradation control method,
(1) A method of changing the voltage V G applied to the gate electrode while keeping the voltage V C applied to the cathode electrode constant (2) A voltage V G applied to the gate electrode by changing the voltage V C applied to the cathode electrode (3) There is a method in which the voltage V C applied to the cathode electrode is changed and the voltage V G applied to the gate electrode is also changed.

本発明の冷陰極電界電子放出表示装置用のカソードパネルの検査方法にあっては、カソード電極及びゲート電極に電圧を印加することで電子放出領域における易放電箇所に放電を生じさせる。即ち、冷陰極電界電子放出表示装置として組み立てる前に、耐圧の弱い箇所のスクリーニングを行うことができる。従って、係るカソードパネルとアノードパネルとを組み立てることによって冷陰極電界電子放出表示装置を製造した後、冷陰極電界電子放出表示装置を実際の表示動作に供したとき、ゲート電極と電子放出部との間、あるいは、ゲート電極とカソード電極との間での放電が発生し難くなる結果、高い信頼性を有する冷陰極電界電子放出表示装置を提供することが可能となる。   In the method for inspecting a cathode panel for a cold cathode field emission display according to the present invention, a voltage is applied to the cathode electrode and the gate electrode to cause a discharge at an easily discharge location in the electron emission region. That is, before assembling as a cold cathode field emission display, it is possible to screen a portion having a low withstand voltage. Accordingly, after the cold cathode field emission display is manufactured by assembling the cathode panel and the anode panel, when the cold cathode field emission display is subjected to an actual display operation, the gate electrode and the electron emission portion As a result, it becomes difficult to generate a discharge between the gate electrode and the cathode electrode, so that it is possible to provide a cold cathode field emission display having high reliability.

本発明の冷陰極電界電子放出表示装置あるいはその製造方法にあっては、カソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせて放電箇所を検出し、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離することによってカソードパネルを得る。即ち、冷陰極電界電子放出表示装置として組み立てる前に、耐圧の弱い箇所のスクリーニングを行うことができる。従って、係るカソードパネルとアノードパネルとを組み立てることによって冷陰極電界電子放出表示装置を製造した後、冷陰極電界電子放出表示装置を実際の表示動作に供したとき、ゲート電極と電子放出部との間、あるいは、ゲート電極とカソード電極との間での放電が発生し難くなる結果、高い信頼性を有する冷陰極電界電子放出表示装置を提供することが可能となる。しかも、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離するので、放電箇所は冷陰極電界電子放出表示装置の表示動作に何ら影響を及ぼすことがなくなり、冷陰極電界電子放出表示装置の信頼性を著しく向上させることができるし、冷陰極電界電子放出表示装置の製造歩留の向上を図ることができる。   In the cold cathode field emission display device or the manufacturing method thereof according to the present invention, by applying a voltage to the cathode electrode and the gate electrode, a discharge is generated in the easy discharge portion in the electron emission region to detect the discharge portion. The cathode panel is obtained by separating the part of the detected discharge location in the gate electrode from the part of the other gate electrode. That is, before assembling as a cold cathode field emission display, it is possible to screen a portion having a low withstand voltage. Accordingly, after the cold cathode field emission display is manufactured by assembling the cathode panel and the anode panel, when the cold cathode field emission display is subjected to an actual display operation, the gate electrode and the electron emission portion As a result, it becomes difficult to generate a discharge between the gate electrode and the cathode electrode, so that it is possible to provide a cold cathode field emission display having high reliability. In addition, since the portion of the detected discharge location in the gate electrode is separated from the portion of the other gate electrode, the discharge location has no effect on the display operation of the cold cathode field emission display, and the cold cathode field electron The reliability of the emission display device can be remarkably improved, and the production yield of the cold cathode field emission display device can be improved.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例１は、本発明の冷陰極電界電子放出表示装置用のカソードパネル（以下、カソードパネルと略称する）の検査方法、冷陰極電界電子放出表示装置の製造方法（以下、単に、表示装置の製造方法と呼ぶ）、並びに、冷陰極電界電子放出表示装置（以下、単に、表示装置と呼ぶ）に関する。   Example 1 is a method for inspecting a cathode panel (hereinafter abbreviated as a cathode panel) for a cold cathode field emission display device of the present invention, and a method for manufacturing a cold cathode field emission display device (hereinafter simply referred to as a display device). And a cold cathode field emission display device (hereinafter simply referred to as a display device).

実施例１の表示装置の模式的な一部端面図を図１に示し、カソードパネルの一部分の模式的な斜視図を図２の（Ａ）及び（Ｂ）に示す。更には、蛍光体領域等の配列を、模式的な部分的平面図として、図３〜図８に例示する。尚、図１に示すアノードパネルＡＰの模式的な一部端面図における蛍光体領域等の配列を、図４あるいは図６に示す構成としている。また、図３〜図８においてはアノード電極の図示を省略している。   A schematic partial end view of the display device of Example 1 is shown in FIG. 1, and a schematic perspective view of a part of the cathode panel is shown in FIGS. Furthermore, the arrangement of the phosphor regions and the like is illustrated in FIGS. 3 to 8 as schematic partial plan views. The arrangement of the phosphor regions and the like in the schematic partial end view of the anode panel AP shown in FIG. 1 has the configuration shown in FIG. 4 or FIG. 3 to 8, the anode electrode is not shown.

ここで、実施例１の表示装置は、カソードパネルＣＰとアノードパネルＡＰとがそれらの周縁部で接合されて成り、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間は真空状態とされている。そして、カソードパネルＣＰは、支持体１０、及び、この支持体１０上に２次元マトリクス状に配置、配列された電子放出領域ＥＡから構成されている。一方、アノードパネルＡＰは、基板２０、並びに、この基板２０上に形成された蛍光体領域２２（カラー表示の場合、赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、青色発光蛍光体領域２２Ｂ）、及び、蛍光体領域２２を覆うアノード電極２４から構成されている。   Here, the display device of Example 1 is formed by joining the cathode panel CP and the anode panel AP at their peripheral portions, and the space sandwiched between the cathode panel CP and the anode panel AP is in a vacuum state. . The cathode panel CP includes a support 10 and electron emission regions EA arranged and arranged in a two-dimensional matrix on the support 10. On the other hand, the anode panel AP includes the substrate 20 and the phosphor region 22 formed on the substrate 20 (in the case of color display, a red light-emitting phosphor region 22R, a green light-emitting phosphor region 22G, and a blue light-emitting phosphor region 22B). ) And an anode electrode 24 covering the phosphor region 22.

具体的には、実施例１の表示装置におけるカソードパネルＣＰにおいては、
（Ａ）支持体１０上に形成され、第１の方向（図１の紙面と平行な方向）に延びるカソード電極１１、
（Ｂ）支持体１０及びカソード電極１１を覆う絶縁層１２、
（Ｃ）絶縁層１２上に形成され、第１の方向とは異なる第２の方向（図１の紙面と垂直な方向）に延びるゲート電極１３、
（Ｄ）カソード電極１１とゲート電極１３との重複領域に位置するゲート電極１３の部分及び絶縁層１２の部分に設けられた複数の開口部１４（ゲート電極１３に設けられた第１開口部１４Ａと、絶縁層１２に設けられた第２開口部１４Ｂ）、並びに、
（Ｅ）複数の開口部１４のそれぞれの底部に露出した電子放出部１５、
から成る電子放出領域ＥＡが２次元マトリクス状に配列されている。ここで、１つの電子放出領域ＥＡが、１つのサブピクセルに相当する。 Specifically, in the cathode panel CP in the display device of Example 1,
(A) a cathode electrode 11 formed on the support 10 and extending in a first direction (a direction parallel to the paper surface of FIG. 1);
(B) an insulating layer 12 covering the support 10 and the cathode electrode 11;
(C) a gate electrode 13 formed on the insulating layer 12 and extending in a second direction (direction perpendicular to the paper surface of FIG. 1) different from the first direction;
(D) A plurality of openings 14 (first openings 14 </ b> A provided in the gate electrode 13) provided in the portion of the gate electrode 13 and the insulating layer 12 located in the overlapping region of the cathode electrode 11 and the gate electrode 13. A second opening 14B provided in the insulating layer 12, and
(E) an electron emission portion 15 exposed at the bottom of each of the plurality of openings 14;
Are arranged in a two-dimensional matrix. Here, one electron emission area EA corresponds to one subpixel.

また、カソード電極１１とゲート電極１３との重複領域に位置する１つの電子放出領域ＥＡは、複数の冷陰極電界電子放出素子（以下、電界放出素子と略称する）から構成されている。ここで、１つの電界放出素子は、
（ａ）支持体１０上に形成され、第１の方向に延びるカソード電極１１、
（ｂ）支持体１０及びカソード電極１１を覆う絶縁層１２、
（ｃ）絶縁層１２上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極１３、
（ｄ）カソード電極１１とゲート電極１３との重複領域に位置するゲート電極１３の部分及び絶縁層１２の部分に設けられた開口部１４（ゲート電極１３に設けられた第１開口部１４Ａと、絶縁層１２に設けられた第２開口部１４Ｂ）、並びに、
（ｅ）開口部１４の底部に露出した電子放出部１５、
から構成されている。 One electron emission region EA located in the overlapping region of the cathode electrode 11 and the gate electrode 13 is composed of a plurality of cold cathode field emission devices (hereinafter abbreviated as field emission devices). Here, one field emission element is
(A) a cathode electrode 11 formed on the support 10 and extending in the first direction;
(B) an insulating layer 12 covering the support 10 and the cathode electrode 11;
(C) a gate electrode 13 formed on the insulating layer 12 and extending in a second direction different from the first direction;
(D) the opening 14 provided in the part of the gate electrode 13 and the part of the insulating layer 12 located in the overlapping region of the cathode electrode 11 and the gate electrode 13 (the first opening 14A provided in the gate electrode 13; A second opening 14B) provided in the insulating layer 12, and
(E) an electron emission portion 15 exposed at the bottom of the opening 14;
It is composed of

実施例１における電子放出部１５は円錐形の電子放出部から構成されており、実施例１における電界放出素子はスピント型電界放出素子である。   The electron emission part 15 in Example 1 is comprised from the cone-shaped electron emission part, and the field emission element in Example 1 is a Spindt type | mold field emission element.

カソード電極１１は第１の方向（図１の紙面と平行な方向）に延びるストライプ状であり、ゲート電極１３は第１の方向とは異なる第２の方向（図１の紙面と垂直な方向）に延びるストライプ状である（図２も参照）。ここで、カソード電極１１の射影像とゲート電極１３の射影像とは直交している。即ち、第１の方向と第２の方向とは直交している。ストライプ状のカソード電極１１とストライプ状のゲート電極１３とが重複する重複領域が電子放出領域ＥＡに相当する。１サブピクセルは、カソードパネル側の電子放出領域ＥＡと、この電子放出領域ＥＡに対面したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域には、かかる画素が、例えば数十万〜数百万個ものオーダーにて配列されている。   The cathode electrode 11 has a stripe shape extending in a first direction (a direction parallel to the paper surface of FIG. 1), and the gate electrode 13 is a second direction different from the first direction (a direction perpendicular to the paper surface of FIG. 1). (See also FIG. 2). Here, the projection image of the cathode electrode 11 and the projection image of the gate electrode 13 are orthogonal to each other. That is, the first direction and the second direction are orthogonal. An overlapping region where the striped cathode electrode 11 and the striped gate electrode 13 overlap corresponds to the electron emission region EA. One subpixel is constituted by an electron emission area EA on the cathode panel side and a phosphor area 22 on the anode panel side facing the electron emission area EA. In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example.

アノードパネルＡＰは、より具体的には、基板２０、基板２０上に形成された隔壁２１と隔壁２１との間の基板２０上に形成され、多数の蛍光体粒子から成る蛍光体領域２２（赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、青色発光蛍光体領域２２Ｂ）、及び、蛍光体領域２２上に形成されたアノード電極２４を備えている。アノード電極２４は、有効領域を覆う薄い１枚のシート状であり、アノード電極制御回路３２に接続されている。アノード電極２４は、厚さ約７０ｎｍのアルミニウムから成り、隔壁２１及び蛍光体領域２２を覆う状態で設けられている。蛍光体領域２２と蛍光体領域２２との間であって、隔壁２１と基板２０との間には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層（ブラックマトリックス）２３が形成されている。   More specifically, the anode panel AP is formed on the substrate 20 and the substrate 20 between the barrier ribs 21 formed on the substrate 20 and the barrier ribs 21, and a phosphor region 22 (red color) made of a large number of phosphor particles. A light emitting phosphor region 22R, a green light emitting phosphor region 22G, a blue light emitting phosphor region 22B), and an anode electrode 24 formed on the phosphor region 22. The anode electrode 24 is in the form of a thin sheet that covers the effective area, and is connected to the anode electrode control circuit 32. The anode electrode 24 is made of aluminum having a thickness of about 70 nm, and is provided so as to cover the partition wall 21 and the phosphor region 22. Between the phosphor region 22 and the phosphor region 22, and between the partition wall 21 and the substrate 20, a light absorption layer (black) is used to prevent the occurrence of color turbidity and optical crosstalk in the display image. Matrix) 23 is formed.

隔壁２１とスペーサ２５と蛍光体領域２２の配置状態の一例を模式的に図３〜図８に示す。隔壁２１の平面形状としては、格子形状（井桁形状）、即ち、１サブピクセルに相当する、例えば平面形状が略矩形の蛍光体領域２２の四方を取り囲む形状（図３、図４、図５、図６参照）、あるいは、略矩形の（あるいはストライプ状の）蛍光体領域２２の対向する二辺と平行に延びる帯状形状（ストライプ形状）を挙げることができる（図７及び図８参照）。尚、図７に示す蛍光体領域２２にあっては、蛍光体領域２２Ｒ，２２Ｇ，２２Ｂを、図７の上下方向に延びるストライプ状とすることもできる。隔壁２１の一部は、スペーサ２５を保持するためのスペーサ保持部２６としても機能する。   An example of the arrangement state of the partition walls 21, the spacers 25, and the phosphor regions 22 is schematically shown in FIGS. The planar shape of the partition wall 21 is a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, a shape surrounding the four sides of the phosphor region 22 having a substantially rectangular shape (FIGS. 3, 4, 5, 6), or a strip shape (stripe shape) extending in parallel with two opposing sides of the substantially rectangular (or striped) phosphor region 22 (see FIGS. 7 and 8). In the phosphor region 22 shown in FIG. 7, the phosphor regions 22R, 22G, and 22B can be formed in a stripe shape extending in the vertical direction in FIG. A part of the partition wall 21 also functions as a spacer holding portion 26 for holding the spacer 25.

実施例１の表示装置において、図１に示すように、カソード電極１１はカソード電極制御回路３０に接続され、ゲート電極１３はゲート電極制御回路３１に接続され、アノード電極２４はアノード電極制御回路３２に接続されている。これらの制御回路は周知の回路から構成することができる。アノード電極制御回路の出力電圧ＶAは、通常、一定であり、例えば、５キロボルト〜１０キロボルトとすることができる。一方、表示装置の実動作時、カソード電極１１に印加する電圧ＶC及びゲート電極１３に印加する電圧ＶGに関しては、
（１）カソード電極１１に印加する電圧ＶCを一定とし、ゲート電極１３に印加する電圧ＶGを変化させる方式
（２）カソード電極１１に印加する電圧ＶCを変化させ、ゲート電極１３に印加する電圧ＶGを一定とする方式
（３）カソード電極１１に印加する電圧ＶCを変化させ、且つ、ゲート電極１３に印加する電圧ＶGも変化させる方式
のいずれを採用してもよい。 In the display device of Example 1, as shown in FIG. 1, the cathode electrode 11 is connected to the cathode electrode control circuit 30, the gate electrode 13 is connected to the gate electrode control circuit 31, and the anode electrode 24 is connected to the anode electrode control circuit 32. It is connected to the. These control circuits can be constituted by known circuits. The output voltage V A of the anode electrode control circuit is normally constant and can be set to, for example, 5 kilovolts to 10 kilovolts. On the other hand, regarding the voltage V C applied to the cathode electrode 11 and the voltage V G applied to the gate electrode 13 during actual operation of the display device,
(1) A method in which the voltage V C applied to the cathode electrode 11 is constant and the voltage V G applied to the gate electrode 13 is changed. (2) The voltage V C applied to the cathode electrode 11 is changed and applied to the gate electrode 13. the voltage V G for changing the voltage V C applied to the method (3) a cathode electrode 11, constant, and may employ any method to change the voltage V G applied to the gate electrode 13.

カソード電極１１には相対的に負電圧がカソード電極制御回路３０から印加され、ゲート電極１３には相対的に正電圧がゲート電極制御回路３１から印加され、アノード電極２４にはゲート電極１３よりも更に高い正電圧がアノード電極制御回路３２から印加される。かかる表示装置において表示を行う場合、例えば、カソード電極１１にカソード電極制御回路３０から走査信号を入力し、ゲート電極１３にゲート電極制御回路３１からビデオ信号を入力する。尚、カソード電極１１にカソード電極制御回路３０からビデオ信号を入力し、ゲート電極１３にゲート電極制御回路３１から走査信号を入力してもよい。カソード電極１１とゲート電極１３との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部１５から電子が放出され、この電子がアノード電極２４に引き付けられ、アノード電極２４を通過して蛍光体領域２２に衝突する。その結果、蛍光体領域２２が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極１３に印加される電圧、及びカソード電極１１を通じて電子放出部１５に印加される電圧によって制御される。表示装置の実動作時、カソード電極１１に印加される電圧ＶCとゲート電極１３に印加される電圧ＶGとの間の差の最大値をΔＶACTとしたとき、ΔＶACTの値は数十ボルト（例えば、約３２〜３３ボルト）である。 A relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 30, a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 31, and the anode electrode 24 is applied to the anode electrode 24 more than the gate electrode 13. Further, a higher positive voltage is applied from the anode electrode control circuit 32. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 30, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 31. Note that a video signal may be input to the cathode electrode 11 from the cathode electrode control circuit 30, and a scanning signal may be input to the gate electrode 13 from the gate electrode control circuit 31. Electrons are emitted from the electron emitter 15 based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes through and collides with the phosphor region 22. As a result, the phosphor region 22 is excited to emit light, and a desired image can be obtained. That is, the operation of this display device is basically controlled by the voltage applied to the gate electrode 13 and the voltage applied to the electron emission unit 15 through the cathode electrode 11. Actual operation of the display device, when the maximum difference between the voltage V G applied to the voltage V C and the gate electrode 13 applied to the cathode electrode 11 was set to [Delta] V ACT, the value of [Delta] V ACT dozens Bolts (e.g., about 32-33 volts).

以下、実施例１のカソードパネルの検査方法及び表示装置の製造方法を説明する。   Hereinafter, a cathode panel inspection method and a display device manufacturing method of Example 1 will be described.

［工程−１００］
先ず、多数の電子放出領域ＥＡ、電界放出素子が形成されたカソードパネルＣＰを準備する。電界放出素子の形成方法については、後述する。 [Step-100]
First, a cathode panel CP on which a large number of electron emission areas EA and field emission elements are formed is prepared. A method for forming the field emission device will be described later.

［工程−１１０］
そして、このカソードパネルＣＰを真空雰囲気中に配置する。具体的には、図９に概念図を示すカソードパネル検査装置１００を使用する。尚、カソードパネルＣＰを真空雰囲気中に配置しない場合、即ち、大気中にてカソード電極１１とゲート電極１３に電圧を印加したのでは、カソード電極１１とゲート電極１３との間の耐圧が低すぎ、検査を行うことができない。 [Step-110]
And this cathode panel CP is arrange | positioned in a vacuum atmosphere. Specifically, a cathode panel inspection apparatus 100 whose conceptual diagram is shown in FIG. 9 is used. When the cathode panel CP is not arranged in a vacuum atmosphere, that is, when a voltage is applied to the cathode electrode 11 and the gate electrode 13 in the air, the withstand voltage between the cathode electrode 11 and the gate electrode 13 is too low. Can not perform the inspection.

このカソードパネル検査装置１００は、
上部が開口したハウジング１０１、
ハウジング１０１内に配置され、カソードパネルを載置するための検査台１０２、
ハウジング１０１内を真空にするための真空手段、
カソード電極１１及びゲート電極１３の端部に接触し得る構造の検査電圧印加部１０８、
ハウジング１０１の開口した上部に取り付けられ、検査用対向電極１１１を有する検査用基板１１０、並びに、
検査用対向電極１１１、カソード電極１１及びゲート電極１３に電圧を印加するための電圧制御手段１１２、
から構成されている。 The cathode panel inspection apparatus 100 includes:
Housing 101 with an open top,
An inspection table 102 disposed in the housing 101 for mounting the cathode panel;
Vacuum means for evacuating the housing 101;
An inspection voltage application unit 108 having a structure capable of contacting the end portions of the cathode electrode 11 and the gate electrode 13;
An inspection substrate 110 having an inspection counter electrode 111 attached to the opened upper portion of the housing 101, and
Voltage control means 112 for applying a voltage to the counter electrode 111 for inspection, the cathode electrode 11 and the gate electrode 13;
It is composed of

具体的には、このカソードパネル検査装置１００は、上部が開口したハウジング１０１を具備する。アルミニウム製又はステンレススチール製のハウジング１０１内には、検査台１０２が配設されており、検査台１０２の下には検査台昇降シリンダー１０３が取り付けられている。検査台昇降シリンダー１０３は、図示しない移動台座に乗せられており、検査台１０２ごと図９の紙面垂直方向に移動可能である。検査台１０２の下には、更に、ピン昇降シリンダー１０４が取り付けられており、ピン昇降シリンダー１０４の作動によって検査台１０２を貫通した孔内をピン１０５が上下する。ハウジング１０１は、バルブ１０７を介して、ターボ分子ポンプ及びドライポンプ等から構成された真空手段（図示せず）に繋がれており、ハウジング１０１の雰囲気を高真空にすることができる。ハウジング１０１内には、更に、カソード電極１１及びゲート電極１３の端部に接触し得る構造の検査電圧印加部１０８が配置されている。   Specifically, the cathode panel inspection apparatus 100 includes a housing 101 having an upper opening. An inspection table 102 is disposed in a housing 101 made of aluminum or stainless steel, and an inspection table elevating cylinder 103 is attached below the inspection table 102. The inspection table elevating cylinder 103 is placed on a movable base (not shown), and can be moved in the direction perpendicular to the paper surface of FIG. 9 together with the inspection table 102. A pin elevating cylinder 104 is further attached below the inspection table 102, and the pin 105 moves up and down in a hole penetrating the inspection table 102 by the operation of the pin elevating cylinder 104. The housing 101 is connected to a vacuum means (not shown) including a turbo molecular pump and a dry pump through a valve 107, and the atmosphere of the housing 101 can be made high vacuum. In the housing 101, an inspection voltage application unit 108 having a structure capable of contacting the ends of the cathode electrode 11 and the gate electrode 13 is further disposed.

全てのカソード電極１１をそれらの端部において短絡させておけば、カソード電極１１の端部に接触し得る構造の検査電圧印加部１０８は１本でよい。また、全てのゲート電極１３をそれらの端部において短絡させておけば、ゲート電極１３の端部に接触し得る構造の検査電圧印加部１０８は１本でよい。一方、全てのカソード電極１１をＰ個のブロックに分け、各ブロックに属するカソード電極１１をそれらの端部において短絡させておけば、カソード電極１１の端部に接触し得る構造の検査電圧印加部１０８はＰ本でよい。また、全てのゲート電極１３をＱ個のブロックに分け、各ブロックに属するゲート電極１３をそれらの端部において短絡させておけば、ゲート電極１３の端部に接触し得る構造の検査電圧印加部１０８はＱ本でよい。表示装置の組立前に、短絡されたカソード電極１１の端部をカソード電極１１と切り離し、短絡されたゲート電極１３の端部をゲート電極１３と切り離せば、表示装置の実動作時、それぞれのカソード電極１１、ゲート電極１３への電圧の印加を独立して行うことができる。   If all the cathode electrodes 11 are short-circuited at their end portions, the inspection voltage applying unit 108 having a structure capable of contacting the end portions of the cathode electrode 11 may be provided. Further, if all the gate electrodes 13 are short-circuited at their ends, only one inspection voltage application unit 108 having a structure capable of contacting the ends of the gate electrode 13 is required. On the other hand, if all the cathode electrodes 11 are divided into P blocks and the cathode electrodes 11 belonging to each block are short-circuited at their end portions, an inspection voltage applying portion having a structure capable of contacting the end portions of the cathode electrodes 11 is provided. 108 may be P books. Further, if all the gate electrodes 13 are divided into Q blocks and the gate electrodes 13 belonging to the respective blocks are short-circuited at their ends, the inspection voltage application unit having a structure that can contact the ends of the gate electrode 13 108 may be Q. Before assembling the display device, the end of the short-circuited cathode electrode 11 is separated from the cathode electrode 11, and the end of the short-circuited gate electrode 13 is separated from the gate electrode 13. The voltage can be applied to the electrode 11 and the gate electrode 13 independently.

ハウジング１０１の開口した上部には、検査用対向電極１１１を有する検査用基板１１０が取り付けられている。また、電圧制御手段１１２が、検査電圧印加部１０８及び検査用対向電極１１１に接続されている。   An inspection substrate 110 having an inspection counter electrode 111 is attached to the upper portion of the housing 101 that is open. The voltage control means 112 is connected to the inspection voltage application unit 108 and the inspection counter electrode 111.

カソードパネルＣＰの検査に際しては、上昇位置にあるピン１０５上にカソードパネルＣＰを乗せ、ピン昇降シリンダー１０４を動作させることによってピン１０５を下降させて、カソードパネルＣＰを検査台１０２に載置する。そして、ハウジング１０１に設けられた扉（図示せず）を介して、検査台１０２に載置されたカソードパネルＣＰをハウジング１０１内に搬入した後、ハウジング１０１内を真空手段によって高真空雰囲気（例えば、１×１０-4Ｐａあるいはそれ以下）とする。ハウジング１０１内の圧力はイオンゲージ等の圧力計１０６によって測定することができる。 When inspecting the cathode panel CP, the cathode panel CP is placed on the pin 105 in the raised position, and the pin lifting cylinder 104 is operated to lower the pin 105 and place the cathode panel CP on the inspection table 102. Then, after the cathode panel CP placed on the inspection table 102 is carried into the housing 101 via a door (not shown) provided in the housing 101, the inside of the housing 101 is subjected to a high vacuum atmosphere (for example, by vacuum means). 1 × 10 −4 Pa or less). The pressure in the housing 101 can be measured by a pressure gauge 106 such as an ion gauge.

ハウジング１０１内が所望の雰囲気となったならば、検査台昇降シリンダー１０３を作動させて、検査台１０２を上昇させ、カソードパネルＣＰと検査用基板１１０との間の距離を、例えば５ｍｍとする。併せて、カソード電極１１及びゲート電極１３の端部に検査電圧印加部１０８を接触させる。   When the inside of the housing 101 has a desired atmosphere, the inspection table lifting cylinder 103 is operated to raise the inspection table 102, and the distance between the cathode panel CP and the inspection substrate 110 is set to 5 mm, for example. In addition, the inspection voltage application unit 108 is brought into contact with the ends of the cathode electrode 11 and the gate electrode 13.

［工程−１２０］
そして、電圧制御手段１１２から検査電圧印加部１０８を介して全てのカソード電極１１に例えばＶ’C＝０ボルトを印加し、電圧制御手段１１２から検査電圧印加部１０８を介して全てのゲート電極１３に例えばＶ’G＝３５ボルトを印加する。更には、電圧制御手段１１２から検査用対向電極１１１に例えば０．８キロボルトを印加する。即ち、カソード電極１１とゲート電極１３との間に印加する電圧の差をΔＶTEST（＝Ｖ’G−Ｖ’C）、カソードパネルの実動作時にカソード電極１１とゲート電極１３との間に印加される電圧の差の最大値をΔＶACTとしたとき、
ΔＶTEST＞ΔＶACT
を満足しており、具体的には、ΔＶTEST／ΔＶACTの値は、１．０６乃至１．０９である。 [Step-120]
Then, for example, V ′ C = 0 volts is applied from the voltage control unit 112 to all the cathode electrodes 11 via the inspection voltage application unit 108, and all the gate electrodes 13 are applied from the voltage control unit 112 via the inspection voltage application unit 108. For example, V ′ G = 35 volts is applied. Further, for example, 0.8 kilovolt is applied from the voltage control means 112 to the counter electrode 111 for inspection. That is, the difference in voltage applied between the cathode electrode 11 and the gate electrode 13 is ΔV TEST (= V ′ G −V ′ C ), which is applied between the cathode electrode 11 and the gate electrode 13 during actual operation of the cathode panel. When the maximum voltage difference is ΔV ACT ,
ΔV TEST > ΔV ACT
Specifically, the value of ΔV TEST / ΔV ACT is 1.06 to 1.09.

実施例１においては、ΔＶTESTは、パルス状の直流電圧であり、パルス占有率（デューティ・ファクター）を５０％とし、電圧印加時間（Ｔ）を２時間とする。 In the first embodiment, ΔV TEST is a pulsed DC voltage, the pulse occupation ratio (duty factor) is 50%, and the voltage application time (T) is 2 hours.

このようにカソード電極１１及びゲート電極１３に電圧Ｖ’C，Ｖ’Gを印加することによって生じた電界に基づき、電子放出部１５の先端部から量子トンネル効果に基づき電子が放出される。そして、電子は、検査用基板１１０に設けられた検査用対向電極１１１に引き付けられる。従って、電子の衝突によってカソードパネルＣＰの不所望の部位が帯電することを確実に防止することができる。 Based on the electric field generated by applying the voltages V ′ C and V ′ G to the cathode electrode 11 and the gate electrode 13 in this way, electrons are emitted from the tip of the electron emission portion 15 based on the quantum tunnel effect. The electrons are attracted to the inspection counter electrode 111 provided on the inspection substrate 110. Therefore, it is possible to reliably prevent an undesired portion of the cathode panel CP from being charged by the collision of electrons.

そして、以上の操作により、電子放出領域ＥＡにおける易放電箇所（図２の（Ａ）に模式的に示す）に放電を生じさせることができる。一般に、電子放出領域ＥＡにおける易放電箇所での放電は、ゲート電極１３と電子放出部１５との間、あるいは、ゲート電極１３とカソード電極１１との間で生じる。そして、このような放電が生じた場合、ゲート電極１３の損傷に起因して、ゲート電極１３と電子放出部１５との間、あるいは、ゲート電極１３とカソード電極１１との間に短絡が発生する。   And by the above operation, it is possible to cause a discharge at an easy discharge location (schematically shown in FIG. 2A) in the electron emission area EA. In general, discharge at an easy discharge location in the electron emission region EA occurs between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode 11. When such a discharge occurs, a short circuit occurs between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode 11 due to damage to the gate electrode 13. .

検査完了後、ハウジング１０１内の雰囲気を大気雰囲気とし、検査台昇降シリンダー１０３を作動させて、検査台１０２を下降させ、カソードパネルＣＰが載置された検査台１０２をハウジング１０１から搬出する。   After the inspection is completed, the atmosphere in the housing 101 is changed to an air atmosphere, the inspection table elevating cylinder 103 is operated, the inspection table 102 is lowered, and the inspection table 102 on which the cathode panel CP is placed is unloaded from the housing 101.

［工程−１３０］
そして、大気雰囲気中で、放電箇所を検出する。具体的には、特表２００１−５１２２３９に開示された方法や、画像検査装置を用いる方法、電子放出部の電気抵抗値や異常発熱を測定して短絡の有無を検査する配線短絡試験を採用すればよい。そして、ゲート電極１３における検出された放電箇所の部分を、他のゲート電極１３の部分から分離する。具体的には、レーザを用いてゲート電極の部分を溶断する。実施例１においては、ゲート電極１３の形成時、第２の方向と平行に延びる１本の溝部（切欠部）１３Ａを重複領域におけるゲート電極１３の部分に併せて形成しておく（図２の（Ａ）参照）。そして、溝部１３Ａの端部に位置するゲート電極１３の領域を、図２の（Ｂ）に模式的に示すように、レーザ切断処理装置を用いて切断することで、ゲート電極１３における検出された放電箇所の部分を他のゲート電極の部分から分離することができる。図１には、他のゲート電極の部分から分離させたゲート電極１３における検出された放電箇所の部分を分離部として表す。 [Step-130]
Then, the discharge location is detected in the air atmosphere. Specifically, the method disclosed in JP-T-2001-512239, the method using an image inspection apparatus, or the wiring short-circuit test for inspecting the presence / absence of a short circuit by measuring the electric resistance value or abnormal heat generation of the electron emission unit should be adopted. That's fine. Then, the portion of the discharge location detected in the gate electrode 13 is separated from the other gate electrode 13 portions. Specifically, the part of the gate electrode is melted using a laser. In Example 1, when the gate electrode 13 is formed, one groove portion (notch portion) 13A extending in parallel with the second direction is formed together with the portion of the gate electrode 13 in the overlapping region (see FIG. 2). (See (A)). Then, the region of the gate electrode 13 located at the end of the groove portion 13A is cut by using a laser cutting processing apparatus as schematically shown in FIG. The discharge portion can be separated from other gate electrode portions. In FIG. 1, the part of the detected discharge location in the gate electrode 13 separated from the other part of the gate electrode is represented as a separation part.

［工程−１４０］
一方、蛍光体領域２２、アノード電極２４等が形成されたアノードパネルＡＰを準備する。そして、表示装置の組み立てを行う。具体的には、例えば、アノードパネルＡＰの有効領域に設けられたスペーサ保持部２６にスペーサ２５を取り付け、蛍光体領域２２と電子放出領域ＥＡとが対向するようにアノードパネルＡＰとカソードパネルＣＰとを配置し、アノードパネルＡＰとカソードパネルＣＰ（より具体的には、基板２０と支持体１０）とを、セラミックスやガラスから作製された枠体（図示せず）を介して、周縁部において接合する。接合に際しては、枠体とアノードパネルＡＰとの接合部位、及び、枠体とカソードパネルＣＰとの接合部位にフリットガラスを塗布し、アノードパネルＡＰとカソードパネルＣＰと枠体とを貼り合わせ、予備焼成にてフリットガラスを乾燥した後、約４５０゜Ｃで１０〜３０分の本焼成を行う。その後、アノードパネルＡＰとカソードパネルＣＰと枠体とフリットガラス（図示せず）とによって囲まれた空間を貫通孔（図示せず）及びチップ管（図示せず）を通じて排気し、空間の圧力が１０-4Ｐａ程度に達した時点でチップ管を加熱溶融により封じ切る。このようにして、アノードパネルＡＰとカソードパネルＣＰと枠体とに囲まれた空間を真空にすることができる。あるいは又、例えば、枠体とアノードパネルＡＰとカソードパネルＣＰとの貼り合わせを高真空雰囲気中で行ってもよい。あるいは又、表示装置の構造に依っては、枠体無しで、接着層のみによってアノードパネルＡＰとカソードパネルＣＰとを貼り合わせてもよい。その後、必要な外部回路との配線接続を行い、表示装置を完成させる。 [Step-140]
On the other hand, an anode panel AP in which the phosphor region 22, the anode electrode 24, etc. are formed is prepared. Then, the display device is assembled. Specifically, for example, the spacer 25 is attached to the spacer holding portion 26 provided in the effective region of the anode panel AP, and the anode panel AP and the cathode panel CP are arranged so that the phosphor region 22 and the electron emission region EA face each other. And the anode panel AP and the cathode panel CP (more specifically, the substrate 20 and the support 10) are joined at the peripheral portion via a frame (not shown) made of ceramics or glass. To do. At the time of joining, frit glass is applied to the joining part between the frame and the anode panel AP and the joining part between the frame and the cathode panel CP, and the anode panel AP, the cathode panel CP, and the frame are pasted together. After the frit glass is dried by baking, main baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame, and the frit glass (not shown) is exhausted through a through hole (not shown) and a tip tube (not shown), and the pressure in the space is reduced. When the pressure reaches about 10 −4 Pa, the tip tube is sealed by heating and melting. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the frame can be evacuated. Alternatively, for example, the frame, the anode panel AP, and the cathode panel CP may be bonded together in a high vacuum atmosphere. Alternatively, depending on the structure of the display device, the anode panel AP and the cathode panel CP may be bonded together by using only an adhesive layer without a frame. Thereafter, wiring connection with necessary external circuits is performed, and the display device is completed.

１枚のカソードパネルの上半分には本発明のカソードパネルの検査方法を適用せず、一方、下半分には実施例１のカソードパネルの検査方法を適用した。即ち、１枚のカソードパネルの上半分にあっては、カソード電極１１及びゲート電極１３に何ら電圧を印加せず、１枚のカソードパネルの下半分にあっては、カソード電極１１及びゲート電極１３に、それぞれ、０ボルト、３５ボルトの電圧（パルス占有率が５０％のパルス状の直流電圧）を２時間、印加した。そして、係るカソードパネルを用いて表示装置を組み立て、表示装置を動作させて、電子放出部１５とアノード電極２４との間に流れる電流を測定した。その結果を図１０に示す。尚、図１０の横軸は、ゲート電極１３に印加した電圧（単位：ボルト）であり、カソード電極１１には０ボルトが印加されている。また、図１０の縦軸は、電子放出部１５とアノード電極２４との間に流れる電流値である。図１０から明らかなように、有意な差は認められなかった。よって、電圧印加時間（Ｔ）が２時間以内ならば、カソードパネルの検査方法の実施の有無によって、表示装置における電子放出状態が変わることはないと判断することができる。   The cathode panel inspection method of the present invention was not applied to the upper half of one cathode panel, while the cathode panel inspection method of Example 1 was applied to the lower half. That is, no voltage is applied to the cathode electrode 11 and the gate electrode 13 in the upper half of one cathode panel, and the cathode electrode 11 and the gate electrode 13 in the lower half of one cathode panel. A voltage of 0 volts and 35 volts (pulsed DC voltage with a pulse occupancy of 50%) was applied for 2 hours, respectively. Then, a display device was assembled using the cathode panel, the display device was operated, and the current flowing between the electron emission unit 15 and the anode electrode 24 was measured. The result is shown in FIG. The horizontal axis in FIG. 10 is the voltage (unit: volts) applied to the gate electrode 13, and 0 volts is applied to the cathode electrode 11. In addition, the vertical axis in FIG. 10 represents the value of current flowing between the electron emission portion 15 and the anode electrode 24. As is clear from FIG. 10, no significant difference was observed. Therefore, if the voltage application time (T) is within 2 hours, it can be determined that the electron emission state in the display device does not change depending on whether or not the cathode panel inspection method is performed.

また、実施例１のカソードパネルの検査方法及び表示装置の製造方法を適用して製造した表示装置、並びに、本発明のカソードパネルの検査方法及び表示装置の製造方法を適用せずに製造した表示装置の実動作試験を行ったところ、実施例１のカソードパネルの検査方法及び表示装置の製造方法を適用して製造した表示装置にあっては、ゲート電極１３と電子放出部１５との間、及び、ゲート電極１３とカソード電極１１との間に放電が生じることはなかった。一方、本発明のカソードパネルの検査方法及び表示装置の製造方法を適用せずに製造した表示装置にあっては、ゲート電極１３と電子放出部１５との間、あるいは、ゲート電極１３とカソード電極１１との間に放電が生じた部分が認められる。   Further, a display device manufactured by applying the cathode panel inspection method and display device manufacturing method of Example 1, and a display manufactured without applying the cathode panel inspection method and display device manufacturing method of the present invention. When an actual operation test of the device was performed, in the display device manufactured by applying the cathode panel inspection method and the display device manufacturing method of Example 1, between the gate electrode 13 and the electron emission unit 15, In addition, no discharge occurred between the gate electrode 13 and the cathode electrode 11. On the other hand, in the display device manufactured without applying the cathode panel inspection method and the display device manufacturing method of the present invention, between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode. 11 shows a portion where discharge occurs.

以下、スピント型電界放出素子の製造方法を、カソードパネルを構成する支持体１０等の模式的な一部端面図である図１１の（Ａ）、（Ｂ）及び図１２の（Ａ）、（Ｂ）を参照して説明する。   Hereinafter, a method for manufacturing a Spindt-type field emission device will be described with reference to FIGS. 11A and 11B and FIGS. 12A and 12B, which are schematic partial end views of the support 10 and the like constituting the cathode panel. A description will be given with reference to B).

このスピント型電界放出素子は、基本的には、円錐形の電子放出部１５を金属材料の垂直蒸着により形成する方法によって得ることができる。即ち、ゲート電極１３に設けられた第１開口部１４Ａに対して蒸着粒子は垂直に入射するが、第１開口部１４Ａの開口端付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、第２開口部１４Ｂの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部１５を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、ゲート電極１３及び絶縁層１２上に剥離層１６を予め形成しておく方法について説明する。尚、電界放出素子の製造方法を説明するための図面においては、１つの電子放出部のみを図示した。   This Spindt-type field emission device can be basically obtained by a method of forming the conical electron emission portion 15 by vertical vapor deposition of a metal material. That is, the vapor deposition particles are perpendicularly incident on the first opening 14A provided in the gate electrode 13, but use the shielding effect by the overhanging deposit formed near the opening end of the first opening 14A. Thus, the amount of vapor deposition particles reaching the bottom of the second opening 14B is gradually reduced, and the electron emission portion 15 that is a conical deposit is formed in a self-aligning manner. Here, a method for forming the separation layer 16 in advance on the gate electrode 13 and the insulating layer 12 in order to facilitate removal of unnecessary overhanging deposits will be described. In the drawing for explaining the method of manufacturing the field emission device, only one electron emission portion is shown.

［工程−Ａ０］
先ず、例えばガラス基板から成る支持体１０の上に、例えばポリシリコンから成るカソード電極用導電材料層をプラズマＣＶＤ法にて成膜した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングして、ストライプ状のカソード電極１１を形成する。その後、全面にＳｉＯ2から成る絶縁層１２をＣＶＤ法にて形成する。 [Step-A0]
First, a cathode electrode conductive material layer made of, for example, polysilicon is formed on the support 10 made of, for example, a glass substrate by a plasma CVD method, and then the cathode electrode conductive material layer is formed based on a lithography technique and a dry etching technique. Are patterned to form a striped cathode electrode 11. Thereafter, an insulating layer 12 made of SiO 2 is formed on the entire surface by a CVD method.

［工程−Ａ１］
次に、絶縁層１２上に、ゲート電極用導電材料層（例えば、Ａｌ層）をスパッタリング法にて成膜し、次いで、ゲート電極用導電材料層をリソグラフィ技術及びドライエッチング技術にてパターニングすることによって、ストライプ状のゲート電極１３を得ることができる。尚、ゲート電極１３の形成時、第２の方向と平行に延びる１本の溝部（切欠部）１３Ａ（図１１〜図１２には図示せず）を重複領域におけるゲート電極１３の部分に併せて形成しておく。ストライプ状のカソード電極１１は、図面の紙面左右方向に延び、ストライプ状のゲート電極１３は、図面の紙面垂直方向に延びている。 [Step-A1]
Next, a gate electrode conductive material layer (for example, an Al layer) is formed on the insulating layer 12 by a sputtering method, and then the gate electrode conductive material layer is patterned by a lithography technique and a dry etching technique. Thus, a stripe-shaped gate electrode 13 can be obtained. When the gate electrode 13 is formed, one groove (notch) 13A (not shown in FIGS. 11 to 12) extending in parallel with the second direction is combined with the gate electrode 13 in the overlapping region. Form it. The striped cathode electrode 11 extends in the horizontal direction of the drawing, and the striped gate electrode 13 extends in the vertical direction of the drawing.

ゲート電極１３を、真空蒸着法等のＰＶＤ法、ＣＶＤ法、電気メッキ法や無電解メッキ法といったメッキ法、スクリーン印刷法、レーザアブレーション法、ゾル−ゲル法、リフトオフ法等の公知の薄膜形成と、必要に応じてエッチング技術との組合せによって形成してもよい。スクリーン印刷法やメッキ法によれば、直接、例えばストライプ状のゲート電極を形成することが可能である。   The gate electrode 13 is formed by a well-known thin film formation method such as a PVD method such as a vacuum deposition method, a CVD method, a plating method such as an electroplating method or an electroless plating method, a screen printing method, a laser ablation method, a sol-gel method, a lift-off method. If necessary, it may be formed by a combination with an etching technique. According to the screen printing method or the plating method, for example, a striped gate electrode can be directly formed.

［工程−Ａ２］
その後、再びレジスト層を形成し、エッチングによってゲート電極１３に第１開口部１４Ａを形成し、更に、絶縁層に第２開口部１４Ｂを形成し、第２開口部１４Ｂの底部にカソード電極１１を露出させた後、レジスト層を除去する。こうして、図１１の（Ａ）に示す構造を得ることができる。 [Step-A2]
Thereafter, a resist layer is formed again, the first opening 14A is formed in the gate electrode 13 by etching, the second opening 14B is formed in the insulating layer, and the cathode electrode 11 is formed at the bottom of the second opening 14B. After the exposure, the resist layer is removed. Thus, the structure shown in FIG. 11A can be obtained.

［工程−Ａ３］
次に、支持体１０を回転させながらゲート電極１３上を含む絶縁層１２上にニッケル（Ｎｉ）を斜め真空蒸着することにより、剥離層１６を形成する（図１１の（Ｂ）参照）。このとき、支持体１０の法線に対する蒸着粒子の入射角を十分に大きく選択することにより（例えば、入射角６５度〜８５度）、第２開口部１４Ｂの底部にニッケルを殆ど堆積させることなく、ゲート電極１３及び絶縁層１２の上に剥離層１６を形成することができる。剥離層１６は、第１開口部１４Ａの開口端から庇状に張り出しており、これによって第１開口部１４Ａが実質的に縮径される。 [Step-A3]
Next, the peeling layer 16 is formed by obliquely vacuum-depositing nickel (Ni) on the insulating layer 12 including the gate electrode 13 while rotating the support 10 (see FIG. 11B). At this time, by selecting a sufficiently large incident angle of the vapor deposition particles with respect to the normal of the support 10 (for example, an incident angle of 65 to 85 degrees), nickel is hardly deposited on the bottom of the second opening 14B. A release layer 16 can be formed on the gate electrode 13 and the insulating layer 12. The release layer 16 protrudes in a bowl shape from the opening end of the first opening 14A, whereby the diameter of the first opening 14A is substantially reduced.

［工程−Ａ４］
次に、全面に例えば導電材料としてモリブデン（Ｍｏ）を垂直蒸着する（入射角３度〜１０度）。このとき、図１２の（Ａ）に示すように、剥離層１６上でオーバーハング形状を有する導電材料層１７が成長するに伴い、第１開口部１４Ａの実質的な直径が次第に縮小されるので、第２開口部１４Ｂの底部において堆積に寄与する蒸着粒子は、次第に第１開口部１４Ａの中央付近を通過するものに限られるようになる。その結果、第２開口部１４Ｂの底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部１５となる。 [Step-A4]
Next, for example, molybdenum (Mo) is vertically deposited on the entire surface as an electrically conductive material (incident angle: 3 to 10 degrees). At this time, as shown in FIG. 12A, the substantial diameter of the first opening portion 14A is gradually reduced as the conductive material layer 17 having an overhang shape grows on the release layer 16. The vapor deposition particles that contribute to the deposition at the bottom of the second opening 14B are gradually limited to those that pass near the center of the first opening 14A. As a result, a conical deposit is formed at the bottom of the second opening 14 </ b> B, and this conical deposit becomes the electron emitting portion 15.

［工程−Ａ５］
その後、図１２の（Ｂ）に示すように、リフトオフ法にて剥離層１６をゲート電極１３及び絶縁層１２の表面から剥離し、ゲート電極１３及び絶縁層１２の上方の導電材料層１７を選択的に除去する。次いで、絶縁層１２に設けられた第２開口部１４Ｂの側壁面を等方的なエッチングによって後退させることが、ゲート電極１３の開口端部を露出させるといった観点から、好ましい。尚、等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいはエッチング液を利用するウェットエッチングにより行うことができる。エッチング液としては、例えば４９％フッ酸水溶液と純水の１：１００（容積比）混合液を用いることができる。こうして、複数のスピント型電界放出素子が形成されたカソードパネルを得ることができる。 [Step-A5]
Thereafter, as shown in FIG. 12B, the peeling layer 16 is peeled off from the surfaces of the gate electrode 13 and the insulating layer 12 by a lift-off method, and the conductive material layer 17 above the gate electrode 13 and the insulating layer 12 is selected. To remove. Next, it is preferable to recede the side wall surface of the second opening 14B provided in the insulating layer 12 by isotropic etching from the viewpoint of exposing the opening end of the gate electrode 13. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As the etchant, for example, a 1: 100 (volume ratio) mixed solution of 49% hydrofluoric acid aqueous solution and pure water can be used. Thus, a cathode panel in which a plurality of Spindt type field emission devices are formed can be obtained.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこの実施例に限定されるものではない。実施例にて説明したカソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to this Example. The configurations and structures of the cathode panel and anode panel, cold cathode field emission display device and cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The anode panel, cathode panel, The manufacturing method of the cathode field emission display device and the cold cathode field emission device is also an example, and can be appropriately changed. Furthermore, various materials used in the manufacture of the anode panel and the cathode panel are also examples, and can be changed as appropriate. The display device has been described by taking color display as an example, but it may also be a single color display.

本発明における放電箇所の検出方法として、カソードパネルから実際に電子を放出させる画像表示試験とすることもできる。画像表示試験に基づくカソードパネルの検査方法の実施に適したカソードパネル検査装置１２０の概要を図１３に示す。このカソードパネル検査装置１２０にあっては、ハウジング１０１の開口した上部に、検査用対向電極１３１及び蛍光体領域１３２を有する検査用基板１３０が取り付けられている。そして、検査用基板１３０の上方にはＣＣＤを有する受像装置１４０が配設されている。ここで、受像装置１４０は、画像検査ユニット１４１に接続されている。尚、カソードパネル検査装置１２０のその他の構成、構造は、カソードパネル検査装置１００の構成、構造と同様とすればよいので、詳細な説明は省略する。   As a method for detecting a discharge location in the present invention, an image display test in which electrons are actually emitted from the cathode panel can be used. FIG. 13 shows an outline of a cathode panel inspection apparatus 120 suitable for carrying out a cathode panel inspection method based on an image display test. In the cathode panel inspection apparatus 120, an inspection substrate 130 having an inspection counter electrode 131 and a phosphor region 132 is attached to an upper portion of the housing 101 that is open. An image receiving device 140 having a CCD is disposed above the inspection substrate 130. Here, the image receiving apparatus 140 is connected to the image inspection unit 141. Since the other configuration and structure of the cathode panel inspection apparatus 120 may be the same as the configuration and structure of the cathode panel inspection apparatus 100, detailed description thereof is omitted.

そして、実施例１の［工程−１２０］と同様の工程において、電圧制御手段１１２から検査電圧印加部１０８を介して全てのカソード電極１１に例えばＶ’C＝０ボルトを印加し、電圧制御手段１１２から検査電圧印加部１０８を介して全てのゲート電極１３に例えばＶ’G＝３５ボルトを印加し、更には、電圧制御手段１１２から検査用対向電極１１１に例えば０．８キロボルトを印加する。これによって、電子放出部１５から電子が放出され、検査用基板１３０に設けられた検査用対向電極１３１に引き付けられ、蛍光体領域１３２に衝突する。その結果、蛍光体領域１３２が励起されて発光し、所望の画像を得ることができる。 In the same step as [Step-120] in the first embodiment, V ′ C = 0 V, for example, is applied from the voltage control unit 112 to all the cathode electrodes 11 through the inspection voltage application unit 108, and the voltage control unit For example, V ′ G = 35 volts is applied to all the gate electrodes 13 via the inspection voltage applying unit 108, and further, for example, 0.8 kilovolts is applied from the voltage control unit 112 to the inspection counter electrode 111. As a result, electrons are emitted from the electron emitter 15, attracted to the inspection counter electrode 131 provided on the inspection substrate 130, and collide with the phosphor region 132. As a result, the phosphor region 132 is excited to emit light, and a desired image can be obtained.

かかる画像を受像装置１４０にて受像し、受像装置１４０からの信号を画像検査ユニット１４１にて処理する。電子放出領域ＥＡにおける易放電箇所に放電が生じた場合、ゲート電極１３と電子放出部１５との間、あるいは、ゲート電極１３とカソード電極１１との間に短絡が発生する結果、画像には暗点や輝点、輝度ムラ等が発生する。このような画像異常を生じさせた電子放出領域ＥＡの位置を画像検査ユニット１４１にて解析し、図示しないディスプレイに表示する。あるいは、係る電子放出領域ＥＡの位置データをレーザ切断処理装置に送る。   Such an image is received by the image receiving device 140, and a signal from the image receiving device 140 is processed by the image inspection unit 141. When a discharge is generated at an easy discharge location in the electron emission area EA, a short circuit occurs between the gate electrode 13 and the electron emission portion 15 or between the gate electrode 13 and the cathode electrode 11. Spots, bright spots, uneven brightness, etc. occur. The position of the electron emission area EA causing such an image abnormality is analyzed by the image inspection unit 141 and displayed on a display (not shown). Alternatively, the position data of the electron emission area EA is sent to the laser cutting processing apparatus.

あるいは又、以下に説明する方法に基づき、ゲート電極１３における検出された放電箇所の部分を他のゲート電極１３の部分から分離してもよい。即ち、カソードパネルＣＰの全面にレジスト層を塗布し、光ビームを用いてレジスト層を露光し、レジスト層を現像することによって、分離すべきゲート電極１３の部分を露出させる。そして、ドライエッチング法に基づき露出したゲート電極１３の部分をエッチングすることによって切断した後、レジスト層を除去する。   Alternatively, the portion of the detected discharge location in the gate electrode 13 may be separated from the portion of the other gate electrode 13 based on the method described below. That is, a resist layer is applied to the entire surface of the cathode panel CP, the resist layer is exposed using a light beam, and the resist layer is developed to expose a portion of the gate electrode 13 to be separated. Then, the exposed portion of the gate electrode 13 is cut by etching based on a dry etching method, and then the resist layer is removed.

場合によっては、ゲート電極における検出された放電箇所の部分を、他のゲート電極の部分から分離する代わりに、カソード電極における検出された放電箇所の部分を、他のカソード電極の部分から分離してもよく、これによっても、放電箇所は冷陰極電界電子放出表示装置の表示動作に何ら影響を及ぼすことがなくなる。   In some cases, instead of separating the portion of the detected discharge at the gate electrode from the portion of the other gate electrode, the portion of the detected discharge at the cathode electrode may be separated from the portion of the other cathode electrode. In this case, the discharge location does not affect the display operation of the cold cathode field emission display.

電界放出素子においては、専ら１つの開口部に１つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、１つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に１つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第１開口部を設け、絶縁層にかかる複数の第１開口部に連通した複数の第２開口部を設け、１又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings are provided in the gate electrode, a plurality of second openings connected to the plurality of first openings in the insulating layer are provided, and one or a plurality of electron emission portions are provided. You can also.

電界放出素子において、ゲート電極１３及び絶縁層１２の上に更に層間絶縁層４２を設け、層間絶縁層４２上に収束電極４３を設けてもよい。このような構造を有する電界放出素子の模式的な一部端面図を図１４に示す。層間絶縁層４２には、第１開口部１４Ａに連通した第３開口部４４が設けられている。収束電極４３の形成は、例えば、［工程−Ａ２］において、絶縁層１２上にストライプ状のゲート電極１３を形成した後、層間絶縁層４２を形成し、次いで、層間絶縁層４２上にパターニングされた収束電極４３を形成した後、収束電極４３、層間絶縁層４２に第３開口部４４を設け、更に、ゲート電極１３に第１開口部１４Ａを設ければよい。尚、収束電極のパターニングに依存して、１又は複数の電子放出部、あるいは、１又は複数の画素に対応する収束電極ユニットが集合した形式の収束電極とすることもでき、あるいは又、有効領域を１枚のシート状の導電材料で被覆した形式の収束電極とすることもできる。尚、図１４においては、スピント型電界放出素子を図示したが、その他の電界放出素子とすることもできることは云うまでもない。   In the field emission device, an interlayer insulating layer 42 may be further provided on the gate electrode 13 and the insulating layer 12, and a focusing electrode 43 may be provided on the interlayer insulating layer 42. FIG. 14 shows a schematic partial end view of a field emission device having such a structure. The interlayer insulating layer 42 is provided with a third opening 44 that communicates with the first opening 14A. The convergence electrode 43 is formed, for example, by forming the stripe-shaped gate electrode 13 on the insulating layer 12 in [Step-A2], then forming the interlayer insulating layer 42, and then patterning on the interlayer insulating layer 42. After forming the focusing electrode 43, the third opening 44 may be provided in the focusing electrode 43 and the interlayer insulating layer 42, and the first opening 14A may be provided in the gate electrode 13. Depending on the patterning of the focusing electrode, it may be a focusing electrode of a type in which one or a plurality of electron emission portions or a focusing electrode unit corresponding to one or a plurality of pixels is assembled, or an effective area. Can be a converging electrode of the type covered with a sheet of conductive material. In FIG. 14, the Spindt-type field emission device is illustrated, but it goes without saying that other field emission devices may be used.

ゲート電極を、有効領域を１枚のシート状の導電材料（開口部を有する）で被覆した形式のゲート電極とすることもできる。この場合には、かかるゲート電極に正の電圧を印加する。そして、各画素を構成するカソード電極とカソード電極制御回路との間に、例えば、ＴＦＴから成るスイッチング素子を設け、かかるスイッチング素子の作動によって、各画素を構成する電子放出部への印加状態を制御し、画素の発光状態を制御する。   The gate electrode may be a gate electrode of a type in which the effective area is covered with a sheet of conductive material (having an opening). In this case, a positive voltage is applied to the gate electrode. Then, a switching element made of, for example, a TFT is provided between the cathode electrode and the cathode electrode control circuit constituting each pixel, and the application state to the electron emission portion constituting each pixel is controlled by the operation of the switching element. Then, the light emission state of the pixel is controlled.

あるいは又、カソード電極を、有効領域を１枚のシート状の導電材料で被覆した形式のカソード電極とすることもできる。この場合には、かかるカソード電極に電圧を印加する。そして、各画素を構成する電子放出部とゲート電極制御回路との間に、例えば、ＴＦＴから成るスイッチング素子を設け、かかるスイッチング素子の作動によって、各画素を構成するゲート電極への印加状態を制御し、画素の発光状態を制御する。   Alternatively, the cathode electrode can be a cathode electrode of a type in which the effective area is covered with a sheet of conductive material. In this case, a voltage is applied to the cathode electrode. Then, a switching element made of, for example, a TFT is provided between the electron emission portion constituting each pixel and the gate electrode control circuit, and the application state to the gate electrode constituting each pixel is controlled by the operation of the switching element. Then, the light emission state of the pixel is controlled.

本発明における冷陰極電界電子放出表示装置において、電界放出素子は如何なる形態の電界放出素子とすることもでき、例えば、実施例にて説明したように、電界放出素子を、
（１）円錐形の電子放出部が開口部の底部に位置するカソード電極上に設けられたスピント型電界放出素子
とするだけでなく、電界放出素子を、
（２）略平面状の電子放出部が開口部の底部に位置するカソード電極上に設けられた扁平型電界放出素子
（３）王冠状の電子放出部が開口部の底部に位置するカソード電極上に設けられ、電子放出部の王冠状の部分から電子を放出するクラウン型電界放出素子
（４）平坦なカソード電極の表面から電子を放出する平面型電界放出素子
（５）凹凸が形成されたカソード電極の表面の多数の凸部から電子を放出するクレータ型電界放出素子
（６）カソード電極のエッジ部から電子を放出するエッジ型電界放出素子
とすることもできる。 In the cold cathode field emission display according to the present invention, the field emission device may be any type of field emission device. For example, as described in the embodiment,
(1) In addition to the Spindt-type field emission device in which the conical electron emission portion is provided on the cathode electrode positioned at the bottom of the opening, the field emission device is
(2) A flat field emission device in which a substantially planar electron emission portion is provided on the cathode electrode located at the bottom of the opening. (3) On the cathode electrode where the crown-shaped electron emission portion is located at the bottom of the opening. A crown-type field emission device that emits electrons from the crown-shaped portion of the electron-emitting portion, and a flat-type field emission device that emits electrons from the surface of the flat cathode electrode. Crater-type field emission device that emits electrons from a large number of convex portions on the surface of the electrode (6) An edge-type field emission device that emits electrons from the edge portion of the cathode electrode can also be used.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、実施例にて説明したモリブデン以外にも、タングステン、タングステン合金、モリブデン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン（ポリシリコンやアモルファスシリコン）から成る群から選択された少なくとも１種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やＣＶＤ法によっても形成することができる。   In the Spindt-type field emission device, as a material constituting the electron emission portion, besides the molybdenum described in the embodiment, tungsten, tungsten alloy, molybdenum alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, Mention may be made of at least one material selected from the group consisting of tantalum alloys, chromium, chromium alloys, and silicon containing impurities (polysilicon or amorphous silicon). The electron emission portion of the Spindt-type field emission device can be formed by, for example, a sputtering method or a CVD method in addition to the vacuum evaporation method.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。電界放出素子におけるカソード電極を構成する代表的な材料として、タングステン（Φ＝４．５５ｅＶ）、ニオブ（Φ＝４．０２〜４．８７ｅＶ）、モリブデン（Φ＝４．５３〜４．９５ｅＶ）、アルミニウム（Φ＝４．２８ｅＶ）、銅（Φ＝４．６ｅＶ）、タンタル（Φ＝４．３ｅＶ）、クロム（Φ＝４．５ｅＶ）、シリコン（Φ＝４．９ｅＶ）を例示することができる。電子放出部は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね３ｅＶ以下であることが好ましい。かかる材料として、炭素（Φ＜１ｅＶ）、セシウム（Φ＝２．１４ｅＶ）、ＬａＢ6（Φ＝２．６６〜２．７６ｅＶ）、ＢａＯ（Φ＝１．６〜２．７ｅＶ）、ＳｒＯ（Φ＝１．２５〜１．６ｅＶ）、Ｙ2Ｏ3（Φ＝２．０ｅＶ）、ＣａＯ（Φ＝１．６〜１．８６ｅＶ）、ＢａＳ（Φ＝２．０５ｅＶ）、ＴｉＮ（Φ＝２．９２ｅＶ）、ＺｒＮ（Φ＝２．９２ｅＶ）を例示することができる。仕事関数Φが２ｅＶ以下である材料から電子放出部を構成することが、一層好ましい。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. As typical materials constituting the cathode electrode in the field emission device, tungsten (Φ = 4.55 eV), niobium (Φ = 4.02 to 4.87 eV), molybdenum (Φ = 4.53 to 4.95 eV), Examples include aluminum (Φ = 4.28 eV), copper (Φ = 4.6 eV), tantalum (Φ = 4.3 eV), chromium (Φ = 4.5 eV), and silicon (Φ = 4.9 eV). . The electron emission portion preferably has a work function Φ smaller than these materials, and the value is preferably approximately 3 eV or less. Such materials include carbon (Φ <1 eV), cesium (Φ = 2.14 eV), LaB 6 (Φ = 2.66 to 2.76 eV), BaO (Φ = 1.6 to 2.7 eV), SrO (Φ = 1.25 to 1.6 eV), Y 2 O 3 (Φ = 2.0 eV), CaO (Φ = 1.6 to 1.86 eV), BaS (Φ = 2.05 eV), TiN (Φ = 2. 92 eV) and ZrN (Φ = 2.92 eV). More preferably, the electron emission portion is made of a material having a work function Φ of 2 eV or less. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子において、電子放出部を構成する材料として、かかる材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の金属；シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等の半導体；炭素やダイヤモンド等の無機単体；及び酸化アルミニウム（Ａｌ2Ｏ3）、酸化バリウム（ＢａＯ）、酸化ベリリウム（ＢｅＯ）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）、酸化錫（ＳｎＯ2）、フッ化バリウム（ＢａＦ2）、フッ化カルシウム（ＣａＦ2）等の化合物の中から、適宜選択することができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 Alternatively, in the flat type field emission device, as a material constituting the electron emission portion, a material in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode is used. You may select suitably. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta) ), Tungsten (W), zirconium (Zr) and other metals; silicon (Si), germanium (Ge) and other semiconductors; carbon and diamond, etc .; and aluminum oxide (Al 2 O 3 ), barium oxide (BaO) ), Beryllium oxide (BeO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2 ), etc. You can choose. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体、ＺｎＯウィスカー、ＭｇＯウィスカー、ＳｎＯ2ウィスカー、ＭｎＯウィスカー、Ｙ2Ｏ3ウィスカー、ＮｉＯウィスカー、ＩＴＯウィスカー、Ｉｎ2Ｏ3ウィスカー、Ａｌ2Ｏ3ウィスカーを挙げることができる。電子放出部をこれらから構成する場合、５×１０7Ｖ／ｍ以下の電界強度にて、冷陰極電界電子放出表示装置に必要な放出電子電流密度を得ることができる。また、アモルファスダイヤモンドは電気抵抗体であるため、各電子放出部から得られる放出電子電流を均一化することができ、よって、冷陰極電界電子放出表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、これらの材料は、冷陰極電界電子放出表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。 In the flat type field emission device, carbon, more specifically, amorphous diamond, graphite, carbon nanotube structure, ZnO whisker, MgO whisker, SnO 2 whisker, MnO whisker is particularly preferable as a constituent material of the electron emission part. Y 2 O 3 whisker, NiO whisker, ITO whisker, In 2 O 3 whisker, and Al 2 O 3 whisker. When the electron emission portion is composed of these, the emission electron current density required for the cold cathode field emission display device can be obtained with an electric field intensity of 5 × 10 7 V / m or less. In addition, since amorphous diamond is an electrical resistor, it is possible to make the emission electron current obtained from each electron emission portion uniform, and thus suppress variation in luminance when incorporated in a cold cathode field emission display. It becomes possible. Furthermore, since these materials have extremely high resistance to the sputtering effect by ions of residual gas in the cold cathode field emission display, the lifetime of the field emission device can be extended.

カーボン・ナノチューブ構造体として、具体的には、カーボン・ナノチューブ及び／又はグラファイト・ナノファイバーを挙げることができる。より具体的には、カーボン・ナノチューブから電子放出部を構成してもよいし、グラファイト・ナノファイバーから電子放出部を構成してもよいし、カーボン・ナノチューブとグラファイト・ナノファイバーの混合物から電子放出部を構成してもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、巨視的には、粉末状であってもよいし、薄膜状であってもよいし、場合によっては、カーボン・ナノチューブ構造体は円錐状の形状を有していてもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、周知のアーク放電法やレーザアブレーション法といったＰＶＤ法、プラズマＣＶＤ法やレーザＣＶＤ法、熱ＣＶＤ法、気相合成法、気相成長法といった各種のＣＶＤ法によって製造、形成することができる。   Specific examples of the carbon nanotube structure include carbon nanotubes and / or graphite nanofibers. More specifically, the electron emission part may be composed of carbon nanotubes, the electron emission part may be composed of graphite nanofibers, or the electron emission is performed from a mixture of carbon nanotubes and graphite nanofibers. You may comprise a part. Macroscopically, carbon nanotubes and graphite nanofibers may be in the form of powder or thin film. In some cases, the carbon nanotube structure has a conical shape. It may be. Carbon nanotubes and graphite nanofibers are produced by various CVD methods such as the well-known arc discharge method and laser ablation method, such as PVD method, plasma CVD method, laser CVD method, thermal CVD method, vapor phase synthesis method, and vapor phase growth method. Can be manufactured and formed.

扁平型電界放出素子を、カーボン・ナノチューブ構造体や上記の各種ウィスカー（以下、これらを総称して、カーボン・ナノチューブ構造体等と呼ぶ）をバインダー材料に分散させたものをカソード電極の所望の領域に例えば塗布した後、バインダー材料の焼成あるいは硬化を行う方法（より具体的には、エポキシ系樹脂やアクリル系樹脂等の有機系バインダー材料や水ガラス等の無機系バインダー材料にカーボン・ナノチューブ構造体等を分散したものを、カソード電極の所望の領域に例えば塗布した後、溶媒の除去、バインダー材料の焼成・硬化を行う方法）によって製造することもできる。尚、このような方法を、カーボン・ナノチューブ構造体等の第１の形成方法と呼ぶ。塗布方法として、スクリーン印刷法を例示することができる。   A flat field emission device in which a carbon / nanotube structure and the above-mentioned various whiskers (hereinafter collectively referred to as a carbon / nanotube structure) are dispersed in a binder material is a desired region of the cathode electrode. For example, a method of firing or curing a binder material after coating (specifically, an organic binder material such as an epoxy resin or an acrylic resin, or an inorganic binder material such as water glass, a carbon nanotube structure Etc. can also be produced by, for example, applying to a desired region of the cathode electrode and then removing the solvent and baking / curing the binder material. Such a method is referred to as a first method for forming a carbon nanotube structure or the like. An example of the application method is a screen printing method.

あるいは又、扁平型電界放出素子を、カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布した後、金属化合物を焼成する方法によって製造することもでき、これによって、金属化合物を構成する金属原子を含むマトリックスにてカーボン・ナノチューブ構造体等がカソード電極表面に固定される。尚、このような方法を、カーボン・ナノチューブ構造体等の第２の形成方法と呼ぶ。マトリックスは、導電性を有する金属酸化物から成ることが好ましく、より具体的には、酸化錫、酸化インジウム、酸化インジウム−錫、酸化亜鉛、酸化アンチモン、又は、酸化アンチモン−錫から構成することが好ましい。焼成後、各カーボン・ナノチューブ構造体等の一部分がマトリックスに埋め込まれている状態を得ることもできるし、各カーボン・ナノチューブ構造体等の全体がマトリックスに埋め込まれている状態を得ることもできる。マトリックスの体積抵抗率は、１×１０-9Ω・ｍ乃至５×１０-6Ω・ｍであることが望ましい。 Alternatively, the flat field emission device can be manufactured by a method in which a metal compound solution in which a carbon / nanotube structure or the like is dispersed is applied on the cathode electrode, and then the metal compound is baked. A carbon / nanotube structure or the like is fixed to the surface of the cathode electrode by a matrix containing metal atoms constituting the metal. Such a method is referred to as a second method for forming a carbon nanotube structure or the like. The matrix is preferably made of a conductive metal oxide, and more specifically, made of tin oxide, indium oxide, indium oxide-tin, zinc oxide, antimony oxide, or antimony oxide-tin. preferable. After firing, a state in which a part of each carbon / nanotube structure or the like is embedded in the matrix can be obtained, or a state in which each carbon / nanotube structure or the like is entirely embedded in the matrix can be obtained. The volume resistivity of the matrix is preferably 1 × 10 −9 Ω · m to 5 × 10 −6 Ω · m.

金属化合物溶液を構成する金属化合物として、例えば、有機金属化合物、有機酸金属化合物、又は、金属塩（例えば、塩化物、硝酸塩、酢酸塩）を挙げることができる。有機酸金属化合物から構成された金属化合物溶液として、具体的には、有機錫化合物、有機インジウム化合物、有機亜鉛化合物、有機アンチモン化合物を酸（例えば、塩酸、硝酸、あるいは硫酸）に溶解し、これを有機溶媒（例えば、トルエン、酢酸ブチル、イソプロピルアルコール）で希釈したものを挙げることができる。また、有機金属化合物から構成された金属化合物溶液として、具体的には、有機錫化合物、有機インジウム化合物、有機亜鉛化合物、有機アンチモン化合物を有機溶媒（例えば、トルエン、酢酸ブチル、イソプロピルアルコール）に溶解したものを例示することができる。金属化合物溶液を１００重量部としたとき、カーボン・ナノチューブ構造体等が０．００１〜２０重量部、金属化合物が０．１〜１０重量部、含まれた組成とすることが好ましい。金属化合物溶液には、分散剤や界面活性剤が含まれていてもよい。また、マトリックスの厚さを増加させるといった観点から、金属化合物溶液に、例えばカーボンブラック等の添加物を添加してもよい。また、場合によっては、有機溶媒の代わりに水を溶媒として用いることもできる。   As a metal compound which comprises a metal compound solution, an organic metal compound, an organic acid metal compound, or a metal salt (for example, chloride, nitrate, acetate) can be mentioned, for example. Specifically, as a metal compound solution composed of an organic acid metal compound, an organic tin compound, an organic indium compound, an organic zinc compound, or an organic antimony compound is dissolved in an acid (for example, hydrochloric acid, nitric acid, or sulfuric acid). Can be mentioned which are diluted with an organic solvent (for example, toluene, butyl acetate, isopropyl alcohol). In addition, as a metal compound solution composed of an organometallic compound, specifically, an organic tin compound, an organic indium compound, an organic zinc compound, and an organic antimony compound are dissolved in an organic solvent (for example, toluene, butyl acetate, isopropyl alcohol). Can be illustrated. When the metal compound solution is 100 parts by weight, it is preferable to have a composition containing 0.001 to 20 parts by weight of the carbon / nanotube structure and 0.1 to 10 parts by weight of the metal compound. The metal compound solution may contain a dispersant or a surfactant. Further, from the viewpoint of increasing the thickness of the matrix, an additive such as carbon black may be added to the metal compound solution. Moreover, depending on the case, water can also be used as a solvent instead of an organic solvent.

カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布する方法として、スプレー法、スピンコーティング法、ディッピング法、ダイクォーター法、スクリーン印刷法を例示することができるが、中でもスプレー法を採用することが塗布の容易性といった観点から好ましい。   Examples of a method for applying a metal compound solution in which a carbon nanotube structure or the like is dispersed on the cathode electrode include a spray method, a spin coating method, a dipping method, a diquarter method, and a screen printing method. It is preferable to adopt the method from the viewpoint of easy application.

カーボン・ナノチューブ構造体等が分散された金属化合物溶液をカソード電極上に塗布した後、金属化合物溶液を乾燥させて金属化合物層を形成し、次いで、カソード電極上の金属化合物層の不要部分を除去した後、金属化合物を焼成してもよいし、金属化合物を焼成した後、カソード電極上の不要部分を除去してもよいし、カソード電極の所望の領域上にのみ金属化合物溶液を塗布してもよい。   After applying a metal compound solution in which carbon / nanotube structures are dispersed on the cathode electrode, the metal compound solution is dried to form a metal compound layer, and then unnecessary portions of the metal compound layer on the cathode electrode are removed. Thereafter, the metal compound may be fired, or after firing the metal compound, unnecessary portions on the cathode electrode may be removed, or the metal compound solution may be applied only on a desired region of the cathode electrode. Also good.

金属化合物の焼成温度は、例えば、金属塩が酸化されて導電性を有する金属酸化物となるような温度、あるいは又、有機金属化合物や有機酸金属化合物が分解して、有機金属化合物や有機酸金属化合物を構成する金属原子を含むマトリックス（例えば、導電性を有する金属酸化物）が形成できる温度であればよく、例えば、３００゜Ｃ以上とすることが好ましい。焼成温度の上限は、電界放出素子あるいはカソードパネルの構成要素に熱的な損傷等が発生しない温度とすればよい。   The firing temperature of the metal compound is, for example, a temperature at which the metal salt is oxidized to form a conductive metal oxide, or an organic metal compound or an organic acid metal compound is decomposed to form an organic metal compound or an organic acid. Any temperature that can form a matrix (for example, a conductive metal oxide) containing metal atoms constituting the metal compound may be used. For example, the temperature is preferably 300 ° C. or higher. The upper limit of the firing temperature may be a temperature at which thermal damage or the like does not occur in the constituent elements of the field emission device or the cathode panel.

カーボン・ナノチューブ構造体等の第１の形成方法あるいは第２の形成方法にあっては、電子放出部の形成後、電子放出部の表面の一種の活性化処理（洗浄処理）を行うことが、電子放出部からの電子の放出効率の一層の向上といった観点から好ましい。このような処理として、水素ガス、アンモニアガス、ヘリウムガス、アルゴンガス、ネオンガス、メタンガス、エチレンガス、アセチレンガス、窒素ガス等のガス雰囲気中でのプラズマ処理を挙げることができる。   In the first formation method or the second formation method of the carbon nanotube structure or the like, after the formation of the electron emission portion, a kind of activation treatment (cleaning treatment) of the surface of the electron emission portion is performed. This is preferable from the viewpoint of further improving the efficiency of electron emission from the electron emission portion. Examples of such treatment include plasma treatment in a gas atmosphere such as hydrogen gas, ammonia gas, helium gas, argon gas, neon gas, methane gas, ethylene gas, acetylene gas, and nitrogen gas.

カーボン・ナノチューブ構造体等の第１の形成方法あるいは第２の形成方法にあっては、電子放出部は、開口部の底部に位置するカソード電極の部分の表面に形成されていればよく、開口部の底部に位置するカソード電極の部分から開口部の底部以外のカソード電極の部分の表面に延在するように形成されていてもよい。また、電子放出部は、開口部の底部に位置するカソード電極の部分の表面の全面に形成されていても、部分的に形成されていてもよい。   In the first formation method or the second formation method of the carbon nanotube structure or the like, the electron emission portion may be formed on the surface of the cathode electrode portion located at the bottom of the opening portion. It may be formed so as to extend from the portion of the cathode electrode located at the bottom of the portion to the surface of the portion of the cathode electrode other than the bottom of the opening. Further, the electron emission portion may be formed on the entire surface of the portion of the cathode electrode located at the bottom of the opening or may be formed partially.

図１は、スピント型冷陰極電界電子放出素子を適用した本発明における冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 1 is a conceptual partial end view of a cold cathode field emission display device according to the present invention to which a Spindt-type cold cathode field emission device is applied. 図２の（Ａ）及び（Ｂ）は、本発明の冷陰極電界電子放出表示装置におけるカソードパネルの一部分の模式的な斜視図である。2A and 2B are schematic perspective views of a part of the cathode panel in the cold cathode field emission display device of the present invention. 図３は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 3 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor regions in the anode panel constituting the cold cathode field emission display. 図４は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 4 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor regions in the anode panel constituting the cold cathode field emission display. 図５は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 5 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor regions in the anode panel constituting the cold cathode field emission display. 図６は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 6 is a layout diagram schematically showing the layout of barrier ribs, spacers and phosphor regions in an anode panel constituting a cold cathode field emission display. 図７は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 7 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor regions in the anode panel constituting the cold cathode field emission display. 図８は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体領域の配置を模式的に示す配置図である。FIG. 8 is a layout diagram schematically showing the layout of barrier ribs, spacers, and phosphor regions in the anode panel constituting the cold cathode field emission display. 図９は、カソードパネルの検査方法の実施に適した検査装置の概要を示す図である。FIG. 9 is a diagram showing an outline of an inspection apparatus suitable for carrying out the cathode panel inspection method. 図１０は、実施例１のカソードパネルの検査方法を適用した場合と適用しなかった場合における冷陰極電界電子放出表示装置の電子放出部／アノード電極間に流れる電流を測定した結果を示すグラフである。FIG. 10 is a graph showing the results of measuring the current flowing between the electron emission portion / anode electrode of the cold cathode field emission display device when the cathode panel inspection method of Example 1 is applied and not applied. is there. 図１１の（Ａ）及び（Ｂ）は、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 11A and 11B are schematic partial end views of a support and the like for explaining a method for manufacturing a Spindt-type cold cathode field emission device. 図１２の（Ａ）及び（Ｂ）は、図１１の（Ｂ）に引き続き、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 12A and 12B are schematic partial end views of a support and the like for explaining the manufacturing method of the Spindt-type cold cathode field emission device following FIG. 11B. . 図１３は、カソードパネルの検査方法の実施に適した検査装置の変形例の概要を示す図である。FIG. 13 is a diagram showing an outline of a modified example of the inspection apparatus suitable for carrying out the cathode panel inspection method. 図１４は、収束電極を有するスピント型冷陰極電界電子放出素子の模式的な一部端面図である。FIG. 14 is a schematic partial end view of a Spindt-type cold cathode field emission device having a focusing electrode. 図１５は、スピント型冷陰極電界電子放出素子を適用した従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 15 is a conceptual partial end view of a conventional cold cathode field emission display device to which a Spindt type cold cathode field emission device is applied. 図１６は、従来の冷陰極電界電子放出表示装置におけるカソードパネルの一部分の模式的な斜視図である。FIG. 16 is a schematic perspective view of a part of a cathode panel in a conventional cold cathode field emission display.

符号の説明Explanation of symbols

ＣＰ・・・カソードパネル、ＡＰ・・・アノードパネル、１０・・・支持体、１１・・・カソード電極、１２・・・絶縁層、１３・・・ゲート電極、１４，１４Ａ，１４Ｂ，４４・・・開口部、１５・・・電子放出部、１６・・・剥離層、１７・・・導電材料層、２０・・・基板、２１・・・隔壁、２２，２２Ｒ，２２Ｇ，２２Ｂ・・・蛍光体領域、２３・・・ブラックマトリックス、２４・・・アノード電極、２５・・・スペーサ、２６・・・スペーサ保持部、３０・・・カソード電極制御回路、３１・・・ゲート電極制御回路、３２・・・アノード電極制御回路、４２・・・層間絶縁層、４３・・・収束電極、１００，１２０・・・カソードパネル検査装置、１０１・・・ハウジング、１０２・・・検査台、１０３・・・検査台昇降シリンダー、１０４・・・ピン昇降シリンダー、１０５・・・孔、１０６・・・圧力計、１０７・・・バルブ、１０８・・・検査電圧印加部、１１０，１３０・・・検査用基板、１１１，１３１・・・検査用対向電極、１１２・・・電圧制御手段、１３２・・・蛍光体領域、１４０・・・受像装置、１４１・・・画像検査ユニット
CP ... cathode panel, AP ... anode panel, 10 ... support, 11 ... cathode electrode, 12 ... insulating layer, 13 ... gate electrode, 14, 14A, 14B, 44 ..Opening part, 15 ... electron emission part, 16 ... peeling layer, 17 ... conductive material layer, 20 ... substrate, 21 ... partition wall, 22, 22R, 22G, 22B ... Phosphor region, 23 ... black matrix, 24 ... anode electrode, 25 ... spacer, 26 ... spacer holding part, 30 ... cathode electrode control circuit, 31 ... gate electrode control circuit, 32 ... Anode electrode control circuit, 42 ... Interlayer insulating layer, 43 ... Converging electrode, 100, 120 ... Cathode panel inspection device, 101 ... Housing, 102 ... Inspection table, 103 ... ..Inspection table lift , 104 ... Pin lifting cylinder, 105 ... Hole, 106 ... Pressure gauge, 107 ... Valve, 108 ... Inspection voltage application section, 110, 130 ... Substrate for inspection, 111, 131 ... Counter electrode for inspection, 112 ... Voltage control means, 132 ... Phosphor region, 140 ... Image receiving device, 141 ... Image inspection unit

Claims (14)

（Ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（Ｂ）支持体及びカソード電極を覆う絶縁層、
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルを真空雰囲気中に配置した後、複数のカソード電極を短絡状態としてカソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせることを特徴とする冷陰極電界電子放出表示装置用のカソードパネルの検査方法。 (A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
After the cathode panel in which the electron emission regions are arranged in a two-dimensional matrix is placed in a vacuum atmosphere, a plurality of cathode electrodes are short-circuited and a voltage is applied to the cathode electrode and the gate electrode. A method for inspecting a cathode panel for a cold cathode field emission display device, characterized in that a discharge is generated at an easy discharge location. （Ａ）支持体上に形成され、第１の方向に延びるカソード電極、(A) a cathode electrode formed on the support and extending in the first direction;
（Ｂ）支持体及びカソード電極を覆う絶縁層、(B) an insulating layer covering the support and the cathode electrode;
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルを真空雰囲気中に配置した後、複数のゲート電極を短絡状態としてカソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせることを特徴とする冷陰極電界電子放出表示装置用のカソードパネルの検査方法。After the cathode panel in which the electron emission regions are arranged in a two-dimensional matrix is placed in a vacuum atmosphere, a plurality of gate electrodes are short-circuited and a voltage is applied to the cathode electrodes and the gate electrodes, so that A method for inspecting a cathode panel for a cold cathode field emission display device, characterized in that a discharge is generated at an easy discharge location. カソード電極とゲート電極との間に印加する電圧の差をΔＶTEST、冷陰極電界電子放出表示装置の実動作時にカソード電極とゲート電極との間に印加される電圧の差の最大値をΔＶACTとしたとき、
ΔＶTEST＞ΔＶACT
を満足することを特徴とする請求項１又は請求項２に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。 The difference in voltage applied between the cathode electrode and the gate electrode is ΔV TEST , and the maximum value of the difference in voltage applied between the cathode electrode and the gate electrode during actual operation of the cold cathode field emission display is ΔV ACT When
ΔV TEST > ΔV ACT
The method for inspecting a cathode panel for a cold cathode field emission display according to claim 1 or 2 , wherein: カソード電極及びゲート電極に印加する電圧は、パルス状の直流電圧であることを特徴とする請求項１又は請求項２に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。 Voltage, the inspection method of the cathode panel for a cold cathode field emission display according to claim 1 or claim 2, characterized in that the pulse-like DC voltage applied to the cathode electrode and the gate electrode. 電子放出領域における易放電箇所に放電を生じさせた後、放電箇所を検出することを特徴とする請求項１又は請求項２に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。 3. The method for inspecting a cathode panel for a cold cathode field emission display according to claim 1 or 2 , wherein the discharge location is detected after generating an easy discharge location in the electron emission region. ゲート電極における検出された放電箇所の部分を、他のゲート電極の部分から分離することを特徴とする請求項５に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。   6. The method of inspecting a cathode panel for a cold cathode field emission display according to claim 5, wherein a portion of the detected discharge location in the gate electrode is separated from a portion of the other gate electrode. ゲート電極における検出された放電箇所の部分を、レーザを用いて、他のゲート電極の部分から分離することを特徴とする請求項６に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。   7. The inspection of a cathode panel for a cold cathode field emission display according to claim 6, wherein a portion of the detected discharge location in the gate electrode is separated from other gate electrode portions using a laser. Method. 検査用対向電極を有する検査用基板と電子放出領域とが対向するように、カソードパネルを真空雰囲気中に配置することを特徴とする請求項１又は請求項２に記載の冷陰極電界電子放出表示装置用のカソードパネルの検査方法。 As the testing board and the electron emission region having a test counter electrode are opposed to each cold cathode field emission display according to the cathode panel in claim 1 or claim 2, characterized in that disposed in a vacuum atmosphere Inspection method for cathode panel for equipment. （Ａ）支持体上に形成され、第１の方向に延びるカソード電極、
（Ｂ）支持体及びカソード電極を覆う絶縁層、
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルであって、真空雰囲気中に配置した後、複数のカソード電極を短絡状態としてカソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせて放電箇所を検出し、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離し、短絡状態とされた複数のカソード電極における短絡状態を解くことによって得られたカソードパネルと、基板上に形成された蛍光体領域及びアノード電極から成るアノードパネルとを、それらの周縁部で接合することを特徴とする冷陰極電界電子放出表示装置の製造方法。 (A) a cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer covering the support and the cathode electrode;
(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
A cathode panel in which electron emission regions are arranged in a two-dimensional matrix, and after being arranged in a vacuum atmosphere, by applying a voltage to the cathode electrode and the gate electrode by setting a plurality of cathode electrodes in a short-circuited state , A discharge is generated at an easy discharge point in the emission region to detect a discharge point, and a part of the detected discharge point in the gate electrode is separated from other gate electrode parts, and a short circuit occurs in a plurality of cathode electrodes that are short-circuited. A cold cathode field emission display device comprising: a cathode panel obtained by solving a state ; and an anode panel formed of a phosphor region and an anode electrode formed on a substrate, and joined at a peripheral portion thereof. Manufacturing method. （Ａ）支持体上に形成され、第１の方向に延びるカソード電極、(A) a cathode electrode formed on the support and extending in the first direction;
（Ｂ）支持体及びカソード電極を覆う絶縁層、(B) an insulating layer covering the support and the cathode electrode;
（Ｃ）絶縁層上に形成され、第１の方向とは異なる第２の方向に延びるゲート電極、(C) a gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
（Ｄ）カソード電極とゲート電極との重複領域に位置するゲート電極の部分及び絶縁層の部分に設けられた複数の開口部、並びに、(D) a plurality of openings provided in the portion of the gate electrode and the insulating layer located in the overlapping region of the cathode electrode and the gate electrode, and
（Ｅ）複数の開口部のそれぞれの底部に露出した電子放出部、(E) an electron emission portion exposed at the bottom of each of the plurality of openings,
から成る電子放出領域が２次元マトリクス状に配列されたカソードパネルであって、真空雰囲気中に配置した後、複数のゲート電極を短絡状態としてカソード電極及びゲート電極に電圧を印加することで、電子放出領域における易放電箇所に放電を生じさせて放電箇所を検出し、ゲート電極における検出された放電箇所の部分を他のゲート電極の部分から分離し、短絡状態とされた複数のゲート電極における短絡状態を解くことによって得られたカソードパネルと、基板上に形成された蛍光体領域及びアノード電極から成るアノードパネルとを、それらの周縁部で接合することを特徴とする冷陰極電界電子放出表示装置の製造方法。A cathode panel in which electron emission regions are arranged in a two-dimensional matrix, and after being arranged in a vacuum atmosphere, by applying a voltage to the cathode electrode and the gate electrode by setting a plurality of gate electrodes in a short-circuited state, Detecting the discharge location by causing a discharge at the easy discharge location in the emission region, separating the portion of the detected discharge location in the gate electrode from the portion of the other gate electrode, and short-circuiting in a plurality of gate electrodes that are short-circuited A cold cathode field emission display device comprising: a cathode panel obtained by solving a state; and an anode panel formed of a phosphor region and an anode electrode formed on a substrate, and joined at a peripheral portion thereof. Manufacturing method. カソード電極とゲート電極との間に印加する電圧の差をΔＶTEST、冷陰極電界電子放出表示装置の実動作時にカソード電極とゲート電極との間に印加される電圧の差の最大値をΔＶACTとしたとき、
ΔＶTEST＞ΔＶACT
を満足することを特徴とする請求項９又は請求項１０に記載の冷陰極電界電子放出表示装置の製造方法。 The difference in voltage applied between the cathode electrode and the gate electrode is ΔV TEST , and the maximum value of the difference in voltage applied between the cathode electrode and the gate electrode during actual operation of the cold cathode field emission display is ΔV ACT When
ΔV TEST > ΔV ACT
The manufacturing method of a cold cathode field emission display according to claim 9 or 10 , wherein: カソード電極及びゲート電極に印加する電圧は、パルス状の直流電圧であることを特徴とする請求項９又は請求項１０に記載の冷陰極電界電子放出表示装置の製造方法。 The voltage applied to the cathode electrode and the gate electrode, a manufacturing method of a cold cathode field emission display according to claim 9 or claim 10, characterized in that a pulsed direct voltage. ゲート電極における検出された放電箇所の部分を、レーザを用いて、他のゲート電極の部分から分離することを特徴とする請求項９又は請求項１０に記載の冷陰極電界電子放出表示装置の製造方法。 The detected portion of the discharge site in the gate electrode, using a laser, producing a cold cathode field emission display according to claim 9 or claim 10 and separating from the other portion of the gate electrode Method. 検査用対向電極を有する検査用基板と電子放出領域とが対向するように、カソードパネルを真空雰囲気中に配置することを特徴とする請求項９又は請求項１０に記載の冷陰極電界電子放出表示装置の製造方法。 11. The cold cathode field emission display according to claim 9 or 10 , wherein the cathode panel is arranged in a vacuum atmosphere so that the inspection substrate having the inspection counter electrode and the electron emission region face each other. Device manufacturing method.
JP2004109642A 2004-04-02 2004-04-02 Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display Expired - Fee Related JP4586394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109642A JP4586394B2 (en) 2004-04-02 2004-04-02 Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109642A JP4586394B2 (en) 2004-04-02 2004-04-02 Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display

Publications (2)

Publication Number Publication Date
JP2005294134A JP2005294134A (en) 2005-10-20
JP4586394B2 true JP4586394B2 (en) 2010-11-24

Family

ID=35326820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109642A Expired - Fee Related JP4586394B2 (en) 2004-04-02 2004-04-02 Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display

Country Status (1)

Country Link
JP (1) JP4586394B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814851B1 (en) * 2006-09-12 2008-03-20 삼성에스디아이 주식회사 Light emission device and liquid crystal display with the light emission device as backlight unit
KR100814850B1 (en) 2006-10-02 2008-03-20 삼성에스디아이 주식회사 Electron emission device and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5542866A (en) * 1994-12-27 1996-08-06 Industrial Technology Research Institute Field emission display provided with repair capability of defects
WO2000044022A1 (en) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Method for manufacturing electron beam device, and image creating device manufactured by these manufacturing methods, method for manufacturing electron source, and apparatus for manufacturing electron source, and apparatus for manufacturing image creating device
JP2001023505A (en) * 1999-07-06 2001-01-26 Sony Corp Inspection of cathode panel for cold cathode field electron emission display
JP2001035423A (en) * 1999-05-18 2001-02-09 Sony Corp Cold cathode field electron emitting display device, cathode panel for it, and manufacture of the cathode panel
JP2003100203A (en) * 2001-09-26 2003-04-04 Canon Inc Manufacturing method of electron source and image forming device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284324A (en) * 1991-03-13 1992-10-08 Seiko Epson Corp Electric field electron emitter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5542866A (en) * 1994-12-27 1996-08-06 Industrial Technology Research Institute Field emission display provided with repair capability of defects
WO2000044022A1 (en) * 1999-01-19 2000-07-27 Canon Kabushiki Kaisha Method for manufacturing electron beam device, and image creating device manufactured by these manufacturing methods, method for manufacturing electron source, and apparatus for manufacturing electron source, and apparatus for manufacturing image creating device
JP2001035423A (en) * 1999-05-18 2001-02-09 Sony Corp Cold cathode field electron emitting display device, cathode panel for it, and manufacture of the cathode panel
JP2001023505A (en) * 1999-07-06 2001-01-26 Sony Corp Inspection of cathode panel for cold cathode field electron emission display
JP2003100203A (en) * 2001-09-26 2003-04-04 Canon Inc Manufacturing method of electron source and image forming device

Also Published As

Publication number Publication date
JP2005294134A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4110912B2 (en) Cold cathode field emission display
US20080012467A1 (en) Method for Treating a Cathode Panel, Cold Cathode Field Emission Display Device, and Method for Producing the Same
JP4131238B2 (en) Display panel and display device
JP4586394B2 (en) Method for inspecting cathode panel for cold cathode field emission display, and method for manufacturing cold cathode field emission display
JP4910327B2 (en) Cold cathode field emission display and driving method of cold cathode field emission display
JP4678196B2 (en) Spacer selection method and flat panel display manufacturing method
JP4894223B2 (en) Flat panel display
JP4806968B2 (en) Cold cathode field emission display
JP4802583B2 (en) Manufacturing method of spacer
JP4678156B2 (en) Cathode panel conditioning method, cold cathode field emission display device conditioning method, and cold cathode field emission display device manufacturing method
JP4273848B2 (en) Flat display device and assembly method thereof
JP4228968B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display
JP2005142003A (en) Display panel and display device
JP4305144B2 (en) Method of assembling a cold cathode field emission display
JP2004241292A (en) Cold cathode field electron emission display device
JP2005044705A (en) Cold cathode field electron emission display device
JP2005317313A (en) Short circuit inspection method in wiring structure
JP4736537B2 (en) Flat panel display
JP4466496B2 (en) Spacer and flat display device
JP2005004971A (en) Flat display device and its assembly method
JP4797423B2 (en) Flat panel display
JP4765397B2 (en) Electron emission panel and flat display device
JP4140657B2 (en) Cold cathode field emission display
JP4986896B2 (en) Method for manufacturing anode panel
JP2005141926A (en) Cold cathode field electron emission display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees