JPH11214290A - レジスト膜及び半導体装置の製造方法 - Google Patents
レジスト膜及び半導体装置の製造方法Info
- Publication number
- JPH11214290A JPH11214290A JP1724698A JP1724698A JPH11214290A JP H11214290 A JPH11214290 A JP H11214290A JP 1724698 A JP1724698 A JP 1724698A JP 1724698 A JP1724698 A JP 1724698A JP H11214290 A JPH11214290 A JP H11214290A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- etched
- amorphous carbon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 エッチング中にレジスト膜がチャージアップ
することによる影響を回避したレジスト膜及び半導体装
置の製造方法を提供する。 【解決手段】 被エッチング材である絶縁膜（ＢＰＳＧ
膜）１２の表面にレジスト材１６を形成し、該レジスト
材１６の全周面を導電膜（アモルファスカーボン膜１
４、１８で被覆するように形成した後に絶縁膜１２のエ
ッチングを行う。
することによる影響を回避したレジスト膜及び半導体装
置の製造方法を提供する。 【解決手段】 被エッチング材である絶縁膜（ＢＰＳＧ
膜）１２の表面にレジスト材１６を形成し、該レジスト
材１６の全周面を導電膜（アモルファスカーボン膜１
４、１８で被覆するように形成した後に絶縁膜１２のエ
ッチングを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の製造工程
に用いられるエッチングマスクとなるレジスト膜及び半
導体装置の製造方法に係り、特に、荷電粒子ビームによ
るエッチングに用いられるレジスト膜及びこのレジスト
膜を使用した半導体装置の製造方法に関する。
に用いられるエッチングマスクとなるレジスト膜及び半
導体装置の製造方法に係り、特に、荷電粒子ビームによ
るエッチングに用いられるレジスト膜及びこのレジスト
膜を使用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のこの種のレジスト膜としては特開
平７−７４０７６号公報に記載された技術がある。これ
はレジスト膜を、荷電粒子に感応する樹脂膜と、この樹
脂膜の下に位置し、かつ前記荷電粒子を樹脂膜に照射し
た際に荷電粒子を逃がす導電性の膜とからなる２重構造
とすることにより、エッチング中におけるレジスト膜の
チャージアップを抑制し、荷電粒子ビームの屈曲照射現
象を低減して精度の良いパターン露光を実現しようとす
るものである。
平７−７４０７６号公報に記載された技術がある。これ
はレジスト膜を、荷電粒子に感応する樹脂膜と、この樹
脂膜の下に位置し、かつ前記荷電粒子を樹脂膜に照射し
た際に荷電粒子を逃がす導電性の膜とからなる２重構造
とすることにより、エッチング中におけるレジスト膜の
チャージアップを抑制し、荷電粒子ビームの屈曲照射現
象を低減して精度の良いパターン露光を実現しようとす
るものである。
【０００３】
【発明が解決しようとする課題】上述した従来のレジス
ト膜はレジストの下層にのみカーボン膜等の導電膜を形
成するものであったため、導電膜と直接、接触している
部分の電荷のみしか逃がすことができず、実際的にはレ
ジスト膜のチャージアップを抑制することは困難である
という問題が有った。
ト膜はレジストの下層にのみカーボン膜等の導電膜を形
成するものであったため、導電膜と直接、接触している
部分の電荷のみしか逃がすことができず、実際的にはレ
ジスト膜のチャージアップを抑制することは困難である
という問題が有った。
【０００４】本発明はこのような事情に鑑みてなされた
ものであり、荷電粒子ビームによるエッチング中にレジ
スト膜がチャージアップすることによる影響を回避した
レジスト膜及び半導体装置の製造方法を提供することを
目的とする。
ものであり、荷電粒子ビームによるエッチング中にレジ
スト膜がチャージアップすることによる影響を回避した
レジスト膜及び半導体装置の製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、被エッチング材の表面に全
周面が導電膜で被覆されたレジスト材を形成することを
特徴とする。
に請求項１に記載の発明は、被エッチング材の表面に全
周面が導電膜で被覆されたレジスト材を形成することを
特徴とする。
【０００６】また請求項２に記載の発明は、導電性の被
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成することを特徴とする。
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成することを特徴とする。
【０００７】また請求項３に記載の発明は、請求項１に
記載のレジスト膜において、前記被エッチング材は、絶
縁膜または導電膜であることを特徴とする。
記載のレジスト膜において、前記被エッチング材は、絶
縁膜または導電膜であることを特徴とする。
【０００８】また請求項４に記載の発明は、請求項１乃
至３のいずれかに記載のレジスト膜において、前記被エ
ッチング材を被覆する導電膜はアモルファスカーボン膜
であることを特徴とする。
至３のいずれかに記載のレジスト膜において、前記被エ
ッチング材を被覆する導電膜はアモルファスカーボン膜
であることを特徴とする。
【０００９】請求項１、３、４に記載の発明によれば、
被エッチング材の表面に全周面が導電膜で被覆されたレ
ジスト材を形成したので、荷電粒子ビームによるエッチ
ング中にレジスト材がチャージアップしても、静電シー
ルドされ、荷電粒子ビームがレジスト内に蓄積された電
荷によるクーロン力により曲げられるのを防止すること
ができる。この場合に被エッチング材は例えば、絶縁膜
であり、レジスト材を被覆する導電膜は例えば、アモル
ファスカーボン膜である。尚、被エッチング材は導電膜
であってもよい。
被エッチング材の表面に全周面が導電膜で被覆されたレ
ジスト材を形成したので、荷電粒子ビームによるエッチ
ング中にレジスト材がチャージアップしても、静電シー
ルドされ、荷電粒子ビームがレジスト内に蓄積された電
荷によるクーロン力により曲げられるのを防止すること
ができる。この場合に被エッチング材は例えば、絶縁膜
であり、レジスト材を被覆する導電膜は例えば、アモル
ファスカーボン膜である。尚、被エッチング材は導電膜
であってもよい。
【００１０】請求項２、４に記載の発明によれば、導電
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。この場合に被エッチング材は例えば、導
電膜であり、レジスト材を被覆する導電膜は例えば、ア
モルファスカーボン膜である。
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。この場合に被エッチング材は例えば、導
電膜であり、レジスト材を被覆する導電膜は例えば、ア
モルファスカーボン膜である。
【００１１】また請求項５に記載の発明は、被エッチン
グ材である絶縁膜の表面に全周面が導電膜で被覆された
レジスト材を形成した後に前記絶縁膜のエッチングを行
うことを特徴とする。
グ材である絶縁膜の表面に全周面が導電膜で被覆された
レジスト材を形成した後に前記絶縁膜のエッチングを行
うことを特徴とする。
【００１２】請求項５に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
【００１３】また請求項６に記載の発明は、導電性の被
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成した後に前記導電性の被エッチング材のエ
ッチングを行うことを特徴とする。
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成した後に前記導電性の被エッチング材のエ
ッチングを行うことを特徴とする。
【００１４】請求項６に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１には本発明の第１の実施の形
態に係る半導体装置の製造工程の一部が示されている。
この例では絶縁膜のエッチングの１つであるコンタクト
ホールのエッチング工程について説明する。図１におい
て、シリコン基板１０上に被エッチング膜であるＢＰＳ
Ｇ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）膜１２をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する（図１
（ａ））。
を参照して説明する。図１には本発明の第１の実施の形
態に係る半導体装置の製造工程の一部が示されている。
この例では絶縁膜のエッチングの１つであるコンタクト
ホールのエッチング工程について説明する。図１におい
て、シリコン基板１０上に被エッチング膜であるＢＰＳ
Ｇ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）膜１２をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する（図１
（ａ））。
【００１６】次にＢＰＳＧ膜１２上に常温スパッタ法で
導電膜であるアモルファスカーボン膜１４を膜厚が約２
００Å程度に形成する（図１（ｂ））。ここでアモルフ
ァスカーボン膜１４はエッチング時の阻害要因となるの
で可能な限り、薄い方が望ましい。次に、周知のリソグ
ラフィ法によりレジスト１６でコンタクトホールパター
ンを形成する（図１（ｃ））。この際にレジスト１６で
形成されたコンタクトホールパターンのホール１７の径
の寸法は、次の工程のアモルファスカーボンのスパッタ
により小さくなることを見込んで、例えば、次の工程で
アモルファスカーボン膜をスパッタにより膜厚２００Å
に形成する場合に設定値より約０．０４μｍだけ大きく
なるようにすることが必要である。
導電膜であるアモルファスカーボン膜１４を膜厚が約２
００Å程度に形成する（図１（ｂ））。ここでアモルフ
ァスカーボン膜１４はエッチング時の阻害要因となるの
で可能な限り、薄い方が望ましい。次に、周知のリソグ
ラフィ法によりレジスト１６でコンタクトホールパター
ンを形成する（図１（ｃ））。この際にレジスト１６で
形成されたコンタクトホールパターンのホール１７の径
の寸法は、次の工程のアモルファスカーボンのスパッタ
により小さくなることを見込んで、例えば、次の工程で
アモルファスカーボン膜をスパッタにより膜厚２００Å
に形成する場合に設定値より約０．０４μｍだけ大きく
なるようにすることが必要である。
【００１７】更にこのレジストによりパターニングされ
たシリコン基板１０の全面に上述した図１（ｂ）に示す
工程と同様に常温スパッタ法により約２００Åの膜厚で
アモルファスカーボン膜１８が形成される。このアモル
ファスカーボン膜１８の膜厚もアモルファスカーボン膜
１４と同様に薄い方が望ましいが、エッチング中にレジ
スト１６の側壁に形成されているアモルファスカーボン
膜が削り取られて消失してしまうと、レジスト１６にチ
ャージアップされた電荷を静電シールドする効果が失わ
れるので、２００Å程度が望ましい。
たシリコン基板１０の全面に上述した図１（ｂ）に示す
工程と同様に常温スパッタ法により約２００Åの膜厚で
アモルファスカーボン膜１８が形成される。このアモル
ファスカーボン膜１８の膜厚もアモルファスカーボン膜
１４と同様に薄い方が望ましいが、エッチング中にレジ
スト１６の側壁に形成されているアモルファスカーボン
膜が削り取られて消失してしまうと、レジスト１６にチ
ャージアップされた電荷を静電シールドする効果が失わ
れるので、２００Å程度が望ましい。
【００１８】このようにアモルファスカーボン膜１８を
形成することによりアモルファスカーボン膜１４とアモ
ルファスカーボン膜１８とがレジスト１６を被覆するよ
うに接続され、アモルファスカーボン膜１４とアモルフ
ァスカーボン膜１８とは同電位となる（図１（ｄ））。
形成することによりアモルファスカーボン膜１４とアモ
ルファスカーボン膜１８とがレジスト１６を被覆するよ
うに接続され、アモルファスカーボン膜１４とアモルフ
ァスカーボン膜１８とは同電位となる（図１（ｄ））。
【００１９】次に反応性イオンエッチング（ＲＩＥ）に
よりＢＰＳＧ膜１２のエッチングを行うが、その際にま
ずＢＰＳＧ膜１２上に形成された約４００Å程度の膜厚
のアモルファスカーボン膜１４、１８を異方性エッチン
グにより除去しなければならない。絶縁膜にコンタクト
ホールを形成する通常のエッチング条件（例えば、圧
力：３５０ｍＴｏｒｒ，ＲＦ Ｐｏｗｅｒ：８００Ｗ，
反応ガスＡｒ／ＣＨＦ3／ＣＦ4 ：２００／３５／３５
ｓｃｃｍ）でもアモルファスカーボン膜をエッチングす
ることはできるが、ＢＰＳＧ膜１２に対するアモルファ
スカーボン膜のエッチグレート（選択比）を高くした方
が、ＢＰＳＧ膜１２をより均一にエッチングすることが
できるため、反応ガスのうちフッ素（Ｆ）系ガスの比率
（ＣＦ4 ／（ＣＦ4 ＋ＣＨＦ3 ））を例えば、０〜３０
％程度、高めた方がよい。
よりＢＰＳＧ膜１２のエッチングを行うが、その際にま
ずＢＰＳＧ膜１２上に形成された約４００Å程度の膜厚
のアモルファスカーボン膜１４、１８を異方性エッチン
グにより除去しなければならない。絶縁膜にコンタクト
ホールを形成する通常のエッチング条件（例えば、圧
力：３５０ｍＴｏｒｒ，ＲＦ Ｐｏｗｅｒ：８００Ｗ，
反応ガスＡｒ／ＣＨＦ3／ＣＦ4 ：２００／３５／３５
ｓｃｃｍ）でもアモルファスカーボン膜をエッチングす
ることはできるが、ＢＰＳＧ膜１２に対するアモルファ
スカーボン膜のエッチグレート（選択比）を高くした方
が、ＢＰＳＧ膜１２をより均一にエッチングすることが
できるため、反応ガスのうちフッ素（Ｆ）系ガスの比率
（ＣＦ4 ／（ＣＦ4 ＋ＣＨＦ3 ））を例えば、０〜３０
％程度、高めた方がよい。
【００２０】本実施の形態ではアモルファスカーボン膜
１４、１８のエッチングに反応ガスの流量をＡｒ／ＣＨ
Ｆ3 ／ＣＦ4 ＝２００／１０／６０ｓｃｃｍ（ＣＦ4 の
比率は約１５％）として用いる。この条件を用いると約
２０秒でコンタクトホール１７の底部のアモルファスカ
ーボン膜１４、１８を除去できるので、その後既述した
絶縁膜にコンタクトホールを形成する通常のエッチング
条件で異方性エッチングを行う。
１４、１８のエッチングに反応ガスの流量をＡｒ／ＣＨ
Ｆ3 ／ＣＦ4 ＝２００／１０／６０ｓｃｃｍ（ＣＦ4 の
比率は約１５％）として用いる。この条件を用いると約
２０秒でコンタクトホール１７の底部のアモルファスカ
ーボン膜１４、１８を除去できるので、その後既述した
絶縁膜にコンタクトホールを形成する通常のエッチング
条件で異方性エッチングを行う。
【００２１】この結果、レジスト１６の上層に形成され
たアモルファスカーボン膜１８は除去されるが、レジス
ト１６の側面にアモルファスカーボン膜１８’がサイド
ウォール状に残留し、レジスト１６の下層に形成されて
いるアモルファスカーボン膜１４とが接続されたままの
状態が保持されるので、アモルファスカーボン膜１８’
の電位はアモルファスカーボン膜１４と同電位に保たれ
る（図１（ｅ））。次にレジスト１６と、レジスト１６
の下層及び側面に形成されたアモルファスカーボン膜１
４、１８’とを除去するために、Ｏ2 プラズマにより灰
化処理を行い、更に酸（Ｈ2 ＳＯ4 にＨ2 Ｏ2 を加え、
１２０℃に加熱）により洗浄する。この結果、レジスト
１６及びレジスト１６の下層及び側面に形成されたアモ
ルファスカーボン膜１４、１８’が完全に除去される
（図１（ｆ））。
たアモルファスカーボン膜１８は除去されるが、レジス
ト１６の側面にアモルファスカーボン膜１８’がサイド
ウォール状に残留し、レジスト１６の下層に形成されて
いるアモルファスカーボン膜１４とが接続されたままの
状態が保持されるので、アモルファスカーボン膜１８’
の電位はアモルファスカーボン膜１４と同電位に保たれ
る（図１（ｅ））。次にレジスト１６と、レジスト１６
の下層及び側面に形成されたアモルファスカーボン膜１
４、１８’とを除去するために、Ｏ2 プラズマにより灰
化処理を行い、更に酸（Ｈ2 ＳＯ4 にＨ2 Ｏ2 を加え、
１２０℃に加熱）により洗浄する。この結果、レジスト
１６及びレジスト１６の下層及び側面に形成されたアモ
ルファスカーボン膜１４、１８’が完全に除去される
（図１（ｆ））。
【００２２】本発明の第１の実施の形態によれば、図３
に示すように被エッチング材であるＢＰＳＧ膜１２の表
面に形成されるレジスト１６の全周面を導電膜であるア
モルファスカーボン膜１４、１８’で被覆するように形
成した後にＢＰＳＧ膜１２のエッチングを行うようにし
たので、ＢＰＳＧ膜１２のエッチング中にレジスト１６
がチャージアップしてもその電荷は静電シールドされる
ので、エッチングする荷電粒子ビーム２０がレジスト１
６に蓄積した電荷によるクーロン力により図４に示すよ
うに曲げられことが防止される。この結果、絶縁膜のエ
ッチングされた側面は理想的な垂直面形状が得られる。
に示すように被エッチング材であるＢＰＳＧ膜１２の表
面に形成されるレジスト１６の全周面を導電膜であるア
モルファスカーボン膜１４、１８’で被覆するように形
成した後にＢＰＳＧ膜１２のエッチングを行うようにし
たので、ＢＰＳＧ膜１２のエッチング中にレジスト１６
がチャージアップしてもその電荷は静電シールドされる
ので、エッチングする荷電粒子ビーム２０がレジスト１
６に蓄積した電荷によるクーロン力により図４に示すよ
うに曲げられことが防止される。この結果、絶縁膜のエ
ッチングされた側面は理想的な垂直面形状が得られる。
【００２３】またレジスト材表面に形成されるアモルフ
ァスカーボン膜１８’の膜厚Ｔを変化させることによ
り、フォトリソグラフィの解像度の限界寸法Ｓ以下の径
のコンタクトホールを形成することが可能に成ると共
に、コンタクトホールの径Ｄ（Ｄ＝Ｓ−２Ｔ）の寸法調
整も可能となる。
ァスカーボン膜１８’の膜厚Ｔを変化させることによ
り、フォトリソグラフィの解像度の限界寸法Ｓ以下の径
のコンタクトホールを形成することが可能に成ると共
に、コンタクトホールの径Ｄ（Ｄ＝Ｓ−２Ｔ）の寸法調
整も可能となる。
【００２４】次に本発明の第２の実施の形態に係る半導
体装置の製造工程の一部が示されている。この例では導
電膜のエッチングの一例としてポリシリコン膜のエッチ
ング工程について説明する。図２においてシリコン基板
１０上に熱酸化により絶縁膜であるシリコン酸化（Ｓｉ
Ｏ2 ）膜を形成した後、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により被エッチング材としての導電膜で
あるポリシリコン膜２２を所定の膜厚に形成する（図２
（ａ））。このポリシリコン膜２２は本発明の第１の導
電膜に相当する。
体装置の製造工程の一部が示されている。この例では導
電膜のエッチングの一例としてポリシリコン膜のエッチ
ング工程について説明する。図２においてシリコン基板
１０上に熱酸化により絶縁膜であるシリコン酸化（Ｓｉ
Ｏ2 ）膜を形成した後、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により被エッチング材としての導電膜で
あるポリシリコン膜２２を所定の膜厚に形成する（図２
（ａ））。このポリシリコン膜２２は本発明の第１の導
電膜に相当する。
【００２５】次にポリシリコン膜２２の全面にポリシリ
コン膜２２をパターニングするためのマスクになるレジ
スト１６を形成し、通常のフォトリソグラフィ法により
パターニングする（図２（ｂ））。次いでポリシリコン
膜２２及びパターニングされたレジスト１６の露出した
表面に常温スパッタ法により導電膜としてアモルファス
カーボン膜２４を約２００Åの膜厚に形成する（図２
（ｃ））。このアモルファスカーボン膜２４は本発明の
第２の導電膜に相当する。
コン膜２２をパターニングするためのマスクになるレジ
スト１６を形成し、通常のフォトリソグラフィ法により
パターニングする（図２（ｂ））。次いでポリシリコン
膜２２及びパターニングされたレジスト１６の露出した
表面に常温スパッタ法により導電膜としてアモルファス
カーボン膜２４を約２００Åの膜厚に形成する（図２
（ｃ））。このアモルファスカーボン膜２４は本発明の
第２の導電膜に相当する。
【００２６】更に反応性イオンエッチング（ＲＩＥ）に
よりポリシリコン膜２２のエッチングを行うが、その際
にまずポリシリコン膜２２上に形成された約２００Å程
度の膜厚のアモルファスカーボン膜２４を異方性エッチ
ングにより除去しなければならない。ポリシリコン膜２
２に対するアモルファスカーボン膜２４のエッチグレー
ト（選択比）を高くした方が、ポリシリコン膜２２をよ
り均一にエッチングすることができるため、アモルファ
スカーボン膜２４の反応性イオンエッチングに使用する
反応ガスは、ＣＨＦ3 ガスやＣ2 Ｆ6 ガスにＯ2 を約５
％程度、添加するのが望ましい。
よりポリシリコン膜２２のエッチングを行うが、その際
にまずポリシリコン膜２２上に形成された約２００Å程
度の膜厚のアモルファスカーボン膜２４を異方性エッチ
ングにより除去しなければならない。ポリシリコン膜２
２に対するアモルファスカーボン膜２４のエッチグレー
ト（選択比）を高くした方が、ポリシリコン膜２２をよ
り均一にエッチングすることができるため、アモルファ
スカーボン膜２４の反応性イオンエッチングに使用する
反応ガスは、ＣＨＦ3 ガスやＣ2 Ｆ6 ガスにＯ2 を約５
％程度、添加するのが望ましい。
【００２７】本実施の形態ではアモルファスカーボン膜
２４のエッチングに反応ガスの流量をＣＨＦ3 （または
Ｃ2 Ｆ6 ）／Ｏ2 ＝１００／５ｓｃｃｍとして用いる。
この条件を用いると約３０秒でレジスト１６及びポリシ
リコン膜２２上のアモルファスカーボン膜２４を除去で
きる。その後レジスト１６をマスクとして異方性エッチ
ングを行い、ポリシリコン膜２２の不要部分を除去す
る。この結果、レジスト１６の上層に形成されたアモル
ファスカーボン膜２４は除去されるが、レジスト１６の
側面にアモルファスカーボン膜２４’がサイドウォール
状に残留し、このアモルファスカーボン膜２４’がレジ
スト１６の下部にに形成されているポリシリコン膜２２
とが接続されたままの状態が保持されるので、アモルフ
ァスカーボン膜２４’の電位はポリシリコン膜２２と同
電位に保たれる（図２（ｄ））。次にレジスト１６と、
レジスト１６の側面に形成されたアモルファスカーボン
膜２４’を除去するために、Ｏ2 プラズマにより灰化処
理を行い、更に酸（Ｈ2ＳＯ4 にＨ2 Ｏ2 を加え、１２
０℃に加熱）により洗浄する。この結果、レジスト１６
及びレジスト１６の側面に形成されたアモルファスカー
ボン膜２４’が完全に除去される（図２（ｅ））。
２４のエッチングに反応ガスの流量をＣＨＦ3 （または
Ｃ2 Ｆ6 ）／Ｏ2 ＝１００／５ｓｃｃｍとして用いる。
この条件を用いると約３０秒でレジスト１６及びポリシ
リコン膜２２上のアモルファスカーボン膜２４を除去で
きる。その後レジスト１６をマスクとして異方性エッチ
ングを行い、ポリシリコン膜２２の不要部分を除去す
る。この結果、レジスト１６の上層に形成されたアモル
ファスカーボン膜２４は除去されるが、レジスト１６の
側面にアモルファスカーボン膜２４’がサイドウォール
状に残留し、このアモルファスカーボン膜２４’がレジ
スト１６の下部にに形成されているポリシリコン膜２２
とが接続されたままの状態が保持されるので、アモルフ
ァスカーボン膜２４’の電位はポリシリコン膜２２と同
電位に保たれる（図２（ｄ））。次にレジスト１６と、
レジスト１６の側面に形成されたアモルファスカーボン
膜２４’を除去するために、Ｏ2 プラズマにより灰化処
理を行い、更に酸（Ｈ2ＳＯ4 にＨ2 Ｏ2 を加え、１２
０℃に加熱）により洗浄する。この結果、レジスト１６
及びレジスト１６の側面に形成されたアモルファスカー
ボン膜２４’が完全に除去される（図２（ｅ））。
【００２８】本発明の第２の実施の形態によれば、被エ
ッチング材であるポリシリコン膜２２の表面にレジスト
１６を形成し、レジスト１６の少なくとも露出した表面
を導電膜としてのアモルファスカーボン膜２４で被覆す
るように形成した後にポリシリコン膜２２のエッチング
を行うようにしたので、ポリシリコン膜２２のエッチン
グ中にレジスト１６がチャージアップしてもその電荷は
アモルファスカーボン膜２４’及びポリシリコン膜２２
により静電シールドされ、エッチングする荷電粒子ビー
ムがレジスト１６に蓄積した電荷によるクーロン力によ
り曲げられことが防止される。この結果、ポリシリコン
膜２２のエッチングされた側面は理想的な垂直面形状と
なる。
ッチング材であるポリシリコン膜２２の表面にレジスト
１６を形成し、レジスト１６の少なくとも露出した表面
を導電膜としてのアモルファスカーボン膜２４で被覆す
るように形成した後にポリシリコン膜２２のエッチング
を行うようにしたので、ポリシリコン膜２２のエッチン
グ中にレジスト１６がチャージアップしてもその電荷は
アモルファスカーボン膜２４’及びポリシリコン膜２２
により静電シールドされ、エッチングする荷電粒子ビー
ムがレジスト１６に蓄積した電荷によるクーロン力によ
り曲げられことが防止される。この結果、ポリシリコン
膜２２のエッチングされた側面は理想的な垂直面形状と
なる。
【００２９】
【発明の効果】以上説明したように 請求項１、３、４
に記載の発明によれば、被エッチング材の表面に全周面
が導電膜で被覆されたレジスト材を形成したので、荷電
粒子ビームによるエッチング中にレジスト材がチャージ
アップしても、静電シールドされ、荷電粒子ビームがレ
ジスト内に蓄積された電荷によるクーロン力により曲げ
られるのを防止することができる。
に記載の発明によれば、被エッチング材の表面に全周面
が導電膜で被覆されたレジスト材を形成したので、荷電
粒子ビームによるエッチング中にレジスト材がチャージ
アップしても、静電シールドされ、荷電粒子ビームがレ
ジスト内に蓄積された電荷によるクーロン力により曲げ
られるのを防止することができる。
【００３０】請求項２、４に記載の発明によれば、導電
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。
【００３１】請求項５に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
【００３２】請求項６に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造工程の一例を示す説明図。
製造工程の一例を示す説明図。
【図２】本発明の第２の実施の形態に係る半導体装置の
製造工程の一例を示す説明図
製造工程の一例を示す説明図
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
製造方法の効果を説明するための説明図。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
製造方法の効果を説明するための説明図。
【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
製造方法の効果を説明するための説明図。
１０ シリコン基板 １２ ＢＰＳＧ膜 １４、１８、２４ アモルファスカーボン膜 １６ レジスト ２０ シリコン酸化膜 ２２ ポリシリコン膜
Claims (6)
- 【請求項１】 被エッチング材の表面に全周面が導電膜
で被覆されたレジスト材を形成することを特徴とするレ
ジスト膜。 - 【請求項２】 導電性の被エッチング材の表面に、表面
が導電膜で被覆されたレジスト材を形成することを特徴
とするレジスト膜。 - 【請求項３】 前記被エッチング材は、絶縁膜または導
電膜であることを特徴とする請求項１に記載のレジスト
膜。 - 【請求項４】 前記被エッチング材を被覆する導電膜は
アモルファスカーボン膜であることを特徴とする請求項
１乃至４のいずれかに記載のレジスト膜。 - 【請求項５】 被エッチング材である絶縁膜の表面に全
周面が導電膜で被覆されたレジスト材を形成した後に前
記絶縁膜のエッチングを行うことを特徴とする半導体装
置の製造方法。 - 【請求項６】 導電性の被エッチング材の表面に、表面
が導電膜で被覆されたレジスト材を形成した後に前記導
電性の被エッチング材のエッチングを行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1724698A JPH11214290A (ja) | 1998-01-29 | 1998-01-29 | レジスト膜及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1724698A JPH11214290A (ja) | 1998-01-29 | 1998-01-29 | レジスト膜及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214290A true JPH11214290A (ja) | 1999-08-06 |
Family
ID=11938604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1724698A Pending JPH11214290A (ja) | 1998-01-29 | 1998-01-29 | レジスト膜及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214290A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022617A1 (en) * | 2003-08-22 | 2005-03-10 | Micron Technology, Inc. | Masking methods |
| US7115524B2 (en) | 2004-05-17 | 2006-10-03 | Micron Technology, Inc. | Methods of processing a semiconductor substrate |
| JP2008004696A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器 |
| US7354631B2 (en) | 2003-11-06 | 2008-04-08 | Micron Technology, Inc. | Chemical vapor deposition apparatus and methods |
-
1998
- 1998-01-29 JP JP1724698A patent/JPH11214290A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022617A1 (en) * | 2003-08-22 | 2005-03-10 | Micron Technology, Inc. | Masking methods |
| US7105431B2 (en) | 2003-08-22 | 2006-09-12 | Micron Technology, Inc. | Masking methods |
| US7470606B2 (en) | 2003-08-22 | 2008-12-30 | Micron Technology, Inc. | Masking methods |
| US7354631B2 (en) | 2003-11-06 | 2008-04-08 | Micron Technology, Inc. | Chemical vapor deposition apparatus and methods |
| US7115524B2 (en) | 2004-05-17 | 2006-10-03 | Micron Technology, Inc. | Methods of processing a semiconductor substrate |
| US7432212B2 (en) | 2004-05-17 | 2008-10-07 | Micron Technology, Inc. | Methods of processing a semiconductor substrate |
| JP2008004696A (ja) * | 2006-06-21 | 2008-01-10 | Sharp Corp | 接続用配線構造、接続用配線構造の製造方法、固体撮像装置の製造方法、固体撮像装置および電子情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5447598A (en) | Process for forming resist mask pattern | |
| US5302240A (en) | Method of manufacturing semiconductor device | |
| JP2553078B2 (ja) | マスク形成方法 | |
| US7199429B2 (en) | Semiconductor device having an organic anti-reflective coating (ARC) and method therefor | |
| US5750441A (en) | Mask having a tapered profile used during the formation of a semiconductor device | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| US4474642A (en) | Method for pattern-wise etching of a metallic coating film | |
| JP2002513207A (ja) | 低ｋ誘電体層をエッチングする方法 | |
| JPH0590224A (ja) | 半導体装置の製造方法 | |
| US9543157B2 (en) | Method for processing a carrier, a method for operating a plasma processing chamber, and a method for processing a semiconductor wafer | |
| JPH07211718A (ja) | 半導体装置の配線形成方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| KR100270249B1 (ko) | 에칭속도,이방성,및실리콘산화물에대한선택비가개선된고융점금속층을패터닝하기위한건식에칭방법 | |
| US20050118531A1 (en) | Method for controlling critical dimension by utilizing resist sidewall protection | |
| US20030064585A1 (en) | Manufacture of semiconductor device with spacing narrower than lithography limit | |
| JPH11214290A (ja) | レジスト膜及び半導体装置の製造方法 | |
| JPH10261713A (ja) | 半導体装置の製造方法 | |
| JP2002151385A (ja) | ステンシルマスク | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| US5308740A (en) | Electrical measurement of sidewall angle | |
| JP3160389B2 (ja) | ドライエッチング方法 | |
| JP3110955B2 (ja) | 荷電粒子線露光用マスク製造方法 | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| JP4792666B2 (ja) | ステンシルマスク、その製造方法及び露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| A977 | Report on retrieval |
Effective date: 20060427 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060509 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |