JP4573940B2 - クロスバススイッチ装置 - Google Patents
クロスバススイッチ装置 Download PDFInfo
- Publication number
- JP4573940B2 JP4573940B2 JP2000074878A JP2000074878A JP4573940B2 JP 4573940 B2 JP4573940 B2 JP 4573940B2 JP 2000074878 A JP2000074878 A JP 2000074878A JP 2000074878 A JP2000074878 A JP 2000074878A JP 4573940 B2 JP4573940 B2 JP 4573940B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cross
- bus switch
- buses
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、複数のソース装置の内の任意の1つと複数のデスティネーション装置の内の任意の1つとを2組以上同時に接続することができるクロスバススイッチ装置、及び、システムLSIに関する。
【0002】
【従来の技術】
近年、複数のLSIを相互に接続することによりプリント基板上で実現されていたシステムを1個のLSIに集積化する、いわゆるシステムLSI化が行われ始めている。
システムLSI化のメリットとしては、まず小型化によるコストダウンがあげられる。さらに、トランジスタサイズの小型化によるトランジスタのスイッチング遅延時間の減少や、配線長の短縮による信号伝達遅延時間の減少等がある。
【0003】
ここで、トランジスタのスイッチング遅延時間は、プロセス技術のルールが微細になりトランジスタサイズが小型化されるにつれて著しく減少するが、配線による信号伝達遅延時間の方は、多少プロセス技術のルールが微細になっても著しくは減少しない。プロセス技術のルールが微細になればなる程、遅延時間全体に対する配線による信号伝達遅延時間の割合が増える。一例として、遅延時間全体に対する配線による信号伝達遅延時間の割合は、0.25umルールのプロセス技術で製造されたLSIの場合はおよそ50%であるが、0.18umルールのプロセス技術で製造されたLSIの場合はおよそ80%である。このことからわかるように、遅延時間全体をさらに減少させる為には、配線による信号伝達遅延時間を減少させることが必須であり、また、その為には機能を損なうことなくより効率的なパターン設計を行う必要がある。
【0004】
次に、デジタル放送受信機(以下、「STB」と記す)を例にとって、システムLSI化について説明する。
図7は、システムLSI化されていないSTBの構成を示す図である。
図7に示す様に、複数のLSIを用いたSTBは、複数のLSI(“マイコン”、“トランスポートデコーダ”、“AVデコーダ”、“Modem”、“Glue−ASIC”、“DRAM”、“ROM”)が、プリント基板上に配置されたアドレスバスとデータバスとにより相互接続されており、各LSIはそれぞれ、対応するデバイス類と接続されている。
【0005】
図8は、システムLSI化されたSTBの構成を示す図である。
図8に示す様に、システムLSI化されたSTBは、図7に示した様な各バスにより相互接続された複数のLSIの大部分を1個のLSIに集積化したSTBシステムLSIと、メモリ類(“FLASH−ROM”、“SDRAM”)と、デバイス類とを備える。
【0006】
図9は、STBシステムLSI内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等(“SDRAM”、“ROM”、“Other devices”、“SDRAM”)も記載している。また、STBシステムLSI内部の各構成要素をユニットと呼ぶものとする。
図9に示す様に、主記憶バス908は、SDRAM I/Fユニット905とExternal Device I/Fユニット906と周辺I/O Bus907と(以下、これらのユニット又はこのバスに接続される様なデータの転送を要求される側の装置を「デスティネーション装置」と記す)に接続され、マイコンユニット910内の命令キャッシュに接続された命令キャッシュバス901、マイコンユニット910内のデータキャッシュに接続されたデータキャッシュバス902、DMAマネージャユニット911に接続されたDMAバス903、トランスポートデコーダユニット912に接続されたTDバス904(以下、これらのバス901〜904に接続される様な、データの転送を要求する側の装置を「ソース装置」と記す)、及び、主記憶バス908がバススイッチユニット920に配線されている。
【0007】
図10は、図9に示したバススイッチユニット920の構成を、簡略化して示す図である。なお、この図には、バススイッチユニットに接続された各ユニットも記載している。
図10に示すバススイッチユニット920は、命令キャッシュバス901、データキャッシュバス902、DMAバス903、及び、TDバス904の何れか1つを選択して主記憶バス908と接続することができる。
【0008】
ここで、ソース装置とデスティネーション装置とがそれぞれ異なる2つの転送要求が同時に発生した場合、例えば、トランスポートデコーダユニット912からSDRAM等の主記憶への転送要求と、マイコンユニット910内のデータキャッシュから何れかのIOデバイスへの転送要求とが同時に発生したとすると、バススイッチユニット920内の調停部921が、どちらか一方の転送要求を選択して相応するバススイッチをONにすることで、選択した転送要求に対応するマスタバスとスレーブバスとを接続し、選択されなかった転送要求は待たされる。
【0009】
しかしながら、本来、これらの2つの転送要求が指示する転送はソース装置とデスティネーション装置とがそれぞれ異なるので同時実行が可能であるはずなのに、デスティネーション装置側のバスが共有である為にどちらか一方の転送要求は待たされざるを得ない。
この問題を解決する技術の1つに、クロスバススイッチを用いる方法がある。
【0010】
図11は、クロスバススイッチを用いたSTBシステムLSI内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等(“SDRAM”、“ROM”、“Other devices”、“SDRAM”)も記載している。
図11に示す様に、マイコンユニット910内の命令キャッシュに配線された命令キャッシュバス901、マイコンユニット910内のデータキャッシュに配線されたデータキャッシュバス902、DMAマネージャユニット911に配線されたDMAバス903、及び、トランスポートデコーダユニット912に配線されたTDバス904(以下、ソース装置に接続されるこれらのバスを「ソースバス」と記す)がクロスバススイッチユニット940に配線され、同様に、SDRAM I/Fユニット905に配線された高速アクセス主記憶バス931、External Device I/Fユニット906に配線された低速アクセス主記憶バス932、及び、周辺I/Oバス907(以下、デスティネーション装置に接続されるこれらのバスを「デスティネーションバス」と記す)がクロスバススイッチユニット940に配線されている。
【0011】
図12は、図11に示したクロスバススイッチユニット940の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチユニットに接続された各ユニットも記載している。
図12に示すクロスバススイッチユニット940は、周辺I/Oバス907、低速アクセス主記憶バス932、及び、高速アクセス主記憶バス931(以下、これら、バスの接続を要求される側のバスを総称して「スレーブバス」と記す)毎に、命令キャッシュバス901、データキャッシュバス902、DMAバス903、及び、TDバス904(以下、これらバスの接続を要求する側のバスを総称して「マスタバス」と記す)の何れか1つを選択して接続することができる。
【0012】
なお、ここではトランスポートデコーダユニット912は高速アクセス主記憶バス931にのみ接続されることが想定されており、又、マイコンユニット910の命令キャッシュバス901は周辺I/Oバス907には接続されないので、TDバス904と周辺I/Oバス907との間、及び、TDバス904と低速アクセス主記憶バス932の間、及び、命令キャッシュバス901と周辺I/Oバス907との間にはバススイッチを備えていない。
【0013】
ここで、バススイッチユニット920の場合と同様に、トランスポートデコーダユニット912からSDRAM等の高速アクセス主記憶933への転送要求1と、マイコンユニット910内のデータキャッシュからハードディスク等の低速アクセス主記憶934への転送要求2とが同時に発生したとすると、クロスバススイッチユニット940内の調停部941が転送要求1に相応するバススイッチ943をONにすることでTDバス904と高速アクセス主記憶バス931とを接続し、クロスバススイッチユニット940内の調停部942が転送要求2に相応するバススイッチ944をONにすることでデータキャッシュバス902と低速アクセス主記憶バス932とを接続するので、何れの転送要求も待たされることはない。
【0014】
要するにクロスバススイッチユニットを用いたSTBシステムLSIでは、図10に示したバススイッチユニット920とは異なり、デスティネーション装置側の各スレーブバスがそれぞれ独立していてスレーブバス毎に調停を行える為に、ソース装置とデスティネーション装置とがそれぞれ異なる転送要求は待たされることがなく、これらの転送要求が指示する転送は同時に実行されうるのでシステム性能の向上が期待できる。
【0015】
【発明が解決しようとする課題】
しかしながら、この様なクロスバススイッチユニットを用いたSTBシステムLSIは、クロスバススイッチユニットに大部分のバスを配線しなければならない。図12に示したクロスバススイッチユニット940では、命令キャッシュバス901、データキャッシュバス902、DMAバス903、TDバス904、周辺I/Oバス907、低速アクセス主記憶バス932、及び、高速アクセス主記憶バス931の7つのバスを配線しなければならない。ここでバス1つあたりの信号線の数を64本とすると、448本(64本X7)もの配線が集中することになる。これほどの配線を1箇所で取り回すとなると、どうしても配線長が長くならざるを得ないので、配線効率が悪くなり、信号伝達遅延時間の増加が顕著に現われ、動作周波数が頭打ちとなる。
【0016】
そこで、本発明はかかる問題点に鑑みてなされたものであり、ソース装置とデスティネーション装置とがそれぞれ異なる2つ以上の転送要求が指示する転送を同時に実行でき、且つ、バスの配線を1箇所に集中させずに配線効率を良くしたクロスバススイッチ装置、及び、システムLSI等を提供することを目的とする。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、1個以上のソース装置が接続された複数のソースバス中の任意の1個のバスと1個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の1個のバスとを2組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの1つのバスグループ及びデスティネーションバスの1つのバスグループの何れか、又は、両方のバスのバスグループが1つずつ配線されることを特徴とする。
【0018】
この構成によれば、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が1箇所に集中しない。
よって、配線効率を良くすることができる。
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと1個以上の接続バスとを備え、前記接続バスは2個以上のクロスバススイッチユニット間を接続可能にするものであり1個以上のクロスバススイッチユニットのマスタバスとして配線され1個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【0019】
この構成によれば、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
上記目的を達成するために、本発明に係るシステムLSIは、1個以上のソース装置が接続された複数のソースバス中の任意の1個のバスと1個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の1個のバスとを2つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムLSIであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの1つのバスグループ及びデスティネーションバスの1つのバスグループの何れか、又は、両方のバスのバスグループが1つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の1個のソースバスと配線されているデスティネーションバス中の1個のデスティネーションバスとを接続可能であることを特徴とする。
【0020】
上記目的を達成するために、本発明に係るシステムLSIは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムLSIであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと1個以上の接続バスとを備え、前記接続バスは2個以上のクロスバススイッチユニット間を接続可能にするものであり1個以上のクロスバススイッチユニットのマスタバスとして配線され1個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【0021】
上記目的を達成するために、本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は1個の第1階層クロスバススイッチユニットとN個の第2階層クロスバススイッチユニットとN個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Nは1以上の整数とし、N個の前記接続バスはそれぞれ前記第1階層クロスバススイッチユニットとN個の前記第2階層クロスバススイッチユニットの中の1個との間を接続可能にするものであり前記第2階層クロスバススイッチユニットのマスタバスとして配線され前記第1階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が1個以上接続され前記第1階層クロスバススイッチユニット及びN個の前記第2階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が1個以上接続され前記第1階層クロスバススイッチユニット及びN個の前記第2階層クロスバススイッチユニットの何れかに配線され、第1階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され1個以上のデスティネーションバスとN個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の1個と配線されているスレーブバスの組の内の1個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の1個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、N個の第2階層クロスバススイッチユニットはそれぞれ1個以上のソースバスと1個の接続バスとの組がマスタバスの組として配線され1個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の1個と配線されているスレーブバスの組の内の1個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の1個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第2階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【0022】
この構成によれば、クロスバススイッチ装置が、1個の第1階層クロスバススイッチユニットとN個の前記第2階層クロスバススイッチユニットとからなるので、バスの配線が1箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【0023】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第2階層クロスバススイッチユニットに分配したソースバスの占有率を、第1階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、TDバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【0024】
【発明の実施の形態】
(実施の形態1)
<概要>
本発明の実施の形態1に係るクロスバススイッチ装置は、クロスバススイッチユニットにおいてマスタバス側に接続されていたTDバスと、クロスバススイッチユニットにおいてマスタバス側に接続されていたTDバス以外のバスとを回路上で隔離し、メインクロスバススイッチユニットにTDバス以外のバスをマスタバスとして配線し、サブクロスバススイッチユニットにTDバスをマスタバスとして配線し、これら2つのクロスバススイッチユニット間を接続バスで接続可能とすることにより、いままでのクロスバススイッチユニットと同様の機能を備えたままで回路を2つに分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【0025】
<構成>
図1は、本発明の実施の形態1に係るクロスバススイッチ装置を用いたSTBシステムLSI内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等(“SDRAM”、“ROM”、“Other devices”、“SDRAM”)も記載している。
【0026】
本発明の実施の形態1に係るクロスバススイッチ装置は、メインクロスバススイッチユニット120、サブクロスバススイッチユニット140、及び、接続バス160から構成されている。
図1に示す様に、マイコンユニット910内の命令キャッシュに配線された命令キャッシュバス901、マイコンユニット910内のデータキャッシュに配線されたデータキャッシュバス902、及び、DMAマネージャユニット911に配線されたDMAバス903からなるソースバスが、マスタバスとしてメインクロスバススイッチユニット120に配線され、同様に、External Device I/Fユニット906に配線された低速アクセス主記憶バス932、周辺I/Oバス907からなるデスティネーションバス、及び、接続バス160がスレーブバスとしてメインクロスバススイッチユニット120に配線されている。
【0027】
また、トランスポートデコーダユニット912に配線されたTDバス904からなるソースバスと接続バス160とがマスタバスとしてサブクロスバススイッチユニット140に配線され、SDRAM I/Fユニット905に配線された高速アクセス主記憶バス931からなるデスティネーションバスがスレーブバスとしてサブクロスバススイッチユニット140に配線されている。
【0028】
図2は、図1に示したクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
図2に示すメインクロスバススイッチユニット120は、命令キャッシュバス901、データキャッシュバス902、DMAバス903がマスタバスの組として配線され、周辺I/Oバス907、低速アクセス主記憶バス932、及び、接続バス160がスレーブバスの組として配線され、当該マスタバスの組の中の1個のバスと当該スレーブバスの組の中の1個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか1つを選択して接続することができる。さらに、スレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があるマスタバスの中の1個のバスと当該スレーブバスとを接続させる調停部121〜123を含む。
【0029】
図2に示すサブクロスバススイッチユニット140は、高速アクセス主記憶バス931がスレーブバスとして配線され、TDバス904、及び、接続バス160がマスタバスの組として配線され、配線されたマスタバスの組の中の1個のバスと配線されたスレーブバスとを接続するバススイッチを全ての組み合わせについて含み、当該マスタバスの何れか1つを選択して当該スレーブバスと接続することができる。さらに、当該スレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があるマスタバスの中の1個のバスと当該スレーブバスとを接続させる調停部141を含む。
【0030】
なお、ここでもトランスポートデコーダユニット912は高速アクセス主記憶バス931にのみ接続されることが想定されており、又、マイコンユニット910の命令キャッシュバスは周辺I/Oバス907には接続されないので、TDバス904と周辺I/Oバス907との間、及び、TDバス904と低速アクセス主記憶バス932の間、及び、命令キャッシュバス901と周辺I/Oバス907との間にはバススイッチを備えていない。
【0031】
メインクロスバススイッチユニット120、及び、サブクロスバススイッチユニット140がスレーブバス毎に備える各調停部はそれぞれ、対応するスレーブバスに接点をもつバススイッチを、通常のラウンドロビン方式などの均等割付の調停方式を採用して略均等な割合で選択するものである。ここでは、代表してメインクロスバススイッチユニット120が備える接続バス160の調停部123について説明する。
【0032】
図3は、メインクロスバススイッチユニット120が備える接続バス160の調停部123の内部の構成を示す図である。
図3に示す調停部123は、記憶部201、選択部202、接続部203、書換え部204を含む。
また、図2には図示はしていないが、図3には各マスタバス毎に設けられた転送要求先判断部、命令キャッシュバス901の転送要求先判断部205、データキャッシュバス902の転送要求先判断部206、及び、DMAバス903の転送要求先判断部207を記載している。
【0033】
記憶部201は、例えばメモリ素子であり、直前に接続したマスタバスに対応する識別情報を記憶する。
選択部202は、対応するスレーブバスと接続することが想定されているマスタバスの転送要求先判断部の1個から当該スレーブバスに対して接続すべき要求がある場合はそのマスタバスに接点をもつバススイッチを選択し、当該スレーブバスと接続することが想定されているマスタバスの転送要求先判断部の複数から当該スレーブバスに対して接続すべき要求がある場合は記憶部201に記憶されている識別情報が示すマスタバス以外のマスタバスに接点をもつバススイッチを選択する。
【0034】
接続部203は、選択部202により選択されたバススイッチを用いて当該スレーブバスと当該バススイッチに対応するマスタバスとを接続させる。
書換え部204は、接続部203により接続されたマスタバスに対応する識別情報を記憶部201に記憶させる。
命令キャッシュバス901の転送要求先判断部205、データキャッシュバス902の転送要求先判断部206、及び、DMAバス903の転送要求先判断部207は、転送要求先のスレーブバスが何れであるかを判断して、転送要求先のスレーブバスに対応する調停部へその旨を連絡する。これにより、各調停部は転送要求の発生を知ることができる
なお、当該スレーブバスと接続することが想定されているマスタバスが3個以上ある場合においては、マスタバスの優先順位を、記憶部201に記憶された直前に接続したマスタバスの番号別に予め決めておいてもよい。例えば3個以上のN個のマスタバスに1〜Nの番号を付けると、マスタバスの優先順位は高い順に、記憶部201に記憶された番号が1の時には{2,3,...,N,1}、2の時には{3,...,N,1,2}、M(2≦M≦N−1)の時には、{M+1,...,N,1,2,3,...,M}、Nの時には{1,2,3,...,N}、となる。
【0035】
また、接続バスは2個以上のクロスバススイッチユニット間を接続するものであり、1個以上のクロスバススイッチユニットのマスタバスとなり、1個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット140のマスタバスとなり、メインクロスバススイッチユニット120のスレーブバスとなっている。
【0036】
<動作>
図4は、本発明の実施の形態1に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
以下に、図4を用いて調停処理の手順を説明する。
(1)何れかのマスタバスに設けられた転送要求先判断部より、転送要求が発生するまで待つ(ステップS1)。
【0037】
(2)転送要求が発生したら(ステップS1:Yes)、発生した転送要求が複数であるか否かを判断する(ステップS2)。
(3)発生した転送要求が複数である場合は(ステップS2:Yes)、選択部202が、発生した転送要求の中の1つに相当する、記憶部201に対応する識別情報が記憶されていないマスタバスに接点をもつバススイッチを1つ選択する。あるいは記憶部201に対応する識別情報が記憶されている直前に接続されたマスタバス別に予め決めておいたマスタバスの優先順位に従って、発生した転送要求の中の1つに相当するバススイッチを1つ選択する(ステップS3)。
【0038】
(4)発生した転送要求が1つである場合は(ステップS2:No)発生した転送要求に相当するバススイッチを、発生した転送要求が複数である場合は選択されたバススイッチを、接続部203がONにする(ステップS4)。
(5)書換え部204が、接続部203により接続されたマスタバスに対応する識別情報を記憶部201に記憶させる(ステップS5)。
【0039】
(6)転送が終了するまで待つ(ステップS6)。
(7)転送が終了すると(ステップS6:Yes)、接続部203が、担当するバススイッチを全てOFFにして、次の転送要求が発生していないかをチェックしにステップS1へ戻る(ステップS7)。
ここで、本発明の実施の形態1に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置からそれぞれ異なるデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記に説明した様に、それぞれのデスティネーションバスに対応するそれぞれの調停部が相応する接続をし、何れの転送要求も待たされることはない。
【0040】
例えば、図2において、マイコンユニット910内のデータキャッシュからハードディスク等の低速アクセス主記憶934への転送要求と、DMAマネージャユニット911から周辺I/O935への転送要求と、トランスポートデコーダユニット912からSDRAM等の高速アクセス主記憶933への転送要求とが同時に発生したとすると、低速アクセス主記憶バス932の調停部122がバススイッチ124をONにしてデータキャッシュバス902と低速アクセス主記憶バス932とを接続し、周辺I/Oバス907の調停部121がバススイッチ125をONにしてDMAバス903と周辺I/Oバス907とを接続し、高速アクセス主記憶バス931の調停部141がバススイッチ142をONにしてTDバス904と高速アクセス主記憶バス931とを接続する。
【0041】
また、例えば、マイコンユニット910内の命令キャッシュからSDRAM等の高速アクセス主記憶933への転送要求が発生したとすると、接続バス160の調停部123がバススイッチ126をONにして命令キャッシュバス901と接続バス160とを接続し、続いて、高速アクセス主記憶バス931の調停部141がバススイッチ143をONにして接続バス160と高速アクセス主記憶バス931とを接続する。
【0042】
また、本発明の実施の形態1に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置から同じデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記で説明した様に、このデスティネーションバスに対応する調停部が、このデスティネーションバスに接続されたバススイッチの1つを選択して接続し、選択されなかったバススイッチに対応する転送要求は待たされる。
【0043】
例えば、マイコンユニット910内のデータキャッシュと、DMAマネージャユニット911と、トランスポートデコーダユニット912とから、SDRAM等の高速アクセス主記憶933への転送要求が発生したとすると、接続バス160の調停部123がバススイッチ127及びバススイッチ128のどちらかを選択的にONにしてデータキャッシュバス902及びDMAバス903のどちらかを接続バス160と接続し、続いて、高速アクセス主記憶バス931の調停部141がバススイッチ143及びバススイッチ142のどちらかを選択的にONにして接続バス160及びTDバス904のどちらかを高速アクセス主記憶バス931と接続する。
【0044】
ここで、注目すべきポイントの1つは、メインクロスバススイッチユニット120に接続されたソースバスとサブクロスバススイッチユニット140に接続されたデスティネーションバスとを接続する場合には2段階の調停を行うことになるので、サブクロスバススイッチユニット140に接続されたデスティネーションバスに対する、メインクロスバススイッチユニット120に接続されたソースバスの占有率が、サブクロスバススイッチユニット140に接続されたソースバスの占有率よりも相当低くなることである。ここでは、各調停部が各バススイッチを略均等な割合で選択するものであるので、高速アクセス主記憶バス931に対する占有率は、TDバス904が1/2であり、他の各ソースバス901〜903がそれぞれ1/6である。
【0045】
このことは、略均等な割合で選択を行うような比較的簡単な調停部を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。 特に、STB等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、TDバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要がある。そこで、例えばいままでのSTBでは、異なる割合で選択を行うような比較的複雑な調停回路によりTDバスの占有率を高くしていたのに対して、本発明の実施の形態1に係るクロスバススイッチ装置を用いたSTBでは、略均等な割合で選択を行うような比較的簡単な調停部を用いていながらもTDバスの占有率を高くすることを可能にしている。
【0046】
また、2段階の調停を行うと、いままでよりも調停に係る時間が長くなってしまうのではないかという懸念があるが、2段階の調停に余分に1クロック掛かるものとしても、動作周波数が上がることによるメリットの方が大きければ十分な効果が期待できる。例えば、分割しない場合のクロスバススイッチユニットにおいて、クロスバス動作のクロック数を3クロック(マスタからクロスバススイッチユニットへのバス要求+クロスバススイッチユニット調停+スレーブへ伝達)とし、動作周波数を80MHzとすると、この時のクロスバス動作に係る時間は、3×(1/80MHz)=37.5nsであり、本発明の実施の形態1に係るクロスバススイッチ装置において、2段階の調停を行うクロスバス動作のクロック数を4クロック(マスタからメインクロスバススイッチユニットへのバス要求+メインクロスバススイッチユニット調停とサブクロスバススイッチユニットへのバス要求+サブクロスバススイッチユニット調停+スレーブへ伝達)とし、動作周波数を120MHzとすると、この時のクロスバス動作に係る時間は、4×(1/120MHz)=33.3nsであるので、このような場合には十分な効果が得られる。また、たとえ2段階の調停を行うクロスバス動作に係る時間が、分割しない場合のクロスバススイッチユニットのクロスバス動作に係る時間よりも長くなってしまったとしても、全体の動作周波数が上がっているのでトータル的に効果が得られる場合もある。
【0047】
以上のように、本発明の実施の形態1に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を2つに分割することにより、配線効率がよくなり動作周波数が上がる。
(実施の形態2)
<概要>
本発明の実施の形態2に係るクロスバススイッチ装置は、実施の形態1に係るクロスバススイッチ装置の高速アクセス主記憶にSDRAMを用い、サブクロスバススイッチユニットにおいて、SDRAMのバンク毎にスレーブバスを備えて、バンク別にマスタバスの接続を許すものである。
【0048】
<構成>
図5は、本発明の実施の形態2に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態2に係るクロスバススイッチ装置は、メインクロスバススイッチユニット320、サブクロスバススイッチユニット340、接続バス360、及び、アクティブバンク伝達部380から構成されている。
【0049】
図5に示すメインクロスバススイッチユニット320は、命令キャッシュバス901、データキャッシュバス902、DMAバス903がマスタバスの組として配線され、周辺I/Oバス907、低速アクセス主記憶バス932、及び、接続バス360がスレーブバスの組として配線され、当該マスタバスの組の中の1個のバスと当該スレーブバスの組の中の1個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか1つを選択して接続することができる。さらに、スレーブバス毎に、接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があるマスタバスの中の1個のバスと当該スレーブバスとを接続させる調停部321〜323を含む。
【0050】
図5に示すサブクロスバススイッチユニット340は、SDRAM936に接続されるSDRAM用デスティネーションバス937がデスティネーションバスとして配線され、SDRAM936のバンクAに対応するバンクA用内部スレーブバス351、及び、SDRAM936のバンクBに対応するバンクB用内部スレーブバス352をスレーブバスの組として含み、当該ソースバスと当該スレーブバスの何れかとを接続するメモリインターフェイス部350を含み、TDバス904、及び、接続バス360がマスタバスの組として配線され、配線されたマスタバスの組の中の1個のバスと配線されたスレーブバスの組の中の1個のバスとを接続するバススイッチを全ての組み合わせについて含み、スレーブバス毎に、当該マスタバスの何れか1つを選択して接続することができる。さらに、スレーブバス毎に、マスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があるマスタバスの中の1個のバスと当該スレーブバスとを接続するバンクアドレス判断付き調停部341〜342を含む。
【0051】
なお、ここではトランスポートデコーダユニット912はバンクA用内部スレーブバス351、及び、バンクB用内部スレーブバス352にのみ接続されることが想定されており、又、マイコンユニット910の命令キャッシュバスは周辺I/Oバス907には接続されないので、TDバス904と周辺I/Oバス907との間、及び、TDバス904と低速アクセス主記憶バス932の間、及び、命令キャッシュバス901と周辺I/Oバス907との間にはバススイッチを備えていない。
【0052】
メインクロスバススイッチユニット320がスレーブバス毎に備える調停部321〜323は、実施の形態1の調停部121〜123と同様なので、その説明を省略する。
サブクロスバススイッチユニット340が各バンク用の内部スレーブバス毎に備えるバンクアドレス判断付き調停部341〜342はそれぞれ、接続することが想定されている各マスタバス上のバンクアドレスを参照してマスタバス毎に接続すべきバンクを認識し、認識したバンクが各内部スレーブバスに対応するバンクと一致するマスタバスのみを接続対象とする。その他の機能は、実施の形態1の各調停部(121〜123,141)と同様である。
【0053】
サブクロスバススイッチユニット340が備えるメモリインターフェイス部350は、SDRAM用デスティネーションバス937と、現在有効なバンク用の内部スレーブバスの1個とを接続し、有効なバンクが切り替わるのに伴って、有効なバンクに対応する内部スレーブバスに切り替える。
また、接続バスは2個以上のクロスバススイッチユニット間を接続するものであり、1個以上のクロスバススイッチユニットのマスタバスとなり、1個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット340のマスタバスとなり、メインクロスバススイッチユニット320のスレーブバスとなっている。
【0054】
また、アクティブバンク伝達部380は、サブクロスバススイッチユニット340のバススイッチの状態を、メインクロスバススイッチユニット320が備えるサブクロスバススイッチユニット340に対応する調停部323に伝達する。
ここで、メインクロスバススイッチユニット320が備える調停部323は、さらに、バンクアドレスよりバンクを判断する機能を備え、調停部323に対応する接続バスに対して、当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合には、対応するアクティブバンク伝達部により伝達されたサブクロスバススイッチユニットのバススイッチの状態に基づいて、現在使用されているバンクに対する転送要求の優先順位を下げることで、現在使用されていないバンクへの転送要求を優先させる。
【0055】
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
<動作>
本発明の実施の形態2に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態1と同様なので、その説明を省略する。
【0056】
以上のように、本発明の実施の形態2に係るクロスバススイッチ装置によれば、実施の形態1の効果に加えて、SDRAMのバンク毎に内部スレーブバスを備えそれぞれ異なるマスタバスと接続することができ、また、サブクロスバススイッチユニットからメインクロスバススイッチユニットへ、どのバンクがアクセス中であるのかを伝達することで、メインクロスバススイッチユニットがアクセス中でないバンクを優先的に接続するので、SDRAMのバンク間におけるアクセス並列度が向上し、転送を効率的に行うことができる。
(実施の形態3)
<概要>
本発明の実施の形態3に係るクロスバススイッチ装置は、分割しない場合のクロスバススイッチユニットにおいてマスタバス側に接続されていたソースバスを略均等に2つの組に分け、2つのメインクロスバススイッチユニットは、それぞれのソースバスの組がマスタバスとして配線され、接続すべきデスティネーションバスの数の接続バスがスレーブバスとして配線され、デスティネーションバス毎のサブクロスバススイッチユニットは、2つのメインクロスバススイッチユニットにスレーブバスとしてそれぞれ接続した接続バスの各1つずつがマスタバスとして配線され、当該デスティネーションバスがスレーブバスとして配線されることにより、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を複数に分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【0057】
<構成>
図6は、本発明の実施の形態3に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態3に係るクロスバススイッチ装置は、第1メインクロスバススイッチユニット410、第2メインクロスバススイッチユニット420、第1サブクロスバススイッチユニット430、第2サブクロスバススイッチユニット440、第3サブクロスバススイッチユニット450、及び、第1〜6接続バス461〜466から構成されている。
【0058】
図6に示す第1メインクロスバススイッチユニット410は、命令キャッシュバス901、及び、データキャッシュバス902がマスタバスの組として配線され、第1〜3接続バス461〜463がスレーブバスの組として配線される。また、第2メインクロスバススイッチユニット420は、DMAバス903、及び、TDバス904がマスタバスの組として配線され、第4〜6接続バス464〜466がスレーブバスの組として配線される。
【0059】
ここで、第1メインクロスバススイッチユニット410、及び、第2メインクロスバススイッチユニット420はそれぞれ、配線されたマスタバスの組の中の1個のバスと、配線されたスレーブバスの組の中の1個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか1つを選択して接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があったマスタバスの中の1個のバスと当該スレーブバスとを接続させる調停部411〜413、及び、調停部421〜423を含む。
【0060】
図6に示す第1サブクロスバススイッチユニット430、第2サブクロスバススイッチユニット440、及び、第3サブクロスバススイッチユニット450はそれぞれ、第1〜2メインクロスバススイッチユニットのそれぞれから1個ずつの接続バスがマスタバスとして配線され、各ソースバスがスレーブバスとして配線され、配線されたマスタバスの組の中の1個のバスと配線されたスレーブバスとを接続するバススイッチをマスタバス毎に含み、当該マスタバスの何れか1つを選択して当該スレーブバスと接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の1個を選択して、接続すべき要求があるマスタバスの中の1個のバスと当該スレーブバスとを接続させる調停部431、調停部441、及び、調停部451を含む。
【0061】
具体的には、第1サブクロスバススイッチユニット430は、第1接続バス461と第4接続バス464がマスタバスとして配線され、周辺I/Oバス907がスレーブバスとして配線され、第2サブクロスバススイッチユニット440は、第2接続バス462と第5接続バス465がマスタバスとして配線され、低速アクセス主記憶バス932がスレーブバスとして配線され、第3サブクロスバススイッチユニット450は、第3接続バス463と第6接続バス466がマスタバスとして配線され、高速アクセス主記憶バス931がスレーブバスとして配線される。
【0062】
なお、ここではトランスポートデコーダユニット912は高速アクセス主記憶バス931にのみ接続されることが想定されており、又、マイコンユニット910の命令キャッシュバス901は周辺I/Oバス907には接続されないので、TDバス904と周辺I/Oバス907との間、及び、TDバス904と低速アクセス主記憶バス932の間、及び、命令キャッシュバス901と周辺I/Oバス907との間にはバススイッチを備えていない。
【0063】
各メインクロスバススイッチユニットと各サブクロスバススイッチユニットとがスレーブバス毎に備える調停部は、実施の形態1と同様なので、その説明を省略する。
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
【0064】
<動作>
本発明の実施の形態3に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態1と同様なので、その説明を省略する。
以上のように、本発明の実施の形態3に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を2つに分割することにより、配線効率がよくなり動作周波数が上がる。
【0065】
なお、実施の形態1、2においてサブクロスバススイッチユニットは1個だけであったが、2個以上であってもよい。
また、実施の形態3においてソースバスを2組に分けたが、ソースバスを3組以上に分けて、メインクロスバススイッチユニットを分けた組の数だけ備えてもよい。
【0066】
また、実施の形態3においてサブクロスバススイッチユニット毎のスレーブバスは1個であったが、2個以上であってもよい。
また、実施の形態1〜3において、各クロスバススイッチユニットに配線されたバスは一例であって、どの様なバスであってもよく、メインクロスバススイッチユニット、サブクロスバススイッチユニット、ソースバス、デスティネーションバス、及び、接続バス等の各数量は、これらの実施の形態で説明されたものに限られるものではなく、幾つであってもよい。特に、実施の形態1、2においてサブクロスバススイッチユニットのマスタ側に接続したソースバスはTDバス1個だけであったが、どの様なバスでもよく、2個以上であってもよい。要するに複数のクロスバススイッチユニットを備え、その間を接続バスで接続したものでありさえすれば、本発明の目的は達せられる。
【0067】
【発明の効果】
本発明に係るクロスバススイッチ装置は、1個以上のソース装置が接続された複数のソースバス中の任意の1個のバスと1個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の1個のバスとを2組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの1つのバスグループ及びデスティネーションバスの1つのバスグループの何れか、又は、両方のバスのバスグループが1つずつ配線されることを特徴とする。
【0068】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置は、2個以上の前記クロスバススイッチユニットを接続可能な接続バスを1個以上備えることを特徴とするものであってもよい。
【0069】
これによって、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも1つは自身に配線されているソースバス中の1個のバスと当該接続バスとを接続可能であり、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも1つは自身に配線されているデスティネーションバス中の1個のバスと当該接続バスとを接続可能であることを特徴とするものであってもよい。
【0070】
これによって、接続バスと接続バスにより接続可能なクロスバススイッチユニットによって、分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、接続可能なソースバス及び接続バスの中の複数から接続可能なデスティネーションバス及び別の接続バスの中の1個に対して接続すべき要求がある場合に接続すべき要求をしたバスの中の何れか1個を選択して選択したバスと接続すべき要求をされたバスとを接続することを特徴とするものであってもよい。
【0071】
これによって、同一バスに対して複数の接続要求がある場合にも、いずれか1個を接続することができる。
本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと1個以上の接続バスとを備え、前記接続バスは2個以上のクロスバススイッチユニット間を接続可能にするものであり1個以上のクロスバススイッチユニットのマスタバスとして配線され1個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【0072】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチ装置はさらに複数のソースバスと複数のデスティネーションバスとを備え、複数のソースバスにはそれぞれデータの転送を提起する側の装置であるソース装置が1個以上接続され何れかのクロスバススイッチユニットに配線され、複数のデスティネーションバスにはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が1個以上接続され何れかのクロスバススイッチユニットに配線され、複数のクロスバススイッチユニットにはそれぞれ前記複数のソースバスの一部である2個以上のソースバスの組、複数の接続バスの組、及び、前記複数のソースバスの一部である1個以上のソースバスと1以上の接続バスの組の内のいずれか1組がマスタバスの組として配線され前記複数のデスティネーションバスの一部である1個以上のデスティネーションバスの組、1個以上の接続バスの組、及び、前記複数のデスティネーションバスの一部である1個以上のデスティネーションバスと1個以上の接続バスとの組の内のいずれか1組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の1個と配線されているスレーブバスの組の内の1個とを接続可能であることを特徴とするものであってもよい。
【0073】
これによって、複数のソースバスと複数のデスティネーションバスとが、複数のクロスバススイッチユニットに分担して配線されるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、配線されたスレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の1個を選択して選択したマスタバスと当該スレーブバスとを接続させる調停手段を含むことを特徴とするものであってもよい。
【0074】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合にも、いずれかのマスタバスを選択することができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは1個の第1階層クロスバススイッチユニットとN個の第2階層クロスバススイッチユニットとであり、ここでNは1以上の整数とし、前記第1階層クロスバススイッチユニットには複数のソースバスの組がマスタバスの組として配線され1個以上のデスティネーションバスとN個の接続バスとの組がスレーブバスの組として配線され、N個の前記第2階層クロスバススイッチユニットにはそれぞれ1個以上のソースバスと1個の接続バスとの組がマスタバスの組として配線され1個以上のデスティネーションバスの組がスレーブバスの組として配線されることを特徴とするものであってもよい。
【0075】
これによって、クロスバススイッチ装置が、1個の第1階層クロスバススイッチユニットとN個の前記第2階層クロスバススイッチユニットとからなるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段はそれぞれ対応するスレーブバスに接続が可能なマスタバスを略均等な割合で選択することを特徴とするものであってもよい。
【0076】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなくなる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段は、それぞれ、直前に接続したマスタバスに対応する識別情報を記憶する記憶手段と、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合には記憶手段に記憶されている識別情報が示すマスタバス以外を選択する選択手段と、選択手段により選択されたマスタバスと当該スレーブバスとを接続させる接続手段と、接続手段により接続されたマスタバスに対応する識別情報を記憶手段に記憶させる書換え手段とを含むことを特徴とするものであってもよい。
【0077】
これによって、調停手段の構造を比較的簡単にすることができる。
また、本発明に係るクロスバススイッチ装置において、高い占有率が必要なソースバスは前記第2階層クロスバススイッチユニットの何れかに配線されることを特徴とするものであってもよい。
このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第2階層クロスバススイッチユニットに分配したソースバスの占有率を、第1階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができるので、この様な配線が適する。
【0078】
このことは、略均等な割合で選択を行うような比較的簡単な調停手段を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。
また、本発明に係るクロスバススイッチ装置において、前記第2階層クロスバススイッチユニットの何れかに配線される高い占有率を欲するソースバスはストリームデータの転送に用いられるものであることを特徴とするものであってもよい。
【0079】
STB等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、TDバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
例えば従来のSTBでは、異なる割合で選択を行うような比較的複雑な調停回路によりTDバスの占有率を高くしていたのに対して、この構成によるクロスバススイッチ装置を用いたSTBでは、略均等な割合で選択を行うような比較的簡単な調停手段を用いていながらもTDバスの占有率を高くすることを可能にしている。
【0080】
また、本発明に係るクロスバススイッチ装置において、N個の前記第2階層クロスバススイッチユニットの内の少なくとも1個は、複数のバンクを持つメモリのバンク毎に対応するスレーブバスである複数の内部スレーブバスと、前記複数のバンクを持つメモリが接続されるデスティネーションバスであるメモリ用デスティネーションバスと、前記メモリ用デスティネーションバスと現在有効なバンクに対応する内部スレーブバスの1個とを接続し有効なバンクが切り替わるのに伴って有効なバンクに対応する内部スレーブバスに切り替えるメモリインターフェイスとを含み、当該第2階層クロスバススイッチユニットが含む内部スレーブバス毎の調停手段はそれぞれ、各マスタバス上のバンクアドレスを参照してバンクアドレスが当該調停手段毎の内部スレーブバスに対応するバンクのバンクアドレスと一致するマスタバスを接続対象とすることを特徴とするものであってもよい。
【0081】
これによって、第2階層クロスバススイッチユニットの内の少なくとも1個は、SDRAM等の複数のバンクを持つメモリのバンク毎に内部スレーブバスを含むので、この様なメモリをより効率よくアクセスできる。
また、本発明に係るクロスバススイッチ装置において、前記メモリインターフェイスを含む第2階層クロスバススイッチユニットは、さらに、当該第2階層クロスバススイッチユニットのバスの接続状態を前記第1階層クロスバススイッチユニットが備える当該第2階層クロスバススイッチユニットに対応する調停手段に伝達するアクティブバンク伝達手段を含み、前記第1階層クロスバススイッチユニットが備える当該第2階層クロスバススイッチユニットに対応する調停手段は、この調停手段に対応する接続バスに対して当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合に対応する第2階層クロスバススイッチユニットのアクティブバンク伝達手段により伝達された当該第2階層クロスバススイッチユニットのバスの接続状態に基づいて接続すべき要求をしたマスタバスの中の1個を選択して選択したマスタバスと当該接続バスとを接続させることを特徴とするものであってもよい。
【0082】
これによって、アクティブバンク伝達手段が第2階層クロスバススイッチユニットにおけるバスの接続状態を第1階層クロスバススイッチユニットに伝達するので、第1階層クロスバススイッチユニットが接続を許される空いているバンクを知ることができ、より効率的な選択を行える。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第1階層クロスバススイッチユニットと1個以上の第2階層クロスバススイッチユニットとであり、複数の前記第1階層クロスバススイッチユニットには1個以上のソースバスの組がマスタバスの組として配線され1個以上の接続バスの組がスレーブバスの組として配線され、1個以上の前記第2階層クロスバススイッチユニットには前記第1階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の1個ずつがマスタバスの組として配線されまた1個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【0083】
これによって、クロスバススイッチ装置が、複数の第1階層クロスバススイッチユニットと1個以上の第2階層クロスバススイッチユニットとからなるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記第1階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
【0084】
これによって、第1階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第1階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第1階層クロスバススイッチユニットとそれぞれ複数の第2〜第(M−1)階層クロスバススイッチユニットと1個以上の第M階層クロスバススイッチユニットとであり、ここでMは3以上の整数とし、前記第1階層クロスバススイッチユニットには1個以上のソースバスの組がマスタバスの組として配線され1個以上の接続バスの組がスレーブバスの組として配線され、前記第2〜第(M−1)階層クロスバススイッチユニットには1つ数字の小さい階層の複数のクロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の1個ずつが2個以上集まった接続バスの組がマスタバスの組として配線されまた1個以上の接続バスがスレーブバスとして配線され、前記第M階層クロスバススイッチユニットは第(M−1)階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の1個ずつが2個以上集まった接続バスの組がマスタバスの組として配線されまた1個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【0085】
これによって、クロスバススイッチ装置が、複数の第1階層クロスバススイッチユニットと、それぞれ複数の第2〜第(M−1)階層クロスバススイッチユニットと、1個以上の第M階層クロスバススイッチユニットとからなるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
【0086】
また、本発明に係るクロスバススイッチ装置において、複数の前記第1階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
これによって、第1階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第1階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
【0087】
本発明に係るシステムLSIは、1個以上のソース装置が接続された複数のソースバス中の任意の1個のバスと1個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の1個のバスとを2つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムLSIであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの1つのバスグループ及びデスティネーションバスの1つのバスグループの何れか、又は、両方のバスのバスグループが1つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の1個のソースバスと配線されているデスティネーションバス中の1個のデスティネーションバスとを接続可能であることを特徴とする。
【0088】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が1箇所に集中しない。
従って、配線効率を良くすることができる。
本発明に係るシステムLSIは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムLSIであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと1個以上の接続バスとを備え、前記接続バスは2個以上のクロスバススイッチユニット間を接続可能にするものであり1個以上のクロスバススイッチユニットのマスタバスとして配線され1個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【0089】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は1個の第1階層クロスバススイッチユニットとN個の第2階層クロスバススイッチユニットとN個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Nは1以上の整数とし、N個の前記接続バスはそれぞれ前記第1階層クロスバススイッチユニットとN個の前記第2階層クロスバススイッチユニットの中の1個との間を接続可能にするものであり前記第2階層クロスバススイッチユニットのマスタバスとして配線され前記第1階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が1個以上接続され前記第1階層クロスバススイッチユニット及びN個の前記第2階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が1個以上接続され前記第1階層クロスバススイッチユニット及びN個の前記第2階層クロスバススイッチユニットの何れかに配線され、第1階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され1個以上のデスティネーションバスとN個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の1個と配線されているスレーブバスの組の内の1個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の1個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、N個の第2階層クロスバススイッチユニットはそれぞれ1個以上のソースバスと1個の接続バスとの組がマスタバスの組として配線され1個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の1個と配線されているスレーブバスの組の内の1個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の1個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第2階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【0090】
これによって、クロスバススイッチ装置が、1個の第1階層クロスバススイッチユニットとN個の前記第2階層クロスバススイッチユニットとからなるので、バスの配線が1箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【0091】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第2階層クロスバススイッチユニットに分配したソースバスの占有率を、第1階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、TDバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るクロスバススイッチ装置を用いたSTBシステムLSI内部の構成を示す図である。
【図2】図1に示したクロスバススイッチ装置の構成を、簡略化して示す図である。
【図3】メインクロスバススイッチユニット120が備える接続バス160の調停部123の内部の構成を示す図である。
【図4】本発明の実施の形態1に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
【図5】本発明の実施の形態2に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図6】本発明の実施の形態3に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図7】システムLSI化されていないSTBの構成を示す図である。
【図8】システムLSI化されたSTBの構成を示す図である。
【図9】STBシステムLSI内部の構成を示す図である。
【図10】図9に示したバススイッチユニット920の構成を、簡略化して示す図である。
【図11】クロスバススイッチを用いたSTBシステムLSI内部の構成を示す図である。
【図12】図11に示したクロスバススイッチユニット940の構成を、簡略化して示す図である。
【符号の説明】
120 メインクロスバススイッチユニット
121〜123 調停部
124〜128 バススイッチ
140 サブクロスバススイッチユニット
141 調停部
142〜143 バススイッチ
160 接続バス
201 記憶部
202 選択部
203 接続部
204 書換え部
205 命令キャッシュバスの転送要求先判断部
206 データキャッシュバスの転送要求先判断部
207 DMAバスの転送要求先判断部
320 メインクロスバススイッチユニット
321〜323 調停部
340 サブクロスバススイッチユニット
341〜342 調停部
350 メモリインターフェイス部
351 バンクA用内部スレーブバス
352 バンクB用内部スレーブバス
360 接続バス
380 アクティブバンク伝達部
410 第1メインクロスバススイッチユニット
411〜413 調停部
420 第2メインクロスバススイッチユニット
421〜423 調停部
430 第1サブクロスバススイッチユニット
431 調停部
440 第2サブクロスバススイッチユニット
441 調停部
450 第3サブクロスバススイッチユニット
451 調停部
461〜466 接続バス
901 命令キャッシュバス
902 データキャッシュバス
903 DMAバス
904 TDバス
905 I/Fユニット
906 I/Fユニット
907 周辺I/Oバス
908 主記憶バス
910 マイコンユニット
911 DMAマネージャユニット
912 トランスポートデコーダユニット
920 バススイッチユニット
921 調停部
931 高速アクセス主記憶バス
932 低速アクセス主記憶バス
933 高速アクセス主記憶
934 低速アクセス主記憶
935 周辺I/O
936 SDRAM
937 SDRAM用デスティネーションバス
940 クロスバススイッチユニット
941〜942 調停部
943〜944 バススイッチ
Claims (5)
- K入力L出力(K、Lは2以上の自然数)の第1のクロスバススイッチユニットと、M入力N出力(M、Nは2以上の自然数)の第2のクロスバススイッチユニットと、第1のクロスバススイッチユニットの出力の1つを第2のクロスバススイッチユニットの入力の1つに接続する接続バスとから構成されるクロスバススイッチ装置であって、
第1のクロスバススイッチユニットは、L個の出力それぞれに重複なく対応付けられたL個の調停手段を備えており、
第2のクロスバススイッチユニットは、M個の出力それぞれに重複なく対応付けられたN個の調停手段を備えており、
第1及び第2のクロスバススイッチユニットが備える各調停手段は、複数の入力についての自手段が対応づけられている出力に対する接続要求が略同時に生じた場合に、調停により前記複数の入力のうち1の入力を選択して自手段が対応づけられている出力に接続すること
を特徴とするクロスバススイッチ装置。 - 前記調停手段は、それぞれ、前記調停として、前記複数の入力のうちの一を略均等な確率で選択し、自手段が対応づけられている出力に接続する
ことを特徴とする請求項1に記載のクロスバススイッチ装置。 - 前記調停手段は、それぞれ、
前回接続した入力に対応する識別情報を記憶する記憶手段と、
前記接続要求が略同時に生じた場合において、前記記憶手段に記憶されている前記識別情報が示す入力以外を選択する選択手段と、
前記選択手段により選択された入力を、自手段が対応づけられている出力に接続する接続手段と、
前記選択された入力に対応する識別情報で、前記記憶手段に記憶されている識別情報を書き換える書換え手段とを含むこと
を特徴とする請求項1に記載のクロスバススイッチ装置。 - 出力に高い占有率で接続されるべき入力は、前記第2のクロスバススイッチユニットに係る前記接続バスが接続されていない(M−1)入力のいずれかに割り当てられること
を特徴とする請求項1に記載のクロスバススイッチ装置。 - 前記高い占有率が必要な入力は、ストリームデータ用であること
を特徴とする請求項4に記載のクロスバススイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000074878A JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7520399 | 1999-03-19 | ||
JP11-75203 | 1999-03-19 | ||
JP2000074878A JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000339269A JP2000339269A (ja) | 2000-12-08 |
JP4573940B2 true JP4573940B2 (ja) | 2010-11-04 |
Family
ID=26416359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000074878A Expired - Fee Related JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4573940B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7389364B2 (en) * | 2003-07-22 | 2008-06-17 | Micron Technology, Inc. | Apparatus and method for direct memory access in a hub-based memory system |
US7707266B2 (en) * | 2004-11-23 | 2010-04-27 | Intel Corporation | Scalable, high-performance, global interconnect scheme for multi-threaded, multiprocessing system-on-a-chip network processor unit |
US7174403B2 (en) * | 2005-02-24 | 2007-02-06 | Qualcomm Incorporated | Plural bus arbitrations per cycle via higher-frequency arbiter |
JP5049802B2 (ja) * | 2008-01-22 | 2012-10-17 | 株式会社リコー | 画像処理装置 |
CN103620568B (zh) | 2011-04-20 | 2016-10-05 | 马维尔国际贸易有限公司 | 用于可变长度仲裁的方法、装置和*** |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0475160A (ja) * | 1990-07-17 | 1992-03-10 | Gijutsu Kenkyu Kumiai Kokusai Fuajii Kogaku Kenkyusho | データ処理装置 |
JPH07122869B2 (ja) * | 1992-01-22 | 1995-12-25 | 工業技術院長 | ネットワーク |
JPH1166024A (ja) * | 1997-08-20 | 1999-03-09 | Nec Eng Ltd | クロスバスイッチ切換システム |
-
2000
- 2000-03-16 JP JP2000074878A patent/JP4573940B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000339269A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678813B1 (en) | Dynamically adaptive buffer mechanism | |
US6950910B2 (en) | Mobile wireless communication device architectures and methods therefor | |
US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
US7647441B2 (en) | Communications system and method with multilevel connection identification | |
US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
US20070162645A1 (en) | Communication system for data transfer between on-chip circuits | |
US20050097256A1 (en) | Arbitration technique based on processor task priority | |
US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
JP7138190B2 (ja) | ネットワークスイッチのキュー | |
JP2008159075A (ja) | 集積回路及びそれを用いた情報処理装置 | |
JP4573940B2 (ja) | クロスバススイッチ装置 | |
JPH04291446A (ja) | スケーラブルメモリ帯域を備えた緊密結合型多重プロセッサ | |
JP2007094649A (ja) | アクセス調停回路 | |
US6842104B1 (en) | System lsi and a cross-bus switch apparatus achieved in a plurality of circuits in which two or more pairs of a source apparatus and a destination apparatus are connected simultaneously and buses are wired without concentration | |
CN100520748C (zh) | 数据处理*** | |
US6510155B1 (en) | ATM layer device controlling method and ATM layer device | |
US20090235003A1 (en) | Memory control device and memory control method | |
JP2007199859A (ja) | データ転送システム | |
JPH10326224A (ja) | ディジタル・シグナル・プロセッサ | |
JP2853652B2 (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
CN116472703A (zh) | 一种缓存路由结构、方法和芯片 | |
JP2000029823A (ja) | バスアクセス制御回路 | |
JP2972568B2 (ja) | バス拡張装置 | |
EP1459191B1 (en) | Communication bus system | |
JP2878160B2 (ja) | 競合調停装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |