JP4572859B2 - キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 - Google Patents
キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 Download PDFInfo
- Publication number
- JP4572859B2 JP4572859B2 JP2006097282A JP2006097282A JP4572859B2 JP 4572859 B2 JP4572859 B2 JP 4572859B2 JP 2006097282 A JP2006097282 A JP 2006097282A JP 2006097282 A JP2006097282 A JP 2006097282A JP 4572859 B2 JP4572859 B2 JP 4572859B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- address
- cache memory
- data
- completion flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
11 転送アドレス保持手段
12 転送レングス保持手段
13 転送コマンド保持手段
14 転送データ保持手段
15 テーブル制御手段
16,161,50 管理テーブル
17 アドレス変換手段
18 バースト制御手段
19 パディング手段
20 転送要求
21 転送アドレス
22 転送レングス
23 転送コマンド
24 ライトデータ
30 DRAMアクセス情報
31 DRAMアドレス
32 バーストレングス
33 転送コマンド
34 ライトデータ、パディングデータ
51 エントリ
52 バーストアドレス空間
53 リード違反フラグ
54 完了フラグ
61 診断コマンド保持手段
70 ディスクアレイ装置
Claims (6)
- ディスクアレイ装置内に設けられたキャッシュメモリを制御するキャッシュメモリ制御装置において、
前記キャッシュメモリのアドレス空間を分割して複数の分割アドレス空間とし、それぞれの分割アドレス空間ごとにデータ初期化の完了又は未完了を示す完了フラグを管理する管理テーブルと、
ホストコンピュータ側から出力された転送アドレス及び転送データのうち、当該転送アドレスが含まれる前記分割アドレス空間及びその前記完了フラグを前記管理テーブルから読み出すテーブル制御手段と、
このテーブル制御手段で読み出された完了フラグが未完了を示すとき、当該完了フラグに対応する前記分割アドレス空間の全体にデータが書き込まれるように前記転送アドレス及び前記転送データを変更して前記キャッシュメモリへ出力するように指示するとともに当該完了フラグを完了に書き換えるように指示し、前記テーブル制御手段で読み出された完了フラグが完了を示すとき、前記転送アドレス及び前記転送データをそのまま前記キャッシュメモリへ出力するように指示するバースト制御手段と、
前記完了フラグが未完了を示すときに前記バースト制御手段から出力された指示によって、前記転送アドレスを変換又は生成するアドレス変換手段と、
前記完了フラグが未完了を示すときに前記バースト制御手段から出力された指示によって、前記転送データにパディングデータを付加するパディング手段と、
を備えたことを特徴とするキャッシュメモリ制御装置。 - 前記分割アドレス空間は、前記キャッシュメモリのアドレス空間をバースト長で分割したバーストアドレス空間である、
ことを特徴とする請求項1記載のキャッシュメモリ制御装置。 - 前記キャッシュメモリがDRAMから成る、
ことを特徴とする請求項1又は2記載のキャッシュメモリ制御装置。
- ディスクアレイ装置内に設けられたキャッシュメモリを制御するキャッシュメモリ制御方法において、
前記キャッシュメモリのアドレス空間を分割して複数の分割アドレス空間とし、それぞれの分割アドレス空間ごとにデータ初期化の完了又は未完了を示す完了フラグを管理する管理テーブルを用意し、
ホストコンピュータ側から出力された転送アドレス及び転送データのうち、当該転送アドレスが含まれる前記分割アドレス空間及びその前記完了フラグを前記管理テーブルから読み出し、
読み出された前記完了フラグが未完了を示すとき、当該完了フラグに対応する前記分割アドレス空間の全体にデータが書き込まれるように前記転送アドレス及び前記転送データを変更して前記キャッシュメモリへ出力するように指示するとともに当該完了フラグを完了に書き換えるように指示し、
読み出された前記完了フラグが完了を示すとき、前記転送アドレス及び前記転送データをそのまま前記キャッシュメモリへ出力するように指示するし、
前記完了フラグが未完了を示すときに出力された前記指示によって、前記転送アドレスを変換又は生成し、
前記完了フラグが未完了を示すときに出力された前記指示によって、前記転送データにパディングデータを付加する
ことを特徴とするキャッシュメモリ制御方法。
- ディスクアレイ装置内に設けられたキャッシュメモリを制御するキャッシュメモリ制御プログラムにおいて、
前記キャッシュメモリのアドレス空間を分割して複数の分割アドレス空間とし、それぞれの分割アドレス空間ごとにデータ初期化の完了又は未完了を示す完了フラグを管理する管理テーブルを用いるとともに、
ホストコンピュータ側から出力された転送アドレス及び転送データのうち、当該転送アドレスが含まれる前記分割アドレス空間及びその前記完了フラグを前記管理テーブルから読み出すテーブル制御手段、
このテーブル制御手段で読み出された完了フラグが未完了を示すとき、当該完了フラグに対応する前記分割アドレス空間の全体にデータが書き込まれるように前記転送アドレス及び前記転送データを変更して前記キャッシュメモリへ出力するように指示するとともに当該完了フラグを完了に書き換えるように指示し、前記テーブル制御手段で読み出された完了フラグが完了を示すとき、前記転送アドレス及び前記転送データをそのまま前記キャッシュメモリへ出力するように指示するバースト制御手段、
前記完了フラグが未完了を示すときに前記バースト制御手段から出力された指示によって、前記転送アドレスを変換又は生成するアドレス変換手段、並びに、
前記完了フラグが未完了を示すときに前記バースト制御手段から出力された指示によって、前記転送データにパディングデータを付加するパディング手段、
としてコンピュータを機能させることを特徴とするキャッシュメモリ制御プログラム。
- 請求項1乃至3のいずれか1項に記載のキャッシュメモリ制御装置を、
備えたことを特徴とするディスクアレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006097282A JP4572859B2 (ja) | 2006-03-31 | 2006-03-31 | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006097282A JP4572859B2 (ja) | 2006-03-31 | 2006-03-31 | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007272551A JP2007272551A (ja) | 2007-10-18 |
JP4572859B2 true JP4572859B2 (ja) | 2010-11-04 |
Family
ID=38675295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006097282A Expired - Fee Related JP4572859B2 (ja) | 2006-03-31 | 2006-03-31 | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4572859B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5286796B2 (ja) * | 2008-01-17 | 2013-09-11 | 日本電気株式会社 | メモリ制御装置 |
JP2010157129A (ja) | 2008-12-27 | 2010-07-15 | Toshiba Information Systems (Japan) Corp | 半導体記憶装置 |
WO2016063716A1 (ja) * | 2014-10-24 | 2016-04-28 | ソニー株式会社 | メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法 |
US10877900B1 (en) * | 2019-06-26 | 2020-12-29 | Western Digital Technologies, Inc. | Enabling faster and regulated device initialization times |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173166A (ja) * | 1987-12-28 | 1989-07-07 | Hitachi Ltd | 演算処理方式 |
JPH076063A (ja) * | 1993-06-08 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 記憶ダンプ作成方法及びシステム、情報捕捉方法及びシステム、並びに記憶ダンプ提供方法及びシステム |
JP2002297455A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 記憶装置のデータ領域間複写処理方法、及び記憶システム |
JP2005321854A (ja) * | 2004-05-06 | 2005-11-17 | Hitachi Ltd | ストレージシステム、コンピュータシステム、およびストレージシステムの設定方法 |
-
2006
- 2006-03-31 JP JP2006097282A patent/JP4572859B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01173166A (ja) * | 1987-12-28 | 1989-07-07 | Hitachi Ltd | 演算処理方式 |
JPH076063A (ja) * | 1993-06-08 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 記憶ダンプ作成方法及びシステム、情報捕捉方法及びシステム、並びに記憶ダンプ提供方法及びシステム |
JP2002297455A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 記憶装置のデータ領域間複写処理方法、及び記憶システム |
JP2005321854A (ja) * | 2004-05-06 | 2005-11-17 | Hitachi Ltd | ストレージシステム、コンピュータシステム、およびストレージシステムの設定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007272551A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101964207B1 (ko) | 데이터 메모리 디바이스 및 인터페이스 에러 검출 및 처리 논리를 갖는 제어기 | |
TWI444825B (zh) | 記憶體儲存裝置、記憶體控制器與資料寫入方法 | |
US7647544B1 (en) | Disk drive implementing data path protection without writing the error detection code data to the disk | |
US7984325B2 (en) | Storage control device, data recovery device, and storage system | |
US9223648B2 (en) | Memory storage device, memory controller thereof, and method for processing data thereof | |
CN111008156B (zh) | 存储设备和操作存储设备的方法 | |
US11157357B2 (en) | Operation methods of memory system and host, and computing system | |
US10606696B2 (en) | Internally-generated data storage in spare memory locations | |
TWI396202B (zh) | 錯誤校正控制器及其快閃記憶體晶片系統與錯誤校正方法 | |
US9519436B1 (en) | Memory erasing method, memory controller, and memory storage apparatus | |
JPH1153266A (ja) | 半導体記憶装置およびその制御方法 | |
TW201003662A (en) | Memory malfunction prediction system and method | |
US8839072B2 (en) | Access control apparatus, storage apparatus, and method | |
US8301981B2 (en) | Data access method for flash memory and storage system and controller thereof | |
TWI473103B (zh) | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 | |
JP2006164319A (ja) | 不正データを検出するための装置、方法、及びプログラム | |
JP2008262325A (ja) | メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体 | |
JP4572859B2 (ja) | キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 | |
TWI526818B (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
TWI509615B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
US8966161B2 (en) | Memory storage device and restoring method thereof | |
JP4956230B2 (ja) | メモリコントローラ | |
TWI467364B (zh) | 記憶體儲存裝置、記憶體控制器與資料寫入方法 | |
TWI512623B (zh) | 休眠模式啓動方法、記憶體控制電路單元及儲存裝置 | |
JP6318769B2 (ja) | ストレージ制御装置、制御プログラム、および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |