JP4568923B2 - 画像表示装置および画像信号変換装置 - Google Patents
画像表示装置および画像信号変換装置 Download PDFInfo
- Publication number
- JP4568923B2 JP4568923B2 JP11109799A JP11109799A JP4568923B2 JP 4568923 B2 JP4568923 B2 JP 4568923B2 JP 11109799 A JP11109799 A JP 11109799A JP 11109799 A JP11109799 A JP 11109799A JP 4568923 B2 JP4568923 B2 JP 4568923B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- signal
- information
- horizontal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、入力される任意の種類の画像信号に基づいて、適切に画像を表示することのできる画像表示装置、および、当該画像表示装置を構成する画像信号変換装置に関する。
【0002】
【従来の技術】
コンピュータ用の映像表示装置としては、従来より、ラスタスキャン式のCRT表示装置が広く使用されている。
そして、このようなCRT表示装置に対しては、コンピュータより、垂直同期信号や水平同期信号が混在されたアナログ映像信号を有するビデオ信号(映像信号、または、画像信号)が印加され、所望の画像が表示されるようになっている。
ところで、このビデオ信号には、解像度や入力周波数などによって多くの種類がある。
たとえば、解像度においては、640×480、720×400、800×600、1024×768、1152×864、1280×1024(ドット)などがあり、また、同じ1280×1024の解像度の信号でも、64kHz/60Hz、80kHz/75Hz、91kHz/85Hz、81kHz/77Hzなどというような多数の周波数のものが存在する。
これらのビデオ信号の仕様は、たとえば、VESA(Video Electronics Standard Association)により規定された仕様が広く知られている。
【0003】
このようにビデオ信号の種類は多数存在するが、最近用いられているコンピュータ用表示装置は、ビデオ信号の種類に限定されず、複数種類のビデオ信号に自動的に対応して、適切に画像を表示できるようになっているものが多い。
いわゆる、マルチシンク(多重同期信号)対応と呼ばれる機能であって、通常、入力された映像信号から同期信号などを検出し、検出した情報からどのような映像信号であるのかを識別し、識別結果に基づいて表示装置の走査線の駆動周期と振れ幅とをビデオ信号の同期信号に合わせ、各映像信号に応じた画像を表示するようにしたものである。
より具体的には、たとえば、入力された映像信号の水平周波数、垂直周波数および水平同期信号および垂直同期信号の極性などを測定し、その測定結果を予め記憶装置に登録されている信号の情報と比較することにより入力された映像信号の種類を識別し、同期合わせを行なう。
また、この時に、同じく記憶装置にその表示装置の出荷時などに測定され記憶されている、その装置固有の調整値を読み出し、画面の位置や歪みなどを補正して表示を行なう。
【0004】
CRT表示装置などのラスタスキャン式の表示装置では、水平方向のドット数などが正確にわかっていなくても表示が可能であり、記憶装置に予め登録しておく映像信号の仕様に係わる情報の量は比較的少なくて済む。しかし、このようなラスタスキャン式の表示装置では、固体差による特性のばらつきが大きいため、その固体ごとに違う補正データを用意して、出荷時に調整し、記憶装置に記憶しておく必要がある。
このように製造後の調整時、出荷時にさらに補正データを記憶する必要があるため、記憶装置としては、通常、EEPROM(Electrically Erasable and Programmable Read Only Memory:電気的に消去可能なプログラマブル読み出し専用メモリ)などが用いられている。
【0005】
ところで、近年、省スペース、省エネルギー、価格の低下などの点から、液晶表示パネル(LCD)を用いた表示装置(液晶表示装置)が注目されている。
液晶パネルは、ドットマトリクス式の表示装置であり、画素が固定の大きさで決まっており、それぞれの画素に対して個別の電圧をかけ、個別に制御して映像信号の表示を行なっている。
したがって、アナログの画像信号を表示するためには、入力された画像信号を所定のサンプリング間隔でサンプリングして(たとえば、所定のサンプリングクロックでA/D変換して)、液晶表示装置の水平および垂直画素数に一致させる必要がある。
仮に、入力された画像信号と液晶表示装置の水平および垂直画素数が一致していないと、適切に表示が行なえなくなる。しかし、画素数が一致して適切に各画素が制御されていれば、基本的に各液晶表示装置の個体差の影響はほとんど受けず、安定した表示が望める。
【0006】
このような処理を行なうための、たとえば各画像信号の水平方向のドット間隔、すなわちサンプリング間隔の情報は、ドットクロックと呼ばれ、前述したVESAの規格の中にも入っている情報であるが、CRT表示装置などのラスタスキャン式の表示装置では、通常は表示のために用いないパラメータである。
したがって、液晶パネルなどのドットマトリクス式の表示装置では、CRT表示装置などのラスタスキャン式の表示装置に比べて、入力された映像信号に関する詳細な情報が必要とされるが、逆に入力された映像信号がどのようなものかが決まっていると、CRT表示装置などのラスタスキャン式に比べて個体差が格段に少なく、基本的には固体差に関係無い良好な画像表示を得ることができると言える。
なお、実際には映像信号の入力遅延やシンクセパレータ(同期信号分離)回路などの回路の遅延分を考慮するために、わずかな位置補正などの処理は必要である。
【0007】
【発明が解決しようとする課題】
このように、ドットマトリクス式の表示装置を用いて、任意の仕様のアナログ画像信号を表示できるような装置を構成しようとすると、ラスタスキャン式の表示装置を用いて同様な装置を構成する場合と比べて、画像信号の仕様を規定する詳細な情報が必要となり、情報量が多くなる。
そして、そのような大量の情報を、EEPROMなどのような書き込み可能な記憶素子(デバイス)に記憶しておくことは、次のような不利益を生じる。
【0008】
まず、EEPROMのような記憶素子は、通常、表示パネルを制御する表示制御部においてCPUなどの演算処理部の外部記憶素子として用いられるため、たとえば、バス、インタフェースなどを介して行う演算処理部に対するデータ転送速度に制限があり、十分に速くデータ転送が行なえず、高速に画像信号の種類の判別ができないという問題がある。
また、EEPROMのような書き込み可能で書き込みデータの保持が可能な記憶素子は、たとえば、マスクROMなどの読み出し専用の記憶装置に比べて記憶コストが高くなり、大容量のEEPROMを用いると表示装置のコストの低減の障害となる。
特に、今後、画像信号の種類はより増加することが予測されるため、より多くの種類の画像信号に対応した画像表示装置が望まれているが、そのためには、多種類の画像信号の仕様を規定した情報をより安価に大量に記憶し、かつ、これをより高速に処理し高速に画像信号の種類の判別を行なうことが要望されており、従来のようにEEPROMに大容量の仕様を規定する情報を記憶した構成では、価格およびデータ転送の観点から、十分満足のいくような画像表示装置を提供することが難しかった。
【0009】
したがって、本発明の目的は、多種類の画像信号の仕様に係わる大量の情報をより安価かつ高速アクセス可能に記憶することができ、これにより、画像信号の種類の判別を高速に行ない、任意の画像信号に適応して適切に画像を表示することができるドットマトリクス式の画像表示装置を提供することにある。
また、本発明は、上記画像表示装置を構成する画像信号変換装置を提供することをも目的とする。
【0010】
【課題を解決するための手段】
ドットマトリクス式の表示装置は、ラスタスキャン式の表示装置に比べて、記憶しておくべき画像信号の仕様に係わる(仕様を規定する)情報は増加するものの、各ドットマトリクス式の表示装置ごとの個体差や回路遅延などによる補正データの量、すなわち、製造後の調整段階で記憶しなければならないデータの量は少なくなることに着目し、そのような製造時に既にわかっている画像信号の仕様を規定する情報などは予めより記憶単価が易く高速に読み出しができる第1の記憶手段に記憶しておき、情報量としてはわずかな補正データのみを後の調整工程等で書き込み可能な第2の記憶手段に記憶するようにした。
【0011】
本発明によれば、ドットマトリクス方式の表示装置と、当該表示装置に表示する対象の複数種類の画像信号各々について、水平周波数および垂直周波数を少なくとも含む各画像信号の仕様を規定する情報、および、画像信号の変換に用いる制御パラメータを記憶している第1の記憶手段と、前記制御パラメータを補正する補正情報を記憶している第2の記憶手段と、表示のために入力された画像信号より、当該画像信号の水平周波数および垂直周波数を少なくとも含む画像信号の仕様を規定する情報を検出する仕様情報検出手段と、前記入力された画像信号を、設定される制御パラメータに応じて前記ドットマトリクス方式の表示用信号に変換する、映像信号変換手段と、前記仕様情報検出手段において検出された前記画像信号の仕様を規定する情報を、前記第1の記憶手段から読みだした前記各画像信号の仕様を規定する情報と比較し、前記入力された画像信号の種類を判別する判別手段と、前記判別手段において判別されたとき、前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる制御パラメータを読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、当該補正した制御パラメータを前記映像信号変換手段に設定する、第1の制御手段と、前記判別手段において判別されないとき、前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて所定の演算式に基づいて演算して前記映像信号変換手段で使用する制御パラメータを生成し、当該生成した制御パラメータを前記映像信号変換手段に設定する、第2の制御手段とを有し、
前記第2の記憶手段は、インタフェース回路を介して前記第1および第2の制御手段に接続されている第2のバスに接続されている、電気的に消去可能で、プログラムマブル読み出し専用メモリであり、
前記第1の記憶手段は、前記第1および第2の制御手段が接続されている第1のバスに接続されており、前記第2の記憶手段より読み出し速度が高速な、読み出し専用メモリであり、
前記映像信号変換手段は、前記設定された制御パラメータに基づいて前記入力された画像信号を前記ドットマトリクス方式の表示用信号に変換し、
前記表示装置は、前記映像信号変換手段においてドットマトリクス方式の表示用信号に変換された画像信号を表示する、
画像表示装置が提供される。
【0012】
画像表示装置においては、入力された画像信号に対して、その画像信号の仕様を規定する情報を検出する手段において画像信号の仕様を規定する情報を検出し、判別手段において、第1の記憶手段より画像信号の種類ごとの対応する画像信号の仕様を規定する情報を順次読み出してその仕様を規定する情報と比較し、入力された画像信号の種類を判別する。そして、信号変換手段において、第1の制御手段から設定される制御パラメータを用いて入力された画像信号を、ドットマトリクス式の表示装置に表示可能なドットマトリクス式の表示用信号に変換して、表示装置に表示する。
判別手段において、判別できない画像信号が入力された場合は、第2の制御手段が、検出した画像信号の水平周波数および垂直周波数を用いて所定の演算式に基づいて演算して前記映像信号変換手段で使用する制御パラメータを生成し、当該生成した制御パラメータを前記映像信号変換手段に設定する。
【0013】
また本発明によれば、複数種類の画像信号の1つをドットマトリクス方式の表示装置に適合する画像信号に変換して前記表示装置に出力する、画像信号変換装置であって、
当該表示装置に表示する対象の複数種類の画像信号各々について、水平周波数および垂直周波数を少なくとも含む各画像信号の仕様を規定する情報、および、画像信号の変換に用いる制御パラメータを記憶している第1の記憶手段と、前記制御パラメータを補正する補正情報を記憶している第2の記憶手段と、表示のために入力された画像信号より、当該画像信号の水平周波数および垂直周波数を少なくとも含む画像信号の仕様を規定する情報を検出する仕様情報検出手段と、前記入力された画像信号を、設定される制御パラメータに応じて前記ドットマトリクス方式の表示用信号に変換する、映像信号変換手段と、前記仕様情報検出手段において検出された前記画像信号の仕様を規定する情報を、前記第1の記憶手段から読みだした前記各画像信号の仕様を規定する情報と比較し、前記入力された画像信号の種類を判別する判別手段と、前記判別手段において判別されたとき、前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる制御パラメータを読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、当該補正した制御パラメータを前記映像信号変換手段に設定する、第1の制御手段と、前記判別手段において判別されないとき、前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて所定の演算式に基づいて演算して前記映像信号変換手段で使用する制御パラメータを生成し、当該生成した制御パラメータを前記映像信号変換手段に設定する、第2の制御手段とを有し、
前記第2の記憶手段は、インタフェース回路を介して前記第1および第2の制御手段に接続されている第2のバスに接続されている、電気的に消去可能で、プログラムマブル読み出し専用メモリであり、
前記第1の記憶手段は、前記第1および第2の制御手段が接続されている第1のバスに接続されており、前記第2の記憶手段より読み出し速度が高速な、読み出し専用メモリであり、
前記映像信号変換手段は、前記設定された制御パラメータに基づいて前記入力された画像信号を前記ドットマトリクス方式の表示用信号に変換する、
画像信号変換装置が提供される。
【0014】
好ましくは、前記第1の記憶手段は、前記映像信号変換手段における画像変換に用いる制御パラメータとして、画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を記憶している。
好ましくは、前記映像信号変換手段は、設定されたサンプリングクロックに基づいて前記入力された画像信号をサンプリングするサンプリング手段と、当該サンプリングされた画像信号を設定された制御パラメータに基づいて前記ドットマトリクス方式の表示用信号に変換する変換手段とを有する。
好ましくは、前記仕様情報検出手段は、前記表示装置に表示するため入力される画像信号を入力して、前記サンプリング手段に出力する入力端子と、設定された分周比に基づいて、サンプリングクロックを生成して前記サンプリング手段に提供する、位相同期回路と、前記入力された画像信号の水平周波数、垂直周波数および水平同期信号および垂直同期信号の極性の情報を分離して抽出する、同期分離回路とを有する。
好ましくは、前記第1の制御手段は、前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる前記制御パラメータを前記第1の記憶手段から読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、前記補正した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、前記変換手段に前記補正された画像信号の水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを設定する。
好ましくは、前記第2の制御手段は、前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて、前記所定の演算式に基づいて、前記判別されなかった画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む、制御パラメータを生成し、前記生成した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、前記生成した水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを前記変換手段に設定する。
【0015】
好ましくは、前記判別手段、前記第1および第2の制御手段、および、前記第1の記憶手段は、同一の半導体集積回路に形成されている。
【0016】
好ましくは、前記第1の記憶手段は、前記複数種類の画像信号各々の、水平周波数に係わる情報、垂直周波数に係わる情報、水平同期信号の極性に係わる情報、垂直同期信号の極性に係わる情報、水平方向の全ドット数に係わる情報、垂直方向の全ライン数に係わる情報、水平方向のフロントポーチに係わる情報、水平方向のバックポーチに係わる情報、垂直方向のフロントポーチに係わる情報、垂直方向のバックポーチに係わる情報、有効水平画素数に係わる情報および有効垂直ライン数に係わる情報のいずれか1つまたは複数あるいは全てを含む情報を記憶している。
【0017】
【発明の実施の形態】
本発明の一実施の形態について、図1〜図3を参照して説明する。
本実施の形態においては、ドットマトリクス方式の表示装置として液晶パネルを用いた液晶表示装置を例示して本発明を説明する。
図1は、その液晶表示装置10の構成を示すブロック図である。
液晶表示装置10は、入力端子11、シンクセパレータ(同期信号分離)12、マイコン(マイクロコンピュータ)13、EEPROM14、PLL(位相同期)回路15,アナログ/デジタル(A/D)変換器16、映像信号変換装置17、および、液晶パネル18を有する。
【0018】
まず、液晶表示装置10の各部の構成および動作について説明する。
入力端子11は、入力された映像信号を、シンクセパレータ12およびA/D変換器16に出力する。
【0019】
シンクセパレータ12は、入力端子11より入力された映像信号より、その映像信号の仕様を規定する情報として、水平周波数、垂直周波数および同期信号の極性の情報を分離抽出し、それら分離した信号をマイコン13に出力する。
【0020】
マイコン13は、図2を参照して後述する画像信号仕様記憶用ROM132に記憶されている画像信号の仕様を規定する情報と、シンクセパレータ12で分離抽出された入力された映像信号の水平周波数、垂直周波数および同期信号の極性の情報を照合して、入力されている映像信号の種類を特定し、PLL回路15、A/D変換器16および映像信号変換装置17がその特定された映像信号に応じた適切な条件で動作するように、PLL回路15および映像信号変換装置17に対して制御パラメータを設定し、それらの動作を制御する。この時に、マイコン13は、EEPROM14に記憶されている補正データを参照して、映像信号変換装置17に対する最終的な制御パラメータを設定する。
なお、画像信号仕様記憶用ROM132に記憶されている画像信号の仕様を規定する情報と照合しても入力された映像信号の種類が特定できなかった場合には、マイコン13は、後述する方法によりPLL回路15および映像信号変換装置17に対する制御パラメータを決定し、これにより、映像信号の種類が特定された場合と同様にPLL回路15および映像信号変換装置17を制御する。
【0021】
なお、マイコン13がPLL回路15に設定する制御パラメータは、具体的には、映像信号の水平期間に含まれるドットクロックの個数であり、マイコン13はこれをPLL回路15における分周比としてPLL回路15に設定する。
また、映像信号変換装置17に設定する制御パラメータは、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数である。
【0022】
マイコン13について、図2および図3を参照してより詳細に説明する。
図2(A)は、マイコン13の構成を示すブロック図であり、(B)はマイコン13のチップレイアウトを模式的に示す図である。
図2(A)に示すように、マイコン13は、演算部131、映像信号仕様記憶用ROM132、プログラムROM133、RAM134、インターフェイス(I/F)部135および内部バス136を有する。
このマイコン13は、1チップマイコンとして実現され、これらの各構成部は、たとえば図2(B)に示すようなチップレイアウトにより、1つの半導体集積回路(IC)上に形成される。なお、図2(B)においては、映像信号仕様記憶用ROM132とプログラムROM133とは、単にROMとして示す。
【0023】
まず、マイコン13の各部の構成について説明する。
演算部131は、プログラムROM133に記録されている処理プログラムに基づいて動作し、前述したように、シンクセパレータ12より入力される水平周波数、垂直周波数および同期信号の極性の情報に基づいて、PLL回路15および映像信号変換装置17を制御する処理を行なう。
この演算部131の詳細な処理内容、動作については、マイコン13の動作の説明としてフローチャートを参照して後に行なう。
【0024】
映像信号仕様記憶用ROM132は、液晶表示装置10の表示対象とする全ての映像信号について、各映像信号の仕様を規定する情報として、たとえば、水平周波数、垂直周波数、水平同期信号の極性、垂直同期信号の極性、および、映像信号を変換する制御パラメータとして、たとえば、水平方向のトータルドット数、水平方向のフロントポーチ、水平方向のバックポーチ、垂直方向のライン数、垂直方向のフロントポーチ、垂直方向のバックポーチ、水平有効画素数および垂直有効ライン数を記憶している記憶部である。
映像信号仕様記憶用ROM132に記憶されているこれらのデータは、演算部131により適宜読み出される。
なお、映像信号仕様記憶用ROM132に記憶されるこれらのデータは、VESAにより規格化された映像信号フォーマットのデータである。
また、映像信号仕様記憶用ROM132は、マスクROMの形態で、IC上に形成される。
【0025】
プログラムROM133は、演算部131の処理を規定するプログラムおよびその処理のためのパラメータなどが記憶された記憶部である。プログラムROM133に記憶されているプログラムの内容についても、後に、マイコン13の動作の説明としてフローチャートを参照して行なう。
【0026】
RAM134は、マイコン13の演算部131が、プログラムROM133がプログラムROM133に記憶されているプログラムに従って、PLL回路15および映像信号変換装置17に対する制御処理を行なう際に、一時的にデータなどが記憶される記憶部である。
【0027】
I/F部135は、前述したように1チップマイコンとして構成されているマイコン13に対して、データおよび制御命令などの入出力を行なうためのインターフェイスである。
I/F部135は、マイコン13内部では内部バス136に接続され、マイコン13の外部には、外部バス19に接続されている。
この外部バス19には、シンクセパレータ12、PLL回路15、映像信号変換装置17、および、本発明に係わる構成であるEEPROM14などが接続されており、I/F部135を介して、シンクセパレータ12からの映像信号に係わる仕様を規定する情報の入力、EEPROM14からの補正データの読み込み、PLL回路15および映像信号変換装置17への制御パラメータの出力などが行なわれる。
なお、外部バス19のデータ転送レートは、本実施の形態においては、100kビット/sec程度である。
【0028】
内部バス136は、マイコン13の内部バスであり、演算部131と、映像信号仕様記憶用ROM132、プログラムROM133、RAM134およびI/F部135との間のデータの転送に用いられる。
なお、内部バス136を介したマイコン13の内部でのデータの転送は、マイコン13の動作クロックである10MHz相当のレートで、バス幅単位(たとえばバイト単位あるいはワード単位)に行なうことができる。
【0029】
次に、このような構成のマイコン13の動作について、図3のフローチャートを参照して説明する。
図3は、マイコン13の動作を説明するとともに、プログラムROM133に記憶されているプログラムの内容、および、そのプログラムに基づく演算部131における処理を説明するためのフローチャートである。
【0030】
まず、たとえば図示せぬさらに上位の制御装置などから、液晶パネル18に対する表示用信号の生成が指示されたら、まず、マイコン13内の演算部131は、シンクセパレータ12より水平周波数、垂直周波数および同期信号の極性の情報を読み込み(ステップS31)、それらの情報が前に読み込んだ時から実質的に変化しているか否かをチェックする(ステップS32)。変化していなれば、同じ種類の映像信号が表示装置に引き続き入力されていると見なせるので、何ら新しい処理は行なわず、現在設定されている状態でのPLL回路15および映像信号変換装置17の制御を続行させる。演算部131の処理としては、再びステップS31に戻り、シンクセパレータ12より水平周波数、垂直周波数および同期信号の極性の情報を読み込む。
【0031】
ステップS32において、ステップS31において、演算部131が読み込んだ信号の状態が前回の信号の状態と異なることが検出した場合には、適正な映像信号、すなわち液晶パネル18で表示が可能な仕様の映像信号が入力されているか否かをチェックする(ステップS33)。
適正な映像信号が入力されていない場合には、演算部131は、たとえば、何らかのエラー情報を上位の制御装置に返すなどの処理を行い、処理を終了する(ステップS39)。
【0032】
ステップS33において、適正な信号が入力されていると判定された場合には、演算部131は、映像信号仕様記憶用ROM132に記憶されている映像信号ごとの仕様を規定する情報としての、水平周波数、垂直周波数および同期信号の極性の情報を読み出し(ステップS34)、それらがシンクセパレータ12より出力される水平周波数、垂直周波数および同期信号の極性の情報と一致するか否かをチェックする(ステップS35)。
一致しなかった場合には、ステップS34に戻り、演算部131は映像信号仕様記憶用ROM132から次の映像信号の仕様を規定する情報を読み出し、上記同様にチェック(照合)を繰り返す。
【0033】
映像信号仕様記憶用ROM132より読み出したいずれかの映像信号の情報が、シンクセパレータ12より出力される情報(水平周波数、垂直周波数および同期信号の極性の情報)と一致した場合には(ステップS35)、演算部131は、その映像信号の仕様を規定するさらに詳細な情報であって、PLL回路15および映像信号変換装置17の制御に用いる情報、具体的には、PLL回路15で用いる分周比、および、映像信号変換装置17で用いる映像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数などの情報(制御パラメータ)をさらに映像信号仕様記憶用ROM132より読み出す。さらに、演算部131は外部バス19およびI/F部135を介してEEPROM14より補正データを読み込む(ステップS36)。
【0034】
そして、演算部131は、映像信号仕様記憶用ROM132より読み出したPLL回路15および映像信号変換装置17の制御に用いる制御パラメータを、EEPROM14より読み出した補正データに基づいて補正して、PLL回路15および映像信号変換装置17に最終的に設定する制御パラメータを求める。演算部131は、補正した制御パラメータとして、分周比をPLL回路15、および、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を映像信号変換装置17に設定する(ステップS37)。
なお、後述するように、EEPROM14には一部の周波数の信号に対する補正データのみが記憶されている。そのため、演算部131は、入力された映像信号に対応する補正データを線形補間により求めなければならないが、そのような処理もこのステップS37において行なうものとする。
演算部131は、PLL回路15および映像信号変換装置17に制御パラメータを設定したら、一連の新たな入力画像信号に対する信号変換の制御処理を終了する(ステップS39)。
【0035】
また、ステップS34〜S35において、映像信号仕様記憶用ROM132に記憶されている全ての映像信号の仕様を規定する情報、たとえば、水平周波数、垂直周波数を読み出したにも係わらず、シンクセパレータ12より入力される情報、たとえば、水平周波数、垂直周波数と一致するものがなかった場合には、シンクセパレータ12より出力される信号のみから、PLL回路15および映像信号変換装置17に対する制御パラメータを求める例外処理を行なう(ステップS38)。
具体的には、例外処理は、本実施の形態においては、演算部131が、まず、シンクセパレータ12より出力される、水平周波数から垂直周波数を除してこれを垂直ライン数とする。次に、演算部131は、この垂直ライン数に対して所定の定数1.7を乗じてこれを水平期間ドット数とする。そして、演算部131は、この水平期間ドット数を、PLL回路15における分周比として、PLL回路15に設定する。なお、ドットクロックと分周比との関係は、式(1)のように規定される。
【0036】
ドットクロック/分周比=水平周波数 …(1)
【0037】
そして、演算部131において、この水平期間ドット数および先に求めた垂直ライン数を基にして、VESAの提唱するGTF(Generalized Timing Formula)で規定する比率を用いて、式(2)〜式(5)により、水平有効画素数、垂直有効ライン数、信号の始まるまでの水平ドット数および垂直ライン数の各制御パラメータが求められ、映像信号変換装置17に設定される。
【0038】
水平有効画素数=水平期間ドット数
×(0.7+3/水平周波数〔kHz〕) …(2)
垂直有効ライン数=垂直ライン数
−0.55×水平周波数〔kHz〕−1 …(3)
信号の始まるまでのドット数=水平期間ドット数
×(0.23−1.5/水平周波数〔kHz〕) …(4)
信号の始まるまでのライン数=0.55×水平周波数〔kHz〕 …(5)
【0039】
このようにして、適正でない映像信号、換言すれば未知の(予定していない)映像信号に対しても演算部131が映像信号変換装置17に制御パラメータを設定したら、一連の新たに入力された画像信号に対する信号変換の制御処理を終了する(ステップS39)。
【0040】
マイコン13の構成および動作は、以上のようなものである。
引き続き、液晶表示装置10の各部の構成について説明する。
EEPROM14は、映像信号の入力遅延や、シンクセパレータ12などの回路遅延分を考慮して、液晶パネル18に適正な表示を行なうための補正データを記憶する記憶部である。
遅延による補正量は、映像信号の周波数によって変わるので、EEPROM14には、液晶表示装置10が表示対象とする映像信号の中で、最も低い周波数の信号と、最も高い周波数の信号とについて、その各々の遅延誤差の計測データが書き込まれる。なお、この誤差の計測および補正データの書き込みは、たとえば液晶表示装置10の実質的な製造が終了した後の調整工程などにおいて行なわれる。
【0041】
PLL回路15は、マイコン13により設定された制御パラメータ、たとえば、分周比に基づいて規定される、所定の周波数のクロックを発生し、そのクロックをA/D変換器16および映像信号変換装置17に出力する。PLL回路15が生成するクロックは、入力された映像信号の水平方向のドットクロックに相当する。
【0042】
A/D変換器16は、PLL回路15より入力されるクロックに同期して、入力端子11より入力されるアナログ映像信号を順にサンプリングし、デジタル映像信号をA/D変換してデジタル映像信号を生成し、映像信号変換装置17に出力する。
【0043】
映像信号変換装置17は、PLL回路15より入力されるクロックに同期してA/D変換器16より入力されるデジタル映像信号に変換された所定の仕様に基づいた映像信号を、マイコン13より設定された、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数などの制御パラメータに基づいて、液晶パネル18に映像を表示するのに好ましい仕様の映像信号に変換し、液晶パネル18に出力する。
【0044】
液晶パネル18は、ドットマトリクス式の液晶表示パネルであって、映像信号変換装置17より入力される映像信号を表示する。
【0045】
次に、液晶表示装置10の動作についてまとめて説明する。
入力端子11より入力された映像信号は、シンクセパレータ12により水平周波数、垂直周波数および同期信号の極性の情報に分離抽出され、マイコン13に出力される。
マイコン13の演算部131において、それらの情報を、内部の映像信号仕様記憶用ROM132に記憶している液晶表示装置10が対象としている多数の映像信号の各仕様を規定する情報と順次照合し、入力された映像信号の種別を判定する。
【0046】
入力された映像信号の種類が判別できたら、演算部131は、さらに映像信号仕様記憶用ROM132よりその映像信号の制御に係わる情報を読み出し、また、EEPROM14に記憶されている回路遅延などの補正データを読み込み、それらの情報および補正データに基づいて、PLL回路15に対する制御パラメータ、および、映像信号変換装置17に対する制御パラメータを決定し、それらをPLL回路15および映像信号変換装置17に設定して制御させる。
具体的には、PLL回路15に対しては、演算部131は、制御パラメータとして、入力された映像信号のドットクロックに対応したクロックを発生するように、その分周比を設定する。また、映像信号変換装置17に対しては、入力された映像信号と液晶パネル18における画素の対応付けが適切に行なわれて映像信号が適切に変換されるように、画素変換に係わる制御パラメータ、たとえば、水平有効画素数、垂直有効ライン数、信号の始まるまでの水平ドット数および垂直ライン数を設定する。
【0047】
なお、入力された映像信号の種類の判別ができなかった場合には、演算部131は、例外処理として、垂直ライン数より水平期間ドット数を求め、以後、GTFに準じた方法により、順次画像信号の仕様に係わる情報を求め、これに基づいて、映像信号の種類の判別ができた場合と同様の制御パラメータを決定し、それらの制御パラメータをPLL回路15および映像信号変換装置17に設定して、設定した制御パラメータに基づいて制御させる。
【0048】
このような制御パラメータの設定が行なわれた状態で、入力端子11からA/D変換器16に入力された映像信号は、A/D変換器16で、PLL回路15から出力されるドットクロックに同期したサンプリングクロックにより水平方向に適切にサンプリングされてデジタル信号に変換される。そして、映像信号変換装置17において液晶パネル18への表示に適したフォーマットの画素ごとの映像信号に変換され、液晶パネル18に印加され、液晶パネル18において入力された映像信号に基づく表示が行なわれる。
【0049】
このように、本実施の形態の液晶表示装置10においては、入力された画像信号よりその画像信号の仕様に係わる情報を検出し、その情報を映像信号仕様記憶用ROM132に予め登録されている表示対象の各画像信号の規格(仕様)と照合することにより、入力された画像信号の種類を判別し、入力された画像信号の液晶パネル18への表示用信号への変換を制御している。その結果、液晶表示装置10が表示対象とする画像信号であれば、どのような画像信号が入力されても適切な信号の変換が可能となり、適切な表示を行なうことができる。
したがって、映像信号仕様記憶用ROM132にVESAで規定している全ての画像信号(画像信号の仕様を規定する情報と制御パラメータなど)を登録しておけば、実質的にいかなる形式の画像信号が入力されても適切に表示が可能な表示装置を提供することができる。
【0050】
そして、本実施の形態の液晶表示装置10において、そのような画像信号の仕様を規定する情報と制御パラメータの登録は、マイコン13内の映像信号仕様記憶用ROM132にマスクROM形態で行なっている。したがって、複数の画像信号の仕様を規定する情報と制御パラメータが大量になろうとも適切にマイコン13内に記録することができ、また、ビットあたりの記憶コストも非常に低くすることができる。さらに、映像信号仕様記憶用ROM132は、演算部131に対して高速アクセスが可能であるため、対象とする画像信号の種類や情報量が増えたとしても、高速に読みだすことができ、映像信号の仕様(規格)の判別を高速に行なうことができる。
さらに、シンクセパレータ13における回路遅延などに係わるような微妙な補正は、そのデータをEEPROM14に記憶させておくことにより映像信号の変換処理の制御に反映させることができるので、より良好な表示も補償される。
【0051】
なお、本発明は本実施の形態に限られるものではなく、種々の改変が可能である。
たとえば、本実施の形態においては、入力された画像信号より、水平周波数、垂直周波数および同期信号の極性の情報を抽出し、これを映像信号仕様記憶用ROM132に予め登録されている映像信号の仕様を規定する情報と比較することにより、入力された画像信号の種類を判別した。しかし、この比較に用いる映像信号の仕様を規定する情報は、これら水平周波数、垂直周波数および同期信号の極性の情報に限られるものではなく、画像信号の規格、仕様に係わる任意の情報を用いてよい。
【0052】
また、入力された画像信号の種類を判別し、PLL回路15および映像信号変換装置17を制御する制御部として、本実施の形態においては、汎用的なコンピュータ装置に近い構成を有するマイコン13、特に、演算部131を例示したが、このような構成に限られるものではない。上述した演算部131と同等の機能を発揮する、任意の構成のマイコンを用いてよいし、専用の論理回路を主な回路とするような構成の制御部としてもよい。
【0053】
また、回路遅延による補正は、本実施の形態においては、EEPROM14に最低周波数の補正データと最高周波数の補正データのみを記憶しておき、演算部131においてその間の周波数の信号については線形補間により補正データを求め、これを用いて行なうようにしていた。しかし、より多くの補正データを記憶しておくようにしておいてもよいし、他の方法により補正データを求めるようにしてもよい。
また、補正の方法なども任意に変更してよい。
たとえば、表示モードの違いなどにより、映像信号が経由する経路が異なる場合には、その場合の経路ごとに遅延誤差をEEPROM14に記憶しておき、演算部131においてこれを補正するようにしてもよい。
【0054】
また、第1の記憶装置として、本実施の形態においては、マスクROMを例示したが、たとえばフラッシュROMであってもよい。また、アドレスバスなどのパラレルバスで接続された書き換え不可能な半導体記憶装置であってもよい。
【0055】
【発明の効果】
以上説明したように、本発明によれば、多種類の画像信号の仕様を規定する大量の情報をより安価かつ高速アクセス可能に記憶することができ、これにより、入力された画像信号の種類の判別を高速に行ない、任意の画像信号に適応して適切に画像を表示することができるドットマトリクス式の画像表示装置を提供することができる。
また、本発明によれば、上記画像表示装置を構成する画像信号変換装置を提供することができる。
【図面の簡単な説明】
【図1】 図1は、本発明の一実施の形態の液晶表示装置の構成を示すブロック図である。
【図2】 図2(A)は、図1に示した液晶表示装置のマイコンの構成を示すブロック図であり、(B)はマイコンのチップレイアウトを模式的に示す図である。
【図3】 図3は、図2に示したマイコンの動作を説明するためのフローチャートである。
【符号の説明】
10…液晶表示装置、11…入力端子、12…シンクセパレータ、13…マイコン、14…EEPROM、15…PLL回路、16…A/D変換器、17…映像信号変換装置、18…液晶パネル、19…外部バス、131…演算部、132…映像信号仕様記憶用ROM、133…プログラムROM、134…RAM、135…I/F部、136…内部バス
Claims (7)
- ドットマトリクス方式の表示装置と、
当該表示装置に表示する対象の複数種類の画像信号各々について、水平周波数および垂直周波数を少なくとも含む各画像信号の仕様を規定する情報、および、画像信号の変換に用いる制御パラメータを記憶している第1の記憶手段と、
前記制御パラメータを補正する補正情報を記憶している第2の記憶手段と、
表示のために入力された画像信号より、当該画像信号の水平周波数および垂直周波数を少なくとも含む画像信号の仕様を規定する情報を検出する仕様情報検出手段と、
前記入力された画像信号を、設定される制御パラメータに応じて前記ドットマトリクス方式の表示用信号に変換する、映像信号変換手段と、
前記仕様情報検出手段において検出された前記画像信号の仕様を規定する情報を、前記第1の記憶手段から読みだした前記各画像信号の仕様を規定する情報と比較し、前記入力された画像信号の種類を判別する判別手段と、
前記判別手段において判別されたとき、前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる制御パラメータを読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、当該補正した制御パラメータを前記映像信号変換手段に設定する、第1の制御手段と、
前記判別手段において判別されないとき、前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて所定の演算式に基づいて演算して前記映像信号変換手段で使用する制御パラメータを生成し、当該生成した制御パラメータを前記映像信号変換手段に設定する、第2の制御手段と
を有し、
前記第2の記憶手段は、インタフェース回路を介して前記第1および第2の制御手段に接続されている第2のバスに接続されている、電気的に消去可能で、プログラムマブル読み出し専用メモリであり、
前記第1の記憶手段は、前記第1および第2の制御手段が接続されている第1のバスに接続されており、前記第2の記憶手段より読み出し速度が高速な、読み出し専用メモリであり、
前記映像信号変換手段は、前記設定された制御パラメータに基づいて前記入力された画像信号を前記ドットマトリクス方式の表示用信号に変換し、
前記表示装置は、前記映像信号変換手段においてドットマトリクス方式の表示用信号に変換された画像信号を表示する、
画像表示装置。 - 前記第1の記憶手段は、前記映像信号変換手段における画像変換に用いる制御パラメータとして、画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を記憶しており、
前記映像信号変換手段は、
設定されたサンプリングクロックに基づいて前記入力された画像信号をサンプリングするサンプリング手段と、
当該サンプリングされた画像信号を設定された制御パラメータに基づいて前記ドットマトリクス方式の表示用信号に変換する変換手段と
を有し、
前記仕様情報検出手段は、
前記表示装置に表示するため入力される画像信号を入力して、前記サンプリング手段に出力する入力端子と、
設定された分周比に基づいて、サンプリングクロックを生成して前記サンプリング手段に提供する、位相同期回路と、
前記入力された画像信号の水平周波数、垂直周波数および水平同期信号および垂直同期信号の極性の情報を分離して抽出する、同期分離回路と、
を有し、
前記第1の制御手段は、
前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる前記制御パラメータを前記第1の記憶手段から読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、
前記補正した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、
前記変換手段に前記補正された画像信号の水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを設定し、
前記第2の制御手段は、
前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて、前記所定の演算式に基づいて、前記判別されなかった画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む、制御パラメータを生成し、
前記生成した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、
前記生成した水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを前記変換手段に設定する、
請求項1に記載の画像表示装置。 - 前記判別手段、前記第1および第2の制御手段、および、前記第1の記憶手段は、同一の半導体集積回路に形成されている、
請求項2に記載の画像表示装置。 - 前記第1の記憶手段は、前記複数種類の画像信号各々の、水平周波数に係わる情報、垂直周波数に係わる情報、水平同期信号の極性に係わる情報、垂直同期信号の極性に係わる情報、水平方向の全ドット数に係わる情報、垂直方向の全ライン数に係わる情報、水平方向のフロントポーチに係わる情報、水平方向のバックポーチに係わる情報、垂直方向のフロントポーチに係わる情報、垂直方向のバックポーチに係わる情報、有効水平画素数に係わる情報および有効垂直ライン数に係わる情報のいずれか1つまたは複数あるいは全てを含む情報を記憶している、
請求項1〜3のいずれかに記載の画像表示装置。 - 複数種類の画像信号の1つをドットマトリクス方式の表示装置に適合する画像信号に変換して前記表示装置に出力する、画像信号変換装置であって、
当該表示装置に表示する対象の複数種類の画像信号各々について、水平周波数および垂直周波数を少なくとも含む各画像信号の仕様を規定する情報、および、画像信号の変換に用いる制御パラメータを記憶している第1の記憶手段と、
前記制御パラメータを補正する補正情報を記憶している第2の記憶手段と、
表示のために入力された画像信号より、当該画像信号の水平周波数および垂直周波数を少なくとも含む画像信号の仕様を規定する情報を検出する仕様情報検出手段と、
前記入力された画像信号を、設定される制御パラメータに応じて前記ドットマトリクス方式の表示用信号に変換する、映像信号変換手段と、
前記仕様情報検出手段において検出された前記画像信号の仕様を規定する情報を、前記第1の記憶手段から読みだした前記各画像信号の仕様を規定する情報と比較し、前記入力された画像信号の種類を判別する判別手段と、
前記判別手段において判別されたとき、前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる制御パラメータを読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、当該補正した制御パラメータを前記映像信号変換手段に設定する、第1の制御手段と、
前記判別手段において判別されないとき、前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて所定の演算式に基づいて演算して前記映像信号変換手段で使用する制御パラメータを生成し、当該生成した制御パラメータを前記映像信号変換手段に設定する、第2の制御手段と
を有し、
前記第2の記憶手段は、インタフェース回路を介して前記第1および第2の制御手段に接続されている第2のバスに接続されている、電気的に消去可能で、プログラムマブル読み出し専用メモリであり、
前記第1の記憶手段は、前記第1および第2の制御手段が接続されている第1のバスに接続されており、前記第2の記憶手段より読み出し速度が高速な、読み出し専用メモリであり、
前記映像信号変換手段は、前記設定された制御パラメータに基づいて前記入力された画像信号を前記ドットマトリクス方式の表示用信号に変換する、
画像信号変換装置。 - 前記第1の記憶手段は、前記映像信号変換手段における画像変換に用いる制御パラメータとして、画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を記憶しており、
前記映像信号変換手段は、
設定されたサンプリングクロックに基づいて前記入力された画像信号をサンプリングするサンプリング手段と、
当該サンプリングされた画像信号を設定された制御パラメータに基づいて前記ドットマトリクス方式の表示用信号に変換する変換手段と
を有し、
前記仕様情報検出手段は、
前記表示装置に表示するため入力される画像信号を入力して、前記サンプリング手段に出力する入力端子と、
設定された分周比に基づいて、サンプリングクロックを生成して前記サンプリング手段に提供する、位相同期回路と、
前記入力された画像信号の水平周波数、垂直周波数および水平同期信号および垂直同期信号の極性の情報を分離して抽出する、同期分離回路と、
を有し、
前記第1の制御手段は、
前記判別された画像信号の種類に対応する前記第1の記憶手段に記憶されている画像信号の変換に用いる前記制御パラメータを前記第1の記憶手段から読みだし、当該読みだした制御パラメータを前記第2の記憶手段に記憶されている前記補正情報に基づいて補正し、
前記補正した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、
前記変換手段に前記補正された画像信号の水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを設定し、
前記第2の制御手段は、
前記仕様情報検出手段において検出した画像信号の水平周波数および垂直周波数を用いて、前記所定の演算式に基づいて、前記判別されなかった画像信号の水平期間に含まれるドットクロックの個数、水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む、制御パラメータを生成し、
前記生成した水平期間に含まれるドットクロックの個数に基づいて規定される分周比を前記位相同期回路に設定して、当該位相同期回路から前記サンプリング手段にサンプリングクロックを設定させ、
前記生成した水平有効画素数、垂直有効ライン数、信号の始まるまでのドット数およびライン数を含む制御パラメータを前記変換手段に設定する、
請求項5に記載の画像信号変換装置。 - 請求項1〜6のいずれかに記載の前記表示装置は、液晶表示装置である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11109799A JP4568923B2 (ja) | 1999-04-19 | 1999-04-19 | 画像表示装置および画像信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11109799A JP4568923B2 (ja) | 1999-04-19 | 1999-04-19 | 画像表示装置および画像信号変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000305526A JP2000305526A (ja) | 2000-11-02 |
JP4568923B2 true JP4568923B2 (ja) | 2010-10-27 |
Family
ID=14552322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11109799A Expired - Fee Related JP4568923B2 (ja) | 1999-04-19 | 1999-04-19 | 画像表示装置および画像信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4568923B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030027385A (ko) * | 2001-09-28 | 2003-04-07 | 삼성전자주식회사 | 보상 제어 장치 및 방법 |
JP5984858B2 (ja) | 2014-01-24 | 2016-09-06 | キヤノン株式会社 | 画像処理装置及びプログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3655258B2 (ja) * | 2002-05-23 | 2005-06-02 | セイコーエプソン株式会社 | 映像スケーリングを行う表示デバイス |
JP3814625B2 (ja) * | 2005-02-14 | 2006-08-30 | キヤノン株式会社 | 表示システム及び画像処理装置 |
-
1999
- 1999-04-19 JP JP11109799A patent/JP4568923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000305526A (ja) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6999092B2 (en) | Image display apparatus in which a specific area display attribute is modifiable | |
USRE43641E1 (en) | Method and apparatus for scaling up and down a video image | |
US6377251B1 (en) | Video display apparatus and video display method | |
US6483502B2 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
US20080297511A1 (en) | Mode detecting circuit and method thereof | |
TWI457855B (zh) | 影像調整裝置及影像調整方法 | |
JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
US6504533B1 (en) | Image display apparatus | |
JP4662088B2 (ja) | 映像表示方法及びその装置 | |
JP2008197141A (ja) | 画像表示装置及びその周波数調整方法 | |
JP4568923B2 (ja) | 画像表示装置および画像信号変換装置 | |
TWI223558B (en) | Image processing device | |
JP3214820B2 (ja) | デジタル画像表示装置 | |
JPH1188722A (ja) | 位相調整装置、位相調整方法及び表示装置 | |
JP2829937B2 (ja) | 画像検索方法及び装置 | |
JPH09212142A (ja) | 表示制御装置 | |
US7053889B2 (en) | Circuit for detecting active video area for display device, method for detecting active video area for display device and coordinate mapping method using detected active video area | |
US20050140701A1 (en) | Video display apparatus and video display method | |
JP2000163027A (ja) | キャラクタ表示装置及びキャラクタ表示方法 | |
JPH09261561A (ja) | 表示制御装置及び表示装置 | |
US5307454A (en) | Apparatus for extracting local image from original image | |
JP3354725B2 (ja) | 表示装置 | |
JPH1011023A (ja) | 表示装置 | |
JP5446427B2 (ja) | 画像処理装置 | |
JPH11311967A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |