JP4568444B2 - 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法 - Google Patents

基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法 Download PDF

Info

Publication number
JP4568444B2
JP4568444B2 JP2001090336A JP2001090336A JP4568444B2 JP 4568444 B2 JP4568444 B2 JP 4568444B2 JP 2001090336 A JP2001090336 A JP 2001090336A JP 2001090336 A JP2001090336 A JP 2001090336A JP 4568444 B2 JP4568444 B2 JP 4568444B2
Authority
JP
Japan
Prior art keywords
etching
substrate
porous silica
containing porous
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001090336A
Other languages
English (en)
Other versions
JP2002289590A (ja
Inventor
泰宏 森川
正則 小澤
俊雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2001090336A priority Critical patent/JP4568444B2/ja
Publication of JP2002289590A publication Critical patent/JP2002289590A/ja
Application granted granted Critical
Publication of JP4568444B2 publication Critical patent/JP4568444B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体等の基板上に形成されるポーラスシリカ及びそれを含有する材料の誘電体薄膜のエッチング法に関するものである。
【0002】
【従来の技術】
超LSI製造技術においては、配線の高密度が進み、配線間の寄生容量を低減するため、層間絶縁膜にはSiO(誘電率4.0程度)に代えて誘電率のできるだけ小さい材料、理想的には誘電率1の空気であるが、実際問題として超LSIでは空中配線は困難なので、例えばMSQ(誘電率2.8〜2.2程度)や有機膜、ポーラスシリカ(誘電率1.5〜2.0程度)などが採用されるか検討されるようになってきている。
【0003】
このような低誘電率材料は膜密度が低いため反応性が高く正確な微細加工が困難である。すなわちテーパー角を精度良くコントロールすることができない。また、例えば反応性が高いことや、チャージアップによるイオンの回り込み等に起因するものと考えられているマイクロトレンチと呼ばれる微細な溝が配線溝の底に形成され、リーク電流の原因となるなどの問題も生じる。
【0004】
このマイクロトレンチの発生を抑制するため、一般には、プロセスを高圧化すること、バイアス電圧を下げることで解決する手段が採用されている。しかし、プロセスを高圧化すると、エッチング表面の平滑さが低下したりボーイングが発生し易くなり、また基板のバイアス電圧を下げると、エッチング速度が低下するなどの問題が生じる。
【0005】
添付図面の図1に示すように、SiOから成る半導体基板1上にポーラスシリカから成る層間絶縁膜2を形成し、この層間絶縁膜2上に、フォトレジスト3を施してエッチングする場合について考えてみると、使用するエッチングガスによってエッチング速度及び選択性が大きく変わることが認められる。
【0006】
例えば、図2に示すように、エッチングガスとしてCガスを使用した場合にはエッチング速度及び選択性はともに低いことが認められる。
【0007】
このようなエッチングガスとエッチング速度及び選択性との関係を実験したところ、高いエッチング速度及び選択性を得るのには二重結合をもたないフッ素系ガスが好ましいことを見い出した。
【0008】
【発明が解決しようとする課題】
そこで、本発明では、高いエッチング速度及び選択性を維持させた状態でエッチング時のマイクロトレンチの形成を防止又は低減できしかもテーパー角を精度良くコントロールすることができる半導体基板上に形成されるポーラスシリカを含有する材料の誘電体薄膜のエッチング法を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記の目的を達成するために、本発明によれば、真空チャンバー内にガスを導入してマイクロ波や高周波により放電プラズマを形成すると共に基板に負のバイアス電圧を印加して、基板上に堆積したポーラスシリカを含有する材料の薄膜をレジストマスクを用いてエッチングする方法において、
エッチングガスとしてC のみ、又はCのみを使用することを特徴としている。
【0011】
【発明の実施の形態】
以下、添付図面の図2を参照して本発明の実施の形態について説明する。
【0012】
図2には本発明の幾つかの実施の形態に従ってエッチングした場合の基板、ポーラスシリカから成る層間絶縁膜及びフォトレジスト層のエッチング速度及び選択性を示す。
まずエッチングガスとしてCFを用いた場合には、高いエッチング速度及び選択性が得られていることがわかる。
また、エッチングガスとしてCを用いた場合には、さらに高いエッチング速度及び選択性が得られていることがわかる。
さらに、エッチングガスとしてCIを用いた場合には、さらに高いエッチング速度と共に選択性がさらに高くなっていることがわかる。
【0013】
これらのフッ素系ガスは図3に示す構造式からわかるようにいずれも二重結合構造をもっていない。これに対してエッチング速度及び選択性のいずれも低いCガスは二重結構構造をもっている。
【0014】
【発明の効果】
以上説明してきたように、本発明によれば、真空チャンバー内にガスを導入してマイクロ波や高周波により放電プラズマを形成すると共に基板に負のバイアス電圧を印加して、基板上に堆積したポーラスシリカを含有する材料の薄膜をエッチングする方法において、 エッチングガスとして二重結合を持たないフッ素系ガスを使用してエッチングを行うことにより、高いエッチング速度と選択性が得られ、テーパー角度を精度良くコントロールすることができると共にマイクロトレンチの形成を抑制することができるようになる。
【図面の簡単な説明】
【図1】本発明が適用される基板上に形成した層間絶縁膜の断面を拡大して示す図。
【図2】本発明の幾つかの実施の形態に従ってエッチングした場合のエッチング速度と選択性の関係を従来例と比較して示すグラフ。
【図3】エッチングガスとしてのフッ素系ガスの構造式を示す図。

Claims (1)

  1. 真空チャンバー内にガスを導入してマイクロ波や高周波により放電プラズマを形成すると共に基板に負のバイアス電圧を印加して、基板上に堆積したポーラスシリカを含有する材料の薄膜をレジストマスクを用いてエッチングする方法において、
    エッチングガスとしてC のみ、又はCのみを使用することを特徴とする基板上に堆積したポーラスシリカを含有する材料の薄膜エッチング法。
JP2001090336A 2001-03-27 2001-03-27 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法 Expired - Lifetime JP4568444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001090336A JP4568444B2 (ja) 2001-03-27 2001-03-27 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090336A JP4568444B2 (ja) 2001-03-27 2001-03-27 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法

Publications (2)

Publication Number Publication Date
JP2002289590A JP2002289590A (ja) 2002-10-04
JP4568444B2 true JP4568444B2 (ja) 2010-10-27

Family

ID=18945129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090336A Expired - Lifetime JP4568444B2 (ja) 2001-03-27 2001-03-27 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法

Country Status (1)

Country Link
JP (1) JP4568444B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761502B2 (ja) * 2004-10-07 2011-08-31 株式会社アルバック 層間絶縁膜のドライエッチング方法
JPWO2007116515A1 (ja) * 2006-04-07 2009-08-20 株式会社フィルテック 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
JP4982443B2 (ja) * 2008-07-14 2012-07-25 株式会社アルバック 層間絶縁膜のドライエッチング方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299395A (ja) * 1992-04-21 1993-11-12 Fujitsu Ltd 半導体装置の製造方法
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2001044189A (ja) * 1999-03-15 2001-02-16 Sony Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299395A (ja) * 1992-04-21 1993-11-12 Fujitsu Ltd 半導体装置の製造方法
JP2000150516A (ja) * 1998-09-02 2000-05-30 Tokyo Electron Ltd 半導体装置の製造方法
JP2001044189A (ja) * 1999-03-15 2001-02-16 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002289590A (ja) 2002-10-04

Similar Documents

Publication Publication Date Title
US6355557B2 (en) Oxide plasma etching process with a controlled wineglass shape
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
JPH11204504A (ja) シリコン層のエッチング方法
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
JP4568444B2 (ja) 基板上に堆積したポーラスシリカを含有する材料の薄膜のエッチング法
US6986851B2 (en) Dry developing method
US7339253B2 (en) Retrograde trench isolation structures
JPH08195380A (ja) コンタクトホールの形成方法
JPH10261713A (ja) 半導体装置の製造方法
JP2950110B2 (ja) プラズマエッチング方法
KR20010081947A (ko) 반도체 장치의 제조 방법
JPH0313744B2 (ja)
JPH10144633A (ja) 半導体装置の製造方法
JP2002289577A (ja) 基板上に堆積した有機珪素化合物を含有する材料の薄膜のエッチング法
KR100715530B1 (ko) 비정질 탄소막의 제조 방법 및 이를 적용한 반도체 소자의제조 방법
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH07201994A (ja) 半導体装置およびその製造方法
JP2920999B2 (ja) 半導体装置の製造方法
KR100201721B1 (ko) 반도체장치의 제조방법
JP3259282B2 (ja) 膜堆積方法及び微細加工方法
JP2600839B2 (ja) 窒化シリコン膜のエッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2921000B2 (ja) 半導体装置の製造方法
JPH0558263B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

R150 Certificate of patent or registration of utility model

Ref document number: 4568444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term