JP4567328B2 - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP4567328B2
JP4567328B2 JP2003435171A JP2003435171A JP4567328B2 JP 4567328 B2 JP4567328 B2 JP 4567328B2 JP 2003435171 A JP2003435171 A JP 2003435171A JP 2003435171 A JP2003435171 A JP 2003435171A JP 4567328 B2 JP4567328 B2 JP 4567328B2
Authority
JP
Japan
Prior art keywords
glass
firing
ceramic substrate
mass
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003435171A
Other languages
English (en)
Other versions
JP2005197285A (ja
Inventor
裕之 高橋
弘至 片桐
学 佐藤
雅彦 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003435171A priority Critical patent/JP4567328B2/ja
Publication of JP2005197285A publication Critical patent/JP2005197285A/ja
Application granted granted Critical
Publication of JP4567328B2 publication Critical patent/JP4567328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は多層セラミック基板の製造方法に関する。更に詳しくは、焼結収縮を抑制する焼成方法を用いて好適に製造される多層セラミック基板の製造方法に関する。
近年、電子部品分野では多数個取りによる高効率な製造が求められ、多層セラミック基板においても製造時の大型化が望まれている。しかし、通常の焼成方法を用いて大型セラミック基板を製造すると、焼成収縮をその全面にわたって把握することが困難であり、セラミック基板の寸法精度及び実装工程での位置合わせ精度等を十分に得ることが難しい。 これに対して、高い寸法精度を達することができる焼成方法として無収縮焼成法が知られている。即ち、例えば、下記特許文献1、特許文献2及び特許文献3等である。この無収縮焼成法は、平面方向の収縮を実質的に伴わず、焼成時の寸法ばらつきを極めて小さくできるという利点を有する。
特開平4−243978号公報 (第6頁など) 特開2002−43757号公報 (第4頁など) 特開2002−226259号公報 (第4頁など)
上記特許文献1では、強制層(本明細書でいう収縮抑制層)へのガラスの移行を50μm以下に抑えること等が示されているが、誘電特性等までをも加味してガラスを選択することは容易ではなく、具体的にどのようなガラスを選択することが可能であるは示されていない。更に、上記特許文献2では、同様にガラスの結晶化前の粘度を所定のものとすることが述べられており、また、結晶化開始温度が所定範囲にあることが好ましい旨が述べられている。しかし、収縮抑制層との接合性及び除去性を鑑みたものではなく、導体層との接合性を最適化する発明である。更に、上記特許文献3も同様に、収縮抑制層との接合性及び除去性を鑑みたものではなく、セラミックの変色を防止する技術に関するものである。
本発明は上記に鑑みてなされたものであり、環境負荷の大きいPbを含有しなくとも、多層セラミック基板に適した誘電特性を保持しつつ、製造時においては効果的に収縮を抑制でき、更には、収縮抑制層の除去は容易となる多層セラミック基板の製造方法を提供することを目的とする。
本発明者らは、無収縮焼成法による多層セラミック基板の製造方法について検討を行った。その結果、上記特許公報1に示されているように、「焼成後強制層の除去を容易にするため、焼成されるセラミック部品のガラスが処理の間実質的に強制層に浸透又は相互作用してはならない」こと及び「ガラスの組成は強制層へのガラス浸透を妨げるようなそれであるべきである」こと等のように、ガラスが強制層へ移行することを積極的に防止するだけでは焼成収縮は十分に抑制できない場合があることを見知した。一方、ガラスが過度に収縮抑制層へ移行すると上記特許公報1でも示されているようにその除去が困難となった。しかし、多層セラミック基板に用いるガラス粉末は、多層セラミック基板の誘電特性を大きく左右する重要な材料であり、収縮抑制だけを念頭に選択することはできない。また、開示のようにガラスの粘度及び接触角等だけからはガラスの選択が困難であり、実際にはどのようなガラスを選択することで収縮抑制でき且つ収縮抑制層の除去も問題なく行うことができるのかが不明であった。特に、近年問題となっているPb等の環境負荷の大きい材料を含有させることなく、上記を達することは更に困難である。
本発明者らは、上記課題について検討を重ねた結果、Pbを含有しなくとも、ガラスの溶融特性をある範囲に収めることで極めて効果的に上記課題を解決できることを見出し、本発明を完成させた。
即ち、本発明は以下の通りである。
)セラミックフィラーとガラス粉末とを含有する未焼成シートを積層して得られた積層体の表裏面に、該積層体の焼成温度では焼結されない収縮抑制層を配設し、該積層体を焼成する焼成工程と、
該焼成工程を行った後に、該収縮抑制層を除去する除去工程と、を備える多層セラミック基板の製造方法において、
上記ガラス粉末は、ガラス転移点が580〜700℃であり、該ガラス転移点と軟化点との温度差が140℃以下であり、且つ、アルカリ金属を含有し、該アルカリ金属の含有量が、酸化物換算で該ガラス全体に対して合計2.0質量%以下で、Pbを含有しないガラスからなり、
上記収縮抑制層は、ガラス粉末を含まず、かつアルミナ粉末を含み、
上記焼成工程では、上記積層体を無加圧で焼成し、上記ガラスが上記積層体から上記収縮抑制層へ拡散し、
上記ガラスは、更に、Si、Al、B、Ca及びZnを含有し、該Bの含有量は酸化物換算で該ガラス全体に対して12〜30質量%であることを特徴とする多層セラミック基板の製造方法。
(2)上記ガラスは、ガラス転移点と屈伏点との温度差が25〜45℃である上記(1)に記載の多層セラミック基板の製造方法。
)上記多層セラミック基板は、上記積層体と同時焼成された導体部を備える上記(1)又は2のうちのいずれかに記載の多層セラミック基板の製造方法。
本発明の多層セラミック基板の製造方法によれば、Pbを含有しない多層セラミック基板に適した誘電特性を保持された多層セラミック基板を、効果的に焼成収縮が抑制され、更に、焼成後に収縮抑制層の除去が容易となる方法で得ることができる。また、低抵抗導体との同時焼成も問題なく行うことができる。
ガラスのガラス転移点と屈伏点との温度差が25〜45℃である場合は、収縮抑制層へガラスが移行する温度と時間とが最適化され、収縮抑制効果を十分に発揮させつつ焼成後の収縮抑制層の除去も容易となる。
ガラスがBを含有し、Bの含有量が12〜30質量%であるので、より確実にガラスのTg及びTs−Tgを所望の範囲に収めることができ、ガラスの溶融特性を適切な範囲に保つことができる。また、低抵抗導体との同時焼成が可能な程度の低温焼成が確実となり、反りを生じることを防止できる。更に、ガラスの化学的安定性(耐薬品性)が十分に得られる。
ガラスがSi、Al、Ca及びZnを含有するので、より確実にガラスのTg及びTs−Tgを所望の範囲に収めることができ、ガラスの溶融特性を適切な範囲に保つことができる。また、誘電特性、熱膨張特性及び機械的特性をバランスよく得ることが可能となる。
ガラスのアルカリ金属の含有量が所定量以下であるので、ガラスのみが過焼結となることを防止でき、更に、低抵抗導体を用いた場合にもマイグレーションの発生を効果的に抑制できる。
積層体と同時焼成された導体部を備える場合は、寸法精度が高く、優れた電気的信頼性を得ることができる。
本発明について、以下詳細に説明する。
[1]多層セラミック基板
本発明の製造方法によって製造される多層セラミック基板は、ガラスセラミック混合部を備え、そのガラス相は、ガラス転移点(以下、単に「Tg」ともいう)が580〜700℃であり、ガラス転移点と軟化点(以下、単に「Ts」ともいう)との温度差(以下、単に「Ts−Tg」ともいう)が140℃以下であり、且つ、Pbの含有量が酸化物換算でガラス全体に対して0質量%であるガラスからなることを特徴とする。
(1)ガラス相
上記「ガラス相」は、ガラスセラミック混合部を構成し、セラミックフィラーに対してマトリックスとなっているものである。ガラスセラミック混合部及びセラミックフィラーについては後述する。
ガラス相を構成するガラスは、Tgが580〜700℃である。Tgが大きい程、ガラスの軟化がより高温で始まり、より短時間で緻密化できるためガラスの収縮抑制層への拡散を抑えることとなる。また、Tgが小さい程、ガラスの軟化は低温で始まり、ガラスの収縮抑制層への拡散を促進することとなる。このバランスにおいてTgが580〜700℃の範囲にある場合は、収縮抑制効果を十分に発揮させつつ焼成後の収縮抑制層の除去も容易となる。また、Tgが670℃を超えた場合は、低抵抗導体(Ag及びCu等)と同時焼成する際の焼結のタイミングをコントロールすることが困難となり、得られる多層セラミック基板に反りを生じたり、導体部(導体パターン等)が基板から剥がれたりする場合があり好ましくない。このTgは、600〜680℃であることが好ましく、620〜660℃であることがより好ましい。
また、Ts−Tgは140℃以下である。Ts−Tgが大きい程、ガラスの軟化は緩やかに生じ、ガラスの収縮抑制層への拡散が促進されることとなるが、Ts−Tgが140℃を超えると、拡散が過度となる傾向にあり、焼成後の収縮抑制層の除去が困難となるため好ましくない。一方、Ts−Tgは小さい程、ガラスの軟化がより急激に生じ、より短時間で緻密化できるためガラスの収縮抑制層への拡散を抑えることとなるが、Ts−Tgは、通常、70℃以上であり、これを超える温度差を有すれば拡散が過度に少なくなることがないため、十分な収縮抑制効果を得ることができる。即ち、Ts−Tgが140℃以下であれば、収縮抑制効果を十分に発揮させつつ焼成後の収縮抑制層の除去も容易となる。このTs−Tgは、130℃以下であることが好ましく、125℃以下であることがより好ましい。
更に、屈伏点(以下、単に「Mg」ともいう)の温度は特に限定されないが、TgとMgとの温度差(以下、単に「Mg−Tg」ともいう)は25〜45℃(より好ましくは28〜42℃、更に好ましくは30〜42℃)であることが好ましい。このMg−Tgがこの範囲にあることにより、更に収縮抑制層へガラスが移行する温度と時間とが最適化され、収縮抑制効果を十分に発揮させつつ焼成後の収縮抑制層の除去も容易となる。
このガラスの組成は、通常、アルミノケイ酸塩系ガラス(アルミノホウケイ酸塩系ガラスを含む)である。従って、このガラスはSi及びAlを含有する。
Siの含有量は特に限定されないが、ガラス全体を100質量%とした場合に酸化物(SiO)換算で15〜60質量%(より好ましくは20〜55質量%、更に好ましくは25〜50質量%)とすることが好ましい。この範囲では、特により確実にガラスのTg及びTs−Tgを上記の範囲に収めることができ、ガラスの溶融特性を適切な範囲に保つことができる。また、低抵抗導体との同時焼成が可能な程度の低温焼成が確実となり、反りを生じることを防止できる。更に、εを多層セラミック基板に適した範囲(即ち、例えば、εが6〜10)に収めることができる。
尚、低抵抗導体とは、銀、銅、金及びパラジウムなどを主成分とするために、導電性が高いが、融点が低い(例えば、1085℃以下)導体である。更に、同時焼成が可能な温度とは、通常、1050℃以下である。
一方、Alの含有量特に限定されないが、ガラス全体を100質量%とした場合に酸化物(Al)換算で6〜30質量%(より好ましくは8〜28質量%、更に好ましくは10〜26質量%)とすることが好ましい。この範囲であれば、多層セラミック基板の機械的強度が十分に得られ、焼成温度が高くなり過ぎることなく、低抵抗導体との同時焼成を確実に行うことができる。
これらのSi及びAlの含有量は、各々の組合せとするとことができる。即ち、例えば、Siが15〜60質量%且つAlが6〜30質量%であることが好ましく、Siが20〜55質量%且つAlが8〜28質量%であることがより好ましく、Siが25〜50質量%且つAlが10〜26質量%であることが特に好ましい。
また、このガラスは、ガラス全体を100質量%とした場合にPbの酸化物(PbO)換算による含有量が0〜1質量%である。本発明の分野におけるガラスではPbの含有により融点を下げることができるため、従来よりPbを含有させることで焼結性及び加工性等を確保してきた。しかし、近年環境負荷が大きいためPbを含有させずに従来の特性を得る努力がなされている。本発明は、このPbを含有しなくとも誘電特性を保持しつつ、優れた収縮抑制効果を得ることができるものであり、即ち、Pbは積極的に含有させずとも本発明の効果を得ることができる。ガラスには、Pbは含有されない(蛍光X線測定法による検出限界以下である)。
ガラスを構成する元素としては、Bが含有される。Bはその含有量によりガラスの溶融特性を変化させることができる。このBの含有量は、ガラス全体を100質量%とした場合の酸化物(B)換算で12〜30質量%であり、より好ましくは14〜25質量%、更に好ましくは16〜22質量%とすることが好ましい。この範囲であれば、より確実にガラスのTg及びTs−Tgを上記の範囲に収めることができ、ガラスの溶融特性を適切な範囲に保つことができる。また、低抵抗導体との同時焼成が可能な程度の低温焼成が確実となり、反りを生じることを防止できる。更に、ガラスの化学的安定性(耐薬品性)が十分に得られ、例えば、配線基板の製造時にメッキ工程等を要する場合の侵食を防止できる。
このBと、上記Si及びAlとの含有量は、各々の組合せとするとことができる。即ち、例えば、Siが15〜60質量%、Alが6〜30質量%且つBが12〜30質量%であることが好ましく、Siが20〜55質量%、Alが8〜28質量%且つBが14〜25質量%であることがより好ましく、Siが25〜50質量%、Alが10〜26質量%且つBが16〜22質量%であることが特に好ましい。
また、ガラスは、上記B、Si及びAl以外にもCa、Znを含有する。
Caの含有量は特に限定されないが、ガラス全体を100質量%とした場合に酸化物(CaO)換算で8〜22質量%(より好ましくは10〜20質量%、更に好ましくは12〜17質量%)とすることが好ましい。この範囲では、より確実にガラスのTg及びTs−Tgを上記の範囲に収めることができ、ガラスの溶融特性を適切な範囲に保つことができる。また、低抵抗導体との同時焼成が可能な程度の低温焼成が確実となり、反りを生じることを防止できる。更に、熱膨張係数が大きくなり過ぎることがなく(即ち、例えば、25℃から400℃まで温度を上昇させた際の熱膨張率が12ppm/℃以下)、高い信頼性を有する多層セラミック基板を得ることができる。
Znの含有量は特に限定されないが、ガラス全体を100質量%とした場合に酸化物(ZnO)換算で2〜18質量%(より好ましくは3〜16質量%、更に好ましくは4〜14質量%)とすることが好ましい。この範囲であれば、低抵抗導体との同時焼結性を十分に得ることができ、反りを生じることなく焼結できる。また、多層セラミック基板の耐薬品性を十分に得ることができる。
これらCa及びZnと、上記Si、Al及びBとの含有量は、各々の組合せとするとことができる。即ち、例えば、Siが15〜60質量%、Alが6〜30質量%、Bが12〜30質量%、Caが8〜12質量%且つZnが2〜18質量%であることが好ましく、Siが20〜55質量%、Alが8〜28質量%、Bが14〜25質量%、Caが10〜20質量%且つZnが3〜16質量%であることがより好ましく、Siが25〜50質量%、Alが10〜26質量%、Bが16〜22質量%、Caが12〜17質量%且つZnが4〜14質量%であることが特に好ましい。
また、このガラスアルカリ金属(特にLi、Na及びK)の含有量はガラス全体を100質量%とした場合に酸化物(LiO、NaO及びKO等)換算による含有量が2.0質量%以下(より好ましくは1.8質量%以下、更に好ましくは1.5質量%以下)である。この範囲であれば、ガラス転移点が過度に低くなり、ガラスのみが過焼結となることも確実に防止でき、更に、低抵抗導体を用いた場合にもマイグレーションの発生を効果的に抑制できる。
(2)セラミックフィラー
上記「セラミックフィラー」は、ガラスセラミック混合部のガラス相内に分散されて含有されるものである。このセラミックフィラーは、その種類及び含有量等により、多層セラミック基板の誘電特性、熱膨張特性及び機械的特性を調整できる。セラミックフィラーとしては、例えば、ガーナイト、チタニア、アルミナ、チタン酸塩(チタン酸マグネシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム等)、窒化アルミニウム、ムライト、ジルコニア、石英、コーディエライト、フォルステライト、ワラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アーケルマナイト、ゲーレナイト及びスピネル等の各粉末を挙げることができる。これらのうち、例えば、誘電特性における高周波帯域(特にGHz帯域)のεを大きくするためにはガーナイト、チタニア、チタン酸塩、アルミナの各粉末を用いることが好ましい。また、機械的強度を向上させるためにはガーナイト、チタニア、ジルコニア、アルミナの各粉末が好ましい。これらは1種のみを用いてもよく、2種以上を併用してもよい。2種以上を用いることにより、誘電特性、熱膨張特性及び機械的強度等のいずれをも向上させることができる。
このセラミックフィラーの形状は特に限定されず、例えば、粒子状、鱗片状、繊維状、ウィスカ状等種々の形状とすることができるが、通常、粒子状である。更に、その大きさも特に限定されないが、通常、1〜10μm(粒子形状の場合には平均粒径、その他の場合は平均最大長さ)とすることが好ましい。この範囲であれば、多層セラミック基板の組織が過度に粗くなることなく、また、製造時に取扱い上の困難を伴うこともない。
尚、セラミックフィラーは、通常、多層セラミック基板の製造時にセラミックフィラーとして添加された形状及び大きさのままで多層セラミック基板中に存在する。しかし、製造時にガラス粉末等として添加され、焼成により結晶質成分(アノーサイト、スピネル及びガーナイト等)として析出したものも含むものである。
(3)ガラスセラミック混合部
本発明の製造方法によって製造される多層セラミック基板は、ガラスセラミック混合部(図1における11)を有する。多層セラミック基板(図1における1)は、通常、このガラスセラミック混合部以外に導体部(図1における12)を備え、ガラスセラミック混合部はこの導体部に対する絶縁部として機能できる。
上記「ガラスセラミック混合部」は、ガラス相(図1における111)とセラミックフィラー(図1における112)とを有する。ガラス相及びセラミックフィラーの割合は特に限定されないが、通常、ガラス相とセラミックフィラーとの合計を100質量%とした場合に、ガラス相が27〜73質量%(より好ましくは25〜70質量%、更に好ましくは40〜60質量%)であることが好ましい。この範囲であれば、十分に緻密化することができ、十分な抗折強度(例えば、JIS R 1601に従う3点曲げ強さが200MPa以上)を得ることができる。また、低抵抗導体と反り等の不具合を生じることなく同時焼結でき、更には、焼成時のガラス融出による焼成治具とガラスとの反応等も確実に防止できる。
また、このガラスセラミック混合部は、多層セラミック基板内において、均一な組成(ガラスセラミック混合部全てが同じ組成)であってもよく、非均一な組成(ガラスセラミック混合部内に異なる組成の部分を有する)であってもよい。非均一な組成である場合とは、例えば、製造時にガラス粉末とセラミックフィラーとの配合割合の異なる複数の未焼成シートを用いることにより、ガラス相とセラミックフィラーとの含有割合が異なるガラスセラミック混合部を有する場合等が挙げられる。また、製造時に用いるセラミックフィラーの種類等が異なる複数の未焼成シートを用いることにより、セラミックフィラーの種類等が異なるガラスセラミック混合部を有する場合等が挙げられる。
本発明の製造方法によって製造される多層セラミック基板を構成するガラスセラミック混合部は、1〜15GHz(特に3〜10GHz)におけるεを4.5〜13(更には5〜10、特に6〜10)とすることができる。また、1〜15GHz(特に3〜10GHz)におけるQ・fを650〜1200GHz(更には850〜1200GHz、特に850〜1100GHz)とすることができる。更に、25℃から80℃まで昇温させた場合のτを−120〜−50ppm/℃(更には−90〜−50ppm/℃、特に−80〜−60ppm/℃)とすることができる。また、1〜15GHz(特に3〜10GHz)における誘電損失を70×10−4以下(更には60×10−4以下、特に50×10−4以下、通常20×10−4以上)とすることができる。更に、25℃から400℃まで昇温させた場合の熱膨張係数を5〜12ppm/℃とすることができる。
(4)その他の部位及び多層セラミック基板の構造
本発明の製造方法によって製造される多層セラミック基板は、ガラスセラミック混合部以外に、同時焼成された導体部を備えることができる。上記「導体部」は、導電性(通常、常温において3μΩ・cm以下)を有する部位である。この導体部を構成する材料は特に限定されないが、銀、銅、金及びパラジウム等が挙げられる。これらは1種のみを用いてもよく、2種以上を併用してもよい。更に、その形状及び厚さ等も特に限定されない。この導体部としては、例えば、導体パターン及び異なる層間の導体パターン同士を接続する導体等が挙げられる。導体パターンとしては、例えば、通常の導通用配線、抵抗用配線、インダクタンス用配線、及び、ボンディングパッド等が挙げられる。また、異なる層間の導体パターン同士を接続する導体としては、スルーホール内導体及びビア導体等が挙げられる。
また、本発明の製造方法によって製造される多層セラミック基板はガラスセラミック混合部及び導体部以外にも他部を備えることができる。他部としては、電子部品が挙げられる。電子部品の種類は特に限定されず種々の電子部品を配設することができる。電子部品としては、種々の能動部品及び受動部品等が挙げられる。これらの電子部品の配設部位も特に限定されず、例えば、多層セラミック基板内に設けられたスルーホール内に配設されていてもよく、多層セラミック基板に形成されたキャビティ内に配設されていてもよく、多層セラミック基板の表面に配設されていてもよい。
更に、本発明の製造方法によって製造される多層セラミック基板の形状は特に限定されず、例えば、平板形状であってもよく、非平板形状であってもよい。非平板形状とは、例えば、キャビティ(凹部)を有する場合等である。
本発明の製造方法によって製造される多層セラミック基板は、セラミックフィラーとガラス粉末とを含有する未焼成シートを積層して得られた積層体の表面及び裏面に、この積層体の焼成温度では焼結されない収縮抑制層を各々設け、この収縮抑制層を備えた積層体を焼成した後、収縮抑制層を除去する方法により製造する。更に、この方法で製造する際には、焼成は無加圧で行う。これら方法については、以下の本発明の製造方法において詳説する。
[2]多層セラミック基板の製造方法
本発明の製造方法は、セラミックフィラーとガラス粉末とを含有する未焼成シートを積層して得られた積層体の表裏面に、積層体の焼成温度では焼結されない収縮抑制層を配設し、積層体を焼成する焼成工程と、
焼成工程を行った後に、収縮抑制層を除去する除去工程と、を備える多層セラミック基板の製造方法において、
ガラス粉末は、ガラス転移点が580〜700℃であり、ガラス転移点と軟化点との温度差が140℃以下であり、且つ、アルカリ金属を含有し、該アルカリ金属の含有量が、酸化物換算で該ガラス全体に対して合計2.0質量%以下で、Pbを含有しないガラスからなり、
収縮抑制層は、ガラス粉末を含まず、かつアルミナ粉末を含み、
焼成工程では、積層体を無加圧で焼成し、ガラスが積層体から収縮抑制層へ拡散し、
ガラスは、更に、Si、Al、B、Ca及びZnを含有し、Bの含有量は酸化物換算で該ガラス全体に対して12〜30質量%であることを特徴とする。
上記「未焼成シート」は、少なくともセラミックフィラーとガラス粉末とを含有するものであり、積層体を構成する。また、焼成されて前述のガラスセラミック混合部を構成することとなる。未焼成シート中に含有されるセラミックフィラーとガラス粉末との割合は、前記ガラスセラミック混合部におけるセラミックフィラーとガラスとの割合をそのまま適用できる。尚、通常、ガラスが析出してなるセラミックフィラーはガラスセラミック混合部に含有されないか、又は、含有されるとしても極めて少量である。
上記「セラミックフィラー」は、焼成によりガラスから析出してなるセラミックフィラーを含まない点において異なる以外、前述の多層セラミック基板におけるセラミックフィラーをそのまま適用できる。
上記「ガラス粉末」は、焼成されて多層セラミック基板のガラス相となる粉末である。このガラス粉末を構成するガラスは、前記ガラス相を構成するガラスと、通常、同じであり、前記ガラス相を構成するガラスをそのまま適用できる。また、このガラス粉末を構成するガラス粒子の形状は特に限定されず、上記セラミックフィラーと同様な形状とすることができる。また、ガラス粒子の大きさも特に限定されないが、通常、1〜7μm(粒子形状の場合には平均粒径、その他の場合は平均最大長さ)とすることが好ましい。この範囲であれば、ガラスの収縮抑制層への拡散が良好であり、焼成性がよく、また、製造時に取扱い上の困難を伴うこともない。
この未焼成シートは、セラミックフィラー及びガラス粉末以外のものを含有することができる。他のものとしては、バインダ及び溶剤等が挙げられる。
上記「積層体」は、少なくとも未焼成シートが2層以上積層されたものである。この積層体は未焼成シート以外にも他の部分を備えていてもよい。他の部分としては、導体部となる未焼成導体パターン(未焼成シート間等に配置できる)及び未焼成導体ペースト(未焼成シートに形成された貫通孔内等に配置できる)等が挙げられる。更に、電子部品等を積層体に形成された貫通孔内又はキャビティ内等に備えることもできる。
上記「収縮抑制層」は、積層体の焼成温度では焼結されない層である。多層セラミック基板となる積層体は、この収縮抑制層をその表裏面に備えることにより、焼成による収縮(特にxy方向の焼成収縮)が抑制される。また、積層体の焼成温度では焼結されないとは、通常、収縮抑制層はセラミック粉末を含有するが、この収縮抑制層を構成するセラミック粉末同士が焼成による癒着を生じないことである。また、特に積層体中に含有されるセラミックフィラーと焼成による癒着を生じないことが好ましい。更に、この収縮抑制層は、積層体の表裏に1層づつを備えてもよく、各々2層以上を備えてもよい。2層以上を備える場合には、積層体の一面側に備えられた収縮抑制層は各々同じ組成であってもよく、異なる組成であってもよい。また、収縮抑制層にセラミック粉末としてアルミナ粉末が含有される。
また、この収縮抑制層には、ガラス粉末が含まれていない。焼成収縮が抑制され、かつ、焼成後の収縮抑制層の除去を容易にする。
上記「焼成工程」は、積層体の焼成温度では焼結されない収縮抑制層を表裏面に備える積層体を焼成する工程である。焼成は、積層体が焼結される焼成温度において加熱することである。この焼成における焼成温度は、通常、1050℃以下(好ましくは950℃以下、更に好ましくは900℃以下、通常、800℃以上)の低温である。また、焼成時間は、通常、10時間以下(好ましくは5時間以下、更に好ましくは2時間以下、通常0.5時間以上)である。これらの焼成温度及び焼成時間は、用いるセラミックフィラー、ガラス粉末及びその他の焼成時に備えるもの等により適宜選択することが好ましい。更に、焼成温度は、収縮抑制層の焼結温度よりも300℃以上(より好ましくは200℃以上)低いことが好ましい。
また、この焼成は無加圧で行う。無加圧とは、焼成雰囲気に対する加圧を行わず、更に、収縮抑制層以外の自重以外のものを積層体に更に積層しないことである。即ち、多層セラミック基板となる積層体は、収縮抑制層の自重以外の圧力を受けずに焼成されることとなる。
上記「除去工程」は、焼成工程を行った後に、収縮抑制層を除去する工程である。この除去はどのような方法で行ってもよい。例えば、熱衝撃を用いる方法及び道具を用いて掻き取る方法等が挙げられる。このうち熱衝撃を用いる方法としては、例えば、焼成工程を経た焼成体(収縮抑制層を伴った多層セラミック基板)を25〜100℃の範囲の温度に保持した後、保持した温度よりも10℃以上低い冷却媒体(水など)にさらし、この温度差による熱衝撃を利用して瞬時に焼結時の残留応力を開放することにより除去する方法が挙げられる。一方、道具を用いて掻き取る方法としては、例えば、液体(水など)及び/又は粉体(アルミナ粉末など)等をスプレーガン等により吹き付けて除去する方法、並びに、硬質なへら及び刷毛等を用いて掻き取る方法等が挙げられる。
以下、実験例により本発明を具体的に説明する(実験例1−9、11−12、1−17は、実施例である。実験例10、13、14は、参考例である)。
[1]多層セラミック基板の作製
(1)ガラス粉末の調整
SiO粉末、B粉末、Al粉末、CaO粉末及びZnO粉末の表1に示す割合で混合して混合粉末を得た。得られた混合粉末を加熱溶融させた後、水に投入して急冷により水砕してガラスフリットを得た。得られたガラスフリットをボールミルにて更に粉砕し、平均粒径3μmのガラス粉末を得た。各ガラス粉末の溶融特性(Tg、Ts及びMg)を測定し、その結果を表2に示した。測定は示差熱分析装置(リガク社製、形式「THERMOFLEX」)を用いて行った。
(2)未焼成シートの作製
一方、セラミックフィラーとしてアルミナ粉末(平均粒径3μm、比表面積1.0m/g)を用意した。先に得られたガラス粉末とアルミナ粉末との体積比率が1:1となるように秤量した後、混合した。更に、成形に必要なバインダ(アクリル系バインダ)及び可塑剤(フタル酸ジ−2−エチルヘキシル)並びに溶剤(メチルエチルケトン)を加えて更に混合してスラリーを得た。得られたスラリーをドクターブレード法により縦横各々200mm且つ厚さ0.15mmのシート状に成形して未焼成シートを得た。
(3)収縮抑制層の作製
上記(2)で用いたアルミナ粉末を用意し、上記(2)と同様にしてスラリーを得た。得られたスラリーをドクターブレード法により縦横各々200mm且つ厚さ0.30mmのシート状に成形して収縮抑制層を得た。
(4)積層体の形成及び収縮抑制層の積層
上記(2)で得られた未焼成シートを4枚を積層して積層体を得た。この積層体の表裏面に更に、上記(3)で得られた収縮抑制層を積層し、表裏面に収縮抑制層を備える積層体を得た。
(5)焼成工程
上記(4)までに得られた収縮抑制層を備える積層体を、焼成炉内に載置し、無加圧で各々表1に示す焼成温度で焼成を行った。
(6)除去工程
上記(5)を経た後、温度25℃で30分以上保持した後、10℃の冷水に浸漬して熱衝撃を加えることにより収縮抑制層を除去して実例1〜17及び比較例1〜7の多層セラミック基板を得た。
Figure 0004567328
Figure 0004567328
[2]多層セラミック基板の評価
(1)収縮率及び収縮率のばらつきの測定
上記[1]により得られた多層セラミック基板の収縮率を測定し、表3に示した。更に、この収縮率のばらつき(3σ)を算出し、表3に示した。
(2)剥離性の測定
上記[1](6)の除去工程において除去の容易性を以下の3段階に評価して、表3に示した。
「◎」・・・収縮抑制層を除去できた面積が積層体表裏面の99%以上の場合。
「○」・・・収縮抑制層を除去できた面積が積層体表裏面の90%以上且つ99%未満の場合。
「△」・・・収縮抑制層を除去できた面積が、積層体表裏面の50%以上且つ90%未満の場合。
「×」・・・収縮抑制層を除去できた面積が、積層体表裏面の50%未満の場合。
(3)誘電特性の測定
上記[1]で得られた多層セラミック基板の一部を切り出して、縦50mm、横50mm、厚さ0.635mmの板状体に研磨加工して各誘電特性測定用磁器を得た。この誘電特性測定用磁器を用い、JIS R 1627に従い、TE011モードで共振周波数は3〜12GHzとしてε及びQ値を測定した。その結果を表3に示した。尚、Q値は、共振周波数(f)との積(Q・f)として表した。
(4)熱膨張特性の測定
上記[1]で得られた多層セラミック基板の一部を切り出して、縦3mm、横3mm、高さ1.6mmの柱状体に研磨加工して各熱膨張特性測定用磁器を得た。この熱膨張特性測定用磁器を用い、25℃から400℃まで昇温させた時の熱膨張係数を示差膨張式熱機械分析装置(株式会社リガク社製、型式「TMA8140C」)を用いて測定した。その結果を表3に併記した。
Figure 0004567328
[3]ガラス粉末とセラミックフィラーとの配合
上記[1](1)で得たガラス粉末のうち実例4のものを用い、ガラス粉末とアルミナ粉末との体積比率を表4に示す5種類とした以外は、上記[1]と同様にして積層体の焼成を行った(焼成温度は表4に示す温度)。得られた各多層セラミック基板のガラスとセラミックフィラーの各粒子の比重、比表面積および混合比率から算出した理論上の密度を基準とする相対密度を測定し、表4に示した。
Figure 0004567328
[4]実例の効果
表1〜3より、比較例1〜7では、いずれも簡便な方法では50%以上の面積比率で収縮抑制層を除去することが困難であることが分かる。また、焼成収縮のばらつきも比較的大きいことが分かる。
これに対して、実例1〜17に示すようにPbの含有量が0〜1質量%(特にPbを含有しない場合)であっても、Tgが580〜700℃であり且つTs−Tgが140℃以下(105〜140℃)であれば、実用的な誘電特性を保持しつつ、焼成収縮率は0.28以下且つばらつきは0.19以下に抑制して、収縮抑制層を極めて簡便な方法により50%以上の面積比率で除去できることが分かる。更に、実例1〜14に示すように、上記TgとTs−Tgの条件に加えてMg−Tgが25〜45℃の範囲であれば、実用的な誘電特性を保持しつつ、焼成収縮率は0.28以下且つばらつきは0.13以下に抑制して、収縮抑制層を極めて簡便な方法により90%以上の面積比率で除去できることが分かる。また、特に、実例4及び7に示すように、Tgが630〜640℃、Ts−Tgが110〜120℃、Mg−Tgが40℃である場合は、εrは7.1〜7.6、Q・fは880〜1000GHz、τは−75〜−70ppm/℃と優れた誘電特性を発揮させつつ、焼成収縮率は0.28以下且つばらつきは0.06以下に抑制して、収縮抑制層を極めて簡便な方法により99%以上の面積比率で除去できることが分かる。
また、表4より、ガラス粉末とセラミックフィラーとの質量比率を変化させることで、焼成温度は同じであっても得られる多層セラミック基板の密度に差を生じることが分かる。この結果より、少なくともガラス粉末の体積比率が30〜70質量%では相対密度が99%を超えることが分かる。特にガラス粉末の質量比率が50質量%である場合には、相対密度が99.8%と十分に緻密化されていることが分かる。
本発明は、電子部品関連分野において広く利用される。例えば、本発明は、半導体素子をフリップチップ接続するための電極パットを備えたパッケージ(C4パッケージ等)、CSP(Chip Size Package)、MCP(Multi Chip Package)等のパッケージ、及び、これらのパッケージに抵抗、コンデンサ及び/又はインダクタを備えるMCM−C(Multi Chip Module−Ceramic)等のモジュールなどに利用される。
本発明の製造方法によって製造される多層セラミック基板を模式的に示す断面図である。
符号の説明
1;多層セラミック基板、11;ガラスセラミック混合部、111;ガラス相、112;セラミックフィラー、12;導体部。

Claims (3)

  1. セラミックフィラーとガラス粉末とを含有する未焼成シートを積層して得られた積層体の表裏面に、該積層体の焼成温度では焼結されない収縮抑制層を配設し、該積層体を焼成する焼成工程と、
    該焼成工程を行った後に、該収縮抑制層を除去する除去工程と、を備える多層セラミック基板の製造方法において、
    上記ガラス粉末は、ガラス転移点が580〜700℃であり、該ガラス転移点と軟化点との温度差が140℃以下であり、且つ、アルカリ金属を含有し、該アルカリ金属の含有量が、酸化物換算で該ガラス全体に対して合計2.0質量%以下で、Pbを含有しないガラスからなり、
    上記収縮抑制層は、ガラス粉末を含まず、かつアルミナ粉末を含み、
    上記焼成工程では、上記積層体を無加圧で焼成し、上記ガラスが上記積層体から上記収縮抑制層へ拡散し、
    上記ガラスは、更に、Si、Al、B、Ca及びZnを含有し、該Bの含有量は酸化物換算で該ガラス全体に対して12〜30質量%であることを特徴とする多層セラミック基板の製造方法。
  2. 上記ガラスは、ガラス転移点と屈伏点との温度差が25〜45℃である請求項1に記載の多層セラミック基板の製造方法。
  3. 上記多層セラミック基板は、上記積層体と同時焼成された導体部を備える請求項1又は2に記載の多層セラミック基板の製造方法。
JP2003435171A 2003-12-26 2003-12-26 多層セラミック基板の製造方法 Expired - Fee Related JP4567328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003435171A JP4567328B2 (ja) 2003-12-26 2003-12-26 多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003435171A JP4567328B2 (ja) 2003-12-26 2003-12-26 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005197285A JP2005197285A (ja) 2005-07-21
JP4567328B2 true JP4567328B2 (ja) 2010-10-20

Family

ID=34815371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435171A Expired - Fee Related JP4567328B2 (ja) 2003-12-26 2003-12-26 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4567328B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001448T5 (de) * 2008-06-13 2011-06-16 Murata Manufacturing Co., Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramikformkörpers
JP6030373B2 (ja) * 2012-08-01 2016-11-24 日本特殊陶業株式会社 多層セラミック基板及びその製造方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
CN112739042B (zh) * 2020-11-11 2022-11-18 浪潮电子信息产业股份有限公司 一种pcb叠构稳定性改善方法及***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310458A (ja) * 1998-04-28 1999-11-09 Ngk Spark Plug Co Ltd ガラスセラミック組成物、その焼成方法及びガラスセラミック複合体
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2002193691A (ja) * 2000-12-26 2002-07-10 Kyocera Corp 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JP2002362937A (ja) * 2001-06-04 2002-12-18 Kyocera Corp ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP2003112972A (ja) * 2001-07-31 2003-04-18 Ngk Spark Plug Co Ltd 誘電体磁器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11310458A (ja) * 1998-04-28 1999-11-09 Ngk Spark Plug Co Ltd ガラスセラミック組成物、その焼成方法及びガラスセラミック複合体
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2002193691A (ja) * 2000-12-26 2002-07-10 Kyocera Corp 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JP2002362937A (ja) * 2001-06-04 2002-12-18 Kyocera Corp ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP2003112972A (ja) * 2001-07-31 2003-04-18 Ngk Spark Plug Co Ltd 誘電体磁器

Also Published As

Publication number Publication date
JP2005197285A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
JPH11353939A (ja) 導電性ペーストおよびセラミック多層基板
JP5459926B2 (ja) 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
JP2006225252A (ja) 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JP2010525544A (ja) ビアホール用導電性組成物
JP3652196B2 (ja) セラミック配線基板の製造方法
JP4567328B2 (ja) 多層セラミック基板の製造方法
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
KR20040062377A (ko) 비대칭으로 배치된 유전층의 구속 소결 방법
JP4454105B2 (ja) 多層配線基板の製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
US5932326A (en) Ceramic wiring boards and method for their manufacture
JP2718152B2 (ja) セラミック回路基板の製造方法
JP4095468B2 (ja) ガラスセラミック基板の製造方法
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2005039164A (ja) ガラスセラミック配線基板の製造方法
JP2003040670A (ja) 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
JPH075410B2 (ja) セラミック用メタライズ組成物
JPH09312476A (ja) セラミック多層配線基板の製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JP4284371B2 (ja) 積層ガラス−セラミック回路基板
JP4502977B2 (ja) 未焼結積層シート

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Ref document number: 4567328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees