JP4566550B2 - 基準セルを有する磁気ラム素子及びその構造体 - Google Patents
基準セルを有する磁気ラム素子及びその構造体 Download PDFInfo
- Publication number
- JP4566550B2 JP4566550B2 JP2003400314A JP2003400314A JP4566550B2 JP 4566550 B2 JP4566550 B2 JP 4566550B2 JP 2003400314 A JP2003400314 A JP 2003400314A JP 2003400314 A JP2003400314 A JP 2003400314A JP 4566550 B2 JP4566550 B2 JP 4566550B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- magnetoresistor
- magnetic
- bit line
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 148
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000005641 tunneling Effects 0.000 claims description 16
- 239000012528 membrane Substances 0.000 claims description 4
- 230000005389 magnetism Effects 0.000 claims description 3
- 235000019687 Lamb Nutrition 0.000 claims 5
- 239000010410 layer Substances 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
エムドルラム,「銅配線と共に一つのトランジスター及び一つの磁気トンネル接合で構成されるように集積されたビットセルを基礎とする低電力1メガビット磁気ラム(A low power 1Mbit MRAM based on 1T1MTJ bit cell integrated with Copper Interconnects)」,IEEE Symposium on VLSI Circuits Digest of Technical Papaers,pp.158−161(2002)
21a デジットライン
29a メイン下部電極
29b 基準下部電極
31a メインピニング膜
31b 基準ピニング膜
33a メイン固定膜
33b 基準固定膜
35a メイントンネリング膜
35b 基準トンネリング膜
37a メイン自由膜
37b 基準自由膜
38a メイン磁気トンネル接合構造体
38b 基準磁気トンネル接合構造体
39a メイン上部電極
39b 基準上部電極
40a メイン磁気抵抗体
40b 基準磁気抵抗体
45a メインビットライン
45b 基準ビットライン
A1,A2 メインセル領域(メインセルアレイ部)
B 基準セル領域(基準セルアレイ部)
Cm メインセル
Cref 基準セル
SA 感知増幅器
Tm メインアクセストランジスター
Tr 基準アクセストランジスター
Claims (16)
- メインセル領域及びメインセル領域と隣接する基準セル領域を備える磁気ラム素子構造体(magnetic RAM device structure)において、
前記メインセル領域内に行及び列に沿って2次元的に配置され、それらのそれぞれが平面上に第1幅及び第1長さを有する複数のメイン磁気抵抗体と;
前記基準セル領域内に前記列と平行する方向に1次元的に配置された基準磁気抵抗体と;を含み、
前記基準磁気抵抗体のそれぞれは平面上に第2幅及び第2長さを有し、前記第1長さの方向は前記第2長さの方向と所定の角度で交差するとともに、
メイン磁気抵抗体(40a)のメイン自由膜(37a)のスピン方向は、基準磁気抵抗体(40b)の基準自由膜(37b)のスピン方向と異なっており、前記基準磁気抵抗体(40b)の前記基準自由膜(37b)の前記スピン方向は、その基準固定膜(33b)のスピン方向と異なっている
ことを特徴とする磁気ラム素子構造体。 - 請求項1記載の磁気ラム素子構造体において、
前記第1及び第2長さは、それぞれ前記第1及び第2幅よりも大きく、前記メイン磁気抵抗体及び前記基準磁気抵抗体のそれぞれは、平面上で長方形または楕円形であり、
前記メイン磁気抵抗体のそれぞれは、順に積層されたメイン下部電極、メイン磁気トンネル接合構造体及びメイン上部電極を含み、前記基準磁気抵抗体のそれぞれは、順に積層された基準下部電極、基準磁気トンネル接合構造体及び基準上部電極を含み、
前記メイン磁気トンネル接合構造体は、順に積層されたメインピニング膜、メイン固定膜、メイントンネリング膜及びメイン自由膜を含み、前記基準磁気トンネル接合構造体は、順に積層された基準ピニング膜、基準固定膜、基準トンネリング膜及び基準自由膜を含み、
前記基準磁気抵抗体は、磁気スピンが前記メイン磁気抵抗体の長さ方向に向けて互いに平行するよう配列及び固定された前記基準固定膜と、磁気スピンの方向が前記固定されたスピンと直交する方向に向けて配列された前記基準自由膜と、を備え、常に前記メイン磁気抵抗体の最大抵抗値と最小抵抗値の間の抵抗値を導く
ことを特徴とする磁気ラム素子構造体。 - 請求項1記載の磁気ラム素子構造体において、
前記所定の角度は90°であり、
前記基準セル領域内に配置された基準ビットラインをさらに含み、前記基準ビットラインは前記列と平行するように配置され、前記基準ビットラインは、前記基準ビットライン下部で前記列と平行する方向に沿って1次元的に配列された前記基準磁気抵抗体の上部面と電気的に接続されており、
前記メインセル領域内に配置された複数の平行するメインビットラインをさらに含み、前記メインビットラインは、前記列と平行するように配置され、前記メインビットラインのそれぞれは、その下部で前記列と平行した方向に沿って1次元的に配列された前記メイン磁気抵抗体の上部面と電気的に接続されており、
前記メイン磁気抵抗体及び前記基準抵抗体の下部に配置された複数の平行するデジットラインをさらに含み、前記デジットラインは、前記行と平行するように配置され、前記メイン磁気抵抗体及び前記基準磁気抵抗体から絶縁され
前記メインセル領域内に形成され、前記メイン磁気抵抗体の下部面にそれぞれ電気的に接続された複数のメインアクセストランジスターと、
前記基準セル領域内に形成され、前記基準磁気抵抗体の下部面にそれぞれ電気的に接続された複数の基準アクセストランジスターと、をさらに含み、
前記アクセストランジスターは、半導体基板に形成され、
前記各行内に配列された前記メインアクセストランジスター及び前記基準アクセストランジスターは、一つのワードラインを共有する
ことを特徴とする磁気ラム素子構造体。 - 半導体基板上にメインセル領域及び基準セル領域を具備し、前記メインセル領域は行(rows)及び列(columns)に沿って2次元的に配列された複数のメインセルを有し、前記基準セル領域は、前記列に沿って1次元的に配列された複数の基準セルを有する磁気ラム素子構造体において、
前記半導体基板上に前記行と平行するように配列された複数のデジットラインと、
前記メインセル領域内に前記デジットラインの上部を横切るように配列された複数のメインビットラインと、
前記基準セル領域内に前記デジットラインの上部を横切るように配置された一つの基準ビットラインと、
前記メインビットラインと前記デジットラインとの間に介在され、平面上に幅及び前記幅よりも大きい長さを有し、一つの方向に向けて互いに平行するように配列された複数のメイン磁気抵抗体と、
前記基準ビットラインと前記デジットラインとの間に介在された複数の基準磁気抵抗体と、を含み、
前記各基準磁気抵抗体は前記各メイン磁気抵抗体と同じ模様(configuration)及び構造を有し、前記一つの方向と垂直するよう配列されるとともに、
メイン磁気抵抗体(40a)のメイン自由膜(37a)のスピン方向は、基準磁気抵抗体(40b)の基準自由膜(37b)のスピン方向と異なっており、前記基準磁気抵抗体(40b)の前記基準自由膜(37b)の前記スピン方向は、その基準固定膜(33b)のスピン方向と異なっている
ことを特徴とする磁気ラム素子構造体。 - 請求項4記載の磁気ラム素子構造体において、
前記基準磁気抵抗体及び前記メイン磁気抵抗体のそれぞれは、平面上で長方形の形態(rectangular shape)または楕円形の形態を有するとともに、
前記メイン磁気抵抗体のそれぞれは、順に積層されたメイン下部電極、メイン磁気トンネル接合構造体及びメイン上部電極を含み、前記基準磁気抵抗体のそれぞれは、順に積層された基準下部電極、基準磁気トンネル接合構造体及び基準上部電極を含み、前記ビットラインは前記基準上部電極と電気的に接続され
前記メイン磁気トンネル接合構造体のそれぞれは、順に積層されたメインピニング膜(main pinning layer)、メイン固定膜(main pinned layer)、メイントンネリング膜(main tunneling layer)及びメイン自由膜(main free layer)を含み、前記基準磁気トンネル接合構造体のそれぞれは、順に積層された基準ピニング膜(reference pinning layer)、基準固定膜(reference pinned layer)、基準トンネリング膜(reference tunneling layer)、及び基準自由膜(reference free layer)を含み、
前記基準磁気抵抗体は、磁気スピンが前記メイン磁気抵抗体の長さ方向に向けて互いに平行するよう配列及び固定された前記基準固定膜と、磁気スピンの方向が前記固定されたスピンと直交する方向に向けて配列された前記基準自由膜と、を備え、常に前記メイン磁気抵抗体の最大抵抗値と最小抵抗値の間の抵抗値を導く
ことを特徴とする磁気ラム素子構造体。 - 請求項4記載の磁気ラム素子構造体において、
前記デジットラインは前記メイン磁気抵抗体及び前記基準磁気抵抗体から絶縁されることを特徴とする磁気ラム素子構造体。 - 請求項5記載の磁気ラム素子構造体において、
前記メインビットラインのそれぞれは、その下部に配列された前記メイン上部電極と電気的に接続され、前記基準ビットラインはその下部に配列された前記基準上部電極と電気的に接続されるとともに、
前記メイン下部電極にそれぞれ接続されたドレーン領域を有するメインアクセストランジスターと、
前記基準下部電極にそれぞれ接続されたドレーン領域を有する基準アクセストランジスターと、をさらに含む
ことを特徴とする磁気ラム素子構造体。 - メインセルアレイ部(main cell array portion)及び基準セルアレイ部(reference cell array portion)を備える磁気ラム素子において、
前記基準セルアレイ部内の基準ビットラインと、
前記基準ビットラインに並列に連結され、それらのそれぞれが直列に連結された、一つの基準アクセストランジスター(a single reference access transistor)及び一つの基準磁気抵抗体(a single reference magnetic resistor)で構成され、前記基準磁気抵抗体の第1端子が前記基準ビットラインと電気的に接続され、前記基準磁気抵抗体の第2端子がそれぞれ前記基準アクセストランジスターのドレーン領域に接続された複数の基準セルと、
前記基準ビットラインと電気的に接続された第1入力端子を有する感知増幅器と、
を含み、
メイン磁気抵抗体(40a)のメイン自由膜(37a)のスピン方向は、基準磁気抵抗体(40b)の基準自由膜(37b)のスピン方向と異なっており、前記基準磁気抵抗体(40b)の前記基準自由膜(37b)の前記スピン方向は、その基準固定膜(33b)のスピン方向と異なっている
ことを特徴とする磁気ラム素子。 - 請求項8記載の磁気ラム素子において、
前記基準アクセストランジスターのゲート電極にそれぞれ電気的に接続された複数のワードラインをさらに含み、前記ワードラインは前記メインセルアレイ部内に延長され、
前記メインセルアレイ部内の複数のメインビットラインをさらに含み、前記メインビットラインは前記感知増幅器の第2入力端子と電気的に接続され
前記メインビットラインのそれぞれに並列に連結された複数のメインセルをさらに含み、それらのそれぞれは直列に連結された一つのメインアクセストランジスター(a single main access transistor)及び一つのメイン磁気抵抗体(a single main magnetic resistor)で構成され、前記メイン磁気抵抗体の第1端子は前記メインビットラインと電気的に接続され、前記メイン磁気抵抗体の第2端子はそれぞれ前記メインアクセストランジスターのドレーン領域に接続され、
前記メインアクセストランジスターのゲート電極は、それぞれ前記ワードラインと電気的に接続され、
前記メインアクセストランジスターのソース領域及び前記基準アクセストランジスターのソース領域は、共通ソースラインと電気的に接続され、
前記メインセルアレイ部内の複数のデジットラインをさらに含み、前記デジットラインは前記基準セルアレイ部内に延長される
ことを特徴とする磁気ラム素子。 - 請求項9記載の磁気ラム素子において、
前記基準磁気抵抗体のそれぞれは、前記メイン磁気抵抗体の最大抵抗値と最小抵抗値との間の中間値(mid−value)に該当する抵抗値を有するとともに、
前記基準磁気抵抗体は、磁気スピンが前記メイン磁気抵抗体の長さ方向に向けて互いに平行するよう配列及び固定された基準固定膜と、磁気スピンの方向が前記固定されたスピンと直交する方向に向けて配列された基準自由膜と、を備える
ことを特徴とする磁気ラム素子。 - 表面を備える磁気ラム基板と、
前記表面に沿って延長された複数のメイン磁気抵抗体と、
前記メイン磁気抵抗体に非平行するように前記表面に沿って延長された複数の基準磁気抵抗体と、を含み、
メイン磁気抵抗体(40a)のメイン自由膜(37a)のスピン方向は、基準磁気抵抗体(40b)の基準自由膜(37b)のスピン方向と異なっており、前記基準磁気抵抗体(40b)の前記基準自由膜(37b)の前記スピン方向は、その基準固定膜(33b)のスピン方向と異なっている
ことを特徴とする磁気ラム。 - 請求項11記載の磁気ラムにおいて、
前記基準磁気抵抗体は前記メイン磁気抵抗体と垂直する方向に向けて前記表面に沿って延長されているとともに、
前記基準磁気抵抗体及び前記メイン磁気抵抗体は長方形または楕円形であり、
前記メイン磁気抵抗体は、最大抵抗値または最小抵抗値を有し、前記基準磁気抵抗体は、前記最大抵抗値と前記最小抵抗値との間の抵抗値を有し、
前記基準磁気抵抗体及び前記メイン磁気抵抗体のそれぞれは、前記表面に沿って互いに平行する方向に向けて磁気スピンを有する固定層を備えるとともに、
前記基準磁気抵抗体は、磁気スピンが前記メイン磁気抵抗体の長さ方向に向けて互いに平行するよう配列及び固定された基準固定膜と、磁気スピンの方向が前記固定されたスピンと直交する方向に向けて配列された基準自由膜と、を備え、常に前記メイン磁気抵抗体の最大抵抗値と最小抵抗値の間の抵抗値を導く
ことを特徴とする磁気ラム。 - 請求項11記載の磁気ラムにおいて、
前記メイン磁気抵抗体にそれぞれ連結されて複数のメインセルを構成し、前記メインセルのそれぞれが、単一メインアクセストランジスター及び単一メイン磁気抵抗体を備える複数のメイントランジスターと、
前記基準磁気抵抗体にそれぞれ連結されて複数の基準セルを構成し、前記基準セルのそれぞれが、単一基準アクセストランジスター及び単一基準磁気抵抗体を備える複数の基準アクセストランジスターと、
をさらに含むとともに、
共通ラインと、
メインビットラインと、
基準ビットラインと、をさらに含み、
前記メインセルのうち少なくとも一つは前記共通ラインと前記メインビットラインとの間に介在されるように接続され、前記基準セルのうち少なくとも一つは前記共通ラインと前記基準ビットラインとの間に介在されるように接続され、
ワードラインをさらに含み、前記共通ラインと前記メインビットラインとの間に介在された前記メインセルのうち少なくとも一つと、前記共通ラインと前記基準ビットラインとの間に介在された前記基準セルのうち少なくとも一つとは前記ワードラインに接続され、
前記共通ライン及び前記ワードラインは、前記表面に沿って互いに平行するよう延長され、前記メインビットライン及び前記基準ビットラインは、互いに平行しながら前記共通ライン及び前記ワードラインに非平行するように前記表面に沿って延長され、
前記メインビットラインと前記基準ビットラインとの間に接続された感知増幅器をさらに含む
ことを特徴とする磁気ラム。 - 磁気ラム基板を備え、
前記基板上に配置された複数のメイン磁気抵抗体及び複数のメインアクセストランジスターを備え、前記メイン磁気抵抗体は、最大抵抗値または最小抵抗値を有し、前記メイン磁気抵抗体は、それぞれ前記メインアクセストランジスターに接続されて複数のメインセルを構成し、前記メインセルのそれぞれは、単一メインアクセストランジスター及び単一メイン磁気抵抗体を備え、
前記基板上に配置された複数の基準磁気抵抗体及び複数の基準アクセストランジスターを備え、前記基準磁気抵抗体は、前記最大抵抗値と前記最小抵抗値との間の抵抗値を有し、前記基準磁気抵抗体はそれぞれ前記基準アクセストランジスターに接続されて複数の基準セルを構成し、前記基準セルのそれぞれは、単一基準アクセストランジスター及び単一基準磁気抵抗体を備えるとともに、
メイン磁気抵抗体(40a)のメイン自由膜(37a)のスピン方向は、基準磁気抵抗体(40b)の基準自由膜(37b)のスピン方向と異なっており、前記基準磁気抵抗体(40b)の前記基準自由膜(37b)の前記スピン方向は、その基準固定膜(33b)のスピン方向と異なっている
ことを特徴とする磁気ラム。 - 請求項14記載の磁気ラムにおいて、
前記磁気ラム基板は、表面を備え、前記複数のメイン磁気抵抗体は、前記表面に沿って延長された長さを有し、複数の基準磁気抵抗体は、メイン磁気抵抗体と非平行するように前記表面に沿って延長された長さを有するとともに、
前記基準磁気抵抗体は、前記メイン磁気抵抗体に垂直する方向に向けて前記表面に沿って延長されており、
前記基準磁気抵抗体及び前記メイン磁気抵抗体は、長方形または楕円形であり、
前記基準磁気抵抗体は、前記最大抵抗値と前記最小抵抗値との間の中間に該当する抵抗値を有し、
前記基準磁気抵抗体及び前記メイン磁気抵抗体のそれぞれは、互いに平行する方向に向けて配列された磁気スピンを有する固定層を備えるとともに、
前記基準磁気抵抗体は、磁気スピンが前記メイン磁気抵抗体の長さ方向に向けて互いに平行するよう配列及び固定された基準固定膜と、磁気スピンの方向が前記固定されたスピンと直交する方向に向けて配列された基準自由膜と、を備える
ことを特徴とする磁気ラム。 - 請求項14記載の磁気ラムにおいて、
共通ラインと、
メインビットラインと、
基準ビットラインと、をさらに含み、
前記メインセルのうち、少なくとも一つは前記共通ラインとメインビットラインとの間に介在されるように接続され、前記基準セルのうち、少なくとも一つは前記共通ラインと前記基準ビットラインとの間に介在されるように接続され、
ワードラインをさらに含み、前記共通ラインと前記メインビットラインとの間に介在された前記メインセルのうち、少なくとも一つと、前記共通ラインと前記基準ビットラインとの間に介在された前記基準セルのうち、少なくとも一つとは前記ワードラインに接続され、
前記共通ライン及び前記ワードラインは互いに平行するように延長され、前記メインビットライン及び前記基準ビットラインは、互いに平行しながら前記共通ライン及び前記ワードラインに非平行するように延長され、
前記メインビットラインと前記基準ビットラインとの間に接続された感知増幅器をさらに含む
ことを特徴とする磁気ラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0078524A KR100506932B1 (ko) | 2002-12-10 | 2002-12-10 | 기준 셀들을 갖는 자기 램 소자 및 그 구조체 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311942A JP2004311942A (ja) | 2004-11-04 |
JP4566550B2 true JP4566550B2 (ja) | 2010-10-20 |
Family
ID=32464590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003400314A Expired - Fee Related JP4566550B2 (ja) | 2002-12-10 | 2003-11-28 | 基準セルを有する磁気ラム素子及びその構造体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6943420B2 (ja) |
JP (1) | JP4566550B2 (ja) |
KR (1) | KR100506932B1 (ja) |
CN (1) | CN100442385C (ja) |
DE (2) | DE10355273B4 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050205952A1 (en) * | 2004-03-19 | 2005-09-22 | Jae-Hyun Park | Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same |
US7145795B2 (en) * | 2004-04-13 | 2006-12-05 | Micron Technology, Inc. | Multi-cell resistive memory array architecture with select transistor |
KR100558012B1 (ko) * | 2004-07-16 | 2006-03-06 | 삼성전자주식회사 | 반도체 메모리 소자 |
KR100669343B1 (ko) * | 2004-10-26 | 2007-01-16 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
US9844292B2 (en) * | 2009-10-30 | 2017-12-19 | Adrian Rivera | Coffee maker with multi and single cup modes |
US7286395B2 (en) * | 2005-10-27 | 2007-10-23 | Grandis, Inc. | Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells |
US7728384B2 (en) * | 2006-05-30 | 2010-06-01 | Macronix International Co., Ltd. | Magnetic random access memory using single crystal self-aligned diode |
JP5091495B2 (ja) * | 2007-01-31 | 2012-12-05 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP4568303B2 (ja) * | 2007-06-19 | 2010-10-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8508987B2 (en) | 2009-05-27 | 2013-08-13 | Renesas Electronics Corporation | Semiconductor device |
US8358149B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
US8358154B2 (en) | 2010-10-29 | 2013-01-22 | Honeywell International Inc. | Magnetic logic gate |
US8427199B2 (en) | 2010-10-29 | 2013-04-23 | Honeywell International Inc. | Magnetic logic gate |
US8374020B2 (en) | 2010-10-29 | 2013-02-12 | Honeywell International Inc. | Reduced switching-energy magnetic elements |
JP2012253129A (ja) * | 2011-06-01 | 2012-12-20 | Fujitsu Ltd | 磁気記憶装置及び磁気記憶装置の製造方法 |
US8427197B2 (en) | 2011-06-15 | 2013-04-23 | Honeywell International Inc. | Configurable reference circuit for logic gates |
US8570792B2 (en) | 2012-01-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetoresistive random access memory |
US8971100B2 (en) | 2012-01-27 | 2015-03-03 | Avalanche Technology, Inc. | Initialization method of a perpendicular magnetic random access memory (MRAM) device |
US9117532B2 (en) | 2012-01-27 | 2015-08-25 | Avalanche Technology, Inc. | Apparatus for initializing perpendicular MRAM device |
US8884386B2 (en) | 2012-02-02 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
KR20150043759A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
KR102237706B1 (ko) * | 2014-09-29 | 2021-04-08 | 삼성전자주식회사 | 자기 메모리 장치 |
KR102212556B1 (ko) * | 2014-10-08 | 2021-02-08 | 삼성전자주식회사 | 반도체 장치 |
US9542988B1 (en) * | 2015-09-09 | 2017-01-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US10535390B2 (en) | 2016-12-06 | 2020-01-14 | Everspin Technologies, Inc. | Magnetoresistive devices and methods therefor |
WO2018118091A1 (en) * | 2016-12-23 | 2018-06-28 | Intel Corporation | Magneto-electric spin orbit (meso) structures having functional oxide vias |
CN110097903B (zh) * | 2018-01-30 | 2021-11-23 | 上海磁宇信息科技有限公司 | 使用字内参考单元的mram芯片及其读写方法 |
CN110568385B (zh) * | 2019-08-02 | 2021-03-30 | 潍坊歌尔微电子有限公司 | 一种磁传感器的制造方法及磁传感器 |
US10944044B2 (en) | 2019-08-07 | 2021-03-09 | International Business Machines Corporation | MRAM structure with T-shaped bottom electrode to overcome galvanic effect |
US11121174B2 (en) | 2019-11-21 | 2021-09-14 | International Business Machines Corporation | MRAM integration into the MOL for fast 1T1M cells |
US11024670B1 (en) | 2019-11-26 | 2021-06-01 | International Business Machines Corporation | Forming an MRAM device over a transistor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000331473A (ja) * | 1999-03-15 | 2000-11-30 | Toshiba Corp | 磁気メモリ装置 |
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
JP2002522864A (ja) * | 1998-08-03 | 2002-07-23 | モトローラ・インコーポレイテッド | 複数のメモリ・バンクを有するmramアレイ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US644561A (en) * | 1899-03-01 | 1900-02-27 | Ernest B Fahnestock | Microphone. |
US5946228A (en) * | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
US5982660A (en) * | 1998-08-27 | 1999-11-09 | Hewlett-Packard Company | Magnetic memory cell with off-axis reference layer orientation for improved response |
DE19853447A1 (de) * | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
US6055178A (en) * | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
DE19914489C1 (de) * | 1999-03-30 | 2000-06-08 | Siemens Ag | Vorrichtung zur Bewertung der Zellenwiderstände in einem magnetoresistiven Speicher |
JP3803503B2 (ja) * | 1999-04-30 | 2006-08-02 | 日本電気株式会社 | 磁気ランダムアクセスメモリ回路 |
US6297983B1 (en) * | 2000-02-29 | 2001-10-02 | Hewlett-Packard Company | Reference layer structure in a magnetic storage cell |
US6424561B1 (en) * | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
JP4667594B2 (ja) * | 2000-12-25 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6426907B1 (en) * | 2001-01-24 | 2002-07-30 | Infineon Technologies North America Corp. | Reference for MRAM cell |
JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
US6392923B1 (en) * | 2001-02-27 | 2002-05-21 | Motorola, Inc. | Magnetoresistive midpoint generator and method |
US6445612B1 (en) * | 2001-08-27 | 2002-09-03 | Motorola, Inc. | MRAM with midpoint generator reference and method for readout |
US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
-
2002
- 2002-12-10 KR KR10-2002-0078524A patent/KR100506932B1/ko active IP Right Grant
-
2003
- 2003-10-20 US US10/689,158 patent/US6943420B2/en not_active Expired - Lifetime
- 2003-11-26 DE DE10355273A patent/DE10355273B4/de not_active Expired - Lifetime
- 2003-11-26 DE DE10362176.8A patent/DE10362176B4/de not_active Expired - Lifetime
- 2003-11-28 JP JP2003400314A patent/JP4566550B2/ja not_active Expired - Fee Related
- 2003-12-10 CN CNB2003101204332A patent/CN100442385C/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002522864A (ja) * | 1998-08-03 | 2002-07-23 | モトローラ・インコーポレイテッド | 複数のメモリ・バンクを有するmramアレイ |
JP2000331473A (ja) * | 1999-03-15 | 2000-11-30 | Toshiba Corp | 磁気メモリ装置 |
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
Also Published As
Publication number | Publication date |
---|---|
CN1510686A (zh) | 2004-07-07 |
US6943420B2 (en) | 2005-09-13 |
CN100442385C (zh) | 2008-12-10 |
KR20040050660A (ko) | 2004-06-16 |
DE10355273A1 (de) | 2004-07-08 |
DE10355273B4 (de) | 2006-12-14 |
KR100506932B1 (ko) | 2005-08-09 |
JP2004311942A (ja) | 2004-11-04 |
US20040108561A1 (en) | 2004-06-10 |
DE10362176B4 (de) | 2015-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4566550B2 (ja) | 基準セルを有する磁気ラム素子及びその構造体 | |
US7369428B2 (en) | Methods of operating a magnetic random access memory device and related devices and structures | |
KR100835275B1 (ko) | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 | |
US7372722B2 (en) | Methods of operating magnetic random access memory devices including heat-generating structures | |
US8558297B2 (en) | MRAM cell structure | |
JP5233234B2 (ja) | 半導体装置およびその製造方法 | |
US20030128580A1 (en) | High-density magnetic random access memory device and method of operating the same | |
KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
JP2002230965A (ja) | 不揮発性メモリ装置 | |
US20090268515A1 (en) | Twin-Cell Semiconductor Memory Devices | |
KR20050016244A (ko) | 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터기입 방법 | |
JP2007317895A (ja) | 磁気抵抗メモリ装置 | |
US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
US20040227172A1 (en) | Magnetic random access memory (MRAM) cells having split sub-digit lines | |
KR100560661B1 (ko) | 자기 메모리의 읽기 방법 | |
US6778428B2 (en) | Magnetic random access memory (MRAM) cells including an access transistor and a bit line that are connected to a terminal of a magnetic resistor, and methods of operating same | |
EP1615269B1 (en) | Magnetic memory cell, magnetic memory device, and magnetic memory device manufacturing method | |
KR100669363B1 (ko) | 메모리 장치의 읽기 방법 | |
US7414882B2 (en) | Magnetic memory devices having rotationally offset magnetic storage elements therein | |
KR100678471B1 (ko) | 자기램 소자의 구동 방법 | |
JP4150047B2 (ja) | 磁気記憶装置 | |
KR20040041335A (ko) | 새로운 구조 및 동작 방식을 갖는 자기 메모리 및 그 제조방법 | |
JP2006196683A (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JPWO2008102498A1 (ja) | 磁性体装置及び磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4566550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |