JP4565383B2 - キャビティを備えた多層セラミック基板およびその製造方法 - Google Patents

キャビティを備えた多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP4565383B2
JP4565383B2 JP2004294877A JP2004294877A JP4565383B2 JP 4565383 B2 JP4565383 B2 JP 4565383B2 JP 2004294877 A JP2004294877 A JP 2004294877A JP 2004294877 A JP2004294877 A JP 2004294877A JP 4565383 B2 JP4565383 B2 JP 4565383B2
Authority
JP
Japan
Prior art keywords
cavity
green sheet
ceramic green
sheet laminate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004294877A
Other languages
English (en)
Other versions
JP2006108482A (ja
Inventor
到 上田
都 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004294877A priority Critical patent/JP4565383B2/ja
Publication of JP2006108482A publication Critical patent/JP2006108482A/ja
Application granted granted Critical
Publication of JP4565383B2 publication Critical patent/JP4565383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、無収縮プロセスを用いた多層セラミック基板の製造方法に関わり、特に電子部品を実装するキャビティを含む基板表面の焼結収縮率がゼロに近く、その表面に形成する電極パターンと高精度に整合するようになしたキャビティを備えた多層セラミック基板およびその製造方法に関するものである。
今日、多層セラミック基板は、携帯電話等の移動体通信端末機器の分野などにおいて、アンテナスイッチモジュール、ＰＡモジュール基板、フィルタ、チップアンテナ、各種パッケージ部品等の種々の電子部品を構成するのに広く用いられている。
携帯通信機等の小型軽量化の要求は依然として強く、使用される電子部品の共有化や機能を集約したモジュール化が進められている。例えば、電子部品パッケージとして、キャビティを備えた多層セラミック基板が採用される。この基板を用いればインダクタ、伝送線路及びコンデンサ等で構成される回路を積層基板内に立体的に取り込み、且つキャビティ内には半導体素子等の電子部品を収容し、さらにスイッチング素子や抵抗等の基板内に取り込めない部品を基板上面に搭載すれば良いので小型、高集積化に非常に有利である。
多層セラミック基板は、電子部品、半導体集積回路等を高密度に搭載すべく、低温焼結セラミック材料：ＬＴＣＣ（Low Temperature Co-fired Ceramics）からなるセラミックグリーンシートにビアホールを開け、その穴に導体を充填し、シート表面には電極パターンを印刷形成し、これらのシートを複数枚積層し、圧着して未焼成のグリーンシート積層体を形成する。その後、これを1,000℃以下の温度で焼成することにより製造されている。このとき、グリーンシート積層体の体積が減少し、緻密化する。この収縮はグリーンシート積層体の密度とセラミック体の理論密度との比、すなわち相対密度が通常４５〜６５％であるのに対し焼成によりその相対密度が約９５％以上になるためで避けられない。通常、グリーンシート積層体はセラミック敷板に載せて電気炉で焼成されるが、焼成による収縮率は一般的に線収縮率で１０〜２５％の範囲にある。よって、キャビティ付きのグリーンシート積層体ではキャビティがある分、更に不均一な収縮が生じ易く、歪や反りが生じて高密度な配線を阻害する要因となる。
そのため、キャビティを備えた多層セラミック基板の製造方法において無収縮プロセスを適用することが行われている。以下、図９〜図１２を参照して従来のキャビティを備えた多層セラミック基板（以下、単に多層セラミック基板あるいは基板と言うことがある。）と、その製造方法について説明する。
多層セラミック基板１０（焼結後の基板は１０’としている。）は、図９に示すように複数のグリーンシート１ａ〜１ｅを垂直方向に積層してなり、半導体素子６を搭載するためのキャビティ５が表層付近に形成されている。また、各グリーンシート１ａ〜１ｅの層間には内部電極パターン２が印刷形成されており、グランド電極のみならず、所望の回路を構成するインダクタ、伝送線路及びコンデンサ等が電極パターンで形成される。尚、内部電極は基板端部、すなわち基板の外側周辺Ａと、キャビティの周辺Ｂには内部電極を形成しない禁止領域を設けている。この領域を設ける理由は、製造ばらつき等により、キャビティ壁面に電極パターンが露出してしまった場合、後工程にて施されるメッキによって、露出した各層の電極パターン同士が繋がってしまい、層間が短絡される不具合を防止することと、基板端部での層間密着力を向上させ、層間剥離（デラミネーション）等の不具合を防止することにある。また同時に、印刷、積層等の工程での製造ばらつきによる位置ずれを考慮して設定されている。さて、各グリーンシート１ａ〜１ｅ間には垂直方向にビアホール電極４が形成されており、これにより、各層の内部電極パターン間を接続している。一方、基板１の上表面には半導体素子とのワイヤボンディング用の端子電極３１や受動部品搭載用のランド等を構成する表面電極パターン３２が形成されている。キャビティ５内には半導体素子用の底部電極３３が形成され、この上に半導体素子６が搭載される。この半導体素子６の入出力電極と端子電極３１との間をボンディングワイヤ７によって接続している。また、キャビティ５の下には基板の裏面側に延びるサーマルビア４０が形成され、ビアホール電極４と共に基板の裏面端子８へ接続される。裏面端子８は基板自身を他の更に大規模な実装基板、例えば、携帯端末等の内部を主構成しているPCB基板等へ実装し、電気的に接続するための接続端子であり、略格子状に配置されている。尚、積層基板の表裏面に形成される表面電極には、最後にNiめっき、Auめっき等のメタライズ表層導体膜により表面処理が施される。
ここで無収縮プロセスは、グリーンシートの焼成温度では焼結しない無機材料（アルミナ等）を有機バインダ中に分散させた無機組成物ペーストから作製された拘束シートを用意し、この拘束シート２１、２２を図１１に示すように未焼成の多層セラミック基板２０の上面および下面に対し密着して設け、その上で焼成するものである。このときの拘束シートの収縮抑制作用により基板表面の収縮が抑制される。しかし、この場合、拘束シートを設けていないキャビティ内には収縮抑制作用が働かないので、不均一な収縮や歪が生じると言う問題がある。
そこで、特許文献１ではキャビティを備えた未焼成の多層セラミック基板を、そのまま金型内に配置し、金型内に顆粒状の無機組成物を敷き詰めて加圧成形することにより、キャビティ内を含む基板外面に拘束層を形成する方法が開示されている。しかしながら、この方法では加圧成形する際の条件によってばらつきが生じ易く、また装置自体が複雑なものとなり簡便な方法とは言えない。
一方、特許文献２ではキャビティを備えた多層セラミック基板において、キャビティ開口を閉じ、基板の上面全体を覆う拘束シートを配置し、基板を圧着するプレス工程においてキャビティ開口の端縁に沿って前記拘束シートを破断すると共に、破断したシート片をキャビティ底面までプレス作用により押し付けて配置する製造方法が開示されている。これによれば、基板の上面とキャビティ底面に拘束シート層を一度に成形できるので歩留まりが向上する。また、底面の拘束シートによりキャビティ底面の収縮を抑制することができ、且つキャビティ周辺部に発生するクラックを防止することが出来るとある。しかしながら、実際のところ多層セラミック基板1個の大きさは数ミリ角である。よって、通常は製品基板を多数個取りした100〜200mm角程度の大型のグリーンシートによる多層セラミック基板で成形し、製品化の最終工程で個々の基板に分割することが行われる。しかもキャビティの大きさは2ｍｍ角程度であるから、このような微小寸法のキャビティの個々に対し一度にプレス成形することは至難の業で不可能と言って過言ではない。
そこで、特許文献３ではキャビティを備えた多層セラミック基板において、図１２に示すようにキャビティを形成する貫通孔を有する第１の基板用セラミックグリーンシート２０ｂと、貫通孔を有しない第２の基板用セラミックグリーンシート２０ａとを積層して多層セラミック基板を製造する方法であって、前記第２の基板用セラミックグリーンシート２０ａ上に、キャリアフィルム上に保持されたキャビティの底面に相当する形状の拘束シート２３を転写し、その後、第１、第２の基板用セラミックグリーンシートを積層することによってキャビティ底面に拘束シートを形成すると言う製造方法が開示されている。この製造方法によれば上記の方法と同様、底面の拘束シートの収縮抑制作用によりキャビティ底面の収縮を抑制することができる。しかしながら、この方法も工程が複雑であり必ずしも簡便な方法とは言えなかった。
特許第２８０３４２１号公報 特開２００２−２９００４２号公報 特開２００３−３１８３０９号公報
上記した特許文献１〜３の製造方法では、複雑な工程と装置を必要とし必ずしも簡便な方法とは言えず、製造歩留まりやコスト的な問題がある。特に、基板全体に対して効果的な収縮抑制効果を得る為には、キャビティ底部にも拘束シート等の拘束部材を設ける必要があるが、この拘束部材を得るための工程が複雑となっている。また、例えば特許文献３の製造方法によってキャビティ底面に所定厚みの拘束シートを設けたとしても、拘束シートの密着度が確実でないと焼成工程までに拘束シートがずれることがあり、キャビティ底面の収縮を均一に抑制できないと言う問題が生じることがある。他方、キャビティを形成する貫通孔は極小さなものである上に、第１、第２の基板用セラミックグリーンシートを積層するときの製造上の寸法公差を考慮すると、拘束シートとキャビティ貫通孔の嵌合を一致させるには困難が伴ない、この点からも拘束シートのずれが生じ得る。さらに、もう一つの問題は、キャビティ底部の隅部から図１０のＤに示すようにクラックが発生することである。このクラックの原因としては、第１と第２の基板用セラミックグリーンシートを積層し、圧着する際の圧力分布がキャビティがある分不均一となり、その結果、キャビティ底面の隅部に残留応力が発生した状態になりやすい。これを焼成すると、焼成時の収縮変形に伴い応力を開放するため、隅部を起点とするクラックが発生する。ここで、拘束シートがずれていたり、十分に拘束作用が働かないと、キャビティと基板の収縮挙動が不一致となりクラックの発生も助長される。
一方、キャビティを備えた多層セラミック基板の問題点として、焼成後、キャビティの周囲に配置されたワイヤボンディング用の端子電極がキャビティ側に落ち込んでしまい図１０のＺに示すように傾斜面が発生し、基板上面の平坦度が安定しないという問題がある。この問題の原因は、上記したように多層セラミック基板においてキャビティの周囲は禁止領域Ｂが設けられるので、全く内部電極パターンが形成されていないキャビティ周囲と、内部電極パターンが形成されている外周部分との間で積層厚みに差が生じ、この状態で圧着が行われたまま焼成されるためである。加えて、圧着時にキャビティ内には圧力の受けがなく、キャビティ周辺はキャビティ内へ変形しようとするので、更にこの傾斜が助長されることになる。この傾斜面の角度が３度を超えると、ボンディングワイヤの先端が端子電極と安定的に接触することができなくなり、十分な加熱や超音波振動等による接着が行えず、ワイヤ外れ、ワイヤ切れ等のボンディング接続に関する不具合が発生することがある。
本発明の目的はこのような問題に鑑み、キャビティを備えた多層セラミック基板について無収縮プロセスを適用するもので、基板表面とキャビティ内の収縮が抑制され、同時にキャビティ隅部のクラックの発生やキャビティ周囲の傾斜面の問題を解消することができるキャビティを備えた多層セラミック基板の製造方法を提供することにある。また、キャビティ周囲に配置したワイヤボンディング用の端子電極へのボンディング接続信頼性を向上させ、且つクラック等の内部欠陥がなく信頼性の高いキャビティを備えた多層セラミック基板を提供することを目的とする。
本発明は、キャビティを形成するための貫通孔を有する第２のセラミックグリーンシート積層体と、貫通孔を有しない第１のセラミックグリーンシート積層体とを有する、キャビティを備えた多層セラミック基板であって、
前記第１と第２のセラミックグリーンシート積層体が接触した状態で焼結されてなり、
前記キャビティの底面は底部電極が露出しており、前記第１と第２のセラミックグリーンシート積層体間かつ前記キャビティの底面における外周縁の少なくとも一部に、前記セラミックグリーンシートよりもアルミナ濃度が高くかつ焼結していない無機材料が残存していることを特徴とするキャビティを備えた多層セラミック基板である。
これらの多層セラミック基板によれば、前記キャビティ周囲に設けた端子電極の平坦度は、その断面における傾斜角度が３度以下である。尚、上記で界面とはその周辺部分を含んでいる。これらにより、キャビティ隅部からのクラックが抑制され、またボンディングワイヤの接続不良等を無くした多層セラミック基板とすることができる。
前記底部電極は、前記第１のセラミックグリーンシート積層体に形成されたビア上に配置されていることが好ましい。
キャビティを備えた多層セラミック基板の製造方法において、キャビティ底面となる位置に当該キャビティの貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とするキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、当該キャビティ拘束層を貫通孔の外縁よりはみ出すように挟着する工程を含む、ことを特徴とするキャビティを備えた多層セラミック基板の製造方法である。
本発明は、貫通孔を有しない第１のセラミックグリーンシート積層体と、貫通孔を有する第２のセラミックグリーンシート積層体とをそれぞれ作製する工程と、前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体とを重ねて圧着することにより、前記貫通孔によって形成されたキャビティを有する未焼成多層セラミック基板を作製する工程と、前記第１のセラミックグリーンシート積層体の下面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする下面拘束層を設ける工程と、前記第２のセラミックグリーンシート積層体の上面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする上面拘束層を設ける工程と、前記未焼成多層セラミック基板を焼成する工程と、前記拘束層を除去する工程と、を有するキャビティを備えた多層セラミック基板の製造方法であって、前記第１のセラミックグリーンシート積層体の作製工程において、前記第２のセラミックグリーンシート積層体の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とするキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体とを重ねて圧着する工程において、前記キャビティ拘束層を貫通孔の外縁よりはみ出すように挟着するキャビティを備えた多層セラミック基板の製造方法である。
また、本発明は２段階のキャビティを備えた多層セラミック基板の製造方法でもある。即ち、貫通孔を有しない第１のセラミックグリーンシート積層体と、第１の貫通孔を有する第２のセラミックグリーンシート積層体と、第２の貫通孔を有する第３のセラミックグリーンシート積層体とをそれぞれ作製する工程と、前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体及び第３のセラミックグリーンシート積層体とを重ねて圧着することにより、前記第１、第２の貫通孔によって形成されたキャビティを有する未焼成多層セラミック基板を作製する工程と、前記第１のセラミックグリーンシート積層体の下面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする下面拘束層を設ける工程と、前記第３のセラミックグリーンシート積層体の上面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする上面拘束層を設ける工程と、前記未焼成多層セラミック基板を焼成する工程と、前記拘束層を除去する工程と、を有するキャビティを備えた多層セラミック基板の製造方法であって、前記第１のセラミックグリーンシート積層体の作製工程において、前記第２のセラミックグリーンシート積層体の第１の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする第１のキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、前記第２のセラミックグリーンシート積層体の作製工程において、前記第３のセラミックグリーンシート積層体の第２の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする第２のキャビティ拘束層を設け、前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体及び第３のセラミックグリーンシート積層体とを重ねて圧着する工程において、前記第１、第２のキャビティ拘束層を第１、第２の貫通孔の外縁よりはみ出すように挟着するキャビティを備えた多層セラミック基板の製造方法である。
本発明のキャビティを備えた多層セラミック基板の製造方法は、前記第１と第２のセラミックグリーンシート積層体とをそれぞれ圧着する静水圧プレス（ＣＩＰ）工程を有しており、第１のセラミックグリーンシート積層体についてはキャビティ拘束層を形成した後に静水圧プレスを行い、第２のセラミックグリーンシート積層体については静水圧プレス後に前記貫通孔を設けることが好ましい。これにより、積層体を均一に締めてセラミックグリーンシート間の密着度を高めることになり、第２のセラミックグリーンシート積層体については貫通孔をプレス打ち抜きで形成する際、層間剥離（デラミネーション）を防止できる。第１のセラミックグリーンシート積層体についてはキャビティ拘束層のキャビティ底面への密着度が高まり、ガラス成分を含まない拘束層であっても接合力を高めることができる。よって、焼成時の拘束力が強くなり収縮抑制効果がより完全なものとなる。反面、焼結後はガラス成分がない分、アルミナ等の無機成分を除去し易いので望ましい。
また、第１、第２、第３のセラミックグリーンシート積層体からなる２段のキャビティを備えた多層セラミック基板の製造方法においても同様で、第１のセラミックグリーンシート積層体については第１のキャビティ拘束層を形成した後に静水圧プレスを行い、第２のセラミックグリーンシート積層体については第２のキャビティ拘束層を形成した後に静水圧プレスを行い、その後に第１の貫通孔を設け、第３のセラミックグリーンシート積層体については静水圧プレス後に前記第２の貫通孔を設ける工程とすることが好ましい。
本発明の製造方法では、貫通孔よりも大きなキャビティ拘束層を形成したことにより、キャビティ内での拘束シートのずれ込みや寸法公差を気にすることなく、容易に積層、圧着工程が行える。また、拘束層を挟着した介在部を設けることによりキャビティ底部とその界面周辺の収縮が一致して抑制されるので、キャビティがあることによって生じる収縮挙動の不一致を抑制し、クラック発生の要因を軽減する。また、拘束シートによる挟着部を設けることは、キャビティ周囲の内部電極禁止領域Ｂに拘束シートによる厚みを加えることになるので、この領域の密度を高めて積層厚みによる差を軽減し、キャビティ周囲の傾斜量が小さくする働きをする。しかしながら、前記キャビティ拘束層は、大きすぎても上記した効果以上のものは望めないので、前記キャビティを形成する貫通孔の外周長に対して１００を超え１２０％以下の外周長に設けられることが望ましい。また、キャビティ拘束層により収縮抑制効果を得るにはキャビティの深さの２０％以下の厚みに設けておけば良い。ただし１％を超えるもので好ましくは８〜１３％である。上記した外周長及び厚さの範囲を超えるとキャビティ周縁部に圧着後にクラックが発生し易くなり、またデラミネーションの問題も生じるので好ましくない。しかしながら、キャビティ拘束層の上に、さらにセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする拘束シートあるいは顆粒状拘束材を充填することを妨げるものではない。この場合、キャビティの深さ方向の変形歪を抑制できる効果、またキャビティ倒れ込み現象を小さくする効果が期待できる。
尚、本発明において、基板上面に形成する拘束層と下面に形成する拘束層及びキャビティ拘束層を構成する無機材料は、ガラス成分を含まないアルミナであり、未焼成多層セラミック基板を焼成する過程で表層電極を含む基板表面（基板上面、下面、底面）を収縮させない機能があればよい。また、上記した第１と第２のセラミックグリーンシートは単体のシートでも製造可能ではあるが、通常は複数枚のシートを積層した積層体で構成される。また、本発明のキャビティを備えた多層セラミック基板は、通常行われるように基板に分割溝を設けた多数個取りの大型基板を意図しており、焼結後、小片に分割され得るものである。
本発明のキャビティを備えた多層セラミック基板は、キャビティ周囲に配置したワイヤボンディング用の端子電極へのボンディング接続信頼性が安定し、キャビティ内に搭載される半導体素子等と積層基板内の回路との接続が確実に行える。また同時に、クラックなどの内部欠陥の無い機械的信頼性が十分確保された多層セラミック基板を得ることが出来る。
本発明の製造方法によれば、キャビティの底面と更にその外周に収縮抑制用の拘束層が挟着され、その状態で焼成工程が実施されるので、キャビティ底面と隅部を含む部分に収縮抑制力が均一且つ一致して作用する。同時に基板の上面と下面にも収縮抑制用のシート拘束層による収縮抑制力が一致して作用する。これらにより焼結後の基板の寸法精度を高くできると共に、クラックの発生を抑制し、さらにキャビティ周囲において不所望な傾斜等の歪みを生じ難くすることができる。
本発明による、キャビティ拘束層の作製工程は印刷等の手段により容易にできる。そして、第１と第２のセラミックグリーンシート積層体の積層工程は、寸法公差などをさほど気にせず行えるので製造工程的にもコスト的にも安易な製造方法となった。
先ず、本発明のキャビティを備えた多層セラミック基板について説明する。
図１は本発明による多層セラミック基板の一例を示す断面図で、（ａ）は上下拘束層及びキャビティ拘束層を形成した未焼成の多層セラミック基板を、（ｂ）はこれら拘束層を取り除いた焼結後の多層セラミック基板を、（ｃ）は半導体素子を搭載した半製品の基板を示す断面図である。図２は本発明による２段のキャビティを備えた多層セラミック基板を示す断面図で、（ａ）（ｂ）（ｃ）は図１と同様である。図３は本発明による多層セラミック基板であって半導体素子の搭載構造が異なる例を示す断面図である。
図１（ａ）において多層セラミック基板は、複数の誘電体グリーンシート１ａ〜１ｈを積層してなるが、貫通孔９を有するグリーンシート１ａ〜１ｄからなる第２のセラミックグリーンシート積層体２０ｂと、前記貫通孔９の位置には貫通孔を有しない、即ち一様なグリーンシート１ｅ〜１ｈからなる第１のセラミックグリーンシート積層体２０ａとを重ねて圧着することで、半導体素子を搭載するためのキャビティ５０を表層付近に形成した未焼成多層セラミック基板２０を構成している。ここで、グリーンシートの積層枚数等は限定されるものではないが、各グリーンシート１ａ〜１ｈの層間には、所望の回路を構成するインダクタ、伝送線路、コンデンサ、グランド電極等を内部電極パターン２により印刷形成し、これらをビアホール電極４により接続し適宜回路を構成している。未焼成基板２０の上面にはキャビティ５０の周囲に端子電極３１が形成され、さらにスイッチング素子、抵抗素子等の受動部品を搭載するランド用の表面電極３２がそれぞれ電極パターンで印刷形成され、さらに表面電極３２の周囲にはオーバーコート材１１が適宜形成され半田流れを防止している。また、下面にも端子電極８やオーバーコート材１１が適宜形成される。そして、未焼成の基板２０の前記表面電極を含む上面にはセラミックグリーンシートの焼成温度では焼結しないアルミナを主体とするペーストによるシート状の上面拘束層２１が設けられ、同じく下面には、同じペーストを用いたシート状の下面拘束層２２が設けられる。さらに、キャビティ５の底部には同様にアルミナを主体とするキャビティ拘束層２５が形成されている。これらの製造方法については下記で述べるが、キャビティ拘束層２５については貫通孔９の外周よりも大きく、その外縁が挟着部２６となるように形成する。これによりキャビティ底面とその周辺の拘束が均一に行われてクラックの発生を防止することができる。尚、キャビティ５０内にシート状の拘束層をさらに重ねて積層することも出来るし、また顆粒状の拘束材を充填してキャビティ内に収縮抑制材を詰めた実施形態をとることもできる。これにより焼成中の歪や倒れ込みを防止して傾斜面をより完全に抑制が出来る。
図１（ｂ）は、焼結後に基板表面から上面拘束層２１、下面拘束層２２及びキャビティ拘束層２５を取り除いた多層セラミック基板１０を示している。キャビティ拘束層２５の挟着部２６に相当する部分にはキャビティ拘束層の残存部が存在しているが、この残存部はアルミナ濃度の高い介在部１２を構成する。上述してきているようにキャビティ付き基板では、キャビティ周辺は内部電極を配置できない禁止領域があり、この領域には電極パターンを形成できない。しかし、この領域にキャビティ拘束層２５の一部である挟着部２６等の介在物を設けることは問題ない。この挟着部があることによる効果は、未焼成セラミック基板を積層圧着して形成する際や焼成の過程においてキャビティ底部に厚みを加えて傾斜を軽減する働き、また焼成時の均一な収縮抑制の働きを主に達成するものである。従って、焼成後は必ずしも必須な構成ではなく明確な介在部として構成されなくても良い。例えば、拘束層の除去と共に減少することもあるので、キャビティ底部の界面の一部に存在していれば足り、アルミナ濃度が他よりも高いことによって確認できる。アルミナ成分の濃度は、基板断面をＥＰＭＡ等を用いて観察することが出来る。基板材料であるセラミックグリーンシートの成分にもアルミナが含まれているが、介在部１２はさらにアルミナの含有が多く、キャビティの界面から基板の奥くに向かってアルミナ濃度の勾配が確認される。これによりアルミナ濃度が高いと判断できる。
次に、図１（ｃ）に示すようにキャビティ内に電子部品を搭載する。基板表層の表面電極３１、３２には焼結後、NiめっきとAuめっきによるメタライズ導体膜により表面処理が施される。キャビティ５０の下には底部電極３３と裏面端子８とを接続するサーマルビア４０が形成されており、サーマルビア４０と繋がる底部電極３３に鉛フリーのボール半田６１を用いて半導体素子６を電気的に接続し、さらに半導体素子６の入出力端子と端子電極３１との間をボンディングワイヤ７により接続している。ここで端子電極３１の平坦度が改善され傾斜角度は３度以下となっているのでワイヤの接続不良などを生じることが無い。尚、裏面端子８は積層基板自身を他の更に大規模な基板、例えば、携帯端末等の内部を主構成しているPCB基板等へ実装、電気的接続するための接続端子であり、略格子状に配置されている。
次に、図２は大小２段のキャビティを備える多層セラミック基板の第２の実施例である。図２の（ａ）（ｂ）（ｃ）は図１と同様であるので同一符号を付して詳細な説明は省略する。即ち、この実施例は、複数の誘電体グリーンシート１ａ〜１ｊを積層してなるものであるが、貫通孔９２を有するグリーンシート１ａ〜１ｃからなる第３のセラミックグリーンシート積層体２０ｃと、前記貫通孔９２よりは小径の貫通孔９１を有するグリーンシート１ｄ〜１ｆからなる第２のセラミックグリーンシート積層体２０ｂと、貫通孔を有しないグリーンシート１ｇ〜１ｊからなる第１のセラミックグリーンシート積層体２０ａとを重ねて圧着することで、半導体素子６を搭載するための第１のキャビティ５１と、端子電極３１をその底面に備えた第２のキャビティ５２を形成してなる多層セラミック基板である。図２（ａ）の未焼成多層セラミック基板については、セラミックグリーンシートの焼成温度では焼結しないアルミナを主体とするペーストによるシート状の上面拘束層２１、下面拘束層２２を設けるのは同様であるが、第１のキャビティ５１の底面に第１の貫通孔９１よりも大きく外周に挟着部２６を有するように第１のキャビティ拘束層２５を設け、また第２のキャビティ５２の底面には、第２の貫通孔９２よりも大きく外周に挟着部２８を有する第２のキャビティ拘束層２７を設けることが新たな構成である。この挟着部の働きは図１の実施例の場合と同様でクラック発生の抑制とキャビティ周囲の傾斜の改善である。よって、図２（ｂ）に示すように焼結後、それぞれの拘束層を除去した後は、第１のキャビティ５１の底部にアルミナ濃度の高い介在部１２を有し、また第２のキャビティ５２の底部にもアルミナ濃度の高い介在部１４を有している。
尚、図２（ｃ）のように半導体素子６と第２のキャビティ５２の底部に設けた端子電極３１とをボンディングワイヤ７により接続した後、第２のキャビティ５２の上面は蓋部材（図示せず）で密封される。
図３はキャビティ内にフリップチップによる半導体素子を搭載する場合のキャビティを備える多層セラミック基板の例である。基板に形成するキャビティ拘束層や介在部は図１と同様であるので説明は省略するが、フリップチップによるものは、半導体素子を接続するのに必要な接続電極上に予めＡｕワイヤでバンプを形成しておき、その後、半導体を上下反転してキャビティの底部電極へバンプを押し付けて接合する。必要に応じて半導体素子とキャビティの間に生じる空間には樹脂を流し込んで密封することもある。
尚、上記した実施例では、いずれも基板表面に表面電極や裏面電極を設けた後に、拘束層を形成し焼結する例を示しているが、拘束層を設け収縮抑制焼結を行った後に、焼結後の基板に表面電極や裏面電極を設けるようになした多層セラミック基板でも本発明は実施できる。
以下、本発明のキャビティを備えた多層セラミック基板について製造方法を追いながら更に説明する。図４は本発明の製造プロセスの一例を示す製造フローチャート、図５は概略の製造工程を説明する断面図、図６は大型の未焼成多層セラミック基板を示す斜視図である。図７は他の製造プロセスの例を示す製造フローチャートである。
［基体用グリーンシートの材料］
基体用グリーンシートは、低温焼結セラミック材料からなる。その組成は本発明特有のものでもあるので、ここで説明を加えておく。
本発明で用いる材料組成は、主成分がＡｌ，Ｓｉ，Ｓｒ，Ｔｉの酸化物で構成され、それぞれＡｌ２Ｏ３換算で１０〜６０質量％、ＳｉＯ２換算で２５〜６０質量％、ＳｒＯ換算で１０〜５０質量％、ＴｉＯ２換算で２０質量％以下（０を含む）からなり、９００℃以下の温度でも焼成できる材料である。これにより、銀や銅、金といった高い導電率を有する金属材料を電極用導体として用いて一体焼結を行うことができる。
さらに主成分１００質量％に対して、副成分として、Ｂｉ、Ｎａ、Ｋ、Ｃｏの群のうち、Ｂｉ２Ｏ３換算で０．１〜１０質量％、Ｎａ２Ｏ換算で０．１〜５質量％、Ｋ２Ｏ換算で０．１〜５質量％、ＣｏＯ換算で０．１〜５質量％の少なくとも１種以上を含有させることが好ましい。これらの副成分は、仮焼工程においてＡｌ２Ｏ３、ＴｉＯ２以外の成分がガラス化する際、燒結助剤として働き、ガラスの軟化点を低下させる効果があり、より低温で収縮を開始する材料が得られる。
また、更に副成分としてＣｕ、Ｍｎ、Ａｇのうち、ＣｕＯ換算で０．０１〜５質量％、ＭｎＯ２換算で０．０１〜５質量％、Ａｇを０．０１〜５質量％のうち少なくとも１種以上を含有させても良い。これらの副成分は、主に焼成工程において結晶化を促進する効果があり、焼成工程において１０００℃以下の焼成温度でＱの高い誘電特性を得ることを可能とするものである。
各成分範囲を特定した理由は以下のとおりである。この材料はマイクロ波用誘電体材料として特長があるのでその辺の特性についても併記する。
ＳｉがＳｉＯ２換算で２５質量％より少ない場合、ＳｒがＳｒＯ換算で１０質量％より少ない場合、いずれも１０００℃以下の低温焼成では、焼結密度が十分上昇しないために、磁器が多孔質となり、吸湿等により良好な特性が得られない。ＡｌがＡｌ２Ｏ３換算で１０質量％より少ない場合、良好な高強度が得られない。また、ＡｌがＡｌ２Ｏ３換算で６０質量％より多い場合、ＳｉがＳｉＯ２換算で６０質量％より多い場合、ＳｒがＳｒＯ換算で５０質量％より多い場合、やはり１０００℃以下の低温焼成では、焼結密度が十分上昇しないために、磁器が多孔質となり、吸湿等により良好な特性が得られない。
また、ＴｉがＴｉＯ２換算で２０質量％より多いと、１０００℃以下の低温焼成では、焼結密度が十分上昇しないために、磁器が多孔質となり、吸湿等により良好な特性が得られない。同時に、磁器の共振周波数の温度係数がＴｉの含有量増加と共に大きくなり良好な特性が得られない。Ｔｉが含有してない場合の磁器の共振周波数の温度係数τｆは−２０〜−４０ppm/℃に対し、Ｔｉの配合量を多くしていくにつれて増加し、τｆを０ppm/℃に調整することも容易である。
Ｂｉは、低温焼結を達成するために添加される。つまり、このＢｉを添加することにより、仮焼工程においてＡｌ２Ｏ３、ＴｉＯ２以外の成分がガラス化しようとする際、このガラスの軟化点を低下させる効果があり、より低温で収縮を開始する材料が得られること、および、焼成工程において、１０００℃以下の焼成温度でＱの高い誘電特性を得ることを可能とするものである。しかしながら、Ｂｉ２Ｏ３換算で１０質量％より多いと、Ｑ値が小さくなる。このため、１０質量％以下が望ましい。更に好ましくは５質量％以下である。一方、０．１質量％より少ないと添加効果が少なく、より低温での結晶化が困難になるため、０．１質量％以上が好ましい。更に好ましくは０．２質量％以上である。
Ｎａ、K及びＣｏは、Ｎａ２Ｏ換算で０．１質量％未満の場合、Ｋ２Ｏ換算で０．１質量％未満の場合、ＣｏＯ換算で０．１質量％未満の場合、共にガラスの軟化点が高くなり低温での焼結が困難となる。このため、１０００℃以下の焼成では緻密な材料が得られない。また、５質量％を超えると誘電損失が大きくなり過ぎ、実用性が無くなる。このため、Ｎａ２Ｏ換算で０．１〜５質量％、Ｋ２Ｏ換算で０．１〜５質量％、ＣｏＯ換算で０．１〜５質量％が好ましい。
ＣｕとＭｎは、焼成工程において誘電体磁器組成物の結晶化を促進する効果があり、低温焼結を達成するために添加されるが、ＣｕＯ換算で０．０１質量％未満の場合、ＭｎＯ２換算で０．０１質量％未満の場合、その添加効果は小さく、９００℃以下での焼成ではＱの高い材料を得ることが困難になる。また、５質量％を超えると低温焼結性が損なわれるため、ＣｕＯ換算で０．０１〜５質量％が好ましい。
Ａｇは、ガラスの軟化点を低下させると同時に、結晶化を促進する効果があり、低温焼結を達成するために添加されるが、５質量％を超えると誘電損失が大きくなり過ぎ、実用性がない。このため、Ａｇは５質量％以下の添加が好ましい。さらに好ましくは２質量％以下である。
さらに、ＺｒＯ２換算で０．０１〜２質量％のＺｒを含有していると機械的強度の向上が見られるので望ましい。また、この低温焼結セラミック材料には、従来の材料に含まれているＰｂとＢを含んでいない。ＰｂＯは有害物質であり、製造工程中で生じる廃棄物等の処理に費用がかかり、また製造工程中でのＰｂＯの取り扱いにも注意が必要である。また、Ｂ２Ｏ３は、製造工程中で水、アルコールに溶解し、乾燥時に偏析したり、焼成時に電極材料と反応したり、使用する有機バインダと反応しバインダの性能を劣化させる等の問題がある。このような有害な元素を含んでいないので環境面でも有用である。
［基体用グリーンシートの作製］
以上の主成分及び副成分から出発原料を選択し、原材料となる酸化物粉あるいは炭酸塩化合物粉をそれぞれ秤量する。これらの粉末をボールミルやビーズミルに投入し、更に酸化ジルコニウム製のメディアボールと純水を投入して２０時間湿式混合を行う。混合スラリーを加熱乾燥し水分を蒸発させた後ライカイ機で解砕し、アルミナ製のるつぼに入れて、７００〜９００℃、例えば８００℃で２時間仮焼する。仮焼固形物を前述のボールミルやビーズミルに投入し２０〜４０時間湿式粉砕を行い、乾燥させ平均粒径０．６〜２μmの範囲に、例えば１μmの微粉砕粒子とする。仮焼物を微粉砕化した粒子はセラミックス粒子にガラスが部分的、全体的に被覆された仮焼複合物粒子となっている。これは、従来一般のガラス微粉砕粒子とセラミックス微粉砕粒子が混合された原料に比べると、ガラス成分のガラス化反応が不十分で流動し難い状態にある。つまり、焼成過程においてガラスの流動が抑えられるので、拘束層のアルミナがグリーンシート側に埋没し難く、除去もし易いグリーンシートが得られる。次に、この仮焼複合物粉末に、エタノール、ブタノール、有機バインダとしてポリビニルブチラール樹脂、可塑剤としてブチルフタリルグリコール酸ブチル（略称：BPBG）をボールミルで混合してスラリーを作製した。尚、有機バインダとしては、例えばポリメタクリル樹脂等を、可塑剤としては、例えばジ−ｎ−ブチルフタレートを、溶剤としては、例えばトルエン、イソプロピルアルコールのようなアルコール類を用いることもできる。
次いで、このスラリーをドクターブレード法によって有機フィルム（ポリエチレンテレフタレートPET）上でシート状に成形し、乾燥させて、０．１５mm厚みのセラミックグリーンシートを得た。セラミックグリーンシートは有機フィルムごと１８０mm角に切断した。
［第１のセラミックグリーンシート積層体の作製］
上記のセラミックグリーンシートに、キャビティに相当する部位にサーマルビアを構成するビアホールをパンチングで形成する。同時に回路を構成するビアホールを適宜設け、Ａｇを主体とする導体ペーストでこれらのビアホールを充填し、さらにＡｇを主体とする導体ペーストを用いて回路を構成する内部電極パターンを印刷形成する。第１のセラミックグリーンシート積層体の最上層のシートについては底部電極を印刷形成する。これらのグリーンシートをそれぞれを１枚ずつ温度60℃、圧力2.8ＭＰａで仮圧着しながら複数枚重ねて積層体を得る。そして、この積層体の下面にＡｇを主体とする導体ペーストを用いて端子電極を印刷形成し、さらに上面（第２のセラミックグリーンシート積層体を積層する面）の底部電極の位置であって、キャビティを形成する貫通孔に対面する位置に、貫通孔よりも大きいキャビティ拘束層を、貫通孔の外周長よりも１２０％以下の外周長になるように大きく、厚みが２５〜５０μｍ程度になるように形成する。よって、このキャビティ拘束層は前記底部電極を覆うように設けられる。尚、キャビティ拘束層の形成手段は、概ね厚さ６０μｍ以下では印刷形成、８０μｍ以上ではシート積層形成を目処とする。このとき印刷形成用のペースト、また拘束用シートについては下記するものを用いる。その後、この第１のセラミックグリーンシート積層体に対し静水圧プレスを施し圧着を行う。静水圧プレスの条件は、温度85℃、圧力10.8ＭＰａ、時間10分間とした。静水圧プレス処理により、積層体に均等圧が掛かり全体の密度及び強度の向上や表面の平坦化を行う。さらに、キャビティ拘束層を積層体側に十分に密着させることができ、後の基板圧着工程や焼成工程で収縮抑制、デラミネーション抑制の効果が期待できる。この圧着の後、下面の端子電極に関し適宜オーバーコート材を形成する。以上により第１のセラミックグリーンシート積層体を作製した。
［第２のセラミックグリーンシート積層体の作製］
上記のセラミックグリーンシートに回路を構成するビアホールを適宜設け、Ａｇを主体とする導体ペーストでビアホールを充填し、さらにＡｇを主体とする導体ペーストを用いて回路を構成する内部電極パターンを印刷形成する。第２のセラミックグリーンシート積層体の最上層のシートについては端子電極や表面電極を印刷形成する。これらのグリーンシートをそれぞれを１枚ずつ温度60℃、圧力2.8ＭＰａで仮圧着しながら複数枚重ねて積層体を得る。その後、この第２のセラミックグリーンシート積層体に対し静水圧プレスを施し圧着を行う。静水圧プレスの条件は上記第１のセラミックグリーンシート積層体の場合と同様である。この圧着の後、上面の端子電極や表面電極に関し適宜オーバーコート材を形成し、さらに、キャビティを形成する所定位置に貫通孔を一度に設ける。この貫通孔を設ける工程は静水圧プレス処理をした後に行う。静水圧プレスを掛けることにより密度、強度が向上し、貫通孔のダレ等もなくなり好ましい。以上により第２のセラミックグリーンシート積層体を作製した。
尚、上記第１と第２のセラミックグリーンシート積層体において、静水圧プレスを行うことは好ましい態様ではあるが、これを必須とするものではない。例えば、温度85℃、圧力10.8ＭＰａ程度の通常の熱圧着を施すことでも良い。
［未焼成多層セラミック基板の作製］
第１のセラミックグリーンシート積層体２０ａの上に第２のセラミックグリーンシート積層体２０ｂを一致するように載せた後、温度70℃、圧力10.8ＭＰａにて熱圧着を施し一体化してキャビティを有する未焼成多層セラミック基板を得た。このとき、キャビティ拘束層は貫通孔よりも大きく外周を挟着するように重ねることで足りるので積層作業を容易に行うことができる。
未焼成多層セラミック基板は、図６に示すように１８０ｍｍ角の大型基板１００にて作製しているので、これに製品の個片サイズである１０×１５mm角に分割溝１０５を入れた。セラミックグリーンシート積層体は大型基板で作製し、最終工程で個片に分割して多層セラミック基板の製品１０１ａ、１０１ｂ・・・を得る。基板の分割法としては、焼結後にダイヤモンドブレード、ダイヤモンドペン、レーザー等で分割溝を形成し破断する方法あるいは焼結前の生状態で分割溝を形成し、焼成後に個々の基板に分割する場合とがある。ここでは、後者の未焼成のグリーンシートに製品の個片基板サイズである１０×１５mm角に分割溝を入れた。分割溝入れはグリーン体にナイフ刃を押し当て、深さを０．１１mmとした。なお、ナイフ刃の厚さは０．１５mmを用いた。分割溝の断面形状は底辺約０．１５mm、深さ約０．１mmのほぼ二等辺三角形となっていた。
［拘束層用ペーストの作製］
上下拘束層およびキャビティ拘束層は、上述した低温焼結セラミック材料の焼結温度では焼結しない無機材料からなるものである。この無機材料としては、例えばアルミナ粉末またはジルコニア粉末等を用いることができるが、拘束効果、入手容易性からアルミナが好ましい。無機材料粉末の平均粒径は、０．３〜４μmであることが望ましい。この理由は、粒径により拘束力を制御することがある程度可能であるからである。即ち、無機材料の平均粒径が０．３μｍ未満であると、塗布印刷に必要な粘度特性を得るために必要なバインダ量が多くなり、無機材料粉末の充填率が小さくなって平面と分割溝と共に拘束力を発揮できず、４μｍを超えると拘束力が弱くなる。
ここでは難焼結性の無機材料粉末として上記粒径としたアルミナを用いた。別途有機バインダとしてのエチルセルロースを有機溶剤としてのαテルピネオールに溶かしたビヒクルを準備し、アルミナとビヒクルを乳鉢と乳棒で予備混合した後、3本ロールで混錬することによりペーストを作製した。このときのビヒクルはエチルセルロースをαテルピネオールに５wt％溶解したものを用いた。ここで、印刷ペーストに使用する有機バインダは印刷に必要な粘度特性とペーストを構成する粉末同士の密着性及び基板への密着性を有する程度であればよいので４体積％以上、１０体積％未満で良い。より多くの有機バインダは印刷膜単体の強さを増大し、基板との密着性を高めることができるが、無機材料粉末の充填率が減少する。無機材料粒子の充填率が高い方が収縮率低減とそのばらつき低減に有効である。さらには焼成過程における分解物が少なくなるため、外部電極への悪影響が少なく、良好な外部電極が得られる。
このペーストを用いて第１のセラミックグリーンシート積層体上にキャビティ拘束層を印刷形成する。あるいは下記する拘束層用グリーンシートを用いてキャビティ拘束層を形成する。
［上下拘束層用グリーンシートの作製］
拘束層は、上述したペーストの他にグリーンシートの形態でも使用される。上記と同様に、アルミナ粉末として平均粒径は、０．３〜４μmアルミナを準備し、その粉末とエタノール、ブタノール、有機バインダとしてポリビニルブチラール樹脂、可塑剤としてブチルフタリルグリコール酸ブチル（略称：BPBG）を酸化ジルコニウム製のメディアボールとともにポリエチレン製のボールミルで混合してスラリーを作製した。尚、有機バインダとしては、例えばポリメタクリル樹脂等を、可塑剤としては、例えばジ−ｎ−ブチルフタレートを、溶剤としては、例えばトルエン、イソプロピルアルコールのようなアルコール類を用いることもできる。次いで、このスラリーをドクターブレード法によって有機フィルム（ポリエチレンテレフタレートPET）上でシート状に成形し、乾燥させて、セラミックグリーンシートを得た。グリーンシートはドクターブレードのギャップを変えることにより厚さ、０．０４mm、０．１０mm、０．２０mmの３種類作製した。セラミックグリーンシートは有機フィルムごと１８０mm角に切断した。
［積層体のシート状上下拘束層の形成］
次に、上記したキャビティを含む未焼成多層セラミック基板の上面及び下面に拘束層を形成する。上下シート拘束層の形成は、上記スラリーを用いて厚さ１００μｍのグリーンシートを作製し、この拘束層用グリーンシートを未焼成多層セラミック基板上に複数枚重ね合わせ、圧着し、所定の厚さ（例えば上下それぞれ３００μｍ程度）になるまで重ね、温度が85℃、圧力は10.8ＭＰａで熱圧着を行った。また、乾燥手段については、高周波あるいはマイクロ波による加熱で乾燥させても良い。
また、上記したキャビティ拘束層の上に、さらにシート拘束層を設けることも、本発明では可能であるが、次のようにして作製できる。例えば、上記した上面シート拘束層の上からキャビティに相当する部位をさらに押圧することで、キャビティの貫通孔上部に拘束層がめり込んだ形となり充填することができる。
［未焼成多層セラミック基板の本焼結］
焼成はバッチ炉において大気中で行い、５００℃で４時間保持して脱バインダを行った後、８００〜１０００℃、例えば９００℃で２時間保持し、焼結を行った。昇温速度は３℃/分で、冷却は炉内自然冷却とした。８００℃未満であると緻密化が困難になる問題があり、１０００℃を超えるとＡｇ系電極材の形成が困難となり、また好ましい誘電特性を得ることが出来ない。
［拘束層の除去］
焼結後、表面に付着しているアルミナ粒子を除去する。これは焼成後の基板を超音波洗浄槽の水の中に入れて超音波を駆動することにより行う。このとき、ほとんどのアルミナ粒子が除去される。それによりＡｇ電極パッドの上にＮｉめっき、Ａｕめっき等のメタライズが高品質に成膜できる。メタライズは公知の無電解めっきが適用できる。尚、製品によってはＮｉめっき、Ａｕめっきのメタライズ成膜形成を行わない場合もある。
［多層セラミック基板の分割］
基板上面のメタライズ電極の上にスクリーン印刷ではんだパターンを形成する。そして、個々の半導体素子、チッブ素子等の部品を搭載し、リフローにより接続する。ワイヤボンディング用半導体素子は、その後基体の端子電極にワイヤボンディング接続を行う。その後、大型基板から分割溝に沿って破断することにより小片の多層セラミック基板が得られる。
［２段キャビティを備えた基板のセラミックグリーンシート積層体の作製］
２段キャビティを備えた多層セラミック基板の作製については、図７に示す製造過程で、上記と同様の製造条件等を用いれば良いので詳しい説明は省略する。但し、セラミックグリーンシート積層体の作製において、第２、第３のセラミックグリーンシート積層体を圧着する静水圧プレス処理の過程が若干異なる。即ち、第１のセラミックグリーンシート積層体については第１のキャビティ拘束層を形成した後に静水圧プレスを行い、第２のセラミックグリーンシート積層体については第２のキャビティ拘束層を形成した後に静水圧プレスを行い、更にその後に第１の貫通孔を設ける。そして、第３のセラミックグリーンシート積層体については、静水圧プレス後に第２の貫通孔を設けると言う過程をとるものである。
［キャビティ用顆粒状拘束材の作製と充填］
また、キャビティ拘束層の上に、さらに顆粒状拘束材を充填することも本発明では可能である。例えば、スプレードライヤーを用いることで、アルミナと有機バインダからなる顆粒を作製する。顆粒作製は、上記粒径のアルミナ、有機溶剤、有機バインダ、可塑剤からなるスラリーを用意して、スプレードライヤーに投入し、熱風入口温度が８０℃、排風出口温度が６０℃、ディスク回転数が３５０００ｒｐｍの条件で行った。さらに、得られた顆粒をふるいにかけて、５〜５０μｍ、例えば粒径１５μｍの顆粒を得た。次に、グリーンシート積層体のキャビティに対応した位置に開口部のあるマスク上に顆粒状無機拘束材を散布し、これをすり切ることで、キャビティ部に焼成温度では焼結しない顆粒状拘束材を、充填し、加圧成形した。加圧成形は、温度が８５℃、圧力は１０．８ＭＰａで行った。なお、キャビティの充填は、マスクを用いずに直接グリーンシート積層体上に散布した後に、これをすり切ることでも出来る。
本発明の実験結果について説明する。実施例の積層基板は、上記した基体材料、グリーンシート積層体、シート状の上下拘束層、キャビティ拘束層により未焼成多層セラミック基板を作製し、さらに上記した焼結と、拘束層の除去を行いキャビティを備えた多層セラミック基板を得た。基板の寸法はおよそ横10ｍｍ、縦8ｍｍ、厚さ0.75ｍｍであり、キャビティ寸法はおよそ横2ｍｍ、縦2ｍｍ、深さ0.4mmである。ここで、貫通孔の外周の長さに対するキャビティ拘束層の外周の長さと、キャビティ深さに対するキャビティ拘束層の厚みをそれぞれ変化させた。このとき、焼成前に、キャビティ拘束層周縁部のクラックと、貫通孔とキャビティ拘束層の位置ズレ程度を確認し、焼成後にはキャビティのクラック有無、キャビティ底部の平坦度、端子電極の傾斜角について評価した。
評価方法は、貫通孔とキャビティ拘束層の位置ズレは、第１、第２のセラミックグリーンシート積層体の一体化圧着後の未焼成多層セラミック基板において、任意の10個所のキャビティ部の観察を行った際の位置ズレの不良数で評価した。また、キャビティ底部の平坦度は、３D顕微鏡にて焼成後の断面における山と谷の最大差を測定して求めた。端子電極の傾斜角は、３D顕微鏡にて焼成後の断面における傾斜の両端位置を測定し求めた。なお、試料番号の左に＊印のないものが本発明の実施例であり、＊印のあるものは本発明の範囲外の比較例である。
以上の結果を表１に示す。
Figure 0004565383
以上の結果より、比較例の積層基板では、キャビティ部周囲の端子電極の傾斜角が３度より大きく、よってボンディング接続不良も発生すると考える。一方、本発明の実施例においては、キャビティ周囲の端子電極の傾斜角が低減されており、どの基板においても傾斜角が３度以下におさまっていた。ここで、傾斜角とボンディング接続不良率との関係を図８に示す。このように傾斜角３度以下とすることによって品質が安定することが確認されている。なお、キャビティ拘束層の大きさが貫通孔と同じ際には、キャビティ拘束層と貫通孔で位置ズレが発生し、その結果、キャビティ周縁部の拘束は不十分になるため、クラックが発生した。キャビティ拘束層の貫通孔に対する大きさを１０１％以上にすることによって、この位置ズレの発生頻度を低減でき、キャビティ拘束層の貫通孔に対する大きさが１０３％以上の際にはこの位置ズレは見られなくなった。また、キャビティ拘束層の大きさは、大きすぎてもそれ以上の効果が望めないうえに、貫通孔周縁部の禁止領域以上に形成されてしまうと、キャビティ拘束層の挟着部にはビア電極を形成できないため、配線に制約を課してしまうことになる。拘束層の厚さに関しては、薄過ぎると十分な拘束効果を発揮できないため、焼成時にクラックが発生する。一方、厚すぎる際には、第１のセラミックグリーンシート積層体に、キャビティ拘束層を圧着する工程で、キャビティ拘束層の隅部にクラックが発生する。本発明による実施例では、クラックの発生がなく、また平坦度も40μｍのものが十分得られることを確認した。
本発明のキャビティを備えた多層セラミック基板およびその製造方法は、携帯電話やPDA等の情報端末等の通信機、コンピュータ、計測機器等の電子装置で使用される精密電子部品等に利用できる。
本発明のキャビティを備えた多層セラミック基板の一形態を示す断面図である。 本発明の２段キャビティを備えた多層セラミック基板の一形態を示す断面図である。 本発明のキャビティを備えた多層セラミック基板に半導体素子を搭載した他の一形態を示す断面図である。 本発明の無収縮プロセスの製造方法を示すフローチャートである。 未焼成多層セラミック基板を作製するまでの概略の製造工程を説明する断面図 本発明の製造方法を実施する大型の未焼成多層セラミック基板を示す斜視図である。 他の製造プロセスの例を示す製造フローチャートである。 端子電極部の傾斜角度とボンディグ不良率の関係を示す図である。 従来のキャビティを備えた多層セラミック基板を示す断面図である。 従来のキャビティを備えた多層セラミック基板の問題点を示す基板の断面図である。 従来のキャビティを備えた多層セラミック基板の製造方法の一例を示す基板の断面図である。 従来のキャビティを備えた多層セラミック基板の製造方法の一例を示す基板の断面図である。
符号の説明
１ａ〜１ｊ：セラミックグリーンシート層
２：内部電極
３：表面電極
４：ビアホール
５：キャビティ
６：電子部品（半導体素子）
７：ワイヤ
８：端子電極
９、９０、９１、９２：貫通孔
１０：キャビティを備えた多層セラミック基板（多層セラミック基板、積層基板、基板）
１０’：電子部品を搭載したキャビティを備えた多層セラミック基板
１１：オーバーコート層
１２、１４：介在部
２０：未焼成のキャビティを備えた多層セラミック基板
２０ａ：第１のセラミックグリーンシート積層体
２０ｂ：第２のセラミックグリーンシート積層体
２０ｃ：第３のセラミックグリーンシート積層体
２１：シート状上面拘束層
２２：シート状下面拘束層
２５、２６、２７：キャビティ拘束層
３１：ワイヤボンディング用端子電極
３２：表面電極
３３：底部電極
Ａ、Ｂ：内部電極配置の禁止領域
Ｄ：クラック
Ｚ：キャビティ周囲の傾斜部

Claims (12)

  1. キャビティを形成するための貫通孔を有する第２のセラミックグリーンシート積層体と、貫通孔を有しない第１のセラミックグリーンシート積層体とを有する、キャビティを備えた多層セラミック基板であって、
    前記第１と第２のセラミックグリーンシート積層体が接触した状態で焼結されてなり、
    前記キャビティの底面は底部電極が露出しており、前記第１と第２のセラミックグリーンシート積層体間かつ前記キャビティの底面における外周縁の少なくとも一部に、前記セラミックグリーンシートよりもアルミナ濃度が高くかつ焼結していない無機材料が残存していることを特徴とするキャビティを備えた多層セラミック基板。
  2. 前記底部電極は、前記第１のセラミックグリーンシート積層体に形成されたビア上に配置されていることを特徴とする請求項１に記載のキャビティを備えた多層セラミック基板。
  3. 前記多層セラミック基板のキャビティ周囲に設けた端子電極の平坦度は、その断面における傾斜角度が３度以下であることを特徴とする請求項１又は２に記載のキャビティを備えた多層セラミック基板。
  4. キャビティを備えた多層セラミック基板の製造方法において、キャビティ底面となる位置に当該キャビティの貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とするキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、当該キャビティ拘束層を貫通孔の外縁よりはみ出すように挟着する工程を含む、ことを特徴とするキャビティを備えた多層セラミック基板の製造方法。
  5. 貫通孔を有しない第１のセラミックグリーンシート積層体と、貫通孔を有する第２のセラミックグリーンシート積層体とをそれぞれ作製する工程と、
    前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体とを重ねて圧着することにより、前記貫通孔によって形成されたキャビティを有する未焼成多層セラミック基板を作製する工程と、
    前記第１のセラミックグリーンシート積層体の下面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする下面拘束層を設ける工程と、
    前記第２のセラミックグリーンシート積層体の上面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする上面拘束層を設ける工程と、
    前記未焼成多層セラミック基板を焼成する工程と、
    前記拘束層を除去する工程と、を有するキャビティを備えた多層セラミック基板の製造方法であって、
    前記第１のセラミックグリーンシート積層体の作製工程において、前記第２のセラミックグリーンシート積層体の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とするキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、
    前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体とを重ねて圧着する工程において、前記キャビティ拘束層を貫通孔の外縁よりはみ出すように挟着する工程を含む、ことを特徴とするキャビティを備えた多層セラミック基板の製造方法。
  6. 貫通孔を有しない第１のセラミックグリーンシート積層体と、第１の貫通孔を有する第２のセラミックグリーンシート積層体と、第２の貫通孔を有する第３のセラミックグリーンシート積層体とをそれぞれ作製する工程と、
    前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体及び第３のセラミックグリーンシート積層体とを重ねて圧着することにより、前記第１、第２の貫通孔によって形成されたキャビティを有する未焼成多層セラミック基板を作製する工程と、
    前記第１のセラミックグリーンシート積層体の下面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする下面拘束層を設ける工程と、
    前記第３のセラミックグリーンシート積層体の上面にセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする上面拘束層を設ける工程と、
    前記未焼成多層セラミック基板を焼成する工程と、
    前記拘束層を除去する工程と、を有するキャビティを備えた多層セラミック基板の製造方法であって、
    前記第１のセラミックグリーンシート積層体の作製工程において、前記第２のセラミックグリーンシート積層体の第１の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする第１のキャビティ拘束層を設け、前記キャビティ底面に形成される底部電極を前記キャビティ拘束層で覆うとともに、
    前記第２のセラミックグリーンシート積層体の作製工程において、前記第３のセラミックグリーンシート積層体の第２の貫通孔に対面する位置に当該貫通孔よりも大きく、セラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする第２のキャビティ拘束層を設け、
    前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体及び第３のセラミックグリーンシート積層体とを重ねて圧着する工程において、前記第１、第２のキャビティ拘束層を第１、第２の貫通孔の外縁よりはみ出すように挟着する工程を含む、ことを特徴とするキャビティを備えた多層セラミック基板の製造方法。
  7. 前記第１のセラミックグリーンシート積層体の貫通孔に対面する位置に、ビアを形成する工程を有することを特徴とする請求項５又は６に記載のキャビティを備えた多層セラミック基板の製造方法。
  8. 前記第１のセラミックグリーンシート積層体と第２のセラミックグリーンシート積層体とをそれぞれ圧着する静水圧プレス（ＣＩＰ）工程を有し、第１のセラミックグリーンシート積層体についてはキャビティ拘束層を形成した後に静水圧プレスを行い、第２のセラミックグリーンシート積層体については静水圧プレス後に前記貫通孔を設けることを特徴とする請求項５〜７の何れかに記載のキャビティを備えた多層セラミック基板の製造方法。
  9. 前記キャビティ拘束層は、前記キャビティを形成する貫通孔の外周長に対して１００を超え１２０％以下の外周長に設けられることを特徴とする請求項４〜８の何れかに記載のキャビティを備えた多層セラミック基板の製造方法。
  10. 前記キャビティ拘束層は、前記キャビティの深さに対して２０％以下の厚みに設けられることを特徴とする請求項４〜９の何れかに記載のキャビティを備えた多層セラミック基板の製造方法。
  11. 前記キャビティ拘束層の上に、さらにセラミックグリーンシートの焼成温度では焼結しない無機材料を主体とする拘束シートあるいは顆粒状拘束材を充填することを特徴とする請求項４〜１０の何れかに記載のキャビティを備えた多層セラミック基板の製造方法。
  12. 前記上面拘束層と下面拘束層及びキャビティ拘束層を構成する無機材料は、ガラス成分を含まないアルミナであり、未焼成多層セラミック基板を焼成する過程で少なくともキャビティ底面を収縮させないものであることを特徴とする請求項４〜１１の何れかに記載のキャビティを備えた多層セラミック基板の製造方法。
JP2004294877A 2004-10-07 2004-10-07 キャビティを備えた多層セラミック基板およびその製造方法 Active JP4565383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004294877A JP4565383B2 (ja) 2004-10-07 2004-10-07 キャビティを備えた多層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004294877A JP4565383B2 (ja) 2004-10-07 2004-10-07 キャビティを備えた多層セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006108482A JP2006108482A (ja) 2006-04-20
JP4565383B2 true JP4565383B2 (ja) 2010-10-20

Family

ID=36377828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004294877A Active JP4565383B2 (ja) 2004-10-07 2004-10-07 キャビティを備えた多層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4565383B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862443B1 (ko) * 2007-04-10 2008-10-08 삼성전기주식회사 무수축 다층 세라믹 기판 제조방법
KR100925604B1 (ko) * 2007-11-12 2009-11-06 삼성전기주식회사 적층 세라믹 패키지 및 그 제조방법
KR101004840B1 (ko) * 2008-09-05 2010-12-28 삼성전기주식회사 캐비티를 갖는 다층 세라믹 기판의 제조방법
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
JP6120368B2 (ja) * 2013-06-18 2017-04-26 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板
JP6362384B2 (ja) * 2014-04-04 2018-07-25 日本特殊陶業株式会社 多層セラミック基板の製造方法
US10833414B2 (en) * 2018-03-02 2020-11-10 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module
US20210335681A1 (en) * 2020-04-27 2021-10-28 Electronics And Telecommunications Research Institute Ceramic stacked semiconductor package having improved anti-humidity and reliability and method of packaging ceramic stacked semiconductor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252558A (ja) * 1993-03-01 1994-09-09 Oki Electric Ind Co Ltd 多層ガラスセラミックキャビティ基板
JPH10289964A (ja) * 1997-04-15 1998-10-27 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2000025157A (ja) * 1998-04-28 2000-01-25 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP2004165247A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2005116938A (ja) * 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd キャビティ付き多層セラミック基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252558A (ja) * 1993-03-01 1994-09-09 Oki Electric Ind Co Ltd 多層ガラスセラミックキャビティ基板
JPH10289964A (ja) * 1997-04-15 1998-10-27 Ngk Spark Plug Co Ltd 配線基板とその製造方法
JP2000025157A (ja) * 1998-04-28 2000-01-25 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP2004165247A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2005116938A (ja) * 2003-10-10 2005-04-28 Ngk Spark Plug Co Ltd キャビティ付き多層セラミック基板およびその製造方法

Also Published As

Publication number Publication date
JP2006108482A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP4409209B2 (ja) 回路部品内蔵モジュールの製造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
WO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2002094244A (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
KR100462499B1 (ko) 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2006108483A (ja) キャビティを備えた多層セラミック基板およびその製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP4470158B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
JP5110419B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2005136303A (ja) 多層セラミック基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004146818A (ja) セラミック積層基板および高周波電子部品
JP2004172342A (ja) セラミック積層基板の製造方法
JP3748400B2 (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100722

R150 Certificate of patent or registration of utility model

Ref document number: 4565383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350