JP4564776B2 - デジタル式電力計 - Google Patents

Description

本発明は、デジタル式電力計に関し、さらに詳しく言えば、アナログ入力波形を所定のサンプリング周期にてＡ／Ｄ変換する場合において、アナログ入力波形の周波数変動に応じてサンプリング周期を可変として電力実効値演算などに含まれる誤差分を極力小さな値に抑える技術に関するものである。

デジタル式電力計においては、被測定電源系（多くの場合、５０Ｈｚ／６０Ｈｚの商用電源）からＰＴ（変圧器）やＣＴ（変流器）それにアンプなどを介して入力される電圧Ｖと電流ＩとをＡ／Ｄ変換器にてデジタルデータに変換して、そのデータ（瞬時波形データ）をフラッシュＲＯＭやＤＲＡＭなどのメモリに格納する。

ＣＰＵ（制御手段）はメモリからデータを読み出して実効値演算を行い、電圧Ｖ，電流Ｉ，電力Ｗの実効値を求める。求められた実効値はデータ出力装置（表示手段や通信手段）に出力される。瞬時波形データをｄｓ，データ数をＭとすると、実効値Ｒの演算式は次式（１）で表される。また、電力の実効値Ｗはｖとｉをそれぞれ電圧と電流の瞬時波形データとして次式（２）で表される。

Ａ／Ｄ変換器のサンプリング周期（サンプリングのタイミング）はＣＰＵによって制御されるが、サンプリング定理により被測定周波数の２倍以上のサンプリング周波数でサンプリングする必要がある。

サンプリング周波数が高いほど、また、サンプリング期間が長いほど実効値が精度よく求められるが、そうするとサンプリングされたデータを蓄えるには大容量のメモリが必要となるばかりでなく、その演算にもかなりの時間がかかることになる。

そこで、図３の動作時間軸チャートに示すように、電力測定を適当な時間を１測定周期としてこれを連続的に繰り返して実行することが行われている。すなわち、１測定周期内には前半側のサンプリング期間と後半側の演算期間とが含まれ、前半側のサンプリング期間内でＡ／Ｄ変換およびメモリへの格納を行い、後半側の演算期間で実効値演算を行って表示値をその都度更新するようにしている。

例えば繰り返しの測定周期が１秒であるとして、その前半の４００ミリ秒をサンプリング期間に割り当て残りの６００ミリ秒を演算期間として、その演算結果を１秒の代表値としたとしても、急激な変動がそれほど起こらない商用電源の測定では特に差し支えとはならない。

５０Ｈｚ／６０Ｈｚの商用電源を測定対象とする場合、通常、Ａ／Ｄ変換器のサンプリング周波数は１〜２ｋＨｚ程度までの帯域の成分の測定までもできるように５ｋＨｚ程度に設定されることが多く、その場合には瞬時波形データの個数ＭはＭ＝４００ミリ秒／５ｋＨｚ＝２０００個となる。

ところで、商用電源のように周期性のある波形では図４（ａ）に示すように、入力波形ＩＷの半周期の整数倍で実効値を演算する必要があるが、従来のデジタル式電力計においてはＡ／Ｄ変換器のサンプリング周期が一定（固定）とされているため、図４（ｂ）に示すように入力波形ＩＷの周波数が変動した場合には、正確なデータが得られないことになり、これが誤差として実効値に含まれ測定値がふらつくことになる。

この問題を回避する方法の一つとして、特許文献１に記載されているように瞬時データを入力波形の周波数に応じて所定回数積和算する方法がある。

特開平５−１７２８５９号公報

しかしながら、上記の方法によると入力波形の周波数に応じてデータのサンプリング量が変動するため、それを見越して容量が大きめのメモリを用意する必要がある。一例として、被測定電源の周波数が５０Ｈｚの場合でＭ個のデータを２０波（４００ミリ秒間）にわたってサンプリングするように設定したとき、そのサンプリング周期は４００ミリ秒／Ｍとなる。

このようにサンプリング周期が設定された状態で、極端な例として被測定電源の周波数が５０Ｈｚ→４０Ｈｚに変動したと仮定すると、この場合の２０波は５００ミリ秒に相当するためデータのサンプリング量はＭ個の５／４倍となる。したがって、メモリも５／４倍の容量を確保しておく必要があるが、実際には商用電源は５０Ｈｚ／６０Ｈｚにほぼ固定されているため余裕メモリ分が無駄になる場合が多い。

なお、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を用いて入力波形の基本周波数に同期したデジタルサンプリングを行うＰＬＬ同期方式の電力計もあるが、ＰＬＬ回路は高価であるためコスト的に好ましくない。

また、このハード的なＰＬＬ回路においては、急激な例えば電圧降下によりＰＬＬがかからない状態（アンロック状態）に陥った場合、ＰＬＬ回路がアンロック状態であると認識するまでに数秒かかるため、その間サンプリングができず測定が停止してしまうことがある。

したがって、本発明が解決しようとする課題は、アナログ入力波形の周波数変動に応じてサンプリング周期を可変とすることにより、常に予定された一定量のデータがサンプリングされるようにして、メモリの過装備をなくすとともに電力実効値演算などに含まれる誤差分を極力小さな値に抑えることにある。

上記課題を解決するため、請求項１に記載の発明は、被測定電源系からアナログ信号として入力される電圧，電流の各入力信号をデジタルデータに変換するＡ／Ｄ変換器と、Ａ／Ｄ変換された上記デジタルデータを記憶するデータ記憶手段と、上記デジタルデータを演算処理して所定パラメータの実効値を算出するとともに上記Ａ／Ｄ変換器のサンプリング周期を制御する制御手段と、上記制御手段に所定の指示を設定する操作部とを備え、所定のサンプリング期間を含む測定周期が連続して繰り返され、上記サンプリング期間内で上記入力信号を上記Ａ／Ｄ変換器にてデジタルデータに変換して上記データ記憶手段に記憶し、上記データ記憶手段から上記デジタルデータを読み出して演算処理するデジタル式電力計において、上記入力信号の周波数測定手段を備えているとともに、上記制御手段には、上記操作部より上記サンプリング期間内で取得すべきデータ個数と、上記サンプリング期間内で取り込むべき上記入力信号の半周期の個数とがあらかじめ設定されており、上記制御手段は、上記データ個数をＭ，上記入力信号の半周期の個数をＮ（Ｍ，Ｎはともに整数）として、上記周波数測定手段から得られた上記入力信号の測定周波数がＦであるとき、上記Ａ／Ｄ変換器のサンプリング周期ｔｓをｔｓ＝Ｎ／（２×Ｆ×Ｍ）なる式により求める一方で、上記周波数測定手段から得られた上記入力信号の周波数Ｆが所定範囲外の周波数であるときには、その周波数Ｆを採用せず、上記操作部より別途に設定されている特定周波数Ｆａを用いて上記サンプリング周期ｔｓを求めることを特徴としている。

請求項２に記載の発明は、上記請求項１に記載の発明において、上記周波数測定手段が上記入力信号の内の電圧信号からその基本波周波数成分を抽出するローパスフィルタと、上記基本波周波数成分をパルス波形に変換するコンパレータとを含む周波数測定回路からなり、上記制御手段は上記パルス波形に基づいて上記入力信号の周波数を計測することを特徴としている。

請求項１に記載の発明によれば、入力信号の周波数が変動した場合にはその変動量に応じてＡ／Ｄ変換器のサンプリング周期が可変とされ、常に一定量のサンプリングデータが得られることになる。したがって、サンプリングデータを一旦メモリに格納する場合には容量が過分なメモリを用意する必要がなくなる。また、入力信号の周期とサンプリング周期とが一致するため演算処理時における誤差分を可及的に少なくすることができる。したがって、安価であり、入力信号の周波数が極端に変動したとしても測定が停止することのないデジタル式電力計が提供される。

また、請求項２に記載の発明によれば、周波数測定手段が安価な回路構成よりなるためデジタル式電力計のコストをさらに下げることができる。

次に、図１の回路ブロック図を参照して本発明の実施形態について説明するが、本発明はこれに限定されるものではない。なお、図２は本発明の概略的な動作フローチャートである。

図１に示すように、このデジタル式電力計１０は、被測定電源系ＰＬからその電圧Ｖ，電流Ｉの各アナログ信号を測定器本体１０ａ内に取り込む入力部２１を備えている。図示しないが、入力部２１にはＰＴ（変圧器）やＣＴ（変流器）それにアンプなどが含まれており、通常、電圧入力部と電流入力部は分かれているが、ここではそれらを含めて一つの入力部２１として示す。

測定器本体１０ａ内には入力部２１から入力されるアナログ信号（電圧Ｖ，電流Ｉ）をデジタルデータに変換するＡ／Ｄ変換器１１，Ａ／Ｄ変換器１１にサンプリングタイミング信号（サンプリング周期）を与えるタイマ１２，ＣＰＵ（中央演算処理手段）１３および記憶部１４がそれぞれバス配線で接続された状態で含まれている。記憶部１４にはＣＰＵの動作プログラムが格納されているＲＯＭと演算結果などを記憶する作業用のＲＡＭ（ワークＲＡＭ）とが設けられている。測定器本体１０ａはワンチップマイコンから構成されてよい。

この例において、測定器本体１０ａには周波数測定回路２２，Ａ／Ｄ変換されたデジタルデータ（瞬時波形データ）を記憶するメモリ２３，データ出力装置２４および操作部２５が外付け装置として接続されている。

周波数測定回路２２は入力部２１から供給される入力信号のうちの基本周波数成分（例えば５０Ｈｚ／６０Ｈｚ）を抽出するローパスフィルタおよびその基本周波数成分をパルス波形（ゼロクロス波形）に変換するコンパレータ（ともに図示しない）を有する波形整形回路の一種である。上記パルス波形は測定器本体１０ａ内のカウンタ１５に入力され、ＣＰＵ１３はその計数周期Ｔ’により入力信号の周波数Ｆ（＝１／Ｔ’）を測定する。

なお、電力計であれば一般的に電源周波数測定機能を備えているが、上記周波数測定回路２２のローパスフィルタは抵抗とコンデンサのＲＣ回路で構成できコンパレータを含めて安価に作製することができる。このほかに、メモリ２３に格納されているデータからゼロクロスをソフトウェアで検出し、その間隔から電源周波数（基本周波数）を求めることもできる。

メモリ２３にはフラッシュＲＯＭやＤＲＡＭなどが用いられるが、ＣＰＵ１３が高性能でリアルタイム（サンプリング周期内）で上記式（１）に示した実効値演算を処理可能であればメモリ２３は不要となる。

しかしながら、現在のところ高速処理可能な高性能ＣＰＵは高価であるため、この例ではコストの面からメモリ２３として安価な大容量メモリを使用し、上記従来例と同じくデータを一旦メモリ２３に記憶したのち演算処理するようにしている。

データ出力装置２４には表示器や外部機器にデータを送信する通信手段が用いられてよい。また、操作部２５からＣＰＵ１３に対して測定項目，レンジ，トリガなどの種々の測定条件が設定される。

次に、図２のフローチャートにしたがって本発明の動作について説明するが、その前提として、このデジタル式電力計１０においても先の図３の動作時間軸チャートに示したように、１測定周期が連続して繰り返され、その１測定周期の前半側はサンプリング期間で後半側は演算期間に割り当てられている。

まず、測定に入る前にＣＰＵ１３に対してサンプリング期間内で取り込むべき瞬時波形データのデータ個数Ｍと、同じくサンプリング期間内で取り込むべき入力信号の半周期の個数Ｎとを設定しておく。この個数Ｍ，Ｎの求め方は後述する。なお、半周期ではなく１周期の個数Ｎ’を最小単位で考えるとＮ’＝Ｎ／２と置き換えることができる。また、ＣＰＵ１３に対する個数Ｍ，Ｎの設定は出荷前にメーカー側で行われてもよいし、ユーザー側で例えば操作部２５から設定するようにしてもよい。

測定が開始されると、ステップＳＴ１で入力信号の周波数を測定する。この周波数測定は周波数測定回路２２から出力されるパルス波形をカウンタ１５で計測することにより行われる。次のステップＳＴ２では測定された入力信号の周波数に応じたサンプリング周期が求められ、そのサンプリング周期がタイマ１２に設定される。

ステップＳＴ３ではタイマ１２に設定されたサンプリング周期によってＡ／Ｄ変換器１１が入力信号をＡ／Ｄ変換し、Ｍ個の瞬時波形データがメモリ２３に取り込まれる。ここまでがサンプリング期間内に行われ、その後の演算期間でステップＳＴ４の実効値演算とステップＳＴ５の演算結果の出力が実行される。

上記ステップＳＴ２でのサンプリング周期の算出方法について説明する。上記ステップＳＴ１で測定した入力信号の周波数をＦ（Ｈｚ），その周期をＴ’（秒）とする（Ｔ’＝１／Ｆ）。したがって、半周期ＴはＴ＝Ｔ’／２＝１／（２×Ｆ）。サンプリング期間をＳ（秒）としたとき、あらかじめ設定された入力信号の半周期の個数（波形数の２倍）はＮであるから、Ｓ＝Ｎ×Ｔであれば半周期の整数倍であるから演算誤差は最小となる。

Ａ／Ｄ変換器１１のサンプリング周期をｔｓとするとｔｓ×Ｍ＝Ｓであるから、
ｔｓ×Ｍ＝Ｎ×Ｔ
が成立する。したがって、ＣＰＵ１３はｔｓを次式（３）により算出してタイマ１２に設定する。
ｔｓ＝Ｎ×Ｔ／Ｍ…（３）
ここでＴ＝１／（２×Ｆ）であるから式（３）を周波数Ｆで表すと次式（４）となる。
ｔｓ＝Ｎ／（２×Ｆ×Ｍ）…（４）
式（３）を採用するか式（４）を採用するかは任意であるが、いずれにしてもＭ，Ｎは既知の値であるためＡ／Ｄ変換器１１のサンプリング周期ｔｓを問題なく求めることができる。

次に、Ｍ，Ｎの値についても好ましい決め方があり、それについて実例を挙げて説明する。例えば１秒ごとに測定値（実効値）を出力するため１測定周期を１秒，サンプリング期間を４００ミリ秒，演算期間を残りの６００ミリ秒とする。電源周波数が５０Ｈｚ（Ｆ＝５０，半周期Ｔ＝０．０１）の場合、４００ミリ秒のサンプリング期間内に含まれる波形の個数ＮはＮ＝４０波である。換言すれば、通常の電源周波数の周期（半周期）の整数倍になるようにサンプリング期間を定める。

ここで、電源に含まれている１〜２ｋＨｚ帯域の信号を含めて実効値演算するためにＡ／Ｄ変換器１１のサンプリング周波数は５ｋＨｚ程度が必要である。そこで、仮に５ｋＨｚとすると、そのサンプリング周期は１／５ｋＨｚ＝０．２ミリ秒であるためサンプリング期間４００ミリ秒内に取り込むデータ個数ＭをＭ＝４００ミリ秒／０．２ミリ秒＝２０００個に決める。

このようにして、Ｎ＝４０，Ｍ＝２０００に決めると、Ａ／Ｄ変換器１１のサンプリング周期ｔｓは、
ｔｓ＝４０×Ｔ／２０００＝２×Ｔ／１００（秒）
として求まる。すなわち、この実例について言えば入力信号の１００倍の周波数でサンプリングすればよいことになる。

このように、サンプリング周期を入力信号の半周期のちょうど整数倍に設定できれば理想的と言えるが、実際には演算誤差やタイマ１２に対する設定に制限により、そのように設定できない場合があるとしても、本発明によれば実効値演算の誤差のふらつきを抑える効果がある。ちなみに、本発明によらない場合の測定結果の誤差は０．４％であったのに対して、本発明例によれば測定結果の誤差を０．１％以内に抑えることができた。

上記したように、本発明においては例えば周波数測定回路２２からの周波数情報に基づいてＣＰＵ１３によりＡ／Ｄ変換のサンプリング周期（周波数）を求めるようにしているが、入力信号の周波数が極端にずれた場合、本発明では次のように処理する。

一例として、電源周波数が４０〜７０Ｈｚの範囲内であれば、上記のようにしてＭ，ＮおよびＴの値に基づいてＡ／Ｄ変換のサンプリング周期ｔｓを算出するが、電源周波数が４０Ｈｚ未満もしくは７０Ｈｚを超えるように極端に変動した場合には、取りあえずＡ／Ｄ変換のサンプリング周波数を４０〜７０Ｈｚの範囲内の例えば５５Ｈｚ（周期で言えば１／５５秒）としてタイマ１２に設定することにより、ＰＬＬ回路の場合で言うアンロック状態を回避して測定を続行することができる。

本発明によるデジタル式電力計の一例を示す回路ブロック図。 本発明によるデジタル式電力計の動作説明用の概略的なフローチャート。 本発明および従来例で共通に採用している動作時間軸フローチャート。 従来例での問題点を説明するための入力波形とサンプリング周期との関係を示した説明図。

符号の説明

１０ デジタル式電力計
１０ａ 測定器本体
１１ Ａ／Ｄ変換器
１２ タイマ
１３ ＣＰＵ
１４ 記憶部
１５ カウンタ
２１ 入力部
２２ 周波数測定回路
２３ サンプリングデータ用メモリ
２４ データ出力装置
２５ 操作部

Claims (2)

1. 被測定電源系からアナログ信号として入力される電圧，電流の各入力信号をデジタルデータに変換するＡ／Ｄ変換器と、Ａ／Ｄ変換された上記デジタルデータを記憶するデータ記憶手段と、上記デジタルデータを演算処理して所定パラメータの実効値を算出するとともに上記Ａ／Ｄ変換器のサンプリング周期を制御する制御手段と、上記制御手段に所定の指示を設定する操作部とを備え、所定のサンプリング期間を含む測定周期が連続して繰り返され、上記サンプリング期間内で上記入力信号を上記Ａ／Ｄ変換器にてデジタルデータに変換して上記データ記憶手段に記憶し、上記データ記憶手段から上記デジタルデータを読み出して演算処理するデジタル式電力計において、
   上記入力信号の周波数測定手段を備えているとともに、上記制御手段には、上記操作部より上記サンプリング期間内で取得すべきデータ個数と、上記サンプリング期間内で取り込むべき上記入力信号の半周期の個数とがあらかじめ設定されており、
   上記制御手段は、上記データ個数をＭ，上記入力信号の半周期の個数をＮ（Ｍ，Ｎはともに整数）として、上記周波数測定手段から得られた上記入力信号の測定周波数がＦであるとき、上記Ａ／Ｄ変換器のサンプリング周期ｔｓをｔｓ＝Ｎ／（２×Ｆ×Ｍ）なる式により求める一方で、上記周波数測定手段から得られた上記入力信号の周波数Ｆが所定範囲外の周波数であるときには、その周波数Ｆを採用せず、上記操作部より別途に設定されている特定周波数Ｆａを用いて上記サンプリング周期ｔｓを求めることを特徴とするデジタル式電力計。
2. 上記周波数測定手段が上記入力信号の内の電圧信号からその基本波周波数成分を抽出するローパスフィルタと、上記基本波周波数成分をパルス波形に変換するコンパレータとを含む周波数測定回路からなり、上記制御手段は上記パルス波形に基づいて上記入力信号の周波数を計測することを特徴とする請求項１に記載のデジタル式電力計。

Images