JP4564423B2 - 半導体素子検査用基板の製造方法 - Google Patents
半導体素子検査用基板の製造方法 Download PDFInfo
- Publication number
- JP4564423B2 JP4564423B2 JP2005231545A JP2005231545A JP4564423B2 JP 4564423 B2 JP4564423 B2 JP 4564423B2 JP 2005231545 A JP2005231545 A JP 2005231545A JP 2005231545 A JP2005231545 A JP 2005231545A JP 4564423 B2 JP4564423 B2 JP 4564423B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating
- plating
- semiconductor element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
また、低コストで検査精度の向上を可能とするため、検査すべき半導体素子と接触して電気信号などのやり取りを司る上方の基板と、検査装置と接続して電気信号などのやり取りを司る広い面積を有する下方の基板と、これらの間の接続を司る中間体とからなり、下方の基板の中央部に上方の基板と中間体とを突設する、いわゆる台座構造の半導体検査用治具も提案されている(例えば、特許文献2参照)。
しかしながら、上記パッドを得るための無電解メッキ工程は、先に行われる表面・裏面接続端子を形成するための電解メッキ工程の後で行うため、無電解メッキのメッキ液中の薬品などの影響によって、先に形成された上記表面・裏面接続端子を腐食などして損傷するなどの不具合を招き易くなる。このため、半導体素子を精度良く有効に検査できなくなることがある、という問題点があった。
しかも、上記凹溝は、その深さよりも浅くなるように絶縁積層体の周辺部を研磨して除去されるため、その底面に無電解メッキにより形成したパッドを研磨後に出現する凹部の底面に配設できる。従って、半導体素子を精度良く有効に検査できる半導体素子検査用基板を確実に製造することが可能となる。
また、前記絶縁積層体の内部には、所定パターンの内部配線層やこれらを導通するビア導体が形成されており、これらは、上記絶縁材がセラミックの場合には、WまたはMoにより形成され、絶縁材がガラス−セラミックの場合には、AgまたはCuなどにより形成される。
更に、絶縁積層体の表面の凹部の底面に端面が露出するビア導体には、無電解メッキによりNiメッキ膜とAuメッキ膜とが被覆され、基板本体の裏面や凸部の頂面に端面が露出するビア導体には、後述する薄膜加工により形成されるCuなどからなる表面・裏面接続端子の表面に電解メッキによりNiメッキ膜とAuメッキ膜とが被覆される。
加えて、検査対象となる前記半導体素子には、例えば、ICチップ、トランジスタ、ダイオード、LSIなどが含まれる。
尚、前記凹部の形状には、任意であるが、例えば平面視で長方形、正方形、長円形、楕円形、あるいは正多角形、変形多角形などが含まれる。
これによる場合、所定寸法で所要数の上記各接続端子を所定の位置に精度良く形成することが可能となる。尚、上記薄膜形成工程には、例えば、スパッタリングなどの薄膜加工が用いられる。
図1は、本発明により得られる一形態の半導体素子検査用基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った断面図である。
図1,図2に示すように、半導体素子検査用基板1は、例えばアルミナなどを主成分とするセラミック(絶縁材)からなり且つ表面3および裏面4を有する基板本体2と、かかる基板本体2の表面3における中央部に突設され且つ上記セラミックからなり頂面7および四辺の側壁6を有する凸部5と、を備えている。
基板本体2の表面3で且つ凸部5の周囲には、図1,図2において左右一対で平面視がほぼ長方形である凹部10が形成され、各凹部10の側面11に囲まれた底面12には、複数のパッド14が長手方向に沿って等間隔に形成されている。
また、図1,図2に示すように、前記凸部5は、全体が四角柱を呈し、平面視が正方形の頂面7には、複数の表面接続端子8が格子状に形成されている。更に、基板本体2の裏面4にも、複数の裏面接続端子9が格子状に形成されている。
因みに、基板本体2は、約40mm×約40mm×約2.8mm、凸部5は、約20mm×約20mm×約1.6mm、各凹部10は、約22mm(長さ)×約4mm(幅)×0.3mm(深さ)のサイズである。
先ず、アルミナ粒子に樹脂バインダと溶剤などとを混合して得たセラミックスラリをドクターブレード法により、図3に示すように、厚み数10μmとしたグリーンシート(絶縁層)s1〜s6を用意する。このうち、上層側のグリーンシートs4〜s6には、図3の前後方向に沿って延びた平面視がほぼ長方形の貫通孔hを、パンチングにより形成する。また、グリーンシートs1〜s6の表面または裏面には、WまたはMo粉末を含む導電性ペーストを所定パターンで印刷して内部配線(図示せず)を形成し、且つグリーンシートs1〜s6の所定の位置には、これらを貫通するスルーホールに上記と同じ導電性ペーストを充填してビア導体(図示せず)を形成する。
上記グリーンシートs1〜s6を積層し且つ圧着した後、所定の温度帯で焼成することにより、図4に示すように、上面7および下面4を有し、上面7に開口し且つ平面視がほぼ長方形の凹溝10aを一対有する絶縁積層体2aを形成する。各凹溝10aは、ほぼ長方形の底面12とその周囲を囲む側面11とからなる。
次に、図6に示すように、各凹溝10aごとの底面12側に絶縁性ペースト(絶縁材)pを充填し、これにより複数のパッド14を被覆する。かかる状態で、絶縁積層体2aの上面7に対し、スパッタリングによりCr、Ti、およびCuの少なくとも一つからなる薄膜の導体層mを全面に被覆する。尚、各凹溝10a内の絶縁性ペーストp上にも、導体層mが薄く被覆されるが、図6では省略している。
その結果、感光性樹脂rおよび露光部分に位置していた導体層mが剥離されるため、図8に示すように、一対の凹溝10aに挟まれた絶縁積層体2aの上面7中央部に、Cr、Ti、およびCuの少なくとも一つからなる複数の表面導体8aが平面視で格子状にして形成される。かかる表面導体8aは、絶縁積層体2a中に形成されたビア導体の上端面と個別に接触している。
次いで、図9,図10に示すように、絶縁積層体2aの下面4にも、スパッタリングにより、前記同様の導体層mを全面に被覆した後、その上に感光性樹脂rを被覆する。かかる状態で、前記と同様に、上記感光性樹脂rを露光した後、これを現像処理する。
その結果、絶縁積層体2aの下面4に、複数の裏面導体が格子状に形成され、かかる裏面導体に対し、電解Niメッキおよび電解Auメッキを順次施すことにより、図11に示すように、複数の裏面接続端子9が絶縁積層体2aの下面4のほぼ全体に形成される。尚、かかる裏面接続端子9も、絶縁積層体2a中に形成されたビア導体の下端面と個別に接触している。
その結果、図12に示すように、表面3および裏面4からなる基板本体2と、かかる基板本体2の表面3における中央部から突設され平面視が正方形の頂面7および四辺の側壁6からなる四角柱を呈する凸部5と、底面12および側面11からなる一対の凹部10と、を備えた半導体素子検査用基板1が得られる。平面視がほぼ長方形を呈する各凹部10の底面12は、高さ数100μmの側面11に囲まれ、かかる底面12の長手方向に沿って、前記無電解メッキにより形成された厚みが約数μmのパッド14が複数位置している。
尚、前記露光・現像工程に替え、所要の厚みとした導体層に対してドライエッチングを行っても良い。
半導体素子検査用基板1aは、図13に示すように、前記同様の基板本体2と、その表面3の中央部に突設される前記同様の凸部5と、基板本体2の表面3で且つ凸部5の各側壁4に沿いつつ平行に形成された複数の凹部10と、を備えている。図13で、凸部5の左右両側には、基板本体2の表面3の周辺と凸部5の側壁6とに平行にして、内外2つ(2列)ずつの凹部10が形成されると共に、凸部5の上下両側には、凹部10が1つずつ形成されている。各凹部10の底面12には、複数のパッド14が当該凹部10の長手方向に沿ってほぼ等間隔で形成されている。
また、半導体素子検査用基板1aは、複数個の凹部10となる貫通孔を形成するパンチング工程が増えるほかは、前記と同様の製造方法によって製造される。
例えば、前記絶縁積層体を形成する絶縁材は、窒化アルミニウムやムライトなどのセラミックとしたり、低温焼成セラミックの一種であるガラス−セラミックとしても良く、後者の場合、内部配線層やビア導体には、AgまたはCuにより形成される。
また、前記凸部は、頂面が長方形で全体が直方体を呈する形態、頂面が正五角形以上または変形五角形以上で全体が多角柱を呈する形態、頂面が円形、長円形、あるいは楕円形で全体が円柱形、長円柱形、楕円柱形を呈する形態としても良い。
更に、前記凹部は、平面視が前記凸部の側壁に沿って細長く延びる六角形以上の変形多角形、長円形、あるいは楕円形を呈する形態としても良い。
加えて、前記パッドは、一つの凹部の底面に前記凸部の側壁に沿って2列以上を並列に形成しても良い。
2…………………基板本体
2a………………絶縁積層体
3…………………表面
4…………………裏面/下面
5…………………凸部
6…………………側壁
7…………………頂面/上面
8…………………表面接続端子
9…………………裏面接続端子
10………………凹部
10a……………凹溝
12………………底面
14………………パッド
s1〜s6………グリーンシート(絶縁層)
p…………………絶縁性ペースト(絶縁材)
Claims (1)
- 複数の絶縁層を積層することにより、平面視で周辺と中央部との間に凹溝を有する絶縁積層体を形成する工程と、
絶縁積層体の凹溝の底面に露出する導体の端面上に、無電解メッキよりパッドを形成する工程と、
上記パッドを絶縁材で被覆する工程と、
上記絶縁積層体の上面および下面に表面接続端子および裏面接続端子を形成するための電解メッキ工程を含む接続端子形成工程と、
上記絶縁積層体の上面における上記凹溝を含む周辺部を、かかる凹溝の深さよりも浅くなるように研磨して除去する工程と、を含む、
ことを特徴とする半導体素子検査用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231545A JP4564423B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体素子検査用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231545A JP4564423B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体素子検査用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007047011A JP2007047011A (ja) | 2007-02-22 |
JP4564423B2 true JP4564423B2 (ja) | 2010-10-20 |
Family
ID=37849948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005231545A Expired - Fee Related JP4564423B2 (ja) | 2005-08-10 | 2005-08-10 | 半導体素子検査用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4564423B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043468B1 (ko) * | 2009-05-06 | 2011-06-23 | 삼성전기주식회사 | 프로브 기판 및 이를 구비하는 프로브 카드 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0476284U (ja) * | 1990-11-16 | 1992-07-03 | ||
JP2000304770A (ja) * | 1999-04-16 | 2000-11-02 | Advantest Corp | プローブカード及びプローブカード製造方法 |
JP2004281471A (ja) * | 2003-03-12 | 2004-10-07 | Kyocera Corp | 配線基板 |
-
2005
- 2005-08-10 JP JP2005231545A patent/JP4564423B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0476284U (ja) * | 1990-11-16 | 1992-07-03 | ||
JP2000304770A (ja) * | 1999-04-16 | 2000-11-02 | Advantest Corp | プローブカード及びプローブカード製造方法 |
JP2004281471A (ja) * | 2003-03-12 | 2004-10-07 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2007047011A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101339493B1 (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
KR102005274B1 (ko) | 다층 세라믹 기판 및 그의 제조 방법 | |
JP2010062522A (ja) | セラミック多層回路基板及びその製造方法 | |
JP5445985B2 (ja) | プローブカード及びその製造方法 | |
JP2008504559A (ja) | パターン化された導電層を有する基板 | |
JP7081090B2 (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
KR101550484B1 (ko) | 전자부품 검사장치용 배선기판 및 그 제조방법 | |
JP6508416B2 (ja) | プローブカード用積層配線基板およびこれを備えるプローブカード | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
TWI739003B (zh) | 電子裝置的測試設備的探針卡的多層的製造方法 | |
US20130206460A1 (en) | Circuit board for semiconductor device inspection apparatus and manufacturing method thereof | |
JP4564423B2 (ja) | 半導体素子検査用基板の製造方法 | |
KR101568054B1 (ko) | 전자부품 검사장치용 배선기판 및 그 제조방법 | |
CN115989417A (zh) | 探针卡用多层布线基板以及探针卡 | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP6796920B2 (ja) | 多層配線基板の製造方法 | |
JP4960854B2 (ja) | 電子部品検査装置用配線基板 | |
JP5690678B2 (ja) | 電子部品検査装置用配線基板およびその製造方法 | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
KR102271347B1 (ko) | 전기 소자 검사 장치용 프로브 헤드 | |
JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
KR102339327B1 (ko) | 전기 소자 검사 장치용 프로브 헤드의 제조 방법 | |
WO2021039898A1 (ja) | 検査治具、及び検査装置 | |
JP2008294337A (ja) | セラミック基板 | |
JP6520343B2 (ja) | 電極シートおよび電極シートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4564423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |