JP4560885B2

JP4560885B2 - Compound semiconductor device and manufacturing method thereof, and semiconductor light emitting device and manufacturing method thereof

Info

Publication number: JP4560885B2
Application number: JP2000127400A
Authority: JP
Inventors: 重吾御友; 啓修成井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-04-27
Filing date: 2000-04-27
Publication date: 2010-10-13
Anticipated expiration: 2020-04-27
Also published as: JP2001308463A

Description

【０００１】
【発明の属する技術分野】
この発明は、化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法に関し、特に、ＩＩＩ−Ｖ族化合物半導体ヘテロ接合を有する化合物半導体装置、例えば半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
ＧａＩｎＡｓＰを活性層、ＧａＩｎＰを光導波層、ＡｌＧａＩｎＰをクラッド層とする半導体レーザは、Ａｌを含む層が活性層近傍に存在しないことから、出力５〜１０Ｗの超高出力半導体レーザとして注目されている。
【０００３】
一般的に、超高出力半導体レーザを得るためには、レーザを構成する半導体結晶の結晶性を良くする必要がある。結晶性を良くする手段の一つとして、異なる半導体材料が接合する接合面における格子定数を一致させることが挙げられる。
しかしながら、上述の半導体レーザにおいては、ＧａＩｎＡｓＰ活性層の格子定数とＧａＩｎＰ光導波層の格子定数とを一致させて結晶成長を行うことによっても、結晶性の良い結晶を得ることができない。
【０００４】
このような現象は、ＩｎＰ層およびＧａＩｎＡｓ層の結晶成長においても見られることが報告されている（Conf.Proc.IPRM'97 pp.257-260) 。以下、ＩｎＰ層およびＧａＩｎＡｓ層の結晶成長において、結晶性の良い結晶を得ることができない原因を簡単に説明する。いま、図８Ａに示すように、ＧａＩｎＡｓ層１０１の格子定数をＩｎＰの格子定数と一致させてその上にＩｎＰ層１０２を成長させる場合を考える。この場合、実際には、図８Ｂに示すように、ＩｎＰ層１０２の成長時にこのＩｎＰ層１０２からＰがＧａＩｎＡｓ層１０１に拡散し、逆にＧａＩｎＡｓ層１０１からＡｓがＩｎＰ層１０２に拡散することにより、ＧａＩｎＡｓ層１０１とＩｎＰ層１０２との接合面の近傍において、ＧａＩｎＡｓ層１０１側にＧａＩｎＡｓＰ層１０３が形成されるとともに、ＩｎＰ層１０２側にＩｎＡｓＰ層１０４が形成されることが、結晶成長のその場観察によって明らかにされている。ここで、ＧａＩｎＡｓＰ層１０３は、Ｐを含んでいてＡｓの組成が相対的に低いことによりＧａＩｎＡｓ層１０１よりも格子定数が小さく、逆に、ＩｎＡｓＰ層１０４は、Ａｓを含んでいることによりＩｎＰ層１０２よりも格子定数が大きい。このため、ＧａＩｎＡｓ層１０１とＩｎＰ層１０２との接合面においては、実際には大きな格子定数差が生じており、これが結晶性を悪化させる原因となっている。
【０００５】
このＧａＩｎＡｓ層１０１およびＩｎＰ層１０２の関係は、上述の半導体レーザにおける、互いに異なるＶ族元素を含むＧａＩｎＡｓＰ活性層およびＧａＩｎＰ光導波層についても同様に考えることができる。したがって、ＧａＩｎＡｓＰ活性層の格子定数とＧａＩｎＰ光導波層の格子定数とを一致させて結晶成長を行った場合に、結晶性の良い結晶を得ることができない原因は、ＧａＩｎＡｓＰ活性層とＧａＩｎＰ光導波層との接合面において大きな格子定数差が発生していることによる。
【０００６】
上記の報告例では、結晶性の悪化を抑制する手段として、有機金属化学気相成長（ＭＯＣＶＤ）による結晶成長において、Ａｓ原料であるアルシン（ＡｓＨ₃）とＰ原料であるフォスフィン（ＰＨ₃）との供給タイミングを微妙に調節することにより、上記の格子定数差が極めて小さい接合面を得ることに成功している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の方法は、非常に微妙な供給タイミングの調節を必要とする。また、非常に微妙な供給タイミングの調節を必要とするため、上記の格子定数差は、基板の大きさや結晶成長炉の構造に大きく依存し、面積の大きい基板を用いた場合、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合に、格子定数差が極めて小さい接合面を均一に得ることが困難であるといった問題がある。
【０００８】
したがって、この発明が解決しようとする課題は、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性に優れた半導体発光装置およびその製造方法を提供することにある。
【０００９】
より一般的には、この発明が解決しようとする課題は、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性に優れた化合物半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、この発明の第１の発明は、
Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、
第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、
第２のＩＩＩ−Ｖ族化合物半導体層上に第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、第１のＩＩＩ−Ｖ族化合物半導体層上に第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなる化合物半導体装置であって、第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２である
ことを特徴とするものである。
【００１１】
この発明の第２の発明は、
Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、
第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、
第２のＩＩＩ−Ｖ族化合物半導体層上に第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、第１のＩＩＩ−Ｖ族化合物半導体層上に第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなる化合物半導体装置の製造方法であって、
第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２となるようにした
ことを特徴とするものである。
【００１２】
この発明の第３の発明は、
Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、
第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、
第２のＩＩＩ−Ｖ族化合物半導体層上に第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、第１のＩＩＩ−Ｖ族化合物半導体層上に第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなる半導体発光装置であって、
第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２である
ことを特徴とするものである。
【００１３】
この発明の第４の発明は、
Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、
第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、
第２のＩＩＩ−Ｖ族化合物半導体層上に第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、第１のＩＩＩ−Ｖ族化合物半導体層上に第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなる半導体発光装置の製造方法であって、
第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２となるようにした
ことを特徴とするものである。
【００１４】
この発明において、典型的には、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されたときの格子定数をａ３、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されたときの格子定数をａ４、ａ５＝ａ３−ａ４、ａ６＝ａ１−ａ２としたとき、ａ５＜ａ６である。接合面における第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層との格子定数差を十分に小さくし、良好な結晶性を得る観点より、好適には、０＜ａ６／ａ１＜０．０３とし、より好適には、０＜ａ６／ａ１＜０．０３、かつ、−０．０１＜ａ５／ａ３＜０．０１とする。また、典型的には、第１のＩＩＩ−Ｖ族化合物半導体層のＩＩＩ族元素の組成を変化させることにより、ａ１＞ａ２となるように設定する。具体的には、例えば、第１のＩＩＩ−Ｖ族化合物半導体層がＩＩＩ族元素として少なくともＩｎを含む場合には、このＩｎの組成を高くすることにより、ａ１＞ａ２となるように設定する。
【００１５】
この発明において、第１のＩＩＩ−Ｖ族化合物半導体層および第２のＩＩＩ−Ｖ族化合物半導体層は、典型的には、ＩＩＩ族元素として少なくともＩｎを含むものである。具体的には、例えば、第１のＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＡｓＰ層、第２のＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＰ層である場合や、第１のＩＩＩ−Ｖ族化合物半導体層がＧａＩｎＡｓ層、第２のＩＩＩ−Ｖ族化合物半導体層がＩｎＰ層である場合などである。
【００１６】
この発明において、特に半導体発光装置、具体的には半導体レーザや発光ダイオードにおいては、例えば、第１のＩＩＩ−Ｖ族化合物半導体層は活性層、第２のＩＩＩ−Ｖ族化合物半導体層は光導波層であり、典型的には活性層はＧａＩｎＡｓＰ層、光導波層はＧａＩｎＰ層である。
【００１７】
この発明において、化合物半導体装置としては、半導体レーザ、発光ダイオードなどの半導体発光装置のほか、高電子移動度トランジスタ（ＨＥＭＴ）、共鳴トンネルトランジスタなどのヘテロ接合トランジスタやその他のヘテロ接合デバイスも含まれる。
【００１８】
この発明において、第１のＩＩＩ−Ｖ族化合物半導体層および第２のＩＩＩ−Ｖ族化合物半導体層の成長は、典型的には、気相成長、例えば有機金属化学気相成長（ＭＯＣＶＤ）法を用いて行われる。
【００１９】
上述のように構成されたこの発明によれば、第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２であることにより、第２のＩＩＩ−Ｖ族化合物半導体層上に第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、第１のＩＩＩ−Ｖ族化合物半導体層上に第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、接合面の近傍の部分の第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなっても、ａ１＝ａ２である場合に比べて、接合面における第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層との格子定数差を減少させることができ、もしくは皆無にすることができる。このため、接合面における第１のＩＩＩ−Ｖ族化合物半導体層および第２のＩＩＩ−Ｖ族化合物半導体層の欠陥の発生を減少させることができる。
【００２０】
また、この発明によれば、第１のＩＩＩ−Ｖ族化合物半導体層の格子定数ａ１および第２のＩＩＩ−Ｖ族化合物半導体層の格子定数ａ２が上述の条件を満たすように成長条件を設定するだけでよいので、第１のＩＩＩ−Ｖ族化合物半導体層と第２のＩＩＩ−Ｖ族化合物半導体層との接合面における格子定数差は、基板の大きさや結晶成長炉の構造にほとんど依存せず、面積の大きい基板を用いた場合や、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性を良好にすることができる。
【００２１】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。
図１はこの発明の第１の実施形態による半導体レーザを示す。この半導体レーザは、ＧａＩｎＡｓＰを活性層とした超高出力半導体レーザである。
【００２２】
図１に示すように、この一実施形態による半導体レーザにおいては、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＩｎＰバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ光導波層４、ＧａＩｎＡｓＰ活性層５、ＧａＩｎＰ光導波層６、ｐ型ＡｌＧａＩｎＰクラッド層７、ｐ型ＧａＩｎＰ層８およびｐ型ＧａＡｓキャップ層９が順次積層されている。ここで、ＧａＩｎＡｓＰ活性層５とＧａＩｎＰ光導波層４、６との接合の近傍の詳細な構造については後述する。
【００２３】
ｎ型ＧａＡｓ基板１は、例えば、（１００）面から［０−１−１］方向に８°オフした主面を有するものである。ｎ型ＧａＩｎＰバッファ層２は厚さが例えば０．０３μｍであり、ＧａＩｎＰの組成は例えばＧａ_0.5Ｉｎ_0.5Ｐである。ｎ型ＡｌＧａＩｎＰクラッド層３は厚さが例えば１μｍであり、ＡｌＧａＩｎＰの組成は例えば（Ａｌ_{0 .7}Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐである。ＧａＩｎＰ光導波層４の厚さは例えば０．０３７μｍであり、ＧａＩｎＰの組成は例えばＧａ_0.5Ｉｎ_0.5Ｐである。ＧａＩｎＡｓＰ活性層５は厚さが例えば０．０１２μｍであり、ＧａＩｎＡｓＰの組成は例えばＧａ_0.85Ｉｎ_0.15Ａｓ_0.65Ｐ_0.35である。ＧａＩｎＰ光導波層６は厚さが例えば０．０３７μｍであり、ＧａＩｎＰの組成は例えばＧａ_0.5Ｉｎ_0.5Ｐである。ｐ型ＡｌＧａＩｎＰクラッド層７は厚さが例えば１μｍであり、ＡｌＧａＩｎＰの組成は例えば（Ａｌ_{0 .7}Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐである。ｐ型ＧａＩｎＰ層８は厚さが例えば０．０３μｍであり、ＧａＩｎＰの組成は例えばＧａ_0.5Ｉｎ_0.5Ｐである。ｐ型ＧａＡｓキャップ層９は厚さが例えば０．２５μｍである。ｎ型ＧａＩｎＰバッファ層２およびｎ型ＡｌＧａＩｎＰクラッド層３のｎ型不純物としては例えばＳｉが用いられ、ｐ型ＡｌＧａＩｎＰクラッド層７、ｐ型ＧａＩｎＰ層８およびｐ型ＧａＡｓキャップ層９のｐ型不純物としては例えばＺｎが用いられる。
【００２４】
ｐ型ＡｌＧａＩｎＰクラッド層７の上層部、ｐ型ＧａＩｎＰ層８およびｐ型ＧａＡｓキャップ層９は所定幅のメサ形状を有する。このメサ部の両側の部分にはｎ型ＧａＡｓ電流ブロック層１０が埋め込まれている。
【００２５】
メサ部のｐ型ＧａＡｓキャップ層９およびその両側のｎ型ＧａＡｓ電流ブロック層１０上にｐ側電極１１が、ｐ型ＧａＡｓキャップ層９とオーミック接触して設けられている。このｐ側電極１１としては例えばＴｉ／Ｐｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板１の裏面にはｎ側電極１２が、このｎ型ＧａＡｓ基板１とオーミック接触して設けられている。このｎ側電極１２としては例えばＡｕＧｅ／Ｎｉ電極やＩｎ電極が用いられる。
【００２６】
図２にこの半導体レーザのエネルギーバンド構造を示す。図２中、Ｅ_cは伝導帯の下端のエネルギーを示す。
【００２７】
この半導体レーザにおいては、ｎ型ＡｌＧａＩｎＰクラッド層３とＧａＩｎＰ光導波層４との接合面およびＧａＩｎＰ光導波層６とｐ型ＡｌＧａＩｎＰクラッド層７との接合面においては、接合面の両側の半導体層にＶ族元素として同じもの、すなわちＰしか含まれていないので、これらの半導体層の成長時にこれらの接合面において格子定数の変化が生じることはない。これに対し、ＧａＩｎＰ光導波層４、６とＧａＩｎＡｓＰ活性層５との二つの接合面に加えて、ｎ型ＧａＡｓ基板１とｎ型ＡｌＧａＩｎＰクラッド層３およびｐ型ＡｌＧａＩｎＰクラッド層７との二つの接合面、ｐ型ＧａＡｓキャップ層９とｎ型ＡｌＧａＩｎＰクラッド層３およびｐ型ＡｌＧａＩｎＰクラッド層７との二つの接合面においても、接合面の両側の半導体層に含まれているＶ族元素が異なるため、格子定数差が生じる。この一実施形態においては、これらの中で接合面における格子定数差による影響が最も大きく、結晶性が悪化しやすい、ＧａＩｎＰ光導波層４、６およびＧａＩｎＡｓＰ活性層５にこの発明を適用する。すなわち、ｎ型ＧａＩｎＰバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ光導波層４、６、ｐ型ＡｌＧａＩｎＰクラッド層７、ｐ型ＧａＩｎＰ層８およびｐ型ＧａＡｓキャップ層９の格子定数ａ２は、ｎ型ＧａＡｓ基板１の格子定数とほぼ一致させているが、ＧａＩｎＡｓＰ活性層５の格子定数ａ１だけは、Ｉｎ組成を十分に高くすることにより、ｎ型ＧａＡｓ基板１の格子定数よりも大きくしている。すなわち、ａ１＞ａ２としている。これらの条件を満たす半導体層の組成の具体例は上述したとおりである。
【００２８】
図３に、この半導体レーザにおけるＧａＩｎＡｓＰ活性層５の近傍の詳細な構造を示す。図３に示すように、ＧａＩｎＡｓＰ活性層５とＧａＩｎＰ光導波層４との接合面においては、ＧａＩｎＰ光導波層４側にＧａＩｎＡｓＰ層１３が形成されているとともに、ＧａＩｎＡｓＰ活性層５側にＧａＩｎＡｓＰ層１４が形成されている。同様に、ＧａＩｎＡｓＰ活性層５とＧａＩｎＰ光導波層６との接合面においては、ＧａＩｎＰ光導波層６側にＧａＩｎＡｓＰ層１５が形成されているとともに、ＧａＩｎＡｓＰ活性層５側にＧａＩｎＡｓＰ層１６が形成されている。ここで、ＧａＩｎＡｓＰ層１４、１６のＰの組成はＧａＩｎＡｓＰ活性層５のＰの組成より高くなっている。そして、ＧａＩｎＡｓＰ層１４、１６の格子定数をａ３、ＧａＩｎＡｓＰ層１３、１５の格子定数をａ４、ａ５＝ａ３−ａ４、ａ６＝ａ１−ａ２としたとき、ａ５＜ａ６となっている。より詳細には、０＜ａ６／ａ１＜０．０３、かつ、−０．０１＜ａ５／ａ３＜０．０１となるように設定されている。
【００２９】
次に、上述のように構成されたこの一実施形態による半導体レーザの製造方法について説明する。
【００３０】
この半導体レーザを製造するには、まず、図１に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したｎ型ＧａＡｓ基板１上に、例えば減圧ＭＯＣＶＤ法により、ｎ型ＧａＩｎＰバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層３、ＧａＩｎＰ光導波層４、ＧａＩｎＡｓＰ活性層５、ＧａＩｎＰ光導波層６、ｐ型ＡｌＧａＩｎＰクラッド層７、ｐ型ＧａＩｎＰ層８およびｐ型ＧａＡｓキャップ層９を順次成長させる。ここで、これらの層の成長温度は例えば６５０〜７２０℃程度とする。また、これらの層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（（ＣＨ₃）₃Ｇａ、ＴＭＧａ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（（ＣＨ₃）₃Ａｌ、ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（（ＣＨ₃）₃Ｉｎ、ＴＭＩｎ）を、Ｖ族元素であるＡｓの原料としてはアルシン（ＡｓＨ₃）を、Ｖ族元素であるＰの原料としてはフォスフィン（ＰＨ₃）を用いる。また、ｎ型不純物のドーパントとしては例えばシラン（ＳｉＨ₄）を用い、ｐ型不純物のドーパントとしては例えばジメチル亜鉛（（ＣＨ₃）₂Ｚｎ、ＤＭＺｎ）を用いる。
【００３１】
図４に、ＧａＩｎＰ光導波層４、ＧａＩｎＡｓＰ活性層５およびＧａＩｎＰ光導波層６の成長時の成長原料の供給のタイミングチャートの一例を示す。この場合、ａ１＞ａ２とするために、ＧａＩｎＡｓＰ活性層５の成長時には、ＴＭＩｎの流量を格子整合条件の流量よりも少なくする。
【００３２】
これらのＧａＩｎＰ光導波層４、ＧａＩｎＡｓＰ活性層５およびＧａＩｎＰ光導波層６の成長時に、図３に示すような構造が形成される。すなわち、ＧａＩｎＰ光導波層４とＧａＩｎＡｓＰ活性層５との接合面においては、ＧａＩｎＡｓＰ活性層５からＧａＩｎＰ光導波層４にＡｓが拡散することによりＧａＩｎＡｓＰ層１３が形成されるとともに、ＧａＩｎＰ光導波層４からＧａＩｎＡｓＰ活性層５にＰが拡散することにより、よりＰの組成が高く、逆にＡｓの組成がより低いＧａＩｎＡｓＰ層１４が形成される。同様に、ＧａＩｎＡｓＰ活性層５とＧａＩｎＰ光導波層６との接合面においては、ＧａＩｎＡｓＰ活性層５からＧａＩｎＰ光導波層６にＡｓが拡散することによりＧａＩｎＡｓＰ層１５が形成されるとともに、ＧａＩｎＰ光導波層６からＧａＩｎＡｓＰ活性層５にＰが拡散することにより、よりＰの組成が高く、逆にＡｓの組成がより低いＧａＩｎＡｓＰ層１６が形成される。ここで、ＧａＩｎＡｓＰ層１３、１５の格子定数ａ４はＧａＩｎＰ光導波層４、６の格子定数ａ２より大きく、ＧａＩｎＡｓＰ層１４、１６の格子定数ａ３はＧａＩｎＡｓＰ活性層５の格子定数ａ１より小さいが、上述のようにＧａＩｎＡｓＰ活性層５の格子定数ａ１をあらかじめＧａＩｎＰ光導波層４、６の格子定数ａ２より大きく設定してあるので、ａ５＜ａ６となる。
【００３３】
次に、ｐ型ＧａＡｓキャップ層９の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えばＳｉＯ₂膜（図示せず）を形成した後、このＳｉＯ₂膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＳｉＯ₂膜をエッチングによりパターニングし、ストライプ形状とする。次に、このストライプ形状のＳｉＯ₂膜をマスクとしてｐ型ＡｌＧａＩｎＰクラッド層７の厚さ方向の所定の深さまでエッチングを行うことによりメサ部を形成する。
【００３４】
次に、再度、減圧ＭＯＣＶＤ法により、ストライプ形状のＳｉＯ₂膜をマスクとしてｎ型ＧａＡｓ電流ブロック層１０を選択成長させて、メサ部の両側の部分を埋め込む。
【００３５】
次に、マスクとして用いられたストライプ形状のＳｉＯ₂膜をエッチング除去した後、ｐ型ＧａＡｓキャップ層９およびｎ型ＧａＡｓ電流ブロック層１０の全面に真空蒸着法などによりｐ側電極１１を形成するとともに、ｎ型ＧａＡｓ基板１の裏面に例えば真空蒸着法などによりｎ側電極１２を形成する。
【００３６】
この後、上述のようにしてレーザ構造が形成されたｎ型ＧａＡｓ基板１を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、図１に示すように、目的とする半導体レーザが製造される。
【００３７】
図５、図６および図６に、ＧａＩｎＰ光導波層４、６の格子定数ａ２に対してＧａＩｎＡｓＰ活性層５の格子定数ａ１を変化させた三つの試料について行ったＸ線回折（使用Ｘ線：Ｋα１）の測定結果および試料表面の微分干渉顕微鏡写真（倍率２５倍）を示す。ここで、図５の試料におけるＧａＩｎＡｓＰ活性層５の格子定数ａ１は５．６７４Åで格子不整合（（ａ１−ａ２）／ａ２）は＋０．４％、図６の試料におけるＧａＩｎＡｓＰ活性層５の格子定数ａ１は５．６６４Åで格子不整合は＋０．２％、図７の試料におけるＧａＩｎＡｓＰ活性層５の格子定数ａ１は５．６５３Åで格子不整合は０％（完全格子整合）である。なお、使用したｎ型ＧａＡｓ基板１は主面が（１００）面から８°オフしたものであることにより、図５Ａ、図６Ａおよび図７ＡにおけるＸ線回折角度は、主面が（１００）面である場合に比べて低角側に８°シフトしており、このため主面が（１００）面である場合には３３°付近に見られるＧａＡｓのピークは２５°付近に見られる。
【００３８】
図７Ｂから明らかなように、ＧａＩｎＡｓＰ活性層５の格子定数とＧａＩｎＰ光導波層４、６の格子定数とが一致している場合、すなわちａ１＝ａ２の場合には、試料表面に欠陥に起因する多くのピットが見られる。これは、ａ１＝ａ２の場合には、ＧａＩｎＰ光導波層４、６とＧａＩｎＡｓＰ活性層５との接合面において大きな格子定数差が発生し、その接合面において欠陥が発生し、結果として試料表面にピットを発生させるためである。したがって、この条件の下では、良い結晶性の試料を得ることができない。これに対して、図５Ｂおよび図６Ｂから明らかなように、ＧａＩｎＡｓＰ活性層５の格子定数ａ１がＧａＩｎＰ光導波層４、６の格子定数ａ２に対して大きい場合、すなわちこの一実施形態におけるようにａ１＞ａ２の場合には、試料表面のピットは見られない。つまり、ａ１＞ａ２の場合には、ＧａＩｎＰ光導波層４、６とＧａＩｎＡｓＰ活性層５との接合面における格子定数差は、ａ１＝ａ２の場合と比べて軽減もしくは解消される。したがって、その接合面において欠陥が発生することはなく、試料表面にピットが見られない良い結晶性の試料を得ることができる。
【００３９】
以上のように、この一実施形態によれば、ＧａＩｎＡｓＰ活性層５の格子定数ａ１に対してＧａＩｎＰ光導波層４、６の格子定数ａ２を大きくしていることにより、すなわち、ａ１＞ａ２としていることにより、ＧａＩｎＰ光導波層４、６とＧａＩｎＡｓＰ活性層５との接合面における格子定数差を小さくすることができ、これによって接合面における欠陥の発生を抑えることができ、これらのＧａＩｎＰ光導波層４、６およびＧａＩｎＡｓＰ活性層５の結晶性を良好にすることができる。そして、ａ１＞ａ２となるようにＧａＩｎＰ光導波層４、６およびＧａＩｎＡｓＰ活性層５の成長条件を設定するだけでよいので、ＧａＩｎＰ光導波層４、６とＧａＩｎＡｓＰ活性層５との接合面における格子定数差は、基板の大きさや結晶成長炉の構造にほとんど依存せず、したがって面積の大きい基板を用いた場合や、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、これらのＧａＩｎＰ光導波層４、６およびＧａＩｎＡｓＰ活性層５の均一性および結晶性を良好にすることができる。
【００４０】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４１】
例えば、上述の一実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも一例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【００４２】
【発明の効果】
以上説明したように、この発明によれば、第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２としていることにより、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、優れた半導体結晶の均一性および結晶性を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体レーザを示す断面図である。
【図２】この発明の一実施形態による半導体レーザのエネルギーバンド構造を示す略線図である。
【図３】この発明の一実施形態による半導体レーザの活性層近傍の詳細な構造を示す一部拡大断面図である。
【図４】この発明の一実施形態による半導体レーザの製造方法においてＧａＩｎＰ光導波層およびＧａＩｎＡｓＰ活性層の成長を行う際の原料供給のタイミングチャートを示す略線図である。
【図５】この発明の一実施形態による半導体レーザの製造方法においてＧａＩｎＰ光導波層の格子定数ａ２に対してＧａＩｎＡｓＰ活性層の格子定数ａ１を変化させた場合のＸ線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図６】この発明の一実施形態による半導体レーザの製造方法においてＧａＩｎＰ光導波層の格子定数ａ２に対してＧａＩｎＡｓＰ活性層の格子定数ａ１を変化させた場合のＸ線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図７】この発明の一実施形態による半導体レーザの製造方法においてＧａＩｎＰ光導波層の格子定数ａ２に対してＧａＩｎＡｓＰ活性層の格子定数ａ１を変化させた場合のＸ線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図８】従来の半導体レーザにおける問題点を説明するための断面図である。
【符号の説明】
１・・・ｎ型ＧａＡｓ基板、３・・・ｎ型ＡｌＧａＩｎＰクラッド層、４、６・・・ＧａＩｎＰ光導波層、５・・・ＧａＩｎＡｓＰ活性層、７・・・ｐ型ＡｌＧａＩｎＰクラッド層、９・・・ｐ型ＧａＡｓキャップ層、１０・・・ｎ型ＧａＡｓ電流ブロック層、１１・・・ｐ側電極、１２・・・ｎ側電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a compound semiconductor device and a method for manufacturing the same, and a semiconductor light emitting device and a method for manufacturing the same, and is particularly suitable for application to a compound semiconductor device having a III-V compound semiconductor heterojunction, such as a semiconductor laser.
[0002]
[Prior art]
Semiconductor lasers using GaInAsP as an active layer, GaInP as an optical waveguide layer, and AlGaInP as a cladding layer are attracting attention as ultra-high-power semiconductor lasers with an output of 5 to 10 W because no Al-containing layer exists near the active layer. .
[0003]
In general, in order to obtain an ultrahigh power semiconductor laser, it is necessary to improve the crystallinity of a semiconductor crystal constituting the laser. One means for improving crystallinity is to match the lattice constants at the bonding surfaces where different semiconductor materials are bonded.
However, in the above-described semiconductor laser, a crystal with good crystallinity cannot be obtained even if crystal growth is performed by matching the lattice constant of the GaInAsP active layer and the lattice constant of the GaInP optical waveguide layer.
[0004]
It has been reported that such a phenomenon is also observed in the crystal growth of the InP layer and the GaInAs layer (Conf. Proc. IPRM '97 pp.257-260). Hereinafter, the reason why a crystal with good crystallinity cannot be obtained in the crystal growth of the InP layer and the GaInAs layer will be briefly described. Now, as shown in FIG. 8A, let us consider a case where the lattice constant of the GaInAs layer 101 is matched with the lattice constant of InP and the InP layer 102 is grown thereon. In this case, actually, as shown in FIG. 8B, when the InP layer 102 is grown, P diffuses from the InP layer 102 to the GaInAs layer 101, and conversely, As diffuses from the GaInAs layer 101 to the InP layer 102. In the vicinity of the bonding surface between the GaInAs layer 101 and the InP layer 102, the GaInAsP layer 103 is formed on the GaInAs layer 101 side and the InAsP layer 104 is formed on the InP layer 102 side. It is revealed by observation. Here, the GaInAsP layer 103 contains P and the composition of As is relatively low, so that the lattice constant is smaller than that of the GaInAs layer 101, and conversely, the InAsP layer 104 contains As. The lattice constant is larger than 102. For this reason, a large lattice constant difference actually occurs at the bonding surface between the GaInAs layer 101 and the InP layer 102, which causes the crystallinity to deteriorate.
[0005]
The relationship between the GaInAs layer 101 and the InP layer 102 can be similarly considered for a GaInAsP active layer and a GaInP optical waveguide layer containing different V group elements in the above-described semiconductor laser. Therefore, when crystal growth is performed by matching the lattice constant of the GaInAsP active layer and the lattice constant of the GaInP optical waveguide layer, the reason why a crystal with good crystallinity cannot be obtained is that the GaInAsP active layer and the GaInP optical waveguide layer This is because a large lattice constant difference is generated at the joint surface.
[0006]
In the above report example, as a means for suppressing the deterioration of crystallinity, in the crystal growth by metal organic chemical vapor deposition (MOCVD), arsine (AsH) which is an As raw material is used. _Three ) And P raw material phosphine (PH _Three )) Is finely adjusted to obtain a joint surface with a very small difference in lattice constant.
[0007]
[Problems to be solved by the invention]
However, the above method requires very delicate adjustment of the supply timing. In addition, since it is necessary to finely adjust the supply timing, the above lattice constant difference greatly depends on the size of the substrate and the structure of the crystal growth furnace. When growing on a large number of substrates as in a growth furnace, there is a problem that it is difficult to uniformly obtain a bonding surface with a very small difference in lattice constant.
[0008]
Therefore, the problem to be solved by the present invention is that when a substrate having a large area is used or a crystal growth furnace for production is used, without requiring delicate adjustment of the supply timing of the growth raw material. Another object of the present invention is to provide a semiconductor light emitting device excellent in the uniformity and crystallinity of a semiconductor crystal and a method for manufacturing the same even when growing on the semiconductor substrate.
[0009]
More generally, the problem to be solved by the present invention is that when a substrate having a large area is used or a crystal growth furnace for production is used, without requiring delicate adjustment of the supply timing of the growth raw material. An object of the present invention is to provide a compound semiconductor device excellent in the uniformity and crystallinity of a semiconductor crystal and a method for manufacturing the same even when growth is performed on a large number of substrates.
[0010]
[Means for Solving the Problems]
In order to solve the above problems, the first invention of the present invention is:
A first group III-V compound semiconductor layer containing at least As as a group V element;
A junction is formed with the first group III-V compound semiconductor layer, and at least P is included as a group V element, and a second group III-V compound semiconductor layer different from the first group III-V compound semiconductor layer is provided. And
A first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or a second group III-V compound semiconductor layer is grown on the first group III-V compound semiconductor layer. When As is introduced into the second III-V group compound semiconductor layer in the vicinity of the bonding surface, the lattice constant of the portion increases, and the second portion in the vicinity of the bonding surface increases. 1 is a compound semiconductor device in which P is introduced into a group III-V compound semiconductor layer to reduce the lattice constant of that portion, wherein the lattice constant of the first group III-V compound semiconductor layer is a1, second When the lattice constant of the III-V group compound semiconductor layer is a2, a1> a2.
It is characterized by this.
[0011]
The second invention of this invention is:
A first group III-V compound semiconductor layer containing at least As as a group V element;
A junction is formed with the first group III-V compound semiconductor layer, and at least P is included as a group V element, and a second group III-V compound semiconductor layer different from the first group III-V compound semiconductor layer is provided. And
A first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or a second group III-V compound semiconductor layer is grown on the first group III-V compound semiconductor layer. When As is introduced into the second III-V group compound semiconductor layer in the vicinity of the bonding surface, the lattice constant of the portion increases, and the second portion in the vicinity of the bonding surface increases. 1 is a method of manufacturing a compound semiconductor device in which P is introduced into a group III-V compound semiconductor layer to reduce the lattice constant of the portion.
When the lattice constant of the first group III-V compound semiconductor layer is a1, and the lattice constant of the second group III-V compound semiconductor layer is a2, a1> a2.
It is characterized by this.
[0012]
The third invention of the present invention is:
A first group III-V compound semiconductor layer containing at least As as a group V element;
A junction is formed with the first group III-V compound semiconductor layer, and at least P is included as a group V element, and a second group III-V compound semiconductor layer different from the first group III-V compound semiconductor layer is provided. And
A first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or a second group III-V compound semiconductor layer is grown on the first group III-V compound semiconductor layer. When As is introduced into the second III-V group compound semiconductor layer in the vicinity of the bonding surface, the lattice constant of the portion increases, and the second portion in the vicinity of the bonding surface increases. 1 is a semiconductor light-emitting device in which the lattice constant of the portion is reduced by introducing P into the group III-V compound semiconductor layer,
When the lattice constant of the first III-V group compound semiconductor layer is a1, and the lattice constant of the second group III-V compound semiconductor layer is a2, a1> a2.
It is characterized by this.
[0013]
The fourth invention of the present invention is:
A first group III-V compound semiconductor layer containing at least As as a group V element;
A junction is formed with the first group III-V compound semiconductor layer, and at least P is included as a group V element, and a second group III-V compound semiconductor layer different from the first group III-V compound semiconductor layer is provided. And
A first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or a second group III-V compound semiconductor layer is grown on the first group III-V compound semiconductor layer. When As is introduced into the second III-V group compound semiconductor layer in the vicinity of the bonding surface, the lattice constant of the portion increases, and the second portion in the vicinity of the bonding surface increases. 1 is a method for manufacturing a semiconductor light-emitting device in which P is introduced into a group III-V compound semiconductor layer to reduce the lattice constant of the portion.
When the lattice constant of the first group III-V compound semiconductor layer is a1, and the lattice constant of the second group III-V compound semiconductor layer is a2, a1> a2.
It is characterized by this.
[0014]
In the present invention, typically, the lattice constant when P is introduced into the first III-V compound semiconductor layer in the vicinity of the bonding surface is a3, and the second III of the portion in the vicinity of the bonding surface. When the lattice constant when As is introduced into the group V compound semiconductor layer is a4, a5 = a3-a4, and a6 = a1-a2, a5 <a6. From the viewpoint of sufficiently reducing the lattice constant difference between the first III-V group compound semiconductor layer and the second III-V group compound semiconductor layer at the bonding surface and obtaining good crystallinity, preferably 0 < a6 / a1 <0.03, more preferably 0 <a6 / a1 <0.03, and −0.01 <a5 / a3 <0.01. Also, typically, by setting the composition of the group III element of the first III-V compound semiconductor layer, a1> a2 is set. Specifically, for example, when the first group III-V compound semiconductor layer contains at least In as a group III element, the composition of In is set so as to satisfy a1> a2.
[0015]
In the present invention, the first group III-V compound semiconductor layer and the second group III-V compound semiconductor layer typically contain at least In as a group III element. Specifically, for example, when the first III-V compound semiconductor layer is a GaInAsP layer and the second III-V compound semiconductor layer is a GaInP layer, or when the first III-V group compound semiconductor layer is For example, the GaInAs layer and the second III-V compound semiconductor layer are InP layers.
[0016]
In the present invention, particularly in a semiconductor light emitting device, specifically a semiconductor laser or a light emitting diode, for example, the first III-V compound semiconductor layer is an active layer, and the second III-V compound semiconductor layer is an optical waveguide. Typically, the active layer is a GaInAsP layer, and the optical waveguide layer is a GaInP layer.
[0017]
In the present invention, the compound semiconductor device includes a semiconductor light emitting device such as a semiconductor laser and a light emitting diode, a heterojunction transistor such as a high electron mobility transistor (HEMT), a resonant tunnel transistor, and other heterojunction devices.
[0018]
In the present invention, the first III-V compound semiconductor layer and the second III-V compound semiconductor layer are typically grown by vapor deposition, for example, metal organic chemical vapor deposition (MOCVD). Done with.
[0019]
According to the present invention configured as described above, when the lattice constant of the first III-V compound semiconductor layer is a1 and the lattice constant of the second III-V compound semiconductor layer is a2, a1> By being a2, the first III-V compound semiconductor layer is grown on the second III-V compound semiconductor layer, or the second III-V compound semiconductor layer is grown on the second III-V compound semiconductor layer. When the -V group compound semiconductor layer is grown, As is introduced into the second III-V group compound semiconductor layer in the vicinity of the bonding surface, the lattice constant of the portion increases, and the bonding surface Even if the lattice constant of the portion is reduced by introducing P into the first III-V group compound semiconductor layer in the vicinity of the first portion, the first portion at the bonding surface is smaller than in the case where a1 = a2. III-V compound semiconductor layer and Difference in lattice constant between the second group III-V compound semiconductor layer can be reduced or can be completely eliminated. For this reason, generation | occurrence | production of the defect of the 1st III-V group compound semiconductor layer and the 2nd III-V group compound semiconductor layer in a junction surface can be reduced.
[0020]
In addition, according to the present invention, the growth conditions are set so that the lattice constant a1 of the first III-V group compound semiconductor layer and the lattice constant a2 of the second group III-V compound semiconductor layer satisfy the above-described conditions. Therefore, the difference in lattice constant at the bonding surface between the first III-V compound semiconductor layer and the second III-V compound semiconductor layer hardly depends on the size of the substrate or the structure of the crystal growth furnace. Even when a substrate having a large area is used or when growth is performed on a large number of substrates as in a production crystal growth furnace, the uniformity and crystallinity of the semiconductor crystal can be improved.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a semiconductor laser according to a first embodiment of the present invention. This semiconductor laser is an ultra-high power semiconductor laser using GaInAsP as an active layer.
[0022]
As shown in FIG. 1, in the semiconductor laser according to the embodiment, an n-type GaInP buffer layer 2, an n-type AlGaInP cladding layer 3, a GaInP optical waveguide layer 4, a GaInAsP active layer 5, A GaInP optical waveguide layer 6, a p-type AlGaInP cladding layer 7, a p-type GaInP layer 8 and a p-type GaAs cap layer 9 are sequentially stacked. Here, the detailed structure in the vicinity of the junction between the GaInAsP active layer 5 and the GaInP optical waveguide layers 4 and 6 will be described later.
[0023]
The n-type GaAs substrate 1 has, for example, a main surface that is off by 8 ° from the (100) plane in the [0-1-1] direction. The n-type GaInP buffer layer 2 has a thickness of, for example, 0.03 μm, and the composition of GaInP is, for example, Ga. _0.5 In _0.5 P. The n-type AlGaInP cladding layer 3 has a thickness of 1 μm, for example, and the composition of AlGaInP is, for example, (Al _{0 .7} Ga _0.3 ) _0.5 In _0.5 P. The thickness of the GaInP optical waveguide layer 4 is 0.037 μm, for example, and the composition of GaInP is, for example, Ga _0.5 In _0.5 P. The GaInAsP active layer 5 has a thickness of 0.012 μm, for example, and the composition of GaInAsP is, for example, Ga _0.85 In _0.15 As _0.65 P _0.35 It is. The GaInP optical waveguide layer 6 has a thickness of, for example, 0.037 μm, and the composition of GaInP is, for example, Ga. _0.5 In _0.5 P. The p-type AlGaInP cladding layer 7 has a thickness of, for example, 1 μm, and the composition of AlGaInP is, for example, (Al _{0 .7} Ga _0.3 ) _0.5 In _0.5 P. The p-type GaInP layer 8 has a thickness of, for example, 0.03 μm, and the composition of GaInP is, for example, Ga. _0.5 In _0.5 P. The p-type GaAs cap layer 9 has a thickness of, for example, 0.25 μm. For example, Si is used as the n-type impurity of the n-type GaInP buffer layer 2 and the n-type AlGaInP cladding layer 3, and the p-type impurities of the p-type AlGaInP cladding layer 7, the p-type GaInP layer 8, and the p-type GaAs cap layer 9 are used. For example, Zn is used.
[0024]
The upper layer portion of the p-type AlGaInP cladding layer 7, the p-type GaInP layer 8, and the p-type GaAs cap layer 9 have a mesa shape with a predetermined width. N-type GaAs current blocking layers 10 are embedded in the both sides of the mesa portion.
[0025]
A p-side electrode 11 is provided in ohmic contact with the p-type GaAs cap layer 9 on the p-type GaAs cap layer 9 in the mesa portion and the n-type GaAs current blocking layers 10 on both sides thereof. As the p-side electrode 11, for example, a Ti / Pt / Au electrode is used. On the other hand, an n-side electrode 12 is provided on the back surface of the n-type GaAs substrate 1 in ohmic contact with the n-type GaAs substrate 1. As this n-side electrode 12, for example, an AuGe / Ni electrode or an In electrode is used.
[0026]
FIG. 2 shows the energy band structure of this semiconductor laser. In FIG. 2, E _c Indicates the energy at the bottom of the conduction band.
[0027]
In this semiconductor laser, the junction surface between the n-type AlGaInP cladding layer 3 and the GaInP optical waveguide layer 4 and the junction surface between the GaInP optical waveguide layer 6 and the p-type AlGaInP cladding layer 7 are formed on the semiconductor layers on both sides of the junction surface. Since only the same group V element, that is, P, is contained, no change in lattice constant occurs at the junction surface during the growth of these semiconductor layers. On the other hand, in addition to the two junction surfaces of the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5, two junctions of the n-type GaAs substrate 1, the n-type AlGaInP cladding layer 3 and the p-type AlGaInP cladding layer 7 are used. Since the V-group elements contained in the semiconductor layers on both sides of the bonding surface are different in the two bonding surfaces of the surface, the p-type GaAs cap layer 9 and the n-type AlGaInP cladding layer 3 and the p-type AlGaInP cladding layer 7, A lattice constant difference occurs. In this embodiment, the present invention is applied to the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 which are most affected by the difference in lattice constant at the junction surface and are likely to deteriorate the crystallinity. That is, the lattice constant a2 of the n-type GaInP buffer layer 2, the n-type AlGaInP cladding layer 3, the GaInP optical waveguide layers 4 and 6, the p-type AlGaInP cladding layer 7, the p-type GaInP layer 8 and the p-type GaAs cap layer 9 is n The lattice constant of the GaInAsP active layer 5 is made to be larger than the lattice constant of the n-type GaAs substrate 1 by sufficiently increasing the In composition. . That is, a1> a2. Specific examples of the composition of the semiconductor layer satisfying these conditions are as described above.
[0028]
FIG. 3 shows a detailed structure in the vicinity of the GaInAsP active layer 5 in this semiconductor laser. As shown in FIG. 3, a GaInAsP layer 13 is formed on the GaInP optical waveguide layer 4 side and a GaInAsP layer 14 on the GaInAsP active layer 5 side at the joint surface between the GaInAsP active layer 5 and the GaInP optical waveguide layer 4. Is formed. Similarly, a GaInAsP layer 15 is formed on the GaInP optical waveguide layer 6 side and a GaInAsP layer 16 is formed on the GaInAsP active layer 5 side at the joint surface between the GaInAsP active layer 5 and the GaInP optical waveguide layer 6. Yes. Here, the P composition of the GaInAsP layers 14 and 16 is higher than the P composition of the GaInAsP active layer 5. When the lattice constants of the GaInAsP layers 14 and 16 are a3, and the lattice constants of the GaInAsP layers 13 and 15 are a4, a5 = a3-a4, and a6 = a1-a2, a5 <a6. More specifically, 0 <a6 / a1 <0.03 and -0.01 <a5 / a3 <0.01 are set.
[0029]
Next, a manufacturing method of the semiconductor laser according to the embodiment configured as described above will be described.
[0030]
In order to manufacture this semiconductor laser, first, as shown in FIG. 1, an n-type GaInP buffer layer 2, n is formed on an n-type GaAs substrate 1 whose surface has been previously cleaned by thermal cleaning or the like, for example, by low pressure MOCVD. A type AlGaInP cladding layer 3, a GaInP optical waveguide layer 4, a GaInAsP active layer 5, a GaInP optical waveguide layer 6, a p-type AlGaInP cladding layer 7, a p-type GaInP layer 8 and a p-type GaAs cap layer 9 are grown in this order. Here, the growth temperature of these layers is about 650 to 720 ° C., for example. The growth raw materials for these layers are, for example, trimethylgallium ((CH _Three ) _Three Ga, TMGa) is trimethylaluminum ((CH _Three ) _Three Al, TMAl) is a trimethylindium ((CH _Three ) _Three In, TMIn) is used as a raw material for As, a group V element, arsine (AsH). _Three ) As a raw material for P which is a group V element, phosphine (PH _Three ) Is used. Further, as an n-type impurity dopant, for example, silane (SiH _Four ) And p-type dopants such as dimethylzinc ((CH _Three ) ₂ Zn, DMZn) are used.
[0031]
FIG. 4 shows an example of a timing chart of the supply of growth materials during the growth of the GaInP optical waveguide layer 4, the GaInAsP active layer 5, and the GaInP optical waveguide layer 6. In this case, in order to satisfy a1> a2, when the GaInAsP active layer 5 is grown, the flow rate of TMIn is made smaller than the flow rate of the lattice matching condition.
[0032]
When these GaInP optical waveguide layer 4, GaInAsP active layer 5 and GaInP optical waveguide layer 6 are grown, a structure as shown in FIG. 3 is formed. That is, at the bonding surface between the GaInP optical waveguide layer 4 and the GaInAsP active layer 5, As is diffused from the GaInAsP active layer 5 to the GaInP optical waveguide layer 4, a GaInAsP layer 13 is formed, and the GaInP optical waveguide layer 4 is formed. As a result of P diffusing from the GaInAsP active layer 5 to the GaInAsP active layer 5, a GaInAsP layer 14 having a higher P composition and a lower As composition is formed. Similarly, at the junction surface between the GaInAsP active layer 5 and the GaInP optical waveguide layer 6, As is diffused from the GaInAsP active layer 5 to the GaInP optical waveguide layer 6, a GaInAsP layer 15 is formed, and a GaInP optical waveguide layer is formed. By diffusing P from 6 to the GaInAsP active layer 5, a GaInAsP layer 16 having a higher P composition and a lower As composition is formed. Here, the lattice constant a4 of the GaInAsP layers 13 and 15 is larger than the lattice constant a2 of the GaInP optical waveguide layers 4 and 6, and the lattice constant a3 of the GaInAsP layers 14 and 16 is smaller than the lattice constant a1 of the GaInAsP active layer 5. As described above, since the lattice constant a1 of the GaInAsP active layer 5 is set in advance larger than the lattice constant a2 of the GaInP optical waveguide layers 4 and 6, a5 <a6.
[0033]
Next, on the entire surface of the p-type GaAs cap layer 9, for example, SiO, vacuum deposition, sputtering, or the like is used. ₂ After forming a film (not shown), this SiO ₂ A resist pattern (not shown) having a predetermined shape is formed on the film by lithography, and the resist pattern is used as a mask to form SiO. ₂ The film is patterned by etching to form a stripe shape. Next, this stripe-shaped SiO ₂ Using the film as a mask, the mesa portion is formed by etching to a predetermined depth in the thickness direction of the p-type AlGaInP cladding layer 7.
[0034]
Next, stripe-shaped SiOCVD is again performed by low pressure MOCVD. ₂ Using the film as a mask, the n-type GaAs current blocking layer 10 is selectively grown to embed portions on both sides of the mesa portion.
[0035]
Next, striped SiO2 used as a mask ₂ After the film is removed by etching, a p-side electrode 11 is formed on the entire surface of the p-type GaAs cap layer 9 and the n-type GaAs current blocking layer 10 by a vacuum deposition method or the like. For example, the n-side electrode 12 is formed.
[0036]
Thereafter, the n-type GaAs substrate 1 on which the laser structure is formed as described above is processed into a bar shape by cleaving or the like to form both resonator end faces, and further, end face coating is applied to these resonator end faces. Then, this bar is chipped by cleaving or the like. Thus, the target semiconductor laser is manufactured as shown in FIG.
[0037]
5, 6, and 6, X-ray diffraction performed on three samples in which the lattice constant a <b> 1 of the GaInAsP active layer 5 is changed with respect to the lattice constant a <b> 2 of the GaInP optical waveguide layers 4 and 6 (used X-ray: The measurement result of Kα1) and a differential interference photomicrograph (25 times magnification) of the sample surface are shown. Here, the lattice constant a1 of the GaInAsP active layer 5 in the sample of FIG. 5 is 5.674 and the lattice mismatch ((a1-a2) / a2) is + 0.4%, and the lattice of the GaInAsP active layer 5 in the sample of FIG. The constant a1 is 5.664Å and the lattice mismatch is + 0.2%. The lattice constant a1 of the GaInAsP active layer 5 in the sample of FIG. 7 is 5.653Å and the lattice mismatch is 0% (perfect lattice match). Since the main surface of the n-type GaAs substrate 1 used is 8 ° off from the (100) plane, the X-ray diffraction angles in FIGS. 5A, 6A and 7A are the (100) plane. Therefore, when the main surface is the (100) plane, the GaAs peak seen at around 33 ° is seen at around 25 °.
[0038]
As is apparent from FIG. 7B, when the lattice constant of the GaInAsP active layer 5 and the lattice constant of the GaInP optical waveguide layers 4 and 6 coincide with each other, that is, when a1 = a2, the sample surface is caused by defects. Many pits can be seen. This is because, when a1 = a2, a large lattice constant difference occurs at the joint surface between the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5, and a defect occurs at the joint surface. This is to generate pits. Therefore, a sample with good crystallinity cannot be obtained under these conditions. On the other hand, as apparent from FIGS. 5B and 6B, when the lattice constant a1 of the GaInAsP active layer 5 is larger than the lattice constant a2 of the GaInP optical waveguide layers 4 and 6, that is, in this embodiment. In the case of a1> a2, no pits are observed on the sample surface. That is, in the case of a1> a2, the lattice constant difference at the bonding surface between the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 is reduced or eliminated compared to the case of a1 = a2. Therefore, no defect occurs on the joint surface, and a good crystalline sample with no pits on the sample surface can be obtained.
[0039]
As described above, according to this embodiment, the lattice constant a2 of the GaInP optical waveguide layers 4 and 6 is made larger than the lattice constant a1 of the GaInAsP active layer 5, that is, a1> a2. Accordingly, the difference in lattice constant at the joint surface between the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 can be reduced, thereby suppressing the occurrence of defects at the joint surface, and these GaInP optical waveguide layers. The crystallinity of the 4, 6 and GaInAsP active layer 5 can be improved. Since the growth conditions of the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 need only be set so that a1> a2, the lattice at the joint surface between the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 is set. The constant difference is almost independent of the size of the substrate and the structure of the crystal growth furnace. Therefore, when using a substrate with a large area or when growing on a large number of substrates like a crystal growth furnace for production. However, the uniformity and crystallinity of the GaInP optical waveguide layers 4 and 6 and the GaInAsP active layer 5 can be improved.
[0040]
Although one embodiment of the present invention has been specifically described above, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible.
[0041]
For example, the numerical values, structures, substrates, raw materials, processes, and the like given in the above-described one embodiment are merely examples, and different numerical values, structures, substrates, raw materials, processes, and the like may be used as necessary. .
[0042]
【The invention's effect】
As described above, according to the present invention, when the lattice constant of the first group III-V compound semiconductor layer is a1, and the lattice constant of the second group III-V compound semiconductor layer is a2, a1> a2 In the case of growing on a large number of substrates, such as a crystal growth furnace for production, when using a substrate with a large area without requiring delicate adjustment of the supply timing of growth raw materials In addition, excellent uniformity and crystallinity of the semiconductor crystal can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor laser according to an embodiment of the present invention.
FIG. 2 is a schematic diagram showing an energy band structure of a semiconductor laser according to an embodiment of the present invention.
FIG. 3 is a partially enlarged sectional view showing a detailed structure in the vicinity of an active layer of a semiconductor laser according to an embodiment of the present invention.
FIG. 4 is a schematic diagram illustrating a raw material supply timing chart when a GaInP optical waveguide layer and a GaInAsP active layer are grown in the method of manufacturing a semiconductor laser according to the embodiment of the present invention;
FIG. 5 shows the result of X-ray diffraction measurement and the sample surface when the lattice constant a1 of the GaInAsP active layer is changed with respect to the lattice constant a2 of the GaInP optical waveguide layer in the semiconductor laser manufacturing method according to one embodiment of the present invention. The figure substitute photograph which image | photographed with the differential interference microscope is shown.
FIG. 6 shows the measurement result of X-ray diffraction and the sample surface when the lattice constant a1 of the GaInAsP active layer is changed with respect to the lattice constant a2 of the GaInP optical waveguide layer in the semiconductor laser manufacturing method according to one embodiment of the present invention. The figure substitute photograph which image | photographed with the differential interference microscope is shown.
FIG. 7 shows the measurement result of X-ray diffraction and the sample surface when the lattice constant a1 of the GaInAsP active layer is changed with respect to the lattice constant a2 of the GaInP optical waveguide layer in the semiconductor laser manufacturing method according to one embodiment of the present invention. The figure substitute photograph which image | photographed with the differential interference microscope is shown.
FIG. 8 is a cross-sectional view for explaining a problem in a conventional semiconductor laser.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... n-type GaAs substrate, 3 ... n-type AlGaInP clad layer, 4, 6 ... GaInP optical waveguide layer, 5 ... GaInAsP active layer, 7 ... p-type AlGaInP clad layer, ..P-type GaAs cap layer, 10... N-type GaAs current blocking layer, 11... P-side electrode, 12.

Claims

Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、
上記第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、上記第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、
上記第２のＩＩＩ−Ｖ族化合物半導体層上に上記第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、上記第１のＩＩＩ−Ｖ族化合物半導体層上に上記第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、上記接合面の近傍の部分の上記第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、上記接合面の近傍の部分の上記第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなり、
上記第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、上記第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２であり、
上記接合面の近傍の部分の上記第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されたときの格子定数をａ３、上記接合面の近傍の部分の上記第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されたときの格子定数をａ４、ａ５＝ａ３−ａ４、ａ６＝ａ１−ａ２としたとき、ａ５＜ａ６である化合物半導体装置。A first group III-V compound semiconductor layer containing at least As as a group V element;
A second group III-V compound semiconductor layer that forms a junction with the first group III-V compound semiconductor layer, includes at least P as a group V element, and is different from the first group III-V compound semiconductor layer; Have
The first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or the second group III-V is grown on the first group III-V compound semiconductor layer. When a group compound semiconductor layer is grown, As is introduced into the second group III-V compound semiconductor layer in the vicinity of the junction surface, the lattice constant of the portion increases, and the junction Ri is smaller lattice constant of that portion by P is introduced into the first III-V compound semiconductor layer in a portion in the vicinity of the surface,
The lattice constant of the first group III-V compound semiconductor layer a1, when the lattice constant of the second group III-V compound semiconductor layer and a2, a1> Ri a2 der,
The lattice constant when P is introduced into the first III-V compound semiconductor layer in the vicinity of the bonding surface is a3, and the second III-V compound semiconductor in the vicinity of the bonding surface A compound semiconductor device in which a5 <a6 where a4, a5 = a3-a4, and a6 = a1-a2 are lattice constants when As is introduced into the layer .

０＜ａ６／ａ１＜０．０３である請求項１記載の化合物半導体装置。The compound semiconductor device according to claim 1, wherein 0 <a6 / a1 <0.03.

０＜ａ６／ａ１＜０．０３、かつ、−０．０１＜ａ５／ａ３＜０．０１である請求項１記載の化合物半導体装置。The compound semiconductor device according to claim 1, wherein 0 <a6 / a1 <0.03 and −0.01 <a5 / a3 <0.01.

上記第１のＩＩＩ−Ｖ族化合物半導体層のＩＩＩ族元素の組成を変化させることにより、ａ１＞ａ２となるように設定されている請求項１記載の化合物半導体装置。The compound semiconductor device according to claim 1, wherein a1> a2 is set by changing a composition of a group III element of the first group III-V compound semiconductor layer.

上記第１のＩＩＩ−Ｖ族化合物半導体層はＩＩＩ族元素として少なくともＩｎを含み、このＩｎの組成を高くすることにより、ａ１＞ａ２となるように設定されている請求項１記載の化合物半導体装置。2. The compound semiconductor device according to claim 1, wherein the first group III-V compound semiconductor layer contains at least In as a group III element, and is set to satisfy a1> a2 by increasing the composition of In. .

上記第１のＩＩＩ−Ｖ族化合物半導体層はＧａＩｎＡｓＰ層であり、上記第２のＩＩＩ−Ｖ族化合物半導体層はＧａＩｎＰ層である請求項１記載の化合物半導体装置。2. The compound semiconductor device according to claim 1, wherein the first group III-V compound semiconductor layer is a GaInAsP layer, and the second group III-V compound semiconductor layer is a GaInP layer.

気相成長により上記成長を行う請求項１記載の化合物半導体装置。The compound semiconductor device according to claim 1, wherein the growth is performed by vapor phase growth.

Ｖ族元素として少なくともＡｓを含む第１のＩＩＩ−Ｖ族化合物半導体層と、A first group III-V compound semiconductor layer containing at least As as a group V element;
上記第１のＩＩＩ−Ｖ族化合物半導体層と接合を形成し、Ｖ族元素として少なくともＰを含み、上記第１のＩＩＩ−Ｖ族化合物半導体層と異なる第２のＩＩＩ−Ｖ族化合物半導体層とを有し、A second group III-V compound semiconductor layer that forms a junction with the first group III-V compound semiconductor layer, includes at least P as a group V element, and is different from the first group III-V compound semiconductor layer; Have
上記第２のＩＩＩ−Ｖ族化合物半導体層上に上記第１のＩＩＩ−Ｖ族化合物半導体層を成長させ、または、上記第１のＩＩＩ−Ｖ族化合物半導体層上に上記第２のＩＩＩ−Ｖ族化合物半導体層を成長させた場合に、上記接合面の近傍の部分の上記第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されることによりその部分の格子定数が大きくなるとともに、上記接合面の近傍の部分の上記第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されることによりその部分の格子定数が小さくなる化合物半導体装置を製造する場合に、The first group III-V compound semiconductor layer is grown on the second group III-V compound semiconductor layer, or the second group III-V is grown on the first group III-V compound semiconductor layer. When a group compound semiconductor layer is grown, As is introduced into the second group III-V compound semiconductor layer in the vicinity of the junction surface, the lattice constant of the portion increases, and the junction When manufacturing a compound semiconductor device in which P is introduced into the first III-V group compound semiconductor layer in the vicinity of the surface to reduce the lattice constant of the portion,
上記第１のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ１、上記第２のＩＩＩ−Ｖ族化合物半導体層の格子定数をａ２としたとき、ａ１＞ａ２となり、When the lattice constant of the first III-V compound semiconductor layer is a1, and the lattice constant of the second III-V compound semiconductor layer is a2, a1> a2,
上記接合面の近傍の部分の上記第１のＩＩＩ−Ｖ族化合物半導体層にＰが導入されたときの格子定数をａ３、上記接合面の近傍の部分の上記第２のＩＩＩ−Ｖ族化合物半導体層にＡｓが導入されたときの格子定数をａ４、ａ５＝ａ３−ａ４、ａ６＝ａ１−ａ２としたとき、ａ５＜ａ６となるようにする化合物半導体装置の製造方法。The lattice constant when P is introduced into the first III-V compound semiconductor layer in the vicinity of the bonding surface is a3, and the second III-V compound semiconductor in the vicinity of the bonding surface A method of manufacturing a compound semiconductor device, wherein a5 <a6 is satisfied when a4, a5 = a3-a4, and a6 = a1-a2 are set as lattice constants when As is introduced into the layer.

０＜ａ６／ａ１＜０．０３である請求項８記載の化合物半導体装置の製造方法。9. The method of manufacturing a compound semiconductor device according to claim 8, wherein 0 <a6 / a1 <0.03.

０＜ａ６／ａ１＜０．０３、かつ、−０．０１＜ａ５／ａ３＜０．０１である請求項８記載の化合物半導体装置の製造方法。9. The method of manufacturing a compound semiconductor device according to claim 8, wherein 0 <a6 / a1 <0.03 and -0.01 <a5 / a3 <0.01.

上記第１のＩＩＩ−Ｖ族化合物半導体層のＩＩＩ族元素の組成を変化させることにより、ａ１＞ａ２となるように設定されている請求項８記載の化合物半導体装置の製造方法。9. The method of manufacturing a compound semiconductor device according to claim 8, wherein a1> a2 is set by changing a composition of a group III element in the first group III-V compound semiconductor layer.

上記第１のＩＩＩ−Ｖ族化合物半導体層はＩＩＩ族元素として少なくともＩｎを含み、このＩｎの組成を大きくすることにより、ａ１＞ａ２となるように設定されている請求項８記載の化合物半導体装置の製造方法。9. The compound semiconductor device according to claim 8, wherein the first group III-V compound semiconductor layer includes at least In as a group III element, and is set to satisfy a1> a2 by increasing the composition of In. Manufacturing method.

上記第１のＩＩＩ−Ｖ族化合物半導体層はＧａＩｎＡｓＰ層であり、上記第２のＩＩＩ−Ｖ族化合物半導体層はＧａＩｎＰ層である請求項８記載の化合物半導体装置の製造方法。9. The method of manufacturing a compound semiconductor device according to claim 8, wherein the first group III-V compound semiconductor layer is a GaInAsP layer, and the second group III-V compound semiconductor layer is a GaInP layer.

気相成長により上記成長を行う請求項８記載の化合物半導体装置の製造方法。The method of manufacturing a compound semiconductor device according to claim 8, wherein the growth is performed by vapor phase growth.