JP4555695B2 - カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 - Google Patents
カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP4555695B2 JP4555695B2 JP2005012375A JP2005012375A JP4555695B2 JP 4555695 B2 JP4555695 B2 JP 4555695B2 JP 2005012375 A JP2005012375 A JP 2005012375A JP 2005012375 A JP2005012375 A JP 2005012375A JP 4555695 B2 JP4555695 B2 JP 4555695B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- carbon nanotube
- carbon nanotubes
- wiring
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明はカーボンナノチューブ配線を備えた電子デバイス及びその製造方法に関するものであり、特に、カーボンナノチューブ配線を電界を印加することなく且つ製造工程を複雑化することなく任意の方向に選択的に成長させるための構成に特徴のあるカーボンナノチューブ配線を備えた電子デバイス及びその製造方法に関するものである。
近年、ナノテクノロジーが注目を集めているが、そのうちでも、炭素系自己組織的線状構造体のカーボンナノチューブ（Ｃａｒｂｏｎ Ｎａｎｏ Ｔｕｂｅ ：ＣＮＴ）が、その魅力的な物性から注目を集めており、このカーボンナノチューブのエレクトロニクスへの応用としては、半導体集積回路装置における配線が挙げられる。
このカーボンナノチューブは、直径がおおよそサブナノ乃至数１０ｎｍのサイズであり、長さは数１００μｍ程度まで成長が可能である。
カーボンナノチューブは形状異方性に起因する一次元電子的性質からバリスティク伝導によって電子が流れ、最大電流密度は１０6 Ａ／ｃｍ2 とＣｕよりも単位面積当たり１００倍以上の電流を流すことができるほどエレクトロマイグレーション耐性が大きくという特徴がある。
したがって、デバイス構造及び配線の微細化にともなって、配線を流れる電流密度は大きくなるが、この様なカーボンナノチューブを配線として用いることによって、従来のＣｕ配線における限界を大きく超えることが可能になる。
具体的には、カーボンナノチューブでビア配線を形成したり、或いは、成長方向を制御するために成長時に電界を印加して電界の方向にカーボンナノチューブを成長させて横方向配線層を形成することが提案されている（例えば、特許文献１参照）。
特開２００２−３２９７２３号公報
しかし、電界印加による横方向配線の形成方法においては、電界印加手段が必要になるとともに一度の成長においては一方向に延在する配線しか形成できず、複雑なパターンの配線を形成するためには複数回の工程が必要になるとともに、電界印加方向をその都度変更する必要があり、製造工程が複雑化するという問題がある。
また、所定の箇所にカーボンナノチューブを選択成長させるためには、触媒パターンを形成する必要があるため、この点でも製造工程が複雑化すると同時に、触媒金属が汚染されカーボンナノチューブの成長に甚大な影響を与えるという問題がある。
したがって、本発明は、製造工程を複雑化することなく、カーボンナノチューブ配線を任意の成長方向に成長させることを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号１は、層間絶縁膜等の下地絶縁膜である。
図１参照
上記課題を解決するために、本発明は、カーボンナノチューブ配線を備えた電子デバイスにおいて、底面を除く全面が触媒４で覆われた導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、カーボンナノチューブ配線が延在しない方向において触媒４と導電体ブロック２との間に成長抑制マスク３が設けられていることを特徴とする。
なお、図における符号１は、層間絶縁膜等の下地絶縁膜である。
図１参照
上記課題を解決するために、本発明は、カーボンナノチューブ配線を備えた電子デバイスにおいて、底面を除く全面が触媒４で覆われた導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、カーボンナノチューブ配線が延在しない方向において触媒４と導電体ブロック２との間に成長抑制マスク３が設けられていることを特徴とする。
この様に、成長抑制マスク３を触媒４と導電体との間に設けることによって、触媒４をパターン加工することなく且つ成長時に電界を印加することなく、任意の方向にカーボンナノチューブ配線を成長させることができ、微細化に伴う高電流密度化に対応することが可能になる。
なお、本発明におけるナノチューブとは不純物等が含まれたカーボンナノチューブも含むものである。
なお、本発明におけるナノチューブとは不純物等が含まれたカーボンナノチューブも含むものである。
この場合、導電体ブロック２は、全体がＴｉ或いはＴｉＮでも良いが、例えば、Ｃｕからなる導電体ブロック２の少なくとも底面を除く表面にＴｉまたはＴｉＮを設けても良いものであり、それによって、低抵抗の大きな導電体ブロック２を用いたカーボンナノチューブ配線の形成が可能になる。
また、成長抑制マスク３の材料としては、Ｍｏが好適である。
また、成長抑制マスク３の材料としては、Ｍｏが好適である。
或いは、成長方向の下地膜厚依存性を利用することによって、成長抑制マスク３を用いることなくカーボンナノチューブ配線の延在する方向をＴｉからなる導電体ブロック２の２０ｎｍ以下の幅の方向にすることができる。
また、いずれの場合においても、触媒４は薄く成膜した後に加熱することによって表面張力によって粒子状（島状）にしても良く、或いは、最初から粒子状の触媒４を塗布・散布しても良い。
また、製造方法としては、導電体ブロック２の所定の表面に成長抑制マスク３を形成したのち、底面を除く全面を触媒４で覆い、電界を印加しない状態でカーボンナノチューブ５，６を成長させるだけで良い。
なお、層間絶縁膜上の触媒微粒子からは下地依存性によりカーボンナノチューブは形成されないため、特に除去する必要はない。
なお、層間絶縁膜上の触媒微粒子からは下地依存性によりカーボンナノチューブは形成されないため、特に除去する必要はない。
この場合の成長抑制マスク３は、導電体ブロック２を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、導電体ブロック２の形成工程において同時に形成しても良いし、或いは、導電体ブロック２の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成しても良い。
或いは、一方向の幅が２０ｎｍ以下で且つ他方向の幅が５０ｎｍ以上のＴｉからなる導電体ブロック２の底面を除く全面を触媒４で覆い、電界を印加しない状態でカーボンナノチューブ５，６を成長させても良いものであり、成長方向の下地膜厚依存性によって、幅が狭い方向に沿ってカーボンナノチューブ５，６を選択成長させることができ、成長抑制マスク３を設ける工程を省略することができる。
本発明では、カーボンナノチューブの成長方向の下地依存性を利用して、成長抑制マスク或いは膜厚依存性を利用することによって、電界を印加することなく且つ触媒をパターン化することなく、カーボンナノチューブを任意の方向に成長させることができ、製造工程の簡素化と任意形状の配線パターンの形成が容易になる。
本発明は、Ｔｉ等の導電体材料からなる導電体ブロックの所定の表面にＭｏ等の金属からなる成長抑制マスクを形成したのち、底面を除く全面をＣｏ等の触媒で覆い、電界を印加しない状態でＣＶＤ法、好適には熱ＣＶＤ法によってカーボンナノチューブを成長抑制マスクを設けなかった面から成長させるものである。
或いは、一方向の幅が他方向の幅より狭いＴｉ等の導電体材料からなる導電体ブロックの底面を除く全面をＣｏ等の触媒で覆い、カーボンナノチューブの成長方向の下地膜厚依存性を利用して電界を印加しない状態でカーボンナノチューブを幅が狭い方向に沿って選択的に成長させるものである。
ここで、図２及び図３を参照して、本発明の実施例１のカーボンナノチューブ配線の形成方法を説明する。
なお、各図において断面図と平面図を同時に図示する場合もある（以下同じ）。
図２参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
次いで、レジストパターン１５をマスクとしてイオンミリングを施すことによって配線を形成する方向の幅が２０ｎｍ以下、例えば、１０ｎｍで、配線を形成しない方向の幅が５０ｎｍ以上、例えば、５０ｎｍのＴｉブロック１６を形成する。
なお、各図において断面図と平面図を同時に図示する場合もある（以下同じ）。
図２参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
次いで、レジストパターン１５をマスクとしてイオンミリングを施すことによって配線を形成する方向の幅が２０ｎｍ以下、例えば、１０ｎｍで、配線を形成しない方向の幅が５０ｎｍ以上、例えば、５０ｎｍのＴｉブロック１６を形成する。
図３参照
次いで、レジストパターン１５を除去したのち、スパッタリング法を用いて全面に触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜１７を全面に蒸着し、次いで、Ｔｉブロック１６の近傍のみを被覆するようにエッチングする。
次いで、レジストパターン１５を除去したのち、スパッタリング法を用いて全面に触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜１７を全面に蒸着し、次いで、Ｔｉブロック１６の近傍のみを被覆するようにエッチングする。
次いで、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＴｉブロック１６を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン：Ａｒ＝１：９の流量比の混合ガスを流し、総圧１ｋＰａとした状態で、基板温度を５４０℃として成長を行うと、幅が１０ｎｍの方向に沿ってＴｉブロック１６からカーボンナノチューブ１８，１９が成長し、このカーボンナノチューブ１８，１９の長さは成長時間によって決まる。
この場合のカーボンナノチューブ１８，１９は、触媒の状態にもよるが、概ね５〜３０ｎｍの直径を有する多層カーボンナノチューブとなる。
この場合のカーボンナノチューブ１８，１９は、触媒の状態にもよるが、概ね５〜３０ｎｍの直径を有する多層カーボンナノチューブとなる。
ここで、図４を参照してカーボンナノチューブの成長方向の下地導電体の膜厚依存性を簡単に説明する。
図４参照
図４は、下地をＴｉ膜とし、その上に２．５ｎｍのＣｏ膜を設けて５４０℃の成長温度で１０分間カーボンナノチューブを成長させた場合のカーボンナノチューブの長さのＴｉ膜膜厚依存性を示す図であり、この条件下ではカーボンナノチューブの長さはＴｉ膜の膜厚が厚くなるにしたがって短くなり、２０ｎｍを超えると成長しなくなる。
図４参照
図４は、下地をＴｉ膜とし、その上に２．５ｎｍのＣｏ膜を設けて５４０℃の成長温度で１０分間カーボンナノチューブを成長させた場合のカーボンナノチューブの長さのＴｉ膜膜厚依存性を示す図であり、この条件下ではカーボンナノチューブの長さはＴｉ膜の膜厚が厚くなるにしたがって短くなり、２０ｎｍを超えると成長しなくなる。
この様なカーボンナノチューブの成長方向の下地導電体の膜厚依存性は、下地導電体の種類によって異なり、Ｔｉの場合には顕著に表れるが、ＴｉＮの場合にはカーボンナノチューブの成長方向にＴｉＮ膜の膜厚依存性は見られない。
このように、本発明の実施例１においては、カーボンナノチューブの成長方向の下地導電体の膜厚依存性を利用しているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
したがって、幅の狭い方向が異なる複数のＴｉブロックを設けておくことによって、一度の成長工程において、複数の異なった方向に延在するカーボンナノチューブ配線を同時に形成することができる。
次に、図５及び図６を参照して、本発明の実施例２のカーボンナノチューブ配線の形成方法を説明する。
図５参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
次いで、レジストパターン２０をマスクとしてイオンミリングを施すことによって例えば、１０ｎｍ×１０ｎｍのＴｉブロック２１を形成する。
図５参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
次いで、レジストパターン２０をマスクとしてイオンミリングを施すことによって例えば、１０ｎｍ×１０ｎｍのＴｉブロック２１を形成する。
次いで、レジストパターン２０を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍの成長抑制膜となるＭｏ膜２２を形成する。
図６参照
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜２２をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜２２を残存させた場合を示す。 なお、Ｍｏ膜を頂面だけに残存させる場合は、予めＴｉ膜上全面にＭｏ膜を形成してブロックを形成することにより、後者のパターニング及びイオンミリングによる除去を省略することができる。
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜２２をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜２２を残存させた場合を示す。 なお、Ｍｏ膜を頂面だけに残存させる場合は、予めＴｉ膜上全面にＭｏ膜を形成してブロックを形成することにより、後者のパターニング及びイオンミリングによる除去を省略することができる。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜２３を全面に蒸着し、次いで、Ｔｉブロック２１の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＴｉブロック２１を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン：Ａｒ＝１：９の流量比の混合ガスを流し、総圧１ｋＰａとした状態で、基板温度を５４０℃として成長を行うと、Ｍｏ膜２２が下地に残存する面からの成長は抑制されて、Ｔｉブロック２１のＭｏ膜２２を除去した面からカーボンナノチューブ２４，２５が成長し、このカーボンナノチューブ２４，２５の長さは成長時間によって決まる。
このように、本発明の実施例２においては、成長抑制膜を選択的に設けているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
また、成長抑制膜は任意の箇所で除去可能であるので、一つのＴｉブロック２１から互いに直交する方向に延在するカーボンナノチューブ配線を同時に形成することができる。
また、成長抑制膜は任意の箇所で除去可能であるので、一つのＴｉブロック２１から互いに直交する方向に延在するカーボンナノチューブ配線を同時に形成することができる。
次に、図７及び図８を参照して、本発明の実施例３のカーボンナノチューブ配線の形成方法を説明する。
図７参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉＮ膜２６及び厚さが、例えば、５ｎｍのＭｏ膜２７を順次堆積させる。
図７参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉＮ膜２６及び厚さが、例えば、５ｎｍのＭｏ膜２７を順次堆積させる。
次いで、レジストパターン２８をマスクとしてイオンミリングを施すことによって例えば、１００ｎｍ×１００ｎｍのＴｉＮブロック２９とその上のＭｏマスク３０を形成する。
図８参照
次いで、レジストパターン２８を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＣｏ膜３１を蒸着し、次いで、ＴｉＮブロック２９の近傍のみを被覆するようにパターニングする。
次いで、レジストパターン２８を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＣｏ膜３１を蒸着し、次いで、ＴｉＮブロック２９の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＴｉＮブロック２９を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン：Ａｒ＝１：９の流量比の混合ガスを流し、総圧１ｋＰａとした状態で、基板温度を５４０℃として成長を行うと、Ｍｏマスク３０が存在する頂面からの成長は抑制されて、ＴｉＮブロック２９の４つの側壁面からカーボンナノチューブ３２〜３５が成長し、このカーボンナノチューブ３２〜３５の長さは成長時間によって決まる。
このように、本発明の実施例３においても、成長抑制膜を選択的に設けているので、触媒をパターニングすることなく、且つ、成長時に電界を印加することなくカーボンナノチューブを任意の方向に成長させることができる。
また、ＴｉＮには成長方向の膜厚依存性はないので、ＴｉＮブロック２９を長方形状に形成しても、４方向に同じ成長速度でカーボンナノチューブ３２〜３５が成長することになる。
また、比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であるので、電源ラインをカーボンナノチューブで形成する場合に有効となる。
また、比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であるので、電源ラインをカーボンナノチューブで形成する場合に有効となる。
次に、図９及び図１０を参照して、本発明の実施例４のカーボンナノチューブ配線の形成方法を説明する。
図９参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
図９参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
次いで、レジストパターン３７をマスクとしてイオンミリングを施すことによって例えば、１００ｎｍ×１００ｎｍのＣｕブロック３８を形成する。
次いで、レジストパターン３７を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＴａ膜３９、厚さが、例えば、５ｎｍのＴｉＮ膜４０、及び、厚さが、例えば、５ｎｍのＭｏ膜４１を順次堆積させる。
図１０参照
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜４１をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜４１を残存させた場合を示す。
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜４１をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜４１を残存させた場合を示す。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜４２を全面に蒸着し、次いで、Ｃｕブロック３８の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＣｕブロック３８を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン：Ａｒ＝１：９の流量比の混合ガスを流し、総圧１ｋＰａとした状態で、基板温度を５４０℃として成長を行うと、Ｍｏ膜４１が残存する面からの成長は抑制されて、Ｍｏ膜４１が除去された２つの側壁面からカーボンナノチューブ４３，４４が成長し、このカーボンナノチューブ４３，４４の長さは成長時間によって決まる。
このように、本発明の実施例４においては、導電体ブロックとして、Ｔｉ等より比抵抗の小さなＣｕを用いているので、配線全体の抵抗を低減することができる。
また、直接成長下地となるのは厚さが、例えば、５ｎｍのＴｉＮ膜であるので比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であり、電源ラインをカーボンナノチューブで形成する場合に有効となる。
また、直接成長下地となるのは厚さが、例えば、５ｎｍのＴｉＮ膜であるので比較的大きなブロックを形成してもカーボンナノチューブの成長が可能であり、電源ラインをカーボンナノチューブで形成する場合に有効となる。
次に、図１１及び図１２を参照して、本発明の実施例５のカーボンナノチューブ配線の形成方法を説明する。
図１１参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
図１１参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＴｉ膜１４を堆積させる。
次いで、レジストパターン４５をマスクとしてイオンミリングを施すことによって例えば、１００ｎｍ×１００ｎｍのＴｉブロック４６を形成する。
次いで、レジストパターン４５を除去したのち、Ｎ2 ガス中で熱窒化を行うことによってＴｉブロック４６の表面に厚さが、例えば、５ｎｍのＴｉＮ膜４７を形成する。
図１２参照
次いで、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＭｏ膜４８を順次堆積させたのち、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜４８をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜４８を残存させた場合を示す。
次いで、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＭｏ膜４８を順次堆積させたのち、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜４８をイオンミリング法によって選択的に除去する。
ここでは、互いに接する２つの側壁面及び頂面にＭｏ膜４８を残存させた場合を示す。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜４９を全面に蒸着し、次いで、Ｔｉブロック４６の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＴｉブロック４６を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行う。
この時、アセチレン：Ａｒ＝１：９の流量比の混合ガスを流し、総圧１ｋＰａとした状態で、基板温度を５４０℃として成長を行うと、Ｍｏ膜４８が残存する面からの成長は抑制されて、Ｍｏ膜４８が除去された２つの側壁面からカーボンナノチューブ５０，５１が成長し、このカーボンナノチューブ５０，５１の長さは成長時間によって決まる。
このように、本発明の実施例５においては、導電体ブロックとして、Ｔｉを用いているが、表面にＴｉＮ膜を設けているので、直接成長下地となるのは厚さが、例えば、５ｎｍのＴｉＮ膜であり、比較的大きなＴｉブロックを形成してもＴｉの有する成長方向の膜厚依存性を考慮することなくカーボンナノチューブの成長が可能になる。
次に、図１３乃至図１５を参照して、本発明の実施例６のカーボンナノチューブ配線の形成方法を説明する。
図１３参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
図１３参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
次いで、レジストパターン３７をマスクとしてイオンミリングを施すことによって例えば、１００ｎｍ×１００ｎｍのＣｕブロック５２〜５７を略等間隔に形成する。
図１４参照
次いで、レジストパターン３７を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＴａ膜５８、厚さが、例えば、５ｎｍのＴｉＮ膜５９、及び、厚さが、例えば、５ｎｍのＭｏ膜６０を順次堆積させる。
次いで、レジストパターン３７を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＴａ膜５８、厚さが、例えば、５ｎｍのＴｉＮ膜５９、及び、厚さが、例えば、５ｎｍのＭｏ膜６０を順次堆積させる。
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜６０をイオンミリング法によって選択的に除去する。
図１５参照
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜６１を全面に蒸着し、次いで、Ｃｕブロック５２〜５７の近傍のみを被覆するようにパターニングする。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜６１を全面に蒸着し、次いで、Ｃｕブロック５２〜５７の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＣｕブロック５２〜５７を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行うことによって、各Ｃｕブロック５２〜５７を中継点とした一連のカーボンナノチューブ配線６２が形成される。
このように、本発明の実施例６においては、複数のＣｕブロック５２〜５７を略等間隔に形成することによって、複雑で長い配線を短時間で形成することが可能になる。
次に、図１６及び図１７を参照して、本発明の実施例７のカーボンナノチューブ配線の形成方法を説明する。
図１６参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
図１６参照
まず、下層電極１１と接続するビア配線１２を埋め込んだ層間絶縁膜１３の全面にスパッタリング法を用いて厚さが、例えば、１００ｎｍのＣｕ膜３６を堆積させる。
次いで、レジストパターン３７をマスクとしてイオンミリングを施すことによって例えば、１００ｎｍ×１００ｎｍのＣｕブロック３８を形成する。
次いで、レジストパターン３７を除去したのち、スパッタリング法を用いて全面に厚さが、例えば、５ｎｍのＴａ膜３９、厚さが、例えば、５ｎｍのＴｉＮ膜４０、及び、厚さが、例えば、５ｎｍのＭｏ膜４１を順次堆積させる。
次いで、新たなレジストパターン（図示を省略）をマスクとして成長させたい方向の面に付着しているＭｏ膜４１をイオンミリング法によって選択的に除去する。
ここでは、Ｃｕブロック３８の頂面と、互いに隣接する２つの側壁面からＭｏ膜４１を除去した場合を示す。
ここでは、Ｃｕブロック３８の頂面と、互いに隣接する２つの側壁面からＭｏ膜４１を除去した場合を示す。
図１７参照
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜４２を全面に蒸着し、次いで、Ｃｕブロック３８の近傍のみを被覆するようにパターニングする。
次いで、レジストパターンを除去したのち、スパッタリング法を用いて触媒となる厚さが、例えば、１〜３ｎｍのＣｏ膜４２を全面に蒸着し、次いで、Ｃｕブロック３８の近傍のみを被覆するようにパターニングする。
以降は上記の実施例１と全く同様に、内部を１×１０-3Ｐａ程度の高真空にしたチャンバー内で、例えば、５１０℃においてＨ2 によりＣｕブロック３８を形成した基板をクリーニングしたのち、ホットフィラメントＣＶＤ法を用いてカーボンナノチューブの成長を行うことによって、Ｃｕブロック３８の２つの側壁にカーボンナノチューブ４３，４４を成長させてカーボンナノチューブ配線にするとともに、Ｃｕブロック３８の頂面にもカーボンナノチューブ６３を成長させてビア配線とする。
このように、本発明の実施例７においては、横方向配線をビア配線を同時に形成しているので、多層配線構造の製造工程が簡素化される。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく、各種の変更が可能であり、触媒はＣｏに限られるものではなく、Ｎｉ或いはＦｅ等の他の金属を用いても良いものである。
因に、Ｎｉを触媒として用いた場合には、Ｃｏを用いた場合に比べて下地となるＴｉ膜を厚く形成してもカーボンナノチューブの成長が可能になる。
因に、Ｎｉを触媒として用いた場合には、Ｃｏを用いた場合に比べて下地となるＴｉ膜を厚く形成してもカーボンナノチューブの成長が可能になる。
また、上記の各実施例においては、触媒となるＣｏを１〜３ｎｍの厚さに成膜し熱処理をすることにより表面張力によって粒子状（島状）の触媒としているが、最初から微粒子状の触媒を塗布・散布しても良いものであり、さらには、触媒粒子を有機溶媒に分散した分散液を塗布或いは噴霧によって導電体ブロックの表面に付着させても良いものである。
また、上記の各実施例においては、触媒をスパッタリング法で堆積しているが、スパッタリング法に限られるものではなく、ＭＢＥ（モレキュラー・ビームエピタキシャル成長）法、ＥＢ（電子ビーム）成長法、或いは、微粒子法を用いても良いものである。
また、上記の実施例５においては、Ｔｉブロックの表面に設けるＴｉＮ膜を熱窒化によって形成しているが、ＴｉＮ膜は熱窒化膜に限られるものではなく、スパッタリング法等によって成膜しても良いものである。
また、上記の実施例４においては、Ｃｕブロックの表面をＴｉＮ膜で被覆しているが、ＴｉＮ膜に限られるものではなく、Ｔｉ膜で被覆しても良いものであり、その場合には、Ｔｉ膜の成長方向依存性を考慮して膜厚は２０ｎｍ以下、好適には１０ｎｍ以下にすることが望ましい。
また、上記の各実施例においては、導電体ブロックをＴｉ、ＴｉＮ、或いは、Ｃｕによって構成しているが、これらの材料に限られるものではなく、実施例４のように表面をＴｉＮ等で覆う場合には、どのような導電体を用いても良いものである。
また、上記の各実施例においては、導電体ブロックを形成するための導電体層をスパッタリング法で形成しているが、スパッタリング法に限られるものではなく、ＥＢ法、ＭＢＥ法或いはメッキ法によって成膜しても良いものである。
また、上記の各実施例においては、成長抑制膜をＭｏで構成しているが、Ｍｏ膜に限られるものではなく、２０ｎｍ以上の膜厚のＴｉ膜を成長抑制膜として用いても良いものである。
また、上記の各実施例においては、カーボンナノチューブの成長方法としてホットフィラメントＣＶＤ法を用いているが、必ずしもホットフィラメントＣＶＤ法である必要はなく、通常の熱ＣＶＤ法或いはプラズマＣＶＤ法を用いても良いものである。
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 底面を除く全面が触媒４で覆われた導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在しない方向において前記触媒４と前記導電体ブロック２との間に成長抑制マスク３が設けられていることを特徴とするカーボンナノチューブ配線を備えた電子デバイス。
（付記２） 上記導電体ブロック２の少なくとも底面を除く表面が、ＴｉまたはＴｉＮで構成されるとともに、上記成長抑制マスク３がＭｏで構成されることを特徴とする付記１記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記３） 底面を除く全面が触媒４で覆われたＴｉからなる導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在する方向の導電体ブロック２の幅が２０ｎｍ以下であり、且つ、前記カーボンナノチューブ配線が延在しない方向の導電体ブロック２の幅が５０ｎｍ以上であることを特徴とするカーボンナノチューブ配線を備えた電子デバイス。
（付記４） 上記触媒４が層状であることを特徴とする付記１乃至３のいずれか１に記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記５） 上記触媒４が粒子状であることを特徴とする付記１乃至３のいずれか１に記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記６） 導電体ブロック２の所定の表面に成長抑制マスク３を形成したのち、底面を除く全面を触媒４で覆う工程と、電界を印加しない状態でカーボンナノチューブ５，６を成長させることによって、前記成長抑制マスク３を形成しない面を起点にしてカーボンナノチューブ５，６を選択的に成長させる工程とを有することを特徴とするカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記７） 上記成長抑制マスク３は、上記導電体ブロック２を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、前記導電体ブロック２の形成工程において同時に形成されることを特徴とする付記６記載のカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記８） 上記成長抑制マスク３は、上記導電体ブロック２の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成されることを特徴とする付記６記載のカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記９） 一方向の幅が２０ｎｍ以下で且つ他方向の幅が５０ｎｍ以上のＴｉからなる導電体ブロック２の底面を除く全面を触媒４で覆う工程と、電界を印加しない状態でカーボンナノチューブ５，６を成長させることによって、前記２０ｎｍ以下の幅の方向に沿ってカーボンナノチューブ５，６を選択的に成長させる工程とを有することを特徴とするカーボンナノチューブ配線を備えた電子デバイスの製造方法。
再び、図１参照
（付記１） 底面を除く全面が触媒４で覆われた導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在しない方向において前記触媒４と前記導電体ブロック２との間に成長抑制マスク３が設けられていることを特徴とするカーボンナノチューブ配線を備えた電子デバイス。
（付記２） 上記導電体ブロック２の少なくとも底面を除く表面が、ＴｉまたはＴｉＮで構成されるとともに、上記成長抑制マスク３がＭｏで構成されることを特徴とする付記１記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記３） 底面を除く全面が触媒４で覆われたＴｉからなる導電体ブロック２から所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在する方向の導電体ブロック２の幅が２０ｎｍ以下であり、且つ、前記カーボンナノチューブ配線が延在しない方向の導電体ブロック２の幅が５０ｎｍ以上であることを特徴とするカーボンナノチューブ配線を備えた電子デバイス。
（付記４） 上記触媒４が層状であることを特徴とする付記１乃至３のいずれか１に記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記５） 上記触媒４が粒子状であることを特徴とする付記１乃至３のいずれか１に記載のカーボンナノチューブ配線を備えた電子デバイス。
（付記６） 導電体ブロック２の所定の表面に成長抑制マスク３を形成したのち、底面を除く全面を触媒４で覆う工程と、電界を印加しない状態でカーボンナノチューブ５，６を成長させることによって、前記成長抑制マスク３を形成しない面を起点にしてカーボンナノチューブ５，６を選択的に成長させる工程とを有することを特徴とするカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記７） 上記成長抑制マスク３は、上記導電体ブロック２を形成する前の導電体層上に全面に成長抑制材料層を堆積させたのち、前記導電体ブロック２の形成工程において同時に形成されることを特徴とする付記６記載のカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記８） 上記成長抑制マスク３は、上記導電体ブロック２の底面を除く全面に成長抑制材料層を堆積させたのち、選択的に除去することによって形成されることを特徴とする付記６記載のカーボンナノチューブ配線を備えた電子デバイスの製造方法。
（付記９） 一方向の幅が２０ｎｍ以下で且つ他方向の幅が５０ｎｍ以上のＴｉからなる導電体ブロック２の底面を除く全面を触媒４で覆う工程と、電界を印加しない状態でカーボンナノチューブ５，６を成長させることによって、前記２０ｎｍ以下の幅の方向に沿ってカーボンナノチューブ５，６を選択的に成長させる工程とを有することを特徴とするカーボンナノチューブ配線を備えた電子デバイスの製造方法。
本発明の活用例としては、半導体集積回路装置における多層配線構造が典型的なものであるが、半導体集積回路装置に限られるものではなく、液晶表示装置或いは強誘電体を用いた光デバイス等の他の電子デバイスの配線構造にも適用されるものである。
１ 下地絶縁膜
２ 導電体ブロック
３ 成長抑制マスク
４ 触媒
５ ナノチューブ
６ ナノチューブ
１１ 下層電極
１２ ビア配線
１３ 層間絶縁膜
１４ Ｔｉ膜
１５ レジストパターン
１６ Ｔｉブロック
１７ Ｃｏ膜
１８ カーボンナノチューブ
１９ カーボンナノチューブ
２０ レジストパターン
２１ Ｔｉブロック
２２ Ｍｏ膜
２３ Ｃｏ膜
２４ カーボンナノチューブ
２５ カーボンナノチューブ
２６ ＴｉＮ膜
２７ Ｍｏ膜
２８ レジストパターン
２９ ＴｉＮブロック
３０ Ｍｏマスク
３１ Ｃｏ膜
３２〜３５ カーボンナノチューブ
３６ Ｃｕ膜
３７ レジストパターン
３８ Ｃｕブロック
３９ Ｔａ膜
４０ ＴｉＮ膜
４１ Ｍｏ膜
４２ Ｃｏ膜
４３ カーボンナノチューブ
４４ カーボンナノチューブ
４５ レジストパターン
４６ Ｔｉブロック
４７ ＴｉＮ膜
４８ Ｍｏ膜
４９ Ｃｏ膜
５０ カーボンナノチューブ
５１ カーボンナノチューブ
５２〜５７ Ｃｕブロック
５８ Ｔａ膜
５９ ＴｉＮ膜
６０ Ｍｏ膜
６１ Ｃｏ膜
６２ カーボンナノチューブ配線
６３ カーボンナノチューブ
２ 導電体ブロック
３ 成長抑制マスク
４ 触媒
５ ナノチューブ
６ ナノチューブ
１１ 下層電極
１２ ビア配線
１３ 層間絶縁膜
１４ Ｔｉ膜
１５ レジストパターン
１６ Ｔｉブロック
１７ Ｃｏ膜
１８ カーボンナノチューブ
１９ カーボンナノチューブ
２０ レジストパターン
２１ Ｔｉブロック
２２ Ｍｏ膜
２３ Ｃｏ膜
２４ カーボンナノチューブ
２５ カーボンナノチューブ
２６ ＴｉＮ膜
２７ Ｍｏ膜
２８ レジストパターン
２９ ＴｉＮブロック
３０ Ｍｏマスク
３１ Ｃｏ膜
３２〜３５ カーボンナノチューブ
３６ Ｃｕ膜
３７ レジストパターン
３８ Ｃｕブロック
３９ Ｔａ膜
４０ ＴｉＮ膜
４１ Ｍｏ膜
４２ Ｃｏ膜
４３ カーボンナノチューブ
４４ カーボンナノチューブ
４５ レジストパターン
４６ Ｔｉブロック
４７ ＴｉＮ膜
４８ Ｍｏ膜
４９ Ｃｏ膜
５０ カーボンナノチューブ
５１ カーボンナノチューブ
５２〜５７ Ｃｕブロック
５８ Ｔａ膜
５９ ＴｉＮ膜
６０ Ｍｏ膜
６１ Ｃｏ膜
６２ カーボンナノチューブ配線
６３ カーボンナノチューブ
Claims (4)
- 底面を除く全面が触媒で覆われた導電体ブロックから所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在しない方向において前記触媒と前記導電体ブロックとの間に成長抑制マスクが設けられていることを特徴とするカーボンナノチューブを備えた電子デバイス。
- 底面を除く全面が触媒で覆われたＴｉからなる導電体ブロックから所定の方向のみに成長するカーボンナノチューブ配線を備えた電子デバイスにおいて、前記カーボンナノチューブ配線が延在する方向の導電体ブロックの幅が２０ｎｍ以下であり、且つ、前記カーボンナノチューブ配線が延在しない方向の導電体ブロックの幅が５０ｎｍ以上であることを特徴とするカーボンナノチューブを備えた電子デバイス。
- 導電体ブロックの所定の表面に成長抑制マスクを形成したのち、底面を除く全面を触媒で覆う工程と、電界を印加しない状態でカーボンナノチューブを成長させることによって、前記成長抑制マスクを形成しない面を起点にしてカーボンナノチューブを選択的に成長させる工程とを有することを特徴とするカーボンナノチューブを備えた電子デバイスの製造方法。
- 一方向の幅が２０ｎｍ以下で且つ他方向の幅が５０ｎｍ以上であるＴｉからなる導電体ブロックの底面を除く全面を触媒で覆う工程と、電界を印加しない状態でカーボンナノチューブを成長させることによって、前記２０ｎｍ以下の幅の方向に沿ってカーボンナノチューブを選択的に成長させる工程とを有することを特徴とするカーボンナノチューブを備えた電子デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012375A JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012375A JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006202942A JP2006202942A (ja) | 2006-08-03 |
| JP4555695B2 true JP4555695B2 (ja) | 2010-10-06 |
Family
ID=36960668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012375A Expired - Fee Related JP4555695B2 (ja) | 2005-01-20 | 2005-01-20 | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4555695B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2910706B1 (fr) * | 2006-12-21 | 2009-03-20 | Commissariat Energie Atomique | Element d'interconnexion a base de nanotubes de carbone |
| JP5233125B2 (ja) * | 2007-02-01 | 2013-07-10 | 富士通株式会社 | 半導体装置 |
| JP5194513B2 (ja) | 2007-03-29 | 2013-05-08 | 富士通セミコンダクター株式会社 | 配線構造及びその形成方法 |
| JP5233147B2 (ja) * | 2007-03-30 | 2013-07-10 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
| JP5181512B2 (ja) | 2007-03-30 | 2013-04-10 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
| DE102008044985B4 (de) * | 2008-08-29 | 2010-08-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte |
| JP5591784B2 (ja) * | 2011-11-25 | 2014-09-17 | 株式会社東芝 | 配線及び半導体装置 |
| JP2015050305A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118248A (ja) * | 2000-07-18 | 2002-04-19 | Lg Electronics Inc | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ |
| JP2003165713A (ja) * | 2001-11-26 | 2003-06-10 | Fujitsu Ltd | 炭素元素円筒型構造体の製造方法 |
| JP2004241572A (ja) * | 2003-02-05 | 2004-08-26 | Sony Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-01-20 JP JP2005012375A patent/JP4555695B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118248A (ja) * | 2000-07-18 | 2002-04-19 | Lg Electronics Inc | カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ |
| JP2003165713A (ja) * | 2001-11-26 | 2003-06-10 | Fujitsu Ltd | 炭素元素円筒型構造体の製造方法 |
| JP2004241572A (ja) * | 2003-02-05 | 2004-08-26 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006202942A (ja) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4555695B2 (ja) | カーボンナノチューブ配線を備えた電子デバイス及びその製造方法 | |
| JP5353009B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5242643B2 (ja) | 半導体装置 | |
| JP4212258B2 (ja) | 集積回路装置及び集積回路装置製造方法 | |
| US8482126B2 (en) | Semiconductor device | |
| JP5972735B2 (ja) | 半導体装置 | |
| JP6948100B2 (ja) | コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ | |
| US7553472B2 (en) | Nanotube forming methods | |
| JP5526457B2 (ja) | 炭素細長構造束状体、その製造方法および電子素子 | |
| US20140205763A1 (en) | Growth of graphene films and graphene patterns | |
| JP2008016849A (ja) | カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法 | |
| JP2008177580A (ja) | 低いフリンジキャパシタンス及び低チャネル抵抗を有するカーボンナノチューブ・トランジスタ | |
| WO2012086233A1 (ja) | グラフェン素材の製造方法及びグラフェン素材 | |
| JP2009070911A (ja) | 配線構造体、半導体装置および配線構造体の製造方法 | |
| KR100858453B1 (ko) | 전기적 접속 구조, 그 제조 방법 및 반도체 집적 회로 장치 | |
| US7696512B2 (en) | Electron device and process of manufacturing thereof | |
| WO2004105140A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP4208668B2 (ja) | 半導体装置およびその製造方法 | |
| JP6330415B2 (ja) | 半導体装置の製造方法 | |
| Jang et al. | Lateral growth of aligned mutilwalled carbon nanotubes under electric field | |
| JP2016127238A (ja) | 電子装置及び電子装置の製造方法 | |
| JP6077076B1 (ja) | グラフェン配線構造及びグラフェン配線構造の作製方法 | |
| KR101319612B1 (ko) | 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터 | |
| JP5049473B2 (ja) | 配線形成方法及び配線 | |
| KR101319613B1 (ko) | 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |