JP4555259B2 - 平板表示装置及びその画質制御方法 - Google Patents

平板表示装置及びその画質制御方法 Download PDF

Info

Publication number
JP4555259B2
JP4555259B2 JP2006169523A JP2006169523A JP4555259B2 JP 4555259 B2 JP4555259 B2 JP 4555259B2 JP 2006169523 A JP2006169523 A JP 2006169523A JP 2006169523 A JP2006169523 A JP 2006169523A JP 4555259 B2 JP4555259 B2 JP 4555259B2
Authority
JP
Japan
Prior art keywords
data
compensation value
gradation
compensation
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006169523A
Other languages
English (en)
Other versions
JP2007122009A (ja
Inventor
仁 宰 鄭
▲ジョン▼ 喜 黄
善 暎 金
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007122009A publication Critical patent/JP2007122009A/ja
Application granted granted Critical
Publication of JP4555259B2 publication Critical patent/JP4555259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、表示装置に関し、特にパネル欠陥を電気的に補償することによって、画質の向上を可能にした平板表示装置及びその画質制御方法に関する。
最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重量及び体積を減少させることのできる各種の平板表示装置が開発されている。このような平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）及び有機発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）表示装置等がある。
このような平板表示装置は、画像を表示するための表示パネルを備え、このような表示パネルには、テスト過程でパネル欠陥（Ｐａｎａｌ ｄｅｆｅｃｔ）またはむらが発見されている。ここで、パネル欠陥とは、表示画面上、輝度差を伴う表示むらを指す。このようなパネル欠陥は主に、製造工程上発生し、その発生原因によって、点、線、帯、円、多角形のような定型的な形状を有するか、または不定型的な形状を有する。このように多様な形状を有するパネル欠陥の例を図１ないし図３に示した。図１は、不定型のパネル欠陥を示し、図２は、垂直の帯状のパネル欠陥を示し、図３は、点状のパネル欠陥を示す。そのうち、垂直の帯状のパネル欠陥は、主に重複露光、レンズ収差などの原因により発生し、点状のパネル欠陥は、主に異物質などにより発生する。このようなパネル欠陥位置に表示される画像は、周辺の非欠陥領域に比べ、更に暗いか、または更に明るく示され、また、他の非欠陥領域に比べ、色差が異なるようになる。
このようなパネル欠陥は、その程度によって製品の不良につながることもあり、このような製品の不良は、収率を低下させ、これは、コストの上昇と連結される。また、たとえこのようなパネル欠陥が発見された製品が良品で出荷されるとしても、パネル欠陥により低下された画質は、製品の信頼度を低下させる。
従って、パネル欠陥を改善するために、多様な方法が提案されてきた。しかし、従来の改善方案は、ほとんど製造工程上で問題点を解決しようとするものであり、改善された工程上で発生するパネル欠陥に対しては適切に対処し難いという短所がある。
従って、本発明の目的は、パネル欠陥を電気的に補償することによって、画質の向上を可能にした平板表示装置及びその画質制御方法を提供することにある。
前記目的を達成するために、本発明の実施の形態に係る平板表示装置は、表示パネルと、表示パネル上のパネル欠陥位置についての位置情報と複数のフレーム期間の間に分散される補償値が貯蔵されるメモリと、前記パネル欠陥位置に表示されるデータを検出し、前記複数のフレーム期間の間、前記パネル欠陥位置に表示されるデータを前記メモリからの補償値に調整する補償部とを備える。
前記補償値は前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて前記パネル欠陥位置に表示されるデータを検出する。
前記補償値は前記パネル欠陥位置の位置別、前記パネル欠陥位置に表示されるデータの階調別に異なって決定される。
前記補償値は赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値、及び青色データを補償するためのＢ補償値を含み、前記Ｒ補償値、前記Ｇ補償値、及び前記Ｂ補償値は同一なパネル欠陥位置と同一な階調において同一な値に定められる。
前記補償値は赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値、及び青色データを補償するためのＢ補償値を含み、同一なパネル欠陥位置と同一な階調において、前記Ｒ補償値、前記Ｇ補償値、及び前記Ｂ補償値のうち、少なくとも一つの補償値が他の補償値と異なる。
前記メモリはデータの更新が可能なメモリを含む。
前記メモリはＥＥＰＲＯＭとＥＤＩＤ ＲＯＭのうち、少なくとも一つを含む。
前記表示パネルは複数のデータラインと複数のゲートラインとが交差し、複数の液晶セルが配置される液晶表示パネルを含む。
前記駆動部は前記補正データを前記データラインに供給するデータ駆動回路と、前記ゲートラインにスキャンパルスを供給するためのゲート駆動回路と、前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するためのタイミングコントローラとを備える。
前記補償部は前記タイミングコントローラに内蔵される。
本発明の他の実施の形態に係る平板表示装置は、表示パネルと、表示パネルのパネル欠陥位置についての位置情報と複数の画素に分散される補償値が貯蔵されるメモリと前記パネル欠陥位置に表示されるデータを検出し、前記パネル欠陥位置に表示されるデータを前記メモリからの補償値に調整する補償部とを備える。
本発明の他の実施の形態に係る平板表示装置は、表示パネルと、前記表示パネルのパネル欠陥位置についての位置情報と複数のフレームに分散される補償値が貯蔵されるメモリと、前記パネル欠陥位置に表示されるデータを検出し、前記パネル欠陥位置に表示されるデータを前記メモリからの補償値に調整する補償部とを備える。
本発明の実施の形態に係る平板表示装置の画質制御方法は、表示パネルでパネル欠陥の存在の可否を測定し、前記表示パネルでパネル欠陥を判断する段階と、複数のフレーム期間の間、前記パネル欠陥位置に分散された補償値を定める段階と、前記パネル欠陥位置に表示されるデータを検出する段階と、前記パネル欠陥位置に表示されるデータを前記補償値に調整する段階とを含む。
本発明の他の実施の形態に係る平板表示装置の画質制御方法は、表示パネルでパネル欠陥の存在の可否を測定し、前記表示パネルでパネル欠陥を判断する段階と、前記パネル欠陥位置で複数のピクセルに分散される補償値を定める段階と、前記パネル欠陥位置に表示されるデータを検出する段階と、前記パネル欠陥位置に表示されるデータを前記補償値に調整する段階とを含む。
本発明の他の実施の形態に係る平板表示装置の画質制御方法は、表示パネルでパネル欠陥の存在の可否を測定し、前記表示パネルでパネル欠陥を判断する段階と、前記表示パネルのパネル欠陥位置で複数のフレーム期間の間に分散されると共に、複数のピクセルに分散される補償値を定める段階と、前記パネル欠陥位置に表示されるデータを検出する段階と、前記パネル欠陥位置に表示されるデータを前記補償値に調整する段階とを含む。
本発明に係る平板表示装置及びその画質制御方法は、回路を用いてパネル欠陥を電気的に補償することにより、パネル欠陥を完璧に補償することができる。
前記目的の他、本発明の外の目的及び特徴は添付した図面を参照した実施の形態についての説明を通じて明らかに表れる。
以下、図４ないし図１７を参照して本発明の好ましい実施の形態について説明する。
図４は本発明の実施の形態に係る平板表示装置の画質制御方法を示す図面である。
図４に示すように、本発明の実施の形態に係る平板表示装置の画質制御方法は、まず、パネル欠陥を補償するために、カメラ等の測定装備を利用して試片の平板表示装置に入力信号を印加した後、画面状態を測定する（Ｓ１）。Ｓ１の段階において、本発明の実施の形態に係る平板表示装置の画質制御方法は、平板表示装置の入力信号を各色において、最低階調（Ｂｌａｃｋ）から最高階調（Ｗｈｉｔｅ）に一階調ずつ増加させつつ、試片の平板表示装置の表示画像を、その試片の平板表示装置よりさらに高い解像度を有し、さらに高い輝度分解能を有するカメラなどの測定装備で測定する。例えば、本発明の実施の形態に係る平板表示装置の画質制御方法は、ＲＧＢそれぞれ８ビット（ｂｉｔ）ずつ入力信号を受け、１３６６×７６８の解像度を有する平板表示装置の場合、０から２５５階調まで総２５６個の画面を測定し、この際に測定された各画面は、１３６６×７６８以上の解像度を有し、輝度は最小８ビット以上の解像度を有さねばならない。
このように測定された結果に基づいて、本発明の実施の形態に係る平板表示装置の画質制御方法は、パネル欠陥の発生の有無を把握した後、その結果、試片の平板表示装置にパネル欠陥が存在すると判断されれば、本発明の実施の形態に係る平板表示装置の画質制御方法は、パネル欠陥の輝度または色差を補正するための補償値を定めた後（Ｓ２）、その補償値で入力ビデオデータを変調し、パネル欠陥位置の輝度または色差を補償する。Ｓ２の段階において、本発明の実施の形態に係る平板表示装置の画質制御方法は、Ｓ１の段階から測定された結果から、各階調別のパネル欠陥位置とその程度を把握した後、補償値を定める。補償値はパネル欠陥位置に応じて輝度または色差の不均一の程度が異なるため、位置別に最適化されるべきであり、また、図５のようなガンマ特性を顧慮して、各階調別に最適化されるべきである。従って、補償値はＲ、Ｇ、Ｂそれぞれで各階調別に決定されるか、または図５で複数の階調を含む階調区間（Ａ，Ｂ，Ｃ，Ｄ）別に設定される。例えば、補償値は、「パネル欠陥１」の位置で「＋１」、「パネル欠陥２」の位置で「−１」、「パネル欠陥３」の位置で「０」等と位置別に最適化された値に設定され、また、「階調区間Ａ」で「０」、「階調区間Ｂ」で「０」、「階調区間Ｃ」で「１」、「階調区間Ｄ」で「１」等と階調区間別に最適化された値に設定される。従って、補償値は、同じパネル欠陥位置で階調別に異なり、また、同じ階調でパネル欠陥位置別に異なる可能性がある。このような補償値は、輝度補正の際に、一つのピクセル（画素）のＲ、Ｇ、Ｂデータそれぞれで同じ値に決定され、Ｒ、Ｇ、Ｂサブピクセルを含んだ一つのピクセル単位に決定される。更に、補償値は、色値補償の際に、Ｒ、Ｇ、Ｂデータそれぞれに異なって決定される。例えば、特定パネル欠陥位置において、赤色が非欠陥位置でのより更に目立つと、Ｒ補償値はＧ、Ｂ補償値より更に小さくなる。このように決定された補償値はパネル欠陥の位置データと共にルックアップテーブルとしてテーブル化され、メモリに貯蔵される。
本発明の実施の形態に係る平板表示装置の画質制御方法は、Ｓ２の段階において決定された補償値を利用して、パネル欠陥位置に表示される入力デジタルビデオデータを変調し、パネル欠陥位置に表示される画像の非欠陥位置との輝度差及び色差を補償する（Ｓ３）。Ｓ３の段階を詳細に説明すると、本発明の第１の実施の形態に係る平板表示装置の画質制御方法は、パネル欠陥位置についての位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調に応じて最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、フレームレート制御階調法（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ：ＦＲＣ）を用いて補償値を複数のフレームに分散させる。本発明の第２の実施の形態に係る平板表示装置の画質制御方法は、パネル欠陥位置についての位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調に応じて最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータの表示位置と階調を判断し、その入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、ディザリング（Ｄｉｔｈｅｒｉｎｇ）方法を用いて、隣接する複数のピクセルに補償値を分散させる。本発明の第３の実施の形態に係る平板表示装置の画質制御方法は、パネル欠陥位置についての位置情報とパネル欠陥位置に対応し、入力デジタルビデオデータの階調に応じて最適化された補償値がメモリに貯蔵され、入力デジタルビデオデータの表示位置と階調を判断し、その入力デジタルビデオデータがパネル欠陥位置に表示されるデータに判断されると、フレームレート制御階調法を用いて補償値を複数のフレームに分散させると共に、ディザリング方法を用いて、隣接する複数のピクセルに補償値を分散させる。ここで、フレームレート制御階調法とディザリング方法は視感の積分効果を用いた映像制御方法であり、このうち、フレームレート制御階調法は他の色または階調を示すピクセルの時間的配列として、その間の色または階調を表現する映像を作り出す画質制御方法を指し、ピクセルの時間的配列はフレーム期間（Ｆｒａｍｅ ｐｅｒｉｏｄ）を単位とする。フレーム期間とは、フィールド期間（Ｆｉｅｌｄ ｐｅｒｉｏｄ）ともいい、一画面も全ピクセルにデータが印加される一画面の表示期間を指し、このフレーム期間はＮＴＳＣ方式の場合、１/６０秒であり、ＰＡＬ方式の場合、１/５０秒に標準化されている。そして、ディザリング方法は他の色または階調を示すピクセルの空間的配列として、その間の色または階調を表現する映像を作り出す画質制御方法を指す。
フレームレート制御階調法とディザリング方法について、図６ないし図８を参照して説明する。例えば、０階調と１階調だけが表示可能なピクセルに構成される画面で１/４階調、１/２階調、３/４階調等のような中間階調を表現しようとする場合、フレームレート制御階調法では、図６の（ａ）に示すように、４フレームをフレームグループとし、順次連結される４フレームの間、何れか一つのピクセルに３フレームは０階調を表示し、１フレームは１階調を表示すると、このピクセルに対しては、観察者には１/４階調が感じられる。これと同様に、図６の（ｂ）及び（ｃ）に示すように、１/２階調と３/４階調も表現される。そして、ディザリング方法では、図７の（ａ）に示すように、４つのピクセルのうち、３つのピクセルに０階調を表示し、一つのピクセルに１階調を表示すると、このピクセルグループに対して、観察者には１/４階調が感じられる。これと同様に、図７の（ｂ）及び（ｃ）に示すように、１/２階調と３/４階調も表現される。そして、このようなフレームレート制御階調法とディザリング方法を共に用いる方法として、図８は４つのピクセルを一つのグループにしたディザリングと、このピクセルグループに対し、４フレームを単位としたフレームレートコントロールとを同時に適用して中間階調を表現することを示す。このような４×４フレームレート制御階調法及びディザリング方法の場合、図８の（ａ）を参照すると、４フレームの間、毎フレームでこのピクセルグループが示す階調は１/４階調であり、このピクセルグループを形成する各ピクセル（第１ないし第４のピクセル）は４フレームを単位とし、それぞれ１/４階調を示す。これと同様に、１/２階調を表現することにおいても、（ｂ）に示すように、各ピクセルグループは毎フレームにでディザリングによる１/２階調を表現し、各ピクセルは４フレームにかけてそれぞれ１/２階調を表現する。これと同様に、（ｃ）に示すように、３/４階調も表現される。このように、フレームレートコントロールとディザリングとを共に適用する制御方法は、フレームレートコントロールから発生され得るフリッカ（Ｆｌｉｃｋｅｒ）とディザリングから発生され得る解像度の低下の問題とを解決することができるという利点を有する。
一方、フレームレート制御階調法においてのフレームグループを形成するフレーム数や、ディザリングにおいてのピクセルグループを形成するピクセル数は、必要に応じて多様な調整が可能である。
このように、本発明の実施の形態に係る平板表示装置の画質制御方法は、表示装置のデータ処理容量に応じて表示装置の画面が表現できる色または階調を更に細分化して表現することのできるフレームレートコントロール、ディザリングのような画質制御方法を通じてパネル欠陥位置の輝度差を補償することにより、自然で上品な画質の具現ができるという利点を有する。
このような入力信号の補正（Ｓ３）の段階のために、本発明に係る平板表示装置は、図９に示すように、ビデオデータの入力を受け、これを変調して表示パネル１１１を駆動する駆動部１１０に供給する補償回路１０５を備える。
図１０は、本発明の実施の形態に係る液晶表示装置を示す図面である。
図１０を参照すると、本発明の実施の形態に係る液晶表示装置は、データライン１０６とゲートライン１０８とが交差し、その交差部に、液晶セルＣｌｃを駆動するためのＴＦＴが形成された液晶表示パネル１０３と、補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生させる補償回路１０５と、補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを用いてデータライン１０６を駆動するデータ駆動回路１０１と、ゲートライン１０６にスキャンパルスを供給するゲート駆動回路１０２と、データ駆動回路１０１及びゲート駆動回路１０２を制御するタイミングコントローラ１０４とを備える。
液晶表示パネル１０３は、二枚の基板（ＴＦＴ基板、カラーフィルター基板）の間に液晶分子が注入される。ＴＦＴ基板上に形成されたデータライン１０６とゲートライン１０８は相互直交する。データライン１０６とゲートライン１０８の交差部に形成されたＴＦＴは、ゲートライン１０８からのスキャン信号に応答して、データライン１０６を経由して供給されるアナログガンマ補償電圧を液晶セルＣｌｃの画素電極に供給する。カラーフィルタ基板上には図示していないブラックマトリクス、カラーフィルタ及び共通電極が形成される。この液晶表示パネル１０３上で、一つのピクセルは、Ｒサブピクセル、Ｇサブピクセル及びＢサブピクセルを含む。一方、カラーフィルタ基板に形成される共通電極は、電界印加方式によってＴＦＴ基板に形成される。ＴＦＴ基板及びカラーフィルタ基板には、互いに垂直の偏光軸を有する偏光板がそれぞれ付着される。
補償回路１０５は、システムインターフェース（Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）から入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの供給を受け、パネル欠陥の位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉを変調して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生させる。このような補償回路１０５については、後述する。
タイミングコントローラ１０４は、補償回路１０５を経由して供給される垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、データイネーブル信号ＤＥ及びドットクロックＤＣＬＫを利用して、ゲート駆動回路１０２を制御するためのゲート制御信号ＧＤＣ、データ駆動回路１０１を制御するためのデータ制御信号ＤＤＣを発生させると共に、補正されたデジタルビデオデータＲｃ／Ｇｃ／ＢｃをドットクロックＤＣＬＫに合わせてデータ駆動回路１０１に供給する。
データ駆動回路１０１は、補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃの入力を受け、このデジタルビデオデータＲｃ／Ｇｃ／Ｂｃをアナログガンマ補償電圧に変換して、タイミングコントローラ１０４の制御下で液晶表示パネル１０３のデータライン１０６に供給する。
ゲート駆動回路１０２は、スキャン信号をゲートライン１０８に供給することによって、そのゲートライン１０８に接続されたＴＦＴをターンオン（Ｔｕｒｎ−ｏｎ）させて、データのピクセル電圧、即ち、アナログガンマ補償電圧が供給される１水平ラインの液晶セルＣｌｃを選択する。データ駆動回路１０１から発生するアナログガンマ補償電圧は、スキャンパルスに同期されることによって、選択された１水平ラインの液晶セルＣｌｃに供給される。
以下、図１１ないし図１７を参照して、補償回路１０５について詳細に説明する。
図１１を参照すると、本発明の実施の形態に係る補償回路１０５は、液晶表示パネル１０３上のパネル欠陥位置についての位置情報と補償値とが貯蔵されるメモリ１１６と、パネル欠陥位置に表示される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉを補償値を用いて変調することにより補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する補償部１１５と、補償部１１５と外部システムとの通信のためのインターフェース回路１１７と、インターフェース回路１１７を経由してメモリ１１６に貯蔵されるデータが臨時貯蔵されるレジスタ１１８とを備える。
メモリ１１６には、パネル欠陥の位置情報と共に、パネル欠陥の各位置別に入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調に応じる補償値についてのデータが貯蔵される。ここで、階調に応じる補償値とは、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの各階調に対応して設定される補償値、または二つ以上の階調を含む階調区間に対応して設定される補償値を指す。階調区間に対応して補償値が設定される場合、メモリ１１６には、階調区間についての情報、即ち、階調区間が含む階調についての情報も貯蔵される。このメモリ１１６は、外部システムからの電気的信号により、パネル欠陥位置と補償値についてのデータの更新が可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の非揮発性メモリを含む。
一方、メモリ１１６として、ＥＥＰＲＯＭの代わりにＥＤＩＤ ＲＯＭ（Ｅｘｔｅｎｄｅｄ Ｄｉｓｐｌａｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｄａｔａ ＲＯＭ）も用いられる。ＥＤＩＤ ＲＯＭは、パネル欠陥補償関連のデータを別途の貯蔵空間に貯蔵し、その補償関連のデータの外、モニタ情報データとして販売者／生産者識別情報及び基本表示素子の変数及び特性等を貯蔵する。ＥＥＰＲＯＭの代わりにＥＤＩＤ ＲＯＭにパネル欠陥補償データを貯蔵する場合に、未図示のＲＯＭ記録器はＤＤＣ（Ｄａｔａ Ｄｉｓｐｌａｙ Ｃｈａｎｎｅｌ）を通じてパネル欠陥補償データを伝送する。以下、パネル欠陥補償データが貯蔵されるメモリは、ＥＥＰＲＯＭと仮定して説明する。
インターフェース回路１１７は、補償回路１０５と外部システムとの通信のための構成であって、このインターフェース回路１１７は、Ｉ２Ｃ等の通信標準プロトコル規格に合わせて設計される。外部システムでは、このインターフェース回路１１７を通じてメモリ１１６に貯蔵されたデータを読み取るか、または修正できる。即ち、メモリ１１６に貯蔵されたピクセル位置ＰＤ及び補償値ＣＤについてのデータは、工程上変化、適用モデル間の差等のような理由により更新が要求され、ユーザーは、更新しようとするピクセル位置ＵＰＤ及び補償値ＵＣＤについてのデータを外部システムから供給を受け、メモリ１１６に貯蔵されたデータを修正することができる。
レジスタ１１８には、メモリ１１６に貯蔵されたピクセル位置ＰＤ及び補償値ＣＤを更新するために、インターフェース回路１１７を通じて伝送されるピクセル位置ＵＰＤ及び補償値ＵＣＤのデータが臨時貯蔵される。
補償部１１５については、以下補償部１１５に対する第１ないし第３の実施の形態を通じて詳細に説明する。
図１１、図１２及び図１３を参照すると、本発明の第１の実施の形態に係る補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥに応じて液晶表示パネル１０３上で入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断し、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置がパネル欠陥位置に含まれると、フレームレート制御階調法を用いてメモリ１１６からの補償値を複数のフレームに分散させる。
このような補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断する位置判断部１２５と、位置判断部１２５及び階調分析部１２６から供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調情報を用いてメモリ１１６にアクセス（Ａｃｃｅｓｓ）するためのリード（Ｒｅａｄ）アドレス
（Ａｄｄｒｅｓｓ）を生成するアドレス生成部１２７と、フレームレートコントロール方法によりメモリ１１６からローディング（Ｌｏａｄｉｎｇ）された補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）を複数のフレームに分散させるフレームレートコントロール部（ＦＲＣ）１２０とを備える。
位置判断部１２５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの表示位置を判断する。例えば、水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウンティングし、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの液晶表示パネル１０３上に表示される位置を判断することができる。
階調分析部１２６は、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調領域を分析する。即ち、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調、またはこの階調が含まれる階調区間について分析する。
アドレス生成部１２７は、位置判断部１２５からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置情報と、階調分析部１２６からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調情報との供給を受け、この入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調に該当する補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）が貯蔵されたメモリ１１６のアドレスをアクセスするためのリードアドレスを生成する。
フレームレートコントロール部１２０は、アドレス生成部１２７により生成されたリードアドレスに該当するメモリ１１６のアドレスからローディング（Ｌｏａｄｉｎｇ）された補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）をフレームレート制御階調法により複数のフレームに分散させる。
このフレームレートコントロール部１２０は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してフレーム数を感知するフレーム数感知部１２３と、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、フレーム数感知部１２３からのフレーム情報を用いてフレームレートコントロールデータＦＤを発生する階調レベル判定部１２１と、入力デジタルビデオデータＲｉ／Ｇｉ／ＢｉをフレームレートコントロールデータＦＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する演算器１２２とを備える。
フレーム数感知部１２３は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してフレーム数を感知する。例えば、垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
階調レベル判定部１２１は、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、フレーム数感知部１２３からのフレーム情報を用いてフレームレートコントロールデータＦＤを発生する。例えば、補償値（Ｒ/Ｇ/Ｂ補償値）で「０１」の２進データが階調レベル判定部１２１に供給された場合、階調レベル判定部１２１は「０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉにどのぐらいの階調を補償するためのデータであるかを判断する。ここで、補償値（Ｒ/Ｇ/Ｂ補償値）が「０１」であるというのは、Ｒ補償値、Ｇ補償値、Ｂ補償値がそれぞれ同一に「０１」であることを意味する。もし、階調レベル判定部１２１が４フレームをフレームグループとするフレームレート制御階調法により制御され、「００」は０階調、「０１」は１/４階調、「１０」は１/２階調、「１１」は３/４階調に対する補償値に認識するように予め決定されたとすれば、この階調レベル判定部１２１は「０１」の２進データをパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して１/４階調を補償するための補償値に判定する。このように階調レベルが判定されると、階調レベル判定部１２１はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに１/４階調を補償するために「０１」のデータをフレームレート制御階調法によりフレームグループを形成する４フレームのうち、どのフレームに分散させるかを決定する。即ち、階調レベル判定部１２１は、図６の（ａ）に示すように、第１ないし第４のフレームのうち、何れか一つのフレームに１階調が補償されるようにグループを形成する４フレームに「０１」のデータを分散させるために、フレームレートコントロールデータＦＤを発生する。例えば、階調レベル判定部１２１は第１のフレームに「０」（０階調補償）、第２のフレームに「０」（０階調補償）、第３のフレームに「０」（０階調補償）、第４のフレームに「１」（１階調補償）のようなフレームレートコントロールデータＦＤを発生する。
一方、補償値（Ｒ/Ｇ/Ｂ補償値）はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対し、１階調以上の階調を補償するための値に決定されることができる。このような場合、補償値（Ｒ/Ｇ/Ｂ補償値）は整数分と素数分を含む。例えば、３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）の場合、整数分「３．００」と素数分「０．２５」を含み、このうち、「０．２５」（１/４）は前記のような「０１」の２進データに表現されることができ、「３．００」は２ビットの２進データとして、「１１」に表現されることができる。このような整数分は補償値（Ｒ/Ｇ/Ｂ補償値）の限界値に応じて多様なビット数に表現されることができる。このように、「３．００」が「１１」に表現され、「０．２５」が「０１」に表現される際、このような補償値（Ｒ/Ｇ/Ｂ補償値）は上位２ビットを整数分とし、下位２ビットを素数分とし、「１１０１」のような４ビットのデータに表現されることができる。このような「１１０１」の２進でーたが階調レベル判定部１２１に供給される場合、階調レベル判定部１２１は「１１０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）に判定し、グループを形成する４フレームに「１１０１」のデータを分散させるためにフレームレートコントロールデータＦＤを発生する。例えば、階調レベル判定部１２１は第１のフレームに「１１００」、第２のフレームに「１１００」、第３のフレームに「１１００」、第４のフレームに「１１０１」のようなフレームレートコントロールデータＦＤを発生する。
演算器１２２は、入力デジタルビデオデータＲｉ／Ｇｉ／ＢｉをフレームレートコントロールデータＦＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する。
このように、本発明の実施の形態に係る液晶表示装置は、フレームレートコントロール方法により制御される補償部１０５を備えて細分化された階調及び色差表現が可能である。即ち、Ｒ、Ｇ、Ｂデータがそれぞれ８ビットであるデジタルビデオデータに駆動され、Ｒ、Ｇ、Ｂのそれぞれに対して２５６階調の表現ができる液晶表示装置の場合、４フレームをフレームグループとするフレームレートコントロール方法により制御される補償部１０５を備えることにより、その表現可能な階調がＲ、Ｇ、Ｂのそれぞれに対して１０２１階調に細分化される。このように、本発明の実施の形態に係る液晶表示装置は、細分化された階調にパネル欠陥位置と非欠陥位置との輝度差を補正することにより、自然で上品な画質を具現することが可能になる。
図１１、図１４及び図１５を参照すると、本発明の第２の実施の形態に係る補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥに応じて液晶表示パネル１０３上で入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断し、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置がパネル欠陥位置に含まれると、ディザリング方法を用いてメモリ１１６からの補償値を入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉが表示されるピクセルと隣接する複数のピクセルに分散させる。
このような補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断する位置判断部１３５と、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調領域を分析する階調分析部１３６と、位置判断部１３５及び階調分析部１３６から供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調情報を用いてメモリ１１６にアクセスするためのリード（Ｒｅａｄ）アドレス
を生成するアドレス生成部１３７と、ディザリング方法によりメモリ１１６からローディングされた補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）を入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉが表示されるピクセルと隣接する複数のピクセルに分散させるディザリング部１３０とを備える。
位置判断部１３５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断する。例えば、水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウントして、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの液晶表示パネル１０３上に表示される位置を判断することができる。
階調分析部１３６は入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調領域を分析する。即ち、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調またはこの階調が含まれる階調区間に対して分析する。
アドレス生成部１３７は、位置判断部１３５からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置情報と、階調分析部１３６からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調に該当する補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）が貯蔵されたメモリ１１６のアドレスをアクセルするためのリードアドレスを生成する。
ディザリング部１３０はアドレス生成部１３７により生成されたリードアドレスに該当するメモリ１１６のアドレスからローディングされた補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）をディザリング方法により入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉが表示されるピクセルの隣接する複数のピクセルに分散させる。
このディザリング部１３０は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してピクセル位置を判断するピクセル位置判断部１３４と、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、ピクセル位置判断部１３４からのピクセル位置情報を用いてディザリングデータＤＤを発生する階調レベル判定部１３１と、入力デジタルビデオデータＲｉ／Ｇｉ／ＢｉをディザリングデータＤＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する演算器１３２とを備える。
ピクセル位置判断部１３４は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してピクセル位置を判断する。例えば、水平同期信号Ｈｓｙｎｃ及びドットクロックＤＣＬＫをカウントしてピクセル位置を判断することができる。
階調レベル判定部１３１は、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、ピクセル位置判断部１３４からのピクセル位置情報を用いてディザリングデータＤＤを発生する。例えば、補償値（Ｒ/Ｇ/Ｂ補償値）で「０１」の２進データが階調レベル判定部１３１に供給された場合、階調レベル判定部１３１は「０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉにどのぐらいの階調を補償するためのデータであるかを判断する。ここで、補償値（Ｒ/Ｇ/Ｂ補償値）が「０１」であるというのは、Ｒ補償値、Ｇ補償値、Ｂ補償値がそれぞれ同一に「０１」であることを意味する。もし、階調レベル判定部１３１が４ピクセルをピクセルグループとするディザリング方法により制御され、「００」は０階調、「０１」は１/４階調、「１０」は１/２階調、「１１」は３/４階調に対する補償値に認識するように予め決定されたとすれば、この階調レベル判定部１３１は「０１」の２進データをパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して１/４階調を補償するための補償値に判定する。このように階調レベルが判定されると、階調レベル判定部１３１はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに１/４階調を補償するために「０１」のデータをディザリング方法によりピクセルグループを形成する４ピクセルのうち、どのピクセルに分散させるかを決定する。即ち、階調レベル判定部１３１は、図７の（ａ）に示すように、ピクセルグループを形成する第１ないし第４のピクセルのうち、何れか一つのピクセルに１階調が補償されるようにグループを形成する複数のピクセルに「０１」のデータを分散させるために、ディザリングデータＤＤを発生する。例えば、階調レベル判定部１３１は第１のピクセルに「０」（０階調補償）、第２のピクセルに「１」（１階調補償）、第３のピクセルに「０」（０階調補償）、第４のピクセルに「０」（０階調補償）のようなディザリングデータＤＤを発生する。
一方、補償値（Ｒ/Ｇ/Ｂ補償値）はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対し、１階調以上の階調を補償するための値に決定されることができる。このような場合、補償値（Ｒ/Ｇ/Ｂ補償値）は整数分と素数分を含む。例えば、３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）の場合、整数分「３．００」と素数分「０．２５」を含み、このうち、「０．２５」（１/４）は前記のような「０１」の２進データに表現されることができ、「３．００」は２ビットの２進データとして、「１１」に表現されることができる。このような整数分は補償値（Ｒ/Ｇ/Ｂ補償値）の限界値に応じて多様なビット数に表現されることができる。このように、「３．００」が「１１」に表現され、「０．２５」が「０１」に表現される際、このような補償値（Ｒ/Ｇ/Ｂ補償値）は上位２ビットを整数分とし、下位２ビットを素数分とし、「１１０１」のような４ビットのデータに表現されることができる。このような「１１０１」の２進でーたが階調レベル判定部１３１に供給される場合、階調レベル判定部１３１は「１１０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）に判定し、グループを形成する４ピクセルに「１１０１」のデータを分散させるためにディザリングデータＤＤを発生する。例えば、階調レベル判定部１３１は第１のピクセルに「１１００」、第２のピクセルに「１１０１」、第３のピクセルに「１１００」、第４のピクセルに「１１００」のようなディザリングデータＤＤを発生する。
演算器１３２は、入力デジタルビデオデータＲｉ／Ｇｉ／ＢｉをディザリングデータＤＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する。
このように、本発明の実施の形態に係る液晶表示装置は、ディザリング方法により制御される補償回路１０５を備えて細分化された階調及び色差表現が可能である。即ち、Ｒ、Ｇ、Ｂデータがそれぞれ８ビットであるデジタルビデオデータに駆動され、Ｒ、Ｇ、Ｂのそれぞれに対して２５６階調の表現ができる液晶表示装置の場合、４ピクセルをピクセルグループとするディザリング方法により制御される補償回路１０５を備えることにより、その表現可能な階調がＲ、Ｇ、Ｂのそれぞれに対して１０２１階調に細分化される。このように、本発明の実施の形態に係る液晶表示装置は、細分化された階調にパネル欠陥位置と非欠陥位置との輝度差を補正することにより、自然で上品な画質を具現することが可能になる。
図１１、図１６及び図１７を参照すると、本発明の第３の実施の形態に係る補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥに応じて液晶表示パネル１０３上で入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断し、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置がパネル欠陥位置に含まれると、フレームレートコントロール方法を用いてメモリ１１６からの補償値を複数のフレームに分散させ、ディザリング方法を用いてメモリ１１６からの補償値を隣接する複数のピクセルに分散させる。
このような補償部１１５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断する位置判断部１４５と、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調領域を分析する階調分析部１４６と、位置判断部１４５及び階調分析部１４６から供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調情報を用いてメモリ１１６にアクセスするためのリードアドレスを生成するアドレス生成部１４７と、メモリ１１６からローディングされた補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）をフレームレート制御階調法により複数のフレームに分散させ、ディザリング方法により入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉが表示されるピクセルと隣接する複数のピクセルに分散させるフレームレートコントロール及びディザリング部１４０を備える。
位置判断部１４５は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用して入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置を判断する。例えば、水平同期信号ＨｓｙｎｃとドットクロックＤＣＬＫをカウンティングして、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの液晶表示パネル１０３上に表示される位置を判断することができる。
階調分析部１４６は入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調領域を分析する。即ち、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調またはこの階調が含まれる階調区間に対して分析する。
アドレス生成部１４７は、位置判断部１４５からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置情報と、階調分析部１４６からの入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの階調情報との供給を受け、この入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉの位置及び階調に該当する補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）が貯蔵されたメモリ１１６のアドレスをアクセスするためのリードアドレスを生成する。
フレームレートコントロール及びディザリング部１４０は、アドレス生成部１４７により生成されたリードアドレスに該当するメモリ１１６のアドレスからローディングされた補償値（Ｒ補償値、Ｇ補償値、Ｂ補償値）をフレームレート制御階調法より複数のフレームに分散させ、ディザリング方法により入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉが表示されるピクセルの隣接する複数のピクセルに分散させる。
このフレームレートコントロール及びディザリング部１４０は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してフレーム数を感知するフレーム数感知部１４３と、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してピクセル位置を判断するピクセル位置判断部１４４と、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、フレーム数感知部１４３からのフレーム数情報及びピクセル位置判断部１４４からのピクセル位置情報を用いてフレームレートコントロール及びディザリングデータＤＤを発生する階調レベル判定部１４１と、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉをフレームレートコントロール及びディザリングデータＤＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する演算器１４２とを備える。
フレーム数感知部１４３は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してフレーム数を感知する。例えば、垂直同期信号Ｖｓｙｎｃをカウントしてフレーム数を感知することができる。
ピクセル位置判断部１４４は、垂直／水平同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃ、ドットクロックＤＣＬＫ及びデータイネーブル信号ＤＥのうち、何れか一つ以上を利用してピクセル位置を判断する。例えば、水平同期信号Ｈｓｙｎｃ及びドットクロックＤＣＬＫをカウンティングしてピクセル位置を判断することができる。
階調レベル判定部１４１は、補償値（Ｒ/Ｇ/Ｂ補償値）の階調レベルを判定し、フレーム感知部１４３からのフレーム情報とピクセル位置判断部１４４からのピクセル位置情報とを用いてフレームレートコントロール及びディザリングデータＦＤＤを発生する。例えば、補償値（Ｒ/Ｇ/Ｂ補償値）で「０１」の２進データが階調レベル判定部１４１に供給された場合、階調レベル判定部１４１は「０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉにどのぐらいの階調を補償するためのデータであるかを判断する。ここで、補償値（Ｒ/Ｇ/Ｂ補償値）が「０１」であるというのは、Ｒ補償値、Ｇ補償値、Ｂ補償値がそれぞれ同一に「０１」であることを意味する。もし、階調レベル判定部１４１が４フレームをフレームグループとし、４ピクセルとピクセルグループとするフレームレート制御階調法及びディザリング方法、即ち、４×４フレームレート制御階調法及びディザリング方法により制御され、「００」は０階調、「０１」は１/４階調、「１０」は１/２階調、「１１」は３/４階調に対する補償値に認識するように予め決定されたとすれば、この階調レベル判定部１４１は「０１」の２進データをパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して１/４階調を補償するための補償値に判定する。このように階調レベルが判定されると、階調レベル判定部１４１はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに１/４階調を補償するために「０１」のデータをフレームレート制御階調法によりフレームグループを形成する４フレームのうち、どのフレームに分散させるか、そしてディザリング方法によりピクセルグループを形成する４ピクセルのうち、どのピクセルに分散させるかを決定する。即ち、階調レベル判定部１４１は、図８の（ａ）に示すように、ピクセルグループを形成する第１ないし第４のピクセルのそれぞれはフレームグループを形成する第１ないし第４のフレームのうち、何れか一つのフレームに１階調が補償され、これと同時に、第１ないし第４のフレームのそれぞれはピクセルグループを形成する第１ないし第４のピクセルのうち、何れか一つのピクセルに１階調が補償されるようにグループを形成する４フレーム及び４ピクセルに「０１」のデータを分散させるために、フレームレートコントロール及びディザリングデータＦＤＤを発生する。例えば、階調レベル判定部１４１は第１のフレームの第１のピクセルに「１」（１階調補償）、第２のピクセルに「０」（０階調補償）、第３のピクセルに「０」（０階調補償）、第４のピクセルに「０」（０階調補償）、第２のフレームの第１のピクセルに「０」（０階調補償）、第２のピクセルに「１」（１階調補償）、第３のピクセルに「０」（０階調補償）、第４のピクセルに「０」（０階調補償）、第３のフレームの第１のピクセルに「０」（０階調補償）、第２のピクセルに「０」（０階調補償）、第３のピクセルに「１」（１階調補償）、第４のピクセルに「０」（０階調補償）、第４のフレームの第１のピクセルに「０」（０階調補償）、第２のピクセルに「０」（０階調補償）、第３のピクセルに「０」（０階調補償）、第４のピクセルに「１」（１階調補償）のようなフレームレートコントロール及びディザリングデータＦＤＤを発生する。
一方、補償値（Ｒ/Ｇ/Ｂ補償値）はパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対し、１階調以上の階調を補償するための値に決定されることができる。このような場合、補償値（Ｒ/Ｇ/Ｂ補償値）は整数分と素数分を含む。例えば、３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）の場合、整数分「３．００」と素数分「０．２５」を含み、このうち、「０．２５」（１/４）は前記のような「０１」の２進データに表現されることができ、「３．００」は２ビットの２進データとして、「１１」に表現されることができる。このような整数分は補償値（Ｒ/Ｇ/Ｂ補償値）の限界値に応じて多様なビット数に表現されることができる。このように、「３．００」が「１１」に表現され、「０．２５」が「０１」に表現される際、このような補償値（Ｒ/Ｇ/Ｂ補償値）は上位２ビットを整数分とし、下位２ビットを素数分とし、「１１０１」のような４ビットのデータに表現されることができる。このような「１１０１」の２進でーたが階調レベル判定部１４１に供給される場合、階調レベル判定部１４１は「１１０１」の２進データがパネル欠陥位置に供給される入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉに対して３．２５階調を補償するための補償値（Ｒ/Ｇ/Ｂ補償値）に判定し、グループを形成する４フレーム及び４ピクセルに「１１０１」のデータを分散させるためにフレームレートコントロール及びディザリングデータＦＤＤを発生する。例えば、階調レベル判定部１４１は第１のフレームの第１のピクセルに「１１０１」、第２のピクセルに「１１００」、第３のピクセルに「１１００」、第４のピクセルに「１１００」、第２のフレームの第１のピクセルに「１１００」、第２のピクセルに「１１０１」、第３のピクセルに「１１００」、第４のピクセルに「１１００」、第３のフレームの第１のピクセルに「１１００」、第２のピクセルに「１１００」、第３のピクセルに「１１０１」、第４のピクセルに「１１００」、第４のフレームの第１のピクセルに「１１００」、第２のピクセルに「１１００」、第３のピクセルに「１１００」、第４のピクセルに「１１０１」のようなフレームレートコントロール及びディザリングデータＦＤＤを発生する。
演算器１４２は、入力デジタルビデオデータＲｉ／Ｇｉ／Ｂｉをフレームレートコントロール及びディザリングデータＦＤＤに増減して補正されたデジタルビデオデータＲｃ／Ｇｃ／Ｂｃを発生する。
このように、本発明の実施の形態に係る液晶表示装置は、フレームレート制御階調法及びディザリング方法により制御される補償部１０５を備えて細分化された階調及び色差表現が可能である。即ち、Ｒ、Ｇ、Ｂデータがそれぞれ８ビットであるデジタルビデオデータに駆動され、Ｒ、Ｇ、Ｂのそれぞれに対して２５６階調の表現ができる液晶表示装置の場合、４×４フレームレート制御階調法及びディザリング方法により制御される補償部１０５を備えることにより、その表現可能な階調がＲ、Ｇ、Ｂのそれぞれに対して１０２１階調に細分化される。このように、本発明の実施の形態に係る液晶表示装置は、細分化された階調にパネル欠陥位置と非欠陥位置との輝度差を補正することにより、自然で上品な画質を具現することが可能になる。
前記のような補償部１０５はタイミングコントローラ１０４と共にワンチップ化され集積されることができる。
前記の実施の形態では補償回路１０５を液晶表示装置に適用した場合を例示したが、このような補償回路１０５は液晶表示装置の外の平板表示装置にも適用することができる。
前述のように、本発明に係る平板表示装置及びその画質制御方法は、回路を用いてパネル欠陥を電気的に微細に補償することにより、パネル欠陥が存在する表示パネルでも表示品質を上昇させることができる。
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
不定型のパネル欠陥を示す図面である。 垂直の帯状のパネル欠陥を示す図面である。 点状のパネル欠陥を示す図面である。 本発明のパネル欠陥補償段階を示す図面である。 ガンマ特性を示す図面である。 フレームレートコントロール方法を例示する図面である。 ディザリング方法を例示する図面である。 フレームレートコントロールとディザリングとを混合した方法を例示する図面である。 本発明に係る平板表示装置を示す図面である。 本発明の実施の形態に係る液晶表示装置を示す図面である。 図１０の補償回路を示す図面である。 図１１の補償部に対する第１の実施の形態を示す図面である。 図１２のフレームレートコントロール部を示す図面である。 図１１の補償部に対する第２の実施の形態を示す図面である。 図１４のディザリング部を示す図面である。 図１１の補償部に対する第３の実施の形態を示す図面である。 図１６のフレームレートコントロール及びディザリング部を示す図面である。
符号の説明
１０１ データ駆動回路
１０２ ゲート駆動回路
１０３ 液晶表示パネル
１０４ タイミングコントローラ
１０５ 補償回路
１０６ データライン
１０８ ゲートライン
１１０ 駆動部
１１１ 表示パネル
１１５ 補償部
１１６ メモリ
１１７ インターフェース回路
１１８ レジスタ
１２０ フレームレートコントロール部
１２１、１３１、１４１ 階調レベル判定部
１２２、１３２、１４２ 演算器
１２３，１４３ フレーム 数感知部
１３４、１４４ ピクセル 位置判断部
１２５、１３５，１４５ 位置判断部
１２６、１３６、１４６ 階調分析部
１２７、１３７、１４７ アドレス生成部
１３０ ディザリング部
１４０ フレームレートコントロール及びディザリング部

Claims (33)

  1. 表示パネルと、
    前記表示パネル上のパネル欠陥位置についての位置情報と複数のフレームに分散される補償値を格納するメモリと、
    前記パネル欠陥位置に表示されるデータを検出し、前記メモリからの補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する補償部とを備え、
    前記補償値は、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値を含み、同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）フレームレートコントロール方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数のフレームへ分散させるフレームレートコントロール部と、を備え、そして、
    前記フレームレートコントロール部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いてフレーム数を感知するフレーム数感知部と、
    ２）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記フレーム数感知部からのフレーム情報を用いてフレームレートコントロールデータを発生する階調判定部と、
    ３）前記データを前記フレームレートコントロールデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置。
  2. 前記補償値は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項１に記載の平板表示装置。
  3. 前記補償値は、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に異なって決定されることを特徴とする請求項１に記載の平板表示装置。
  4. 前記メモリは、データの更新が可能なメモリを含むことを特徴とする請求項１に記載の平板表示装置。
  5. 前記メモリは、ＥＥＰＲＯＭとＥＤＩＤ ＲＯＭのうちの少なくとも一つを含むことを特徴とする請求項４に記載の平板表示装置。
  6. 前記表示パネルは、
    複数のデータラインと複数のゲートラインとが交差し、複数の液晶セルが配置される液晶表示パネルを含み、
    前記駆動部は、
    前記補正データを前記データラインに供給するデータ駆動回路と、
    前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、
    前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するタイミングコントローラとを備えることを特徴とする請求項１に記載の平板表示装置。
  7. 前記補償部は、前記タイミングコントローラに内蔵されることを特徴とする請求項６に記載の平板表示装置。
  8. 表示パネルと、
    前記表示パネルのパネル欠陥位置についての位置情報と、前記パネル欠陥位置に位置する画素と前記画素に隣接する複数の画素とに分散される補償値とを格納するメモリと、
    前記パネル欠陥位置に表示されるデータを検出し、前記メモリからの補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する補償部とを備え、
    前記補償値は、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値を含み、同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）ディザリング方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数の画素へ分散させるディザリング部と、を備え、そして、
    前記ディザリング部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いて画素位置を判断する画素位置判断部と、
    ２）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記画素位置判断部からの画素位置情報を用いてディザリングデータを発生する階調判定部と、
    ３）前記データを前記ディザリングデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置。
  9. 前記補償値は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項８に記載の平板表示装置。
  10. 前記補償値は、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に異なって決定されることを特徴とする請求項８に記載の平板表示装置。
  11. 前記メモリは、データの更新が可能なメモリを含むことを特徴とする請求項８に記載の平板表示装置。
  12. 前記メモリは、ＥＥＰＲＯＭとＥＤＩＤ ＲＯＭのうちの少なくとも一つを含むことを特徴とする請求項１１に記載の平板表示装置。
  13. 前記表示パネルは、
    複数のデータラインと複数のゲートラインとが交差し、複数の液晶セルが配置される液晶表示パネルを含み、
    前記駆動部は、
    前記補正データを前記データラインに供給するデータ駆動回路と、
    前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、
    前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するタイミングコントローラとを備えることを特徴とする請求項８に記載の平板表示装置。
  14. 前記補償部は、前記タイミングコントローラに内蔵されることを特徴とする請求項１３に記載の平板表示装置。
  15. 表示パネルと、
    前記表示パネルのパネル欠陥位置についての位置情報と、複数のフレームに分散されると共に、前記パネル欠陥位置に位置する画素と前記画素に隣接する複数の画素とに分散される補償値とを格納するメモリと、
    前記パネル欠陥位置に表示されるデータを検出し、前記メモリからの補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する補償部とを備え、
    前記補償値は、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値を含み、同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）フレームレートコントロール方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数のフレームへ分散させ、ディザリング方法により、データを表示させるべき画素に隣接する画素へ分散させるフレームレートコントロール及びディザリング部と、を備え、そして、
    前記フレームレートコントロール部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いてフレーム数を感知するフレーム数感知部と、
    ２）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いて画素位置を判断する画素位置判断部と、
    ３）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記フレーム数感知部からのフレーム情報と前記画素位置判断部からの画素位置情報とを用いてフレームレートコントロール及びディザリングデータを発生する階調判定部と、
    ４）前記データを前記フレームレートコントロール及びディザリングデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置。
  16. 前記補償値は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項１５に記載の平板表示装置。
  17. 前記補償値は、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に異なって決定されることを特徴とする請求項１５に記載の平板表示装置。
  18. 前記メモリは、データの更新が可能なメモリを含むことを特徴とする請求項１５に記載の平板表示装置。
  19. 前記メモリは、ＥＥＰＲＯＭとＥＤＩＤ ＲＯＭのうちの少なくとも一つを含むことを特徴とする請求項１８に記載の平板表示装置。
  20. 前記表示パネルは、
    複数のデータラインと複数のゲートラインとが交差し、複数の液晶セルが配置される液晶表示パネルを含み、
    前記駆動部は、
    前記補正データを前記データラインに供給するデータ駆動回路と、
    前記ゲートラインにスキャンパルスを供給するゲート駆動回路と、
    前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するタイミングコントローラとを備えることを特徴とする請求項１５に記載の平板表示装置。
  21. 前記補償部は、前記タイミングコントローラに内蔵されることを特徴とする請求項２０に記載の平板表示装置。
  22. 平板表示装置の画質制御方法であって、
    各階調と各色とにおける表示パネルの輝度及び色度を測定する段階と、
    前記輝度又は前記色度のうちの少なくとも一つが前記表示パネルで異なっている画面位置をパネル欠陥位置と判断する段階と、
    複数のフレームへ分散される補償値を定める段階と、
    前記パネル欠陥位置に表示されるデータを検出する段階と、
    補償部を用いて、前記補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する段階とを含み、
    前記補償値を定める段階は、
    各階調別、各色別、及び各位置別に測定された前記パネル欠陥の測定結果に応じて、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値に分けることによって前記補償値を定める段階を含み、
    同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）フレームレートコントロール方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数のフレームへ分散させるフレームレートコントロール部と、を備え、そして、
    前記フレームレートコントロール部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いてフレーム数を感知するフレーム数感知部と、
    ２）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記フレーム数感知部からのフレーム情報を用いてフレームレートコントロールデータを発生する階調判定部と、
    ３）前記データを前記フレームレートコントロールデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置の画質制御方法。
  23. 前記パネル欠陥位置に表示されるデータを検出する段階は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて、前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項２２に記載の平板表示装置の画質制御方法。
  24. 前記補償値を定める段階は、各階調別、各位置別に測定された前記パネル欠陥の測定結果に応じて、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に前記補償値を異なって定めることを特徴とする請求項２２に記載の平板表示装置の画質制御方法。
  25. 前記補償値を定める段階は、前記補償値を非揮発性メモリに格納する段階を更に含むことを特徴とする請求項２４に記載の平板表示装置の画質制御方法。
  26. 平板表示装置の画質制御方法であって、
    各階調と各色とにおける表示パネルの輝度及び色度を測定する段階と、
    前記輝度又は前記色度のうちの少なくとも一つが前記表示パネルで異なっている画面位置をパネル欠陥位置と判断する段階と、
    前記パネル欠陥位置に位置する画素と前記画素に隣接する複数の画素とに分散される補償値を定める段階と、
    前記パネル欠陥位置に表示されるデータを検出する段階と、
    補償部を用いて、前記補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する段階とを含み、
    前記補償値を定める段階は、
    各階調別、各色別、及び各位置別に測定された前記パネル欠陥の測定結果に応じて、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値に分けることによって前記補償値を定める段階を含み、
    同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）ディザリング方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数の画素へ分散させるディザリング部と、を備え、そして、
    前記ディザリング部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いて画素位置を判断する画素位置判断部と、
    ２）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記画素位置判断部からの画素位置情報を用いてディザリングデータを発生する階調判定部と、
    ３）前記データを前記ディザリングデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置の画質制御方法。
  27. 前記パネル欠陥位置に表示されるデータを検出する段階は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて、前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項２６に記載の平板表示装置の画質制御方法。
  28. 前記補償値を定める段階は、各階調別、各位置別に測定された前記パネル欠陥の測定結果に応じて、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に前記補償値を異なって定めることを特徴とする請求項２６に記載の平板表示装置の画質制御方法。
  29. 前記補償値を定める段階は、前記補償値を非揮発性メモリに格納する段階を更に含むことを特徴とする請求項２８に記載の平板表示装置の画質制御方法。
  30. 平板表示装置の画質制御方法であって、
    各階調と各色とにおける表示パネルの輝度及び色度を測定する段階と、
    前記輝度又は前記色度のうちの少なくとも一つが前記表示パネルで異なっている画面位置をパネル欠陥位置と判断する段階と、
    複数のフレームに分散されると共に、前記パネル欠陥位置に位置する画素と前記画素に隣接する複数の画素とに分散される補償値を定める段階と、
    前記パネル欠陥位置に表示されるデータを検出する段階と、
    補償部を用いて、前記補償値に基づいて前記パネル欠陥位置に表示されるデータを調整する段階とを含み、
    前記補償値を定める段階は、
    各階調別、各色別、及び各位置別に測定された前記パネル欠陥の測定結果に応じて、赤色データを補償するためのＲ補償値、緑色データを補償するためのＧ補償値及び青色データを補償するためのＢ補償値に分けることによって前記補償値を定める段階を含み、
    同一のパネル欠陥位置と同一の階調とにおいて、前記Ｒ補償値、前記Ｇ補償値及び前記Ｂ補償値のうちの少なくとも一つの補償値が他の補償値と異なり、
    前記補償部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれか１つ以上を用いてデータの位置を判断する位置判断部と、
    ２）前記データの階調領域を分析する階調分析部と、
    ３）前記位置判断部と前記階調分析部から供給された前記データの位置と階調情報とを用いてメモリにアクセスするためのリードアドレスを生成するアドレス生成部と、
    ４）フレームレートコントロール方法により、前記メモリからローディングされた前記Ｒ、Ｇ及びＢ補償値を複数のフレームへ分散させ、ディザリング方法により、データを表示させるべき画素に隣接する画素へ分散させるフレームレートコントロール及びディザリング部と、を備え、そして、
    前記フレームレートコントロール部は、
    １）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いてフレーム数を感知するフレーム数感知部と、
    ２）垂直同期信号、水平同期信号、ドットクロック、及びデータイネーブル信号のうちのいずれかを用いて画素位置を判断する画素位置判断部と、
    ３）前記Ｒ、Ｇ及びＢ補償値の階調を判定し、前記フレーム数感知部からのフレーム情報と前記画素位置判断部からの画素位置情報とを用いてフレームレートコントロール及びディザリングデータを発生する階調判定部と、
    ４）前記データを前記フレームレートコントロール及びディザリングデータで増減して補正されたデータを発生する演算器と、を備える、ことを特徴とする平板表示装置の画質制御方法。
  31. 前記パネル欠陥位置に表示されるデータを検出する段階は、前記データと共に入力される同期信号、ドットクロック及びデータイネーブル信号のうち、少なくとも何れか一つのデータタイミング信号に基づいて、前記パネル欠陥位置に表示されるデータを検出することを特徴とする請求項３０に記載の平板表示装置の画質制御方法。
  32. 前記補償値を定める段階は、各階調別、各位置別に測定された前記パネル欠陥の測定結果に応じて、前記パネル欠陥位置の位置別且つ前記パネル欠陥位置に表示されるデータの階調別に前記補償値を異なって定めることを特徴とする請求項３０に記載の平板表示装置の画質制御方法。
  33. 前記補償値を定める段階は、前記補償値を非揮発性メモリに格納する段階を更に含むことを特徴とする請求項３２に記載の平板表示装置の画質制御方法。
JP2006169523A 2005-10-25 2006-06-20 平板表示装置及びその画質制御方法 Active JP4555259B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050100934A KR101137856B1 (ko) 2005-10-25 2005-10-25 평판표시장치 및 그 화질제어방법

Publications (2)

Publication Number Publication Date
JP2007122009A JP2007122009A (ja) 2007-05-17
JP4555259B2 true JP4555259B2 (ja) 2010-09-29

Family

ID=37984834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169523A Active JP4555259B2 (ja) 2005-10-25 2006-06-20 平板表示装置及びその画質制御方法

Country Status (5)

Country Link
US (2) US7786971B2 (ja)
JP (1) JP4555259B2 (ja)
KR (1) KR101137856B1 (ja)
CN (1) CN1956031B (ja)
TW (1) TWI334121B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122008A (ja) * 2005-10-25 2007-05-17 Lg Phillips Lcd Co Ltd 平板表示装置及びその画質制御方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634509B2 (en) * 2003-11-07 2009-12-15 Fusionone, Inc. Personal information space management system and method
US8339428B2 (en) * 2005-06-16 2012-12-25 Omnivision Technologies, Inc. Asynchronous display driving scheme and display
KR101182327B1 (ko) * 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101243800B1 (ko) * 2006-06-29 2013-03-18 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
US8026927B2 (en) * 2007-03-29 2011-09-27 Sharp Laboratories Of America, Inc. Reduction of mura effects
KR101286537B1 (ko) * 2007-06-14 2013-07-17 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
TWI405171B (zh) * 2007-06-14 2013-08-11 Lg Display Co Ltd 具有補償顯示缺陷能力之視頻顯示裝置
US10810918B2 (en) * 2007-06-14 2020-10-20 Lg Display Co., Ltd. Video display device capable of compensating for display defects
KR101296655B1 (ko) * 2007-11-01 2013-08-14 엘지디스플레이 주식회사 영상 표시 장치의 데이터 보상 회로 및 방법
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
US8049695B2 (en) * 2007-10-15 2011-11-01 Sharp Laboratories Of America, Inc. Correction of visible mura distortions in displays by use of flexible system for memory resources and mura characteristics
KR100936862B1 (ko) * 2007-12-31 2010-01-15 삼성에스디아이 주식회사 디스플레이 계조 표현 장치 및 계조 표현 방법
CN101527125B (zh) * 2008-03-03 2013-02-06 奇美电子股份有限公司 影像显示装置及其影像数据补偿方法及装置
KR101472063B1 (ko) 2008-04-10 2014-12-15 삼성디스플레이 주식회사 표시 패널을 구동하기 위한 데이터 생성 방법과, 이를수행하기 위한 데이터 구동회로 및 이 데이터 구동회로를포함하는 표시 장치
KR101274707B1 (ko) * 2008-06-05 2013-06-12 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치의 보상 회로 및방법
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) * 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101035579B1 (ko) * 2008-09-05 2011-05-19 매그나칩 반도체 유한회사 디더링 방법 및 장치
JP5302915B2 (ja) * 2009-03-18 2013-10-02 パナソニック株式会社 有機ｅｌ表示装置及び制御方法
TWI407423B (zh) * 2009-04-03 2013-09-01 Himax Media Solutions Inc 顯示資料處理裝置及顯示資料處理方法
KR101585680B1 (ko) * 2009-05-04 2016-01-15 엘지디스플레이 주식회사 액정표시장치와 그의 화질보상방법
JP5531496B2 (ja) * 2009-08-18 2014-06-25 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
JP2011039451A (ja) * 2009-08-18 2011-02-24 Sharp Corp 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP5059092B2 (ja) * 2009-12-15 2012-10-24 シャープ株式会社 表示装置、輝度ムラ補正方法、および補正データ作成装置
JP5471165B2 (ja) * 2009-08-26 2014-04-16 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
KR101289645B1 (ko) * 2009-12-28 2013-07-30 엘지디스플레이 주식회사 액정표시장치와 그 색온도 보상 방법
JP5174837B2 (ja) * 2010-02-01 2013-04-03 シャープ株式会社 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
CN102142224B (zh) * 2010-02-01 2013-10-23 夏普株式会社 显示装置、亮度不均补正方法、补正数据制作装置和补正数据制作方法
JP5026545B2 (ja) * 2010-03-30 2012-09-12 シャープ株式会社 表示装置、輝度ムラ補正方法、補正データ作成装置、および補正データ作成方法
JP5577812B2 (ja) * 2010-04-15 2014-08-27 セイコーエプソン株式会社 画像処理装置、表示システム、電子機器及び画像処理方法
TWI428878B (zh) * 2010-06-14 2014-03-01 Au Optronics Corp 顯示器驅動方法及顯示器
TWI506607B (zh) * 2011-04-14 2015-11-01 Novatek Microelectronics Corp 顯示面板的控制驅動器
US8842105B2 (en) 2011-04-14 2014-09-23 Novatek Microelectronics Corp. Controller driver for driving display panel
CN102231016B (zh) * 2011-06-28 2013-03-20 青岛海信电器股份有限公司 一种液晶模组亮度补偿方法、装置和***
US8780097B2 (en) * 2011-10-20 2014-07-15 Sharp Laboratories Of America, Inc. Newton ring mura detection system
CN102890913B (zh) * 2012-10-22 2014-09-10 深圳市华星光电技术有限公司 Amoled显示器及其精确补偿老化的方法
KR101957758B1 (ko) * 2012-11-06 2019-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
GB201304623D0 (en) 2013-03-14 2013-05-01 Univ Edinburgh A method of generating predetermined luminance levels across an electronic visual display
EP2879123A3 (en) * 2013-11-28 2015-11-25 Samsung Electronics Co., Ltd Apparatus and method for generating correction data, and image quality correction system thereof
CN103854556B (zh) * 2014-02-19 2016-05-18 北京京东方显示技术有限公司 基色子像素的电压补偿装置及方法、显示装置
KR102222901B1 (ko) * 2014-07-07 2021-03-04 엘지디스플레이 주식회사 유기발광 표시장치 구동 방법
KR102349501B1 (ko) * 2015-04-29 2022-01-12 엘지디스플레이 주식회사 액정표시장치와 이의 구동방법
CN104992657B (zh) * 2015-07-27 2017-09-22 京东方科技集团股份有限公司 mura补偿模块和方法、显示装置和方法
CN105654891B (zh) * 2016-04-05 2018-06-26 京东方科技集团股份有限公司 一种获取mura补偿值的方法、装置及显示面板
KR102545596B1 (ko) * 2016-04-25 2023-06-21 삼성디스플레이 주식회사 데이터 보상 장치 및 이를 포함하는 표시 장치
CN105957490B (zh) * 2016-07-13 2019-03-01 武汉华星光电技术有限公司 驱动电路及具有该驱动电路的液晶显示器
JP2019040036A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 電子機器、表示装置及び表示制御方法
CN107358935B (zh) * 2017-08-25 2019-12-31 惠科股份有限公司 亮度补偿数据量的优化方式及设备
CN110097856B (zh) * 2018-01-31 2021-09-21 奇景光电股份有限公司 时序控制器与其操作方法
US10818210B2 (en) * 2019-01-31 2020-10-27 Novatek Microelectronics Corp. Display apparatus and brightness uniformity compensation method thereof
TWI714056B (zh) * 2019-04-17 2020-12-21 奇景光電股份有限公司 時序控制器及其操作方法
CN115151969A (zh) * 2020-02-21 2022-10-04 高通股份有限公司 用以补偿被延迟的图形处理单元渲染时间的被减少的显示处理单元传送时间
TWI724842B (zh) * 2020-03-27 2021-04-11 友達光電股份有限公司 顯示裝置與顯示面板的數位補償方法
CN113724638A (zh) * 2021-09-06 2021-11-30 惠州华星光电显示有限公司 显示面板的Demura方法
CN113936594B (zh) * 2021-10-20 2024-03-12 北京集创北方科技股份有限公司 显示面板的补偿方法、装置、电子设备及存储介质
KR20230123745A (ko) * 2022-02-17 2023-08-24 삼성전자주식회사 디스플레이 밝기 값에 따라 임계 계조 값을 적응적으로 변경할 수 있는 디더링 회로를 포함하는 디스플레이 드라이버 ic, 이를 포함하는 장치, 및 그 방법
KR20230143211A (ko) * 2022-04-01 2023-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305532A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 画像処理装置
JP2005128254A (ja) * 2003-10-23 2005-05-19 Nanao Corp 表示特性較正方法、表示特性較正装置及びコンピュータプログラム
JP2005134560A (ja) * 2003-10-29 2005-05-26 Fujitsu Display Technologies Corp 表示補正回路及び表示装置
JP2005157316A (ja) * 2002-03-01 2005-06-16 Sharp Corp 発光装置並びに該発光装置を用いた表示装置及び読み取り装置
JP2005258142A (ja) * 2004-03-12 2005-09-22 Sharp Corp 表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738514A (en) 1986-01-16 1988-04-19 Rca Corporation Crystal variation compensation circuit for liquid crystal displays
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP3672586B2 (ja) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 補正システムおよびその動作方法
KR100397080B1 (ko) * 1995-02-22 2004-11-08 포톤 다이나믹스, 인코포레이티드 평면디스플레이검사시스템
CN1149528A (zh) 1995-11-03 1997-05-14 松星实业有限公司 电脑的辅助产品表层处理方法
TW498273B (en) * 1997-07-25 2002-08-11 Koninkl Philips Electronics Nv Digital monitor
JP3719317B2 (ja) * 1997-09-30 2005-11-24 ソニー株式会社 補間方法、補間回路、画像表示装置
WO2001026085A1 (fr) 1999-10-04 2001-04-12 Matsushita Electric Industrial Co., Ltd. Procede de commande d'un panneau d'affichage, dispositif de correction de la luminance d'un panneau d'affichage, et dispositif de commande d'un panneau d'affichage
JP2001209358A (ja) * 2000-01-26 2001-08-03 Seiko Epson Corp 表示画像のムラ補正
TWI280547B (en) * 2000-02-03 2007-05-01 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR100391986B1 (ko) * 2001-03-28 2003-07-22 삼성전자주식회사 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법
JP2002366109A (ja) 2001-06-06 2002-12-20 Victor Co Of Japan Ltd アクティブマトリクス型液晶表示装置
KR20040009966A (ko) * 2002-07-26 2004-01-31 삼성전자주식회사 색 보정장치 및 방법
KR100910557B1 (ko) * 2002-11-12 2009-08-03 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4606735B2 (ja) 2003-01-06 2011-01-05 パナソニック株式会社 表示装置および表示方法
KR100503555B1 (ko) * 2003-09-22 2005-07-22 삼성전자주식회사 알지비 데이터의 복원 방법과 이를 수행하기 위한 장치
JP4114655B2 (ja) 2003-11-12 2008-07-09 セイコーエプソン株式会社 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000305532A (ja) * 1999-04-23 2000-11-02 Hitachi Ltd 画像処理装置
JP2005157316A (ja) * 2002-03-01 2005-06-16 Sharp Corp 発光装置並びに該発光装置を用いた表示装置及び読み取り装置
JP2005128254A (ja) * 2003-10-23 2005-05-19 Nanao Corp 表示特性較正方法、表示特性較正装置及びコンピュータプログラム
JP2005134560A (ja) * 2003-10-29 2005-05-26 Fujitsu Display Technologies Corp 表示補正回路及び表示装置
JP2005258142A (ja) * 2004-03-12 2005-09-22 Sharp Corp 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122008A (ja) * 2005-10-25 2007-05-17 Lg Phillips Lcd Co Ltd 平板表示装置及びその画質制御方法
JP4638384B2 (ja) * 2005-10-25 2011-02-23 エルジー ディスプレイ カンパニー リミテッド 平板表示装置及びその画質制御方法

Also Published As

Publication number Publication date
TW200717403A (en) 2007-05-01
US20070091042A1 (en) 2007-04-26
KR101137856B1 (ko) 2012-04-20
US7786971B2 (en) 2010-08-31
CN1956031A (zh) 2007-05-02
CN1956031B (zh) 2012-04-25
JP2007122009A (ja) 2007-05-17
KR20070044713A (ko) 2007-04-30
TWI334121B (en) 2010-12-01
US8059143B2 (en) 2011-11-15
US20110007090A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
JP4555259B2 (ja) 平板表示装置及びその画質制御方法
JP4787081B2 (ja) 平板表示装置及びその画質制御方法
JP4555260B2 (ja) 平板表示装置の製造装置
JP4638384B2 (ja) 平板表示装置及びその画質制御方法
US7791572B2 (en) Flat display panel, picture quality controlling apparatus and method thereof
JP4668854B2 (ja) 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
US8817056B2 (en) Liquid crystal display with dynamic backlight control
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
JP2008310329A (ja) 表示欠陥を補償するための映像表示装置
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4555259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250