JP4548735B2 - Substrate processing system - Google Patents
Substrate processing system Download PDFInfo
- Publication number
- JP4548735B2 JP4548735B2 JP2006307388A JP2006307388A JP4548735B2 JP 4548735 B2 JP4548735 B2 JP 4548735B2 JP 2006307388 A JP2006307388 A JP 2006307388A JP 2006307388 A JP2006307388 A JP 2006307388A JP 4548735 B2 JP4548735 B2 JP 4548735B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- etching
- substrate
- processing unit
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Automation & Control Theory (AREA)
Description
この発明は、例えば半導体ウエハやLCDガラス基板等の基板にリソグラフィ処理を施す基板処理システムに関するものである。 The present invention relates to a substrate processing system that performs lithography processing on a substrate such as a semiconductor wafer or an LCD glass substrate.
一般に、半導体デバイスの製造においては、半導体ウエハやLCDガラス基板等の基板の上にITO(Indium Tin Oxide)の薄膜や電極パターンを形成するために、フォトリソグラフィ技術が利用されている。このフォトリソグラフィ技術においては、基板にフォトレジスト(以下にレジストという)を塗布し、これにより形成されたレジスト膜を所定の回路パターンに応じて露光し、この露光パターンを現像処理することによりレジスト膜に所望の回路パターンを形成する、一連のリソグラフィ工程によって行われている。 In general, in the manufacture of semiconductor devices, a photolithography technique is used to form an ITO (Indium Tin Oxide) thin film or an electrode pattern on a substrate such as a semiconductor wafer or an LCD glass substrate. In this photolithography technique, a photoresist (hereinafter referred to as a resist) is applied to a substrate, a resist film formed thereby is exposed in accordance with a predetermined circuit pattern, and the exposure pattern is developed to form a resist film. In this process, a desired circuit pattern is formed by a series of lithography processes.
このような処理は、一般に基板にレジスト液を塗布して処理するレジスト塗布処理ユニット、レジスト塗布処理終了後の基板や露光処理後の基板を加熱処理する加熱処理ユニット、露光処理後の基板に現像液を供給して現像処理する現像処理ユニット等が複数備えられた塗布・現像処理システムによって行われている。 Such processing is generally performed on a resist coating processing unit that applies a resist solution to a substrate for processing, a heating processing unit that heats a substrate after completion of the resist coating processing or a substrate after exposure processing, and development on a substrate after exposure processing. This is performed by a coating / development processing system provided with a plurality of development processing units or the like for supplying a liquid for development processing.
ところで、近年ではデバイスパターンの微細化の要請が高まっている。微細化の方法の一つとして、リソグラフィ工程を複数回用いるいわゆるマルチパターニング技術が検討されている。このマルチパターニング技術においては、複数回のリソグラフィ工程の他に、レジストの形成微細加工を行うエッチング処理が必要となり、また、リソグラフィ処理を行う複数の処理装置とエッチング装置への基板の搬送形態の簡略化が重要である。 Incidentally, in recent years, there has been an increasing demand for miniaturization of device patterns. As one of the miniaturization methods, a so-called multi-patterning technique using a lithography process a plurality of times has been studied. In this multi-patterning technology, in addition to a plurality of lithography processes, an etching process for performing microfabrication of a resist is necessary, and a plurality of processing apparatuses for performing a lithography process and a simplified form of transporting a substrate to the etching apparatus Is important.
従来、リソグラフィ処理を行う複数の処理装置やエッチング装置に基板を搬送して、リソグラフィ処理やエッチング処理を施す装置が知られている(例えば、特許文献1参照)。この特許文献1に記載の技術においては、リソグラフィ工程を繰り返し行うことができるように構成されている。
2. Description of the Related Art Conventionally, an apparatus that transports a substrate to a plurality of processing apparatuses and etching apparatuses that perform lithography processing and performs lithography processing and etching processing is known (for example, see Patent Document 1). The technique described in
また、複数の処理装置に基板を搬送する搬送ラインと、基板を搬送する他の搬送ラインとを使い分けて実施する基板の搬送方法(装置)が知られている(例えば、特許文献2参照)。
しかしながら、前者すなわち特開平7−66265号公報に記載の技術においては、リソグラフィ工程を繰り返し行うことができるので、基板にマルチパターンを形成することは可能であるが、この特開平7−66265号公報に記載の装置においては、リソグラフィ工程の処理装置とエッチング装置が別個に形成されているため、装置台数の増加や装置の大型化を招く懸念がある。また、基板の搬送工程の増加に伴いスループットの低下やコストアップの問題がある。 However, in the former technique, that is, in the technique described in Japanese Patent Laid-Open No. 7-66265, since the lithography process can be repeated, a multi-pattern can be formed on the substrate. In the apparatus described in 1), since the processing apparatus and the etching apparatus for the lithography process are formed separately, there is a concern that the number of apparatuses increases and the apparatus becomes large. Further, there is a problem that throughput is lowered and cost is increased with an increase in the substrate transport process.
これに対して、後者すなわち特開2003−282669号公報に記載の技術によれば必要に応じて搬送ラインの使い分けができるので、前者に比べてスループットの低下を防ぐことができるが、これにおいても複数の処理装置が搬送ラインに沿って配置されているので、搬送ラインと各処理装置間の基板の受け渡しが必要となり、工程の増加に伴ってスループットの低下やコストアップの問題がある。 On the other hand, according to the latter, that is, according to the technique described in Japanese Patent Application Laid-Open No. 2003-282669, it is possible to selectively use the transport line as necessary, so that a decrease in throughput can be prevented as compared with the former. Since a plurality of processing apparatuses are arranged along the transfer line, it is necessary to transfer a substrate between the transfer line and each processing apparatus, and there is a problem that throughput decreases and costs increase with an increase in the number of processes.
更には、上記特開平7−66265号公報及び特開2003−282669号公報に記載の技術においては、いずれもマルチパターニング技術には言及されておらず、微細化におけるパターニング寸法の精度については課題が残されている。 Furthermore, none of the techniques described in JP-A-7-66265 and JP-A-2003-282669 refers to the multi-patterning technique, and there is a problem with the accuracy of patterning dimensions in miniaturization. It is left.
この発明は、上記事情に鑑みてなされたもので、デバイスの微細化に伴うリソグラフィ工程のスループットの低下防止及びコストの低廉化を図ると共に、微細化におけるパターニング寸法精度の向上を図れるようにした基板処理システムを提供することを目的とする。 The present invention has been made in view of the above circumstances, and is a substrate capable of preventing a reduction in the throughput of the lithography process accompanying the miniaturization of the device, reducing the cost, and improving the patterning dimensional accuracy in the miniaturization. An object is to provide a processing system .
上記課題を解決するために、請求項1記載の発明は、被処理基板の搬入・搬出部と、 レジスト塗布装置,現像装置及び加熱装置を有する塗布・現像処理部と、 上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、 現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、 上記被処理基板に形成されたパターンの線幅を測定する測定装置を有する測定部と、 上記測定装置によって測定された情報を記憶し、該記憶された情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング処理におけるエッチング補正を行う制御手段と、を具備してなり、 上記エッチング処理部を上記塗布・現像処理部に隣接して配置し、上記測定部を上記搬入・搬出部に隣接して配置してなる、ことを特徴とする。
In order to solve the above-described problems, the invention described in
請求項2記載の発明は、被処理基板の搬入・搬出部と、 レジスト塗布装置,現像装置及び加熱装置を有する塗布・現像処理部と、 上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、 現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、 上記被処理基板に形成されたパターンの線幅を測定する測定装置を有する測定部と、 上記測定装置によって測定された情報を記憶し、該記憶された情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング処理におけるエッチング補正を行う制御手段と、を具備してなり、 上記搬入・搬出部と塗布・現像処理部との間に、測定部とエッチング処理部を並列に配置し、かつ、エッチング処理部を塗布・現像処理部側に配置し、測定部を搬入・搬出部側に配置してなる、ことを特徴とする。 According to a second aspect of the present invention, there is provided a substrate carry-in / carry-out unit, a coating / development processing unit having a resist coating device, a developing device and a heating device, and the coating / development processing unit and the exposure device. An interface unit that manages delivery of the substrate to be processed between the coating / development processing unit and the exposure apparatus; and an etching processing unit that has an etching apparatus that performs an etching process using a pattern formed on the substrate to be processed after the development process as a mask; A measuring unit having a measuring device for measuring the line width of the pattern formed on the substrate to be processed; and information measured by the measuring device, and the second and subsequent lithography based on the stored information Control means for performing exposure correction in the exposure process of the process, temperature correction in the heating process after exposure, and / or etching correction in the etching process; Bei to be in, between the coating and developing unit the loading and unloading unit, the measuring unit and the etching unit arranged in parallel and arranged to etching treatment unit in the coating and developing processing unit side, measured parts and comprising disposed in loading and unloading unit side, characterized in that.
また、請求項3記載の発明は、請求項1又は2記載の基板処理システムにおいて、 上記制御手段により、上記2回目以降のリソグラフィ工程によって形成されるパターンを、先のリソグラフィ工程によって形成されたパターンの間に形成する、ことを特徴とする。
Further, the invention described in
また、請求項1ないし3のいずれかに記載の基板処理システムにおいて、上記測定装置は、上記パターンに対し光を照射し、その反射光の光強度分布を検出し、線幅の異なる複数の仮想パターンに対する反射光の計算上の光強度分布と上記検出された実際のパターンの光強度分布を照合し、光強度分布が適合する上記仮想パターンの線幅を実際のパターンの線幅とすることにより、上記線幅の測定を行う方が好ましい(請求項4)。
4. The substrate processing system according to
また、請求項1ないし4のいずれかに記載の基板処理システムにおいて、上記エッチング装置をドライエッチング装置にて構成すると共に、エッチング処理部を構成する筐体に、電磁波を遮断可能なシールドを施す方が好ましい(請求項5)。
5. The substrate processing system according to
請求項1,2記載の発明によれば、被処理基板にレジスト塗布処理,露光処理,露光後の加熱処理及び現像処理等のリソグラフィ処理を施して所定のパターンを形成するリソグラフィ処理と、現像処理後のパターンをマスクとするエッチング処理とを、複数回行って、被処理基板にマルチパターンを形成することができる。また、パターンの線幅の測定情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング工程におけるエッチング補正を行うことができる。 According to the first and second aspects of the present invention, a lithography process for forming a predetermined pattern by performing a lithography process such as a resist coating process, an exposure process, a post-exposure heating process, and a developing process on the substrate to be processed, and the developing process An etching process using a later pattern as a mask can be performed a plurality of times to form a multi-pattern on the substrate to be processed. Moreover, based on the measurement information of the line width of the pattern, exposure correction in the exposure process in the second and subsequent lithography processes, temperature correction in the heating process after exposure, and / or etching correction in the etching process can be performed.
また、請求項1記載の発明によれば、エッチング処理部を塗布・現像処理部に隣接して配置し、測定部を搬入・搬出部に隣接して配置することにより、リソグラフィ工程とエッチング工程を一つのシステムに集約することができると共に、リソグラフィ工程とエッチング工程を連続して行うことができる。また、測定部を搬入・搬出部に隣接して配置することで、測定のみを行う被処理基板を搬入・搬出部から測定部内に搬入して短時間で測定することができる。 According to the first aspect of the present invention, the etching process unit is disposed adjacent to the coating / development process unit, and the measurement unit is disposed adjacent to the carry-in / carry-out unit. In addition to being integrated into one system, the lithography process and the etching process can be performed continuously. Further, by disposing the measurement unit adjacent to the carry-in / carry-out unit, it is possible to carry in the measurement in a short time by carrying the substrate to be processed that performs only the measurement from the carry-in / carry-out unit into the measurement unit .
また、請求項3記載の発明によれば、2回目以降のリソグラフィ工程によって形成されるパターンを先のリソグラフィ工程によって形成されたパターンの間に形成することで、1回のリソグラフィ工程では不可能なパターンの微細化を図ることができる。 According to the third aspect of the present invention, the pattern formed by the second and subsequent lithography processes is formed between the patterns formed by the previous lithography process, which is impossible in one lithography process. The pattern can be miniaturized.
また、請求項2記載の発明によれば、測定部とエッチング処理部を搬入・搬出部と塗布・現像処理部との間に配置し、かつ、測定部とエッチング処理部を並列に配置し、かつ、エッチング処理部を塗布・現像処理部側に配置し、測定部を搬入・搬出部側に配置することにより、リソグラフィ工程とエッチング工程を一つのシステムに集約することができると共に、リソグラフィ工程とエッチング工程を連続して行うことができる。また、測定部を搬入・搬出部側に配置することで、測定のみを行う被処理基板を搬入・搬出部から測定部内に搬入して短時間で測定することができる。
According to the invention of
また、請求項5記載の発明によれば、ドライエッチング装置を有するエッチング処理部を構成する筐体に、電磁波を遮断可能なシールドを施すことにより、電磁波による影響を抑制することができる。 According to the fifth aspect of the invention, the influence of the electromagnetic wave can be suppressed by applying the shield capable of blocking the electromagnetic wave to the casing constituting the etching processing unit having the dry etching apparatus.
以上に説明したように、この発明の基板処理方法及び基板処理システムは、上記のように構成されているので、以下のような効果が得られる。 As described above, since the substrate processing method and the substrate processing system of the present invention are configured as described above, the following effects can be obtained.
(1)請求項1,2,4記載の発明によれば、リソグラフィ処理とエッチング処理とを複数回行って、被処理基板にマルチパターンを形成することができ、また、パターンの線幅の測定情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング工程におけるエッチング補正を行うことができるので、デバイスの微細化のために増加するリソグラフィ工程及びエッチング工程を集約してスループットの低下防止及びコストの低廉化を図ると共に、微細化におけるパターニング寸法精度の向上を図ることができる。 (1) According to the first, second, and fourth aspects of the invention, the lithography process and the etching process can be performed a plurality of times to form a multi-pattern on the substrate to be processed, and the line width of the pattern can be measured. Based on the information, exposure correction in the exposure process of the second and subsequent lithography processes, temperature correction in the post-exposure heating process, and / or etching correction in the etching process can be performed, which increases for device miniaturization. The lithography process and the etching process can be integrated to prevent a reduction in throughput and reduce the cost, and to improve the patterning dimension accuracy in miniaturization.
(2)請求項3記載の発明によれば、1回のリソグラフィ工程では不可能なパターンの微細化を図ることができるので、更にパターンの微細化を図ることができる。
(2) According to the invention described in
(3)請求項1,2記載の発明によれば、リソグラフィ工程とエッチング工程を一つのシステムに集約することができると共に、リソグラフィ工程とエッチング工程を連続して行うことができるので、スループットの向上及びコストの低廉化を図ることができる。また、測定部を搬入・搬出部に隣接して配置し、若しくは測定部を搬入・搬出部側に配置することで、測定のみを行う被処理基板を搬入・搬出部から測定部内に搬入して短時間で測定することができる。 (3) According to the first and second aspects of the invention, the lithography process and the etching process can be integrated into one system, and the lithography process and the etching process can be performed continuously, thereby improving the throughput. In addition, the cost can be reduced. In addition, by placing the measurement unit adjacent to the carry-in / carry-out unit, or placing the measurement unit on the carry-in / carry-out unit side, the substrate to be processed that only performs measurement is carried into the measurement unit from the carry-in / carry-out unit. It can be measured in a short time.
(4)請求項5記載の発明によれば、ドライエッチング装置を有するエッチング処理部を構成する筐体に、電磁波を遮断可能なシールドを施すことにより、電磁波による影響を抑制することができるので、上記(1)〜(3)に加えて、更に装置における電磁波の弊害を防止し、装置の安定性、安全性等を維持することができる。
(4) According to the invention described in
以下に、この発明の最良の実施形態を添付図面に基づいて詳細に説明する。ここでは、この発明に係る基板処理システムを半導体ウエハのレジスト塗布・現像処理システムに適用した場合について説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the best embodiment of the present invention will be described in detail with reference to the accompanying drawings. Here, a case will be described in which the substrate processing system according to the present invention is applied to a semiconductor wafer resist coating / development processing system.
図1は、上記レジスト塗布・現像処理システムの一例を示す概略平面図、図2は、同概略斜視図、図3は、同概略正面図、図4は、同概略背面図である。 1 is a schematic plan view showing an example of the resist coating / developing system, FIG. 2 is a schematic perspective view, FIG. 3 is a schematic front view, and FIG. 4 is a schematic rear view.
上記レジスト塗布・現像処理システムは、被処理基板である半導体ウエハW(以下にウエハWという)が例えば25枚密閉収容されたキャリア20を搬入出するための搬入・搬出部であるキャリアブロックS1と、複数個例えば4個の単位ブロックB1〜B4を縦に配列して構成された塗布・現像処理部である塗布・現像処理ブロックS2(以下に処理ブロックS2という)と、インターフェース部であるインターフェースブロックS3と、露光装置S4と、を具備すると共に、キャリアブロックS1と処理ブロックS2との間に配置され、処理ブロックS2側に配置されるエッチング処理部であるエッチングブロックS5と、キャリアブロックS1側に配置される測定部である測定ブロックS6と、を具備している。
The resist coating / development processing system includes a carrier block S1 which is a loading / unloading unit for loading / unloading, for example, 25
上記キャリアブロックS1には、複数個(例えば4個)のキャリア20を載置可能な載置台21と、この載置台21から見て前方の壁面に設けられる開閉部22と、開閉部22を介してキャリア20からウエハWを取り出すためのトランスファーアームBとが設けられている。このトランスファーアームBは、測定ブロックS6に設けられた受渡しステージTRS4との間でウエハWの受け渡しを行うように、水平のX,Y方向及び鉛直のZ方向に移動自在、並びに鉛直軸回りに回転自在に移動自在に構成されている。
The carrier block S <b> 1 includes a mounting table 21 on which a plurality of (for example, four)
キャリアブロックS1の奥側には測定ブロックS6,エッチングブロックS5を介して接続され、筐体70にて周囲を囲まれる処理ブロックS2が接続されている。処理ブロックS2は、この例では、下方側から、レジスト液や現像液等の薬液容器類を収納する第1の単位ブロック(CHM)B1、現像処理を行うための第2の単位ブロック(DEV層)B2、2段のレジスト液の塗布処理を行うための塗布膜形成用単位ブロック及び洗浄処理を行う洗浄単位ブロックである第3,第4の単位ブロック(COT層)B3,B4として割り当てられている。なお、この場合、塗布膜形成用単位ブロックの一つ例えば第3の単位ブロック(COT層)B3を、レジスト膜の下層側に形成される反射防止膜の形成処理を行うための単位ブロック(BCT層)としてもよい。また、更に第4の単位ブロック(COT層)B4の上段に、レジスト膜の上層側に形成される反射防止膜の形成処理を行うための反射防止膜形成用単位ブロックを設けるようにしてもよい。
A processing block S2 that is connected to the back side of the carrier block S1 via a measurement block S6 and an etching block S5 and is surrounded by a
第1〜第4の単位ブロックB1〜B4は、前面側に配設され、ウエハWに対して薬液を塗布するための液処理ユニットと、背面側に配設され、上記液処理ユニットにて行なわれる処理の前処理及び後処理を行なうための各種の加熱ユニット等の処理ユニットと、前面側に配設される上記液処理ユニットと背面側に配設される加熱ユニット等の処理ユニットとの間、具体的には下段に現像処理部を配置し、上段にレジスト処理部を配置した液処理ユニットと加熱ユニット等の処理ユニットとの間でウエハWの受け渡しを行うための専用の基板搬送手段であるメインアームA1,A2とを備えている。 The first to fourth unit blocks B1 to B4 are disposed on the front surface side, are disposed on the rear surface side with a liquid processing unit for applying a chemical solution to the wafer W, and are performed by the liquid processing unit. Between various processing units such as various heating units for performing pre-processing and post-processing of the processing to be performed, and the above-described liquid processing units disposed on the front side and processing units such as the heating unit disposed on the back side. Specifically, it is a dedicated substrate transfer means for transferring the wafer W between the processing unit such as the heating unit and the liquid processing unit in which the development processing unit is arranged in the lower stage and the resist processing unit is arranged in the upper stage. Some main arms A1 and A2 are provided.
これら単位ブロックB1〜B4は、この例では、各単位ブロックB1〜B4の間で、上記液処理ユニットと、加熱ユニット等の処理ユニットと、搬送手段との配置レイアウトが同じに形成されている。ここで、配置レイアウトが同じであるとは、各処理ユニットにおけるウエハWを載置する中心つまり液処理ユニットにおけるウエハWの保持手段であるスピンチャックの中心や、加熱ユニットにおける加熱プレートや冷却プレートの中心が同じという意味である。 In this example, the unit blocks B1 to B4 are formed in the same arrangement layout of the liquid processing unit, the processing unit such as a heating unit, and the conveying means between the unit blocks B1 to B4. Here, the same arrangement layout means that the center of the wafer W in each processing unit, that is, the center of the spin chuck that is a holding means of the wafer W in the liquid processing unit, the heating plate and the cooling plate in the heating unit, and so on. It means that the center is the same.
上記DEV層B2は、図1に示すように、DEV層B2のほぼ中央には、DEV層B2の長さ方向(図中Y方向)に、キャリアブロックS1側のエッチングブロックS5とインターフェースブロックS3とを接続するためのウエハWの搬送領域R1(メインアームA1の水平移動領域)が形成されている。また、COT層B3,B4は、図示しないが、DEV層B2と同様に、COT層B3,B4のほぼ中央には、COT層B3,B4の長さ方向(図中Y方向)に、キャリアブロックS1とインターフェースブロックS3とを接続するためのウエハWの搬送領域R2(メインアームA2の水平移動領域)が形成されている。 As shown in FIG. 1, the DEV layer B2 has an etching block S5 and an interface block S3 on the carrier block S1 side in the length direction of the DEV layer B2 (Y direction in the figure) at the center of the DEV layer B2. A transfer area R1 (horizontal movement area of the main arm A1) for the wafer W for connecting the two is formed. Further, although not shown, the COT layers B3 and B4 are similar to the DEV layer B2 in the center of the COT layers B3 and B4 in the length direction (Y direction in the figure) of the COT layers B3 and B4. A wafer W transfer area R2 (horizontal movement area of the main arm A2) for connecting S1 and the interface block S3 is formed.
上記搬送領域R1(R2)のキャリアブロックS1側から見た両側には、手前側(キャリアブロックS1側)から奥側に向かって右側に、上記液処理ユニットとして、現像処理を行うための複数個例えば3個の現像処理部を備えた1段の現像ユニット31と、2段の塗布ユニット32及び洗浄ユニット(図示せず)が設けられている。各単位ブロックは、手前側から奥側に向かって左側に、順に加熱系のユニットを多段化した例えば4個の棚ユニットU1,U2,U3,U4が設けられており、DEV層B2においては現像ユニット31にて行なわれる処理の前処理及び後処理を行なうための各種ユニットを複数段、例えば3段ずつに積層した構成とされている。このようにして上記搬送領域R1によって現像ユニット31と棚ユニットU1〜U4が区画されており、搬送領域R1に洗浄エアを噴出させて排気することにより、当該領域内のパーティクルの浮遊を抑制するようになっている。
On both sides of the transport region R1 (R2) viewed from the carrier block S1 side, a plurality of units for performing development processing as the liquid processing unit on the right side from the near side (carrier block S1 side) to the back side. For example, a one-
上述の前処理及び後処理を行うための各種ユニットの中には、例えば図4に示すように、露光後のウエハWを加熱処理するポストエクスポージャーベーキングユニットなどと呼ばれている加熱ユニット(PEB)や、現像処理後のウエハWの水分を飛ばすために加熱処理するポストベーキングユニット等と呼ばれている加熱ユニット(POST)等が含まれている。これら加熱ユニット(PEB,POST)等の各処理ユニットは、それぞれ処理容器40内に収容されており、棚ユニットU1〜U4は、上記処理容器40が3段ずつ積層されて構成され、各処理容器40の搬送領域R1に臨む面にはウエハ搬出入口41が形成されている。なお、加熱ユニット(PEB,POST)は、加熱温度や加熱時間が調整可能に形成されている。
Among the various units for performing the above pre-processing and post-processing, for example, as shown in FIG. 4, a heating unit (PEB) called a post-exposure baking unit that heat-processes the wafer W after exposure. In addition, a heating unit (POST) or the like called a post-baking unit or the like for performing heat treatment to remove moisture of the wafer W after development processing is included. Each processing unit such as the heating unit (PEB, POST) is accommodated in the
上記搬送領域R1には上記メインアームA1が設けられている。このメインアームA1は、当該DEV層B2内の全てのモジュール(ウエハWが置かれる場所)、例えば棚ユニットU1〜U4の各処理ユニット、現像ユニット31の各部との間でウエハの受け渡しを行うように構成されており、このために水平のX,Y方向及び鉛直のZ方向に移動自在、鉛直軸回りに回転自在に構成されている。
The main arm A1 is provided in the transfer region R1. The main arm A1 transfers wafers to and from all modules (places where the wafers W are placed) in the DEV layer B2, for example, the processing units of the shelf units U1 to U4 and the units of the developing
なお、メインアームA1(A2)は、同様に構成されており、メインアームA1を代表して説明すると、例えば図1に示すように、ウエハWの裏面側周縁領域を支持するための2本の湾曲アーム片51を有するアーム本体50を備えており、これら湾曲アーム片51は図示しない基台に沿って互いに独立して進退自在に構成されている。またこの基台は鉛直軸回りに回転自在に構成されると共に、Y方向に移動自在、かつ昇降自在に構成されている。このようにして湾曲アーム片51は、X方向に進退自在,Y方向に移動自在,昇降自在及び鉛直軸回りに回転自在に構成され、棚ユニットU1〜U4の各ユニットやキャリアブロックS1側に配置された棚ユニットU5の受渡しステージTRS1、液処理ユニットとの間でウエハWの受け渡しを行うことができるようになっている。このようなメインアームA1は、制御手段である制御部60からの指令に基づいて図示しないコントローラにより駆動が制御される。また、メインアームA1(A2)の加熱ユニットでの蓄熱を防止するために、ウエハWの受け取り順番をプログラムで任意に制御できるようになっている。
The main arm A1 (A2) is configured in the same manner, and the main arm A1 will be described as a representative example. For example, as shown in FIG. The arm main body 50 which has the
また、上記塗布膜形成用の単位ブロックB3,B4は、いずれも同様に構成されており、上述の現像処理用の単位ブロックB2と同様に構成されている。具体的には、液処理ユニットとしてウエハWに対してレジスト液の塗布処理を行うための塗布ユニット32が設けられ、COT層B3,B4の棚ユニットU1〜U4には、レジスト液塗布後のウエハWを加熱処理する加熱ユニット(CLHP)や、レジスト液とウエハWとの密着性を向上させるための疎水化処理ユニット(ADH)を備えており、DEV層B2と同様に構成されている。すなわち、塗布ユニットと加熱ユニット(CLHP)及び疎水化処理ユニット(ADH)とをメインアームA2の搬送領域R2(メインアームA2の水平移動領域)によって区画するように構成されている。そして、このCOT層B3,B4では、メインアームA2により、棚ユニットU5の受渡しステージTRS1と、塗布ユニット32と、棚ユニットU1〜U4の各処理ユニットと、に対してそれぞれウエハWの受け渡しが行われるようになっている。なお、上記疎水化処理ユニット(ADH)は、HMDS雰囲気内でガス処理を行なうものであるが、塗布膜形成用の単位ブロックB3,B4のいずれかに設けられればよい。
Further, the unit blocks B3 and B4 for forming the coating film are configured in the same manner, and are configured in the same manner as the unit block B2 for development processing described above. Specifically, a
また、処理ブロックS2に隣接して配置されるエッチングブロックS5は、処理ブロックS2の筐体70に接続する筐体70aを備え、この筐体70a内に、多段例えば4段に積層されたドライエッチング装置であるエッチングユニット80が配置されると共に、各エッチングユニット80に対してウエハWを搬入・搬出する搬送アームCと受渡しステージTRS2が配設されている。この場合、搬送アームCは、処理ブロックS2の棚ユニットU5の受渡しステージTRS1との間、及びエッチングブロックS5内の受渡しステージTRS2との間で、ウエハWの受け渡しを行う、水平のX,Y方向及び鉛直方向に移動自在、かつ、回転自在に形成されている。なお、エッチングユニット80は、例えば真空雰囲気内で、印加される高周波数,高周波電圧やガス圧力等のエッチングプロセス条件を調整してエッチングレートを制御できるように形成されている。
The etching block S5 arranged adjacent to the processing block S2 includes a
上記のように構成されるエッチングブロックS5は、ドライエッチング処理の際に、エッチングユニット80から生じる電磁波が外部に影響を与えないように筐体70aには電磁波遮断用のシールドが施されている。このシールドとしては、導電性を有する金属や合成樹脂製の遮蔽板であれば任意のものでよいが、本実施形態では、例えばアルミニウム合金製の遮蔽板81を使用して筐体70aを構成している。
In the etching block S5 configured as described above, a shield for shielding electromagnetic waves is applied to the
このようにエッチングブロックS5の筐体70aを電磁波の遮蔽板81にて構成することにより、ドライエッチング処理の際に、エッチングユニット80から生じる電磁波が外部に漏洩するのを遮断することができる。
As described above, the
また、キャリアブロックS1とエッチングブロックS5との間に配置される測定ブロックS6は、キャリアブロックS1とエッチングブロックS5の筐体70aに接続する筐体70bを備え、この筐体70b内には、測定装置である線幅測定装置90と、この線幅測定装置90に対してウエハWを搬入・搬出する搬送アームDと受渡しステージTRS3が配設されている。この場合、搬送アームDは、測定ブロックS6内の受渡しステージTRS3との間、エッチングブロックS5の受渡しステージTRS2との間、及び線幅測定装置90との間で、ウエハWの受け渡しを行う、水平のX,Y方向及び鉛直方向に移動自在、かつ、回転自在に形成されている。
The measurement block S6 disposed between the carrier block S1 and the etching block S5 includes a
上記線幅測定装置90は、図5に示すように、ウエハWを水平に載置する載置台91を備えている。載置台91は、例えばX−Yステージを構成しており、水平方向のX方向とY方向に移動自在に形成されている。載置台91の上方には、載置台91上に載置されたウエハWに対して斜方向から光を照射する光照射部92と、光照射部92から照射されウエハWで反射した光を検出する受光部93が配設されている。受光部93で検出した光の情報は、検出部94に出力でき、また、検出部94は、取得した光の情報に基づいて、ウエハW上に形成されている所定のパターンから反射した反射光の光強度分布を測定することができる。なお、線幅測定装置90において、パターンの線幅の測定以外にウエハW上に付着する不純物やパーティクル等の検出も可能になっている。
As shown in FIG. 5, the line
検出部94からの情報は制御部60に伝達されて、例えば線幅を測定するための情報の処理が行われるようになっている。制御部60は、例えば算出部61,記憶部62及び解析部63を有している。算出部61は、例えばレジスト膜の光学定数やレジスト膜のパターン形状,構造等の既知の情報に基づいて、線幅の異なる複数の仮想パターンから反射する反射光の計算上の各光強度分布を算出できる。記憶部62は、算出部61で算出されている仮想パターンに対する計算上の各光強度分布を記憶してそのライブラリを作成できる。
Information from the
検出部94で測定されたウエハW上の実際のパターンに対する光強度分布は、解析部63に出力できる。解析部63は、検出部94から出力された実際のパターンの光強度分布と記憶部62のライブラリ内に記憶されている仮想パターンの光強度分布とを照合し、光強度分布が適合する仮想パターンを選択し、その仮想パターンの線幅を実際のパターンの線幅と推定して線幅を測定できる。
The light intensity distribution for the actual pattern on the wafer W measured by the
上記のようにして測定された線幅の情報は、露光装置S4,加熱ユニット(PEB)及びエッチングユニット80に伝達される。この場合、露光装置S4は、露光制御部(図示せず)を有し、露光制御部によって予め設定されている例えば光学系のウエハWに対する露光位置,露光量及び露光焦点等の露光条件に従って露光処理が制御可能に形成されている。
Information on the line width measured as described above is transmitted to the exposure apparatus S4, the heating unit (PEB), and the
したがって、制御部60からの制御信号を露光装置S4,加熱ユニット(PEB)及びエッチングユニット80に伝達することにより、パターンの線幅の測定情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光位置,露光量及び露光焦点等の露光補正,露光後の加熱ユニット(PEB)の加熱処理における加熱温度や加熱時間等の温度補正,エッチング工程における印加される高周波数,高周波電圧やガス圧力等のエッチングプロセス条件の調整によるエッチングレート等のエッチング補正を行うことができる。
Therefore, by transmitting a control signal from the
また、上記処理ブロックS2とインターフェースブロックS3の隣接する領域には、図1に示すように、メインアームA1がアクセスできる位置に棚ユニットU6が設けられている。この棚ユニットU6は、DEV層B2のメインアームA1との間でウエハWの受け渡しを行うように、受渡しステージTRS4と、ウエハWの受け渡しを行う冷却機能を有する受渡しステージ(図示せず)を備えている。また、処理ブロックS2とインターフェースブロックS3の隣接する領域には、図1及び図4に示すように、周縁露光装置(WEE)が2段配置されている。 Further, as shown in FIG. 1, a shelf unit U6 is provided at a position where the main arm A1 can access the adjacent area of the processing block S2 and the interface block S3. The shelf unit U6 includes a delivery stage TRS4 and a delivery stage (not shown) having a cooling function for delivering the wafer W so as to deliver the wafer W to and from the main arm A1 of the DEV layer B2. ing. In addition, in a region adjacent to the processing block S2 and the interface block S3, as shown in FIGS. 1 and 4, two stages of peripheral edge exposure devices (WEE) are arranged.
一方、処理ブロックS2における棚ユニットU6の奥側には、インターフェースブロックS3を介して露光装置S4が接続されている。インターフェースブロックS3には、処理ブロックS2のDEV層B2の棚ユニットU6の各部と露光装置S4とに対してウエハWの受け渡しを行うためのインターフェースアームEを備えている。このインターフェースアームEは、処理ブロックS2と露光装置S4との間に介在するウエハWの搬送手段をなすものであり、この例では、上記DEV層B2の受渡しステージTRS4等に対してウエハWの受け渡しを行うように、水平のX,Y方向及び鉛直のZ方向に移動自在、鉛直軸回りに回転自在に構成されている。 On the other hand, an exposure apparatus S4 is connected to the back side of the shelf unit U6 in the processing block S2 via an interface block S3. The interface block S3 includes an interface arm E for transferring the wafer W to each part of the shelf unit U6 of the DEV layer B2 of the processing block S2 and the exposure apparatus S4. The interface arm E serves as a transfer means for the wafer W interposed between the processing block S2 and the exposure apparatus S4. In this example, the wafer W is transferred to the transfer stage TRS4 and the like of the DEV layer B2. It is configured to be movable in the horizontal X and Y directions and the vertical Z direction and to be rotatable about the vertical axis.
次に、上記のように構成される塗布・現像処理システムにおけるウエハWの処理について、図6に示すフローチャートを参照して説明する。ここでは、予めハードマスクが塗布されたウエハWをキャリア20内から取り出し、疎水化処理ユニット(ADH)にて疎水化処理された後の処理について説明する。
Next, the processing of the wafer W in the coating / developing processing system configured as described above will be described with reference to the flowchart shown in FIG. Here, the process after the wafer W previously coated with the hard mask is taken out from the
疎水化処理された後に棚ユニットU5に一時収納されたウエハWは、メインアームA2によって棚ユニットU5から取り出され、塗布ユニット32に搬送されて、塗布ユニット32においてレジスト膜が形成される(S−1)。レジスト膜が形成されたウエハWは、メインアームA2によって加熱ユニット(CLHP)に搬送されて、溶剤をレジスト膜から蒸発させるためのプリベーク(PAB)が施される(S−2)。その後、ウエハWは周縁露光装置(WEE)に搬送されて、周辺露光処理(S−3)が施された後、加熱処理が施される(S−4)。次いで、ウエハWは、インターフェースアームEにより露光装置S4に搬送され、ここで所定の露光処理が行われる(S−5)。
The wafer W temporarily stored in the shelf unit U5 after being subjected to the hydrophobic treatment is taken out from the shelf unit U5 by the main arm A2, transferred to the
露光処理後のウエハWは、インターフェースアームEにより、DEV層B2にウエハWを受け渡すために、棚ユニットU6の受渡しステージTRS4に搬送され、このステージTRS4上のウエハWは、DEV層B2のメインアームA1に受け取られ、当該DEV層B2にて、まず、加熱ユニット(PEB)でポストエクスポージャーベーク処理(S−6)された後、メインアームA1によって棚ユニットU6の冷却プレート(図示せず)に搬送されて、所定温度に調整される。次いで、ウエハWは、メインアームA1によって棚ユニットU6から取り出されて現像ユニット31に搬送されて、現像液が塗布される(S−7)。その後、メインアームA1によって加熱ユニット(POST)に搬送され、所定の現像処理が行われる。
The wafer W after the exposure processing is transferred to the delivery stage TRS4 of the shelf unit U6 in order to deliver the wafer W to the DEV layer B2 by the interface arm E. The wafer W on the stage TRS4 is transferred to the main part of the DEV layer B2. After being received by the arm A1 and first subjected to post-exposure baking (S-6) in the heating unit (PEB) in the DEV layer B2, the main arm A1 applies a cooling plate (not shown) to the shelf unit U6. It is conveyed and adjusted to a predetermined temperature. Next, the wafer W is taken out from the shelf unit U6 by the main arm A1 and transferred to the developing
現像処理後のウエハWは、棚ユニットU5の受渡しステージTRS1に搬送され、このステージTRS1上のウエハWは、エッチングブロックS5の搬送アームCに受け取られ、エッチングブロックS5のエッチングユニット80に搬送されて、現像処理後のパターンをマスクとするエッチング処理が施される(S−8)。
The developed wafer W is transferred to the delivery stage TRS1 of the shelf unit U5. The wafer W on the stage TRS1 is received by the transfer arm C of the etching block S5 and transferred to the
エッチング処理が行われた後のウエハWは、搬送アームCによってエッチングユニット80から取り出されて、エッチングブロックS5の受渡しステージTRS2に搬送され、このステージTRS2上のウエハWは、測定ブロックS6の搬送アームDに受け取られ、測定ブロックS6の線幅測定装置90に搬送されて、ウエハW上に形成されたパターンの線幅が測定される(S−9)。この線幅の測定情報は制御部60に伝達されて、制御部60に記憶される。
The wafer W after the etching process is taken out from the
線幅の測定が行われたウエハWは、搬送アームDによって線幅測定装置90から取り出された後、エッチングブロックS5の受渡しステージTRS2,搬送アームC,処理ブロックS2の受渡しステージTRS1に搬送され、ステージTRS1のウエハWは、処理ブロックS2のメインアームA2に受け取られ、洗浄ユニット(SCR)に搬送されて、洗浄処理が施される(S−10)。これにより、一連のリソグラフィ工程(処理)及びエッチング工程(処理)が終了する。この状態において、ウエハWの表面には、図7(a)に示すように、1回のリソグラフィ処理において、レジストPRが崩れない範囲内の臨界寸法までのピッチPのパターンが形成される。なお、図7において、符号CDは線幅、HMはハードマスクである。
The wafer W on which the line width has been measured is taken out from the line
リソグラフィ工程(処理)及びエッチング工程(処理)が行われたウエハWは、上記と同様のリソグラフィ工程(処理)及びエッチング工程(処理)を繰り返すことにより、ウエハWに形成されるパターンの微細化が図れる。すなわち、1回目のリソグラフィ工程(処理)及びエッチング工程(処理)が行われたウエハWは、上記と同様に、レジスト塗布処理(COT)(S−11)→プリベーク(PAB)(S−12)→周辺露光処理(WEE)(S−13)→加熱処理(BAKE)(S−14)→露光処理(EXP)(S−15)→ポストエクスポージャーベーク(PEB)(S−16)→現像処理(DEV)(S−17)→エッチング処理(ET)(S−18)を行うことにより、図7(b)に示すように、1回のリソグラフィ処理によって形成されたパターンのピッチP間にパターンを追加形成して、ピッチ1/Pのパターンを形成することができる。
The wafer W that has been subjected to the lithography process (process) and the etching process (process) is subjected to the same lithography process (process) and etching process (process) as described above, so that the pattern formed on the wafer W can be miniaturized. I can plan. That is, the wafer W subjected to the first lithography process (process) and the etching process (process) is subjected to the resist coating process (COT) (S-11) → pre-bake (PAB) (S-12) as described above. → Peripheral exposure process (WEE) (S-13) → Heat process (BAKE) (S-14) → Exposure process (EXP) (S-15) → Post-exposure bake (PEB) (S-16) → Development process ( DEV) (S-17) → etching process (ET) (S-18) is performed, so that a pattern is formed between the pitches P of the pattern formed by one lithography process as shown in FIG. 7B. A pattern with a
また、2回目のリソグラフィ工程(処理)及びエッチング工程(処理)において、1回目のエッチング処理後に線幅測定装置90によって測定された測定情報を、制御部60から露光装置S4,加熱ユニット(PEB)及びエッチングユニット80に伝達することにより、パターンの線幅の測定情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光位置,露光量及び露光焦点等の露光補正,露光後の加熱ユニット(PEB)の加熱処理における加熱温度や加熱時間等の温度補正,エッチング工程における印加される高周波数,高周波電圧やガス圧力等のエッチングプロセス条件の調整によるエッチングレート等のエッチング補正を行うことができる。これら露光補正,温度補正,エッチング補正は全て行ってもよく、あるいは、少なくとも1つを行うようにしてもよい。これにより、ウエハWに形成されるパターンの微細化が図れる。
Further, in the second lithography process (processing) and the etching process (processing), measurement information measured by the line
2回目のリソグラフィ工程(処理)及びエッチング工程(処理)が行われたウエハWは、測定ブロックS6の線幅測定装置90に搬送されて、パターンの線幅が測定されると共にウエハW表面に付着する不純物やパーティクル等が測定される(CDM/MCRO)(S−19)。この測定情報も制御部60に伝達されて、ウエハWに形成された線幅の形状やピッチ1/P,ウエハWに付着する不純物やパーティクル等の状態を確認することができる。
The wafer W that has been subjected to the second lithography process (process) and etching process (process) is transferred to the line
上記のようにして2回目のリソグラフィ工程(処理)及びエッチング工程(処理)が行われたウエハWは、トランスファーアームBにより、キャリアブロックS1に載置されている元のキャリア20に戻されて処理が終了する。
The wafer W that has been subjected to the second lithography process (process) and etching process (process) as described above is returned to the
なお、上記実施形態では、リソグラフィ工程(処理)及びエッチング工程(処理)を2回行う場合について説明したが、これらリソグラフィ工程(処理),エッチング工程(処理)を3回以上行ってもよい。勿論、1回のリソグラフィ工程(処理)及びエッチング工程(処理)を行うこともできる。 In the above embodiment, the case where the lithography process (process) and the etching process (process) are performed twice has been described. However, the lithography process (process) and the etching process (process) may be performed three times or more. Of course, a single lithography process (processing) and etching process (processing) can also be performed.
また、上記実施形態では、反射防止膜を形成しない場合について説明したが、レジスト膜の下側や上側に反射防止膜を形成する場合においても、この発明に係る基板処理方法(システム)を同様に適用することができる。 Moreover, although the case where the antireflection film is not formed has been described in the above embodiment, the substrate processing method (system) according to the present invention is similarly applied to the case where the antireflection film is formed below or above the resist film. Can be applied.
W 半導体ウエハ(被処理基板)
B2 第2の単位ブロック(DEV層)
B3 第3の単位ブロック(COT層)
B4 第4の単位ブロック(COT層)
S1 キャリアブロック
S2 処理ブロック
S3 インターフェースブロック
S4 露光装置
S5 エッチングブロック
S6 測定ブロック
31 現像ユニット(処理ユニット)
32 塗布ユニット(処理ユニット)
60 制御部(制御手段)
80 エッチングユニット(ドライエッチング装置)
81 電磁波遮蔽板
90 線幅測定装置
W Semiconductor wafer (substrate to be processed)
B2 Second unit block (DEV layer)
B3 Third unit block (COT layer)
B4 Fourth unit block (COT layer)
S1 Carrier block S2 Processing block S3 Interface block S4 Exposure apparatus S5 Etching block
32 Coating unit (processing unit)
60 Control part (control means)
80 Etching unit (dry etching equipment)
81 Electromagnetic
Claims (5)
レジスト塗布装置,現像装置及び加熱装置を有する塗布・現像処理部と、
上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、
現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、
上記被処理基板に形成されたパターンの線幅を測定する測定装置を有する測定部と、
上記測定装置によって測定された情報を記憶し、該記憶された情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング処理におけるエッチング補正を行う制御手段と、を具備してなり、
上記エッチング処理部を上記塗布・現像処理部に隣接して配置し、上記測定部を上記搬入・搬出部に隣接して配置してなる、ことを特徴とする基板処理システム。 A substrate loading / unloading section;
A coating / development processing unit having a resist coating device, a developing device, and a heating device;
An interface unit disposed between the coating / development processing unit and the exposure apparatus, and managing delivery of a substrate to be processed between the coating / development processing unit and the exposure apparatus;
An etching processing unit having an etching apparatus for performing an etching process using a pattern formed on the substrate to be processed after the development process as a mask;
A measuring unit having a measuring device for measuring the line width of the pattern formed on the substrate to be processed;
Information measured by the measuring apparatus is stored, and based on the stored information, exposure correction in the exposure process in the second and subsequent lithography processes, temperature correction in the heating process after exposure, and / or etching correction in the etching process anda control means for become by,
A substrate processing system comprising: the etching processing unit disposed adjacent to the coating / developing processing unit; and the measurement unit disposed adjacent to the loading / unloading unit .
レジスト塗布装置,現像装置及び加熱装置を有する塗布・現像処理部と、
上記塗布・現像処理部と露光装置との間に配置され、塗布・現像処理部と露光装置間で被処理基板の受け渡しを司るインターフェース部と、
現像処理後の被処理基板に形成されたパターンをマスクとしてエッチング処理を行うエッチング装置を有するエッチング処理部と、
上記被処理基板に形成されたパターンの線幅を測定する測定装置を有する測定部と、
上記測定装置によって測定された情報を記憶し、該記憶された情報に基づいて、2回目以降のリソグラフィ工程の露光処理における露光補正,露光後の加熱処理における温度補正及び/又はエッチング処理におけるエッチング補正を行う制御手段と、を具備してなり、
上記搬入・搬出部と塗布・現像処理部との間に、測定部とエッチング処理部を並列に配置し、かつ、エッチング処理部を塗布・現像処理部側に配置し、測定部を搬入・搬出部側に配置してなる、ことを特徴とする基板処理システム。 A substrate loading / unloading section;
A coating / development processing unit having a resist coating device, a developing device, and a heating device;
An interface unit arranged between the coating / development processing unit and the exposure apparatus, and managing delivery of the substrate to be processed between the coating / development processing unit and the exposure apparatus;
An etching processing unit having an etching apparatus for performing an etching process using a pattern formed on the substrate to be processed after the development process as a mask;
A measuring unit having a measuring device for measuring the line width of the pattern formed on the substrate to be processed;
Information measured by the measuring apparatus is stored, and based on the stored information, exposure correction in the exposure process in the second and subsequent lithography processes, temperature correction in the heating process after exposure, and / or etching correction in the etching process And a control means for performing
Between the carry-in / carry-out unit and the coating / development processing unit, the measurement unit and the etching processing unit are arranged in parallel, and the etching processing unit is arranged on the coating / development processing unit side, and the measurement unit is carried in / out. A substrate processing system, characterized in that it is arranged on the part side.
上記制御手段により、上記2回目以降のリソグラフィ工程によって形成されるパターンを、先のリソグラフィ工程によって形成されたパターンの間に形成する、ことを特徴とする基板処理システム。A substrate processing system, wherein the control means forms a pattern formed by the second and subsequent lithography processes between patterns formed by the previous lithography process.
上記測定装置は、上記パターンに対し光を照射し、その反射光の光強度分布を検出し、線幅の異なる複数の仮想パターンに対する反射光の計算上の光強度分布と上記検出された実際のパターンの光強度分布を照合し、光強度分布が適合する上記仮想パターンの線幅を実際のパターンの線幅とすることにより、上記線幅の測定を行う、ことを特徴とする基板処理システム。The measuring device irradiates the pattern with light, detects the light intensity distribution of the reflected light, calculates the reflected light intensity distribution for a plurality of virtual patterns having different line widths, and the detected actual light intensity. A substrate processing system characterized in that the line width is measured by collating the light intensity distribution of the pattern and setting the line width of the virtual pattern to which the light intensity distribution is matched as the line width of the actual pattern.
上記エッチング装置をドライエッチング装置にて構成すると共に、エッチング処理部を構成する筐体に、電磁波を遮断可能なシールドを施してなる、ことを特徴とする基板処理システム。 The substrate processing system according to any one of claims 1 to 4 ,
A substrate processing system, wherein the etching apparatus is configured by a dry etching apparatus, and a shield capable of blocking electromagnetic waves is provided on a casing forming an etching processing unit.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307388A JP4548735B2 (en) | 2006-11-14 | 2006-11-14 | Substrate processing system |
KR1020097008293A KR101252899B1 (en) | 2006-11-14 | 2007-10-16 | Substrate processing system |
PCT/JP2007/070185 WO2008059686A1 (en) | 2006-11-14 | 2007-10-16 | Substrate processing method and substrate processing system |
TW96140951A TWI355020B (en) | 2006-11-14 | 2007-10-31 | Substrate processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307388A JP4548735B2 (en) | 2006-11-14 | 2006-11-14 | Substrate processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124291A JP2008124291A (en) | 2008-05-29 |
JP4548735B2 true JP4548735B2 (en) | 2010-09-22 |
Family
ID=39401499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006307388A Expired - Fee Related JP4548735B2 (en) | 2006-11-14 | 2006-11-14 | Substrate processing system |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4548735B2 (en) |
KR (1) | KR101252899B1 (en) |
TW (1) | TWI355020B (en) |
WO (1) | WO2008059686A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI602253B (en) * | 2012-10-12 | 2017-10-11 | 蘭姆研究股份公司 | Apparatus for liquid treatment of disc-shaped articles and heating system for use in such apparatus |
KR20240010551A (en) * | 2015-02-23 | 2024-01-23 | 가부시키가이샤 니콘 | Substrate processing system and substrate processing method, and device manufacturing method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291662A (en) * | 2000-02-04 | 2001-10-19 | Nikon Corp | Exposure method and aligner and method of manufacturing device |
JP2002190446A (en) * | 2000-09-28 | 2002-07-05 | Tokyo Electron Ltd | Apparatus and method for forming resist pattern |
JP2005136249A (en) * | 2003-10-31 | 2005-05-26 | Applied Materials Inc | Monitoring device for etching processing |
-
2006
- 2006-11-14 JP JP2006307388A patent/JP4548735B2/en not_active Expired - Fee Related
-
2007
- 2007-10-16 KR KR1020097008293A patent/KR101252899B1/en active IP Right Grant
- 2007-10-16 WO PCT/JP2007/070185 patent/WO2008059686A1/en active Application Filing
- 2007-10-31 TW TW96140951A patent/TWI355020B/en active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291662A (en) * | 2000-02-04 | 2001-10-19 | Nikon Corp | Exposure method and aligner and method of manufacturing device |
JP2002190446A (en) * | 2000-09-28 | 2002-07-05 | Tokyo Electron Ltd | Apparatus and method for forming resist pattern |
JP2005136249A (en) * | 2003-10-31 | 2005-05-26 | Applied Materials Inc | Monitoring device for etching processing |
Also Published As
Publication number | Publication date |
---|---|
WO2008059686A1 (en) | 2008-05-22 |
KR101252899B1 (en) | 2013-04-09 |
TW200834658A (en) | 2008-08-16 |
TWI355020B (en) | 2011-12-21 |
KR20090089288A (en) | 2009-08-21 |
JP2008124291A (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428717B2 (en) | Substrate processing method and substrate processing system | |
JP5025231B2 (en) | Substrate transfer processing equipment | |
TWI305943B (en) | Substrate processing system and substrate processing method | |
JP4861893B2 (en) | Substrate processing method, program, computer storage medium, and substrate processing system | |
JP5875759B2 (en) | Heat treatment method and heat treatment apparatus | |
JP4381909B2 (en) | Substrate processing apparatus and substrate processing method | |
JP2007158260A (en) | Application and development apparatus, application and development method, and computer program | |
KR20090096332A (en) | Substrate processing method, computer storage medium, and substrate processing system | |
JP3648129B2 (en) | Coating development processing method and coating development processing system | |
JP4917652B2 (en) | Substrate processing method | |
JP2008192943A (en) | Substrate treatment system | |
JP4548735B2 (en) | Substrate processing system | |
JP2012132865A (en) | Physical quantity measuring device and method | |
JP4859227B2 (en) | Pattern formation method | |
KR102066044B1 (en) | Substrate treating apparatus, index robot and substrate transferring method | |
JP2011124352A (en) | Development processing method, program, and computer storage medium | |
JPH11340297A (en) | Method and device for transporting substrate | |
JP4319201B2 (en) | Substrate processing method, program, and substrate processing system | |
JP4920317B2 (en) | Substrate processing method, program, computer-readable recording medium, and substrate processing system | |
JP2006041235A (en) | Substrate processing equipment | |
JP5501086B2 (en) | Development processing method | |
KR20100058914A (en) | Method of processing substrate | |
JP2008034870A (en) | Substrate processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4548735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |