JP4076930B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4076930B2
JP4076930B2 JP2003308859A JP2003308859A JP4076930B2 JP 4076930 B2 JP4076930 B2 JP 4076930B2 JP 2003308859 A JP2003308859 A JP 2003308859A JP 2003308859 A JP2003308859 A JP 2003308859A JP 4076930 B2 JP4076930 B2 JP 4076930B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
film
transistor
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003308859A
Other languages
English (en)
Other versions
JP2005079384A (ja
Inventor
隆志 糸賀
裕 ▲高▼藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003308859A priority Critical patent/JP4076930B2/ja
Priority to US10/910,620 priority patent/US7253040B2/en
Priority to FR0408662A priority patent/FR2858714B1/fr
Priority to KR1020040061714A priority patent/KR100586356B1/ko
Publication of JP2005079384A publication Critical patent/JP2005079384A/ja
Application granted granted Critical
Publication of JP4076930B2 publication Critical patent/JP4076930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、同一基板上に、特性の異なる２種類のトランジスタを備えた半導体装置の製造方法に関するものである。
近年、コンピュータやフラットパネルディスプレイを用いたパーソナル情報端末の普及とともに、集積回路素子技術や、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ)−液晶ディスプレイ技術、あるいは、ＴＦＴ−有機ＥＬディスプレイ技術が急速に発展してきた。
例えば、集積回路素子技術では、市販されている厚さ１ｍｍ足らず、直径２００ｍｍ程度の円形の単結晶Ｓｉ（シリコン）ウエハを加工し、その単結晶Ｓｉウエハ上に数億個程度のトランジスタを形成することが可能となっている。
また、ＴＦＴ−液晶ディスプレイ技術、ＴＦＴ−有機ＥＬディスプレイ技術では、ガラス基板などの光透過性非晶質基板上にＳｉ膜などの多結晶体半導体膜を形成した後、トランジスタに加工することにより、液晶ディスプレイの画素やドライバを製造する技術が用いられるようになっている。例えば、光透過性非晶質高歪点無アルカリガラス基板上に成膜した非晶質Ｓｉ膜をレーザなどの熱で溶融・多結晶化して加工することにより、スイッチング素子となるＭＯＳ型トランジスタを形成した液晶ディスプレイ、有機ＥＬディスプレイが製造されている。
ところで、Ｓｉ膜と接する部分が非晶質である基板の上に単結晶Ｓｉ薄膜を形成する、いわゆるＳＯＩ（Silicon on Insulator）技術が、１９８０年頃から盛んに研究されている。なお、本明細書において、ＳＯＩは、絶縁層の上に単結晶Ｓｉ膜を形成すること、あるいは、絶縁層の上に単結晶Ｓｉ膜が形成されてなる構成を意味する。（一般に、ＳＯＩという用語は、Ｓｉ層として単結晶Ｓｉ膜を形成する場合に用いられる。）
集積回路の分野において用いられるＳＯＩ基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的である。集積回路では、通常、単結晶Ｓｉ膜が形成される基板は絶縁性であればよく、それが透明であっても不透明であっても、あるいは結晶質であっても非晶質であっても構わない。また、集積回路の分野においては素子が完全分離されるため動作上の制約が少なく、ＳＯＩ基板を用いてトランジスタを作ることにより、良好な特性と高い性能を実現できる。
このようなＳＯＩ基板の作成方法として、現在では、ＳＩＭＯＸ(Separation by Implanted Oxygen)法やSmart-Cut法、あるいはＥＬＴＲＡＮ（Epitaxial Layer Transfer）法など、多様な方法が開発されている。
例えば、特許文献１には、単結晶シリコン基板上に形成した多孔質シリコン層の上に単結晶シリコン層からなる二次元ＬＳＩを形成し、この二次元ＬＳＩの表面に支持基板を接着した後、多孔質シリコン層の部分で単結晶シリコン基板から二次元ＬＳＩを剥離する技術が開示されている。
この技術のように、絶縁膜を形成したＳｉウエハ上に単結晶Ｓｉのみで形成されたＳＯＩデバイスは、ラッチアップフリーや、完全空乏化素子などというＳｉウエハから直接作るバルク単結晶Ｓｉ素子に対しての優位性が見られる。しかしながら、チップサイズの制限などから、半導体メモリー素子などのＩＣ、ＬＳＩの範疇でのみの利用に限られ、応用範囲が限定される。
このため、アクティブマトリクス型表示装置のように、大面積の光透過性非晶質材料基板上に半導体デバイスを形成する必要がある場合、単結晶Ｓｉのみで形成されたＳＯＩデバイスを用いることは困難である。そこで、アクティブマトリクス型表示装置では、一般に、非単結晶Ｓｉデバイスがガラス基板などの大面積の光透過性非晶質材料基板上に形成される。
しかしながら、非単結晶Ｓｉデバイス単独では、単結晶Ｓｉデバイスと同等な性能を持たせるのは、極めて困難である。例えば、高歪点無アルカリガラス基板上に、エネルギービームによる結晶化によって形成された非単結晶Ｓｉ薄膜トランジスタ（低温多結晶Ｓｉ薄膜トランジスタなど）は、その結晶性の不完全さから、ＮＭＯＳトランジスタの場合でも、移動度は３００ｃｍ2／ＶＳ程度を達成するのが限度である。これは、多結晶Ｓｉでは不完全な結晶性に起因するギャップ内の局在準位や結晶粒界付近の欠陥やギャップ内局在準位に起因する移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
つまり、通常の、非晶質Ｓｉ膜を成膜し、エネルギービームによって多結晶化する手法では、Ｓｉ膜を単結晶Ｓｉの性能に近付けることはできても、完全に同一の性能を得ることができない。したがって、非単結晶Ｓｉデバイス単独で、単結晶Ｓｉデバイスと完全に同一の性能を得るためには、さらなる技術革新が必要であり、大いにまだ多段階の開発ステップを踏まなければならない。
なお、アクティブマトリクス型表示デバイスのソースドライバ(データドライバ)では、ガラス基板上に同一材料からなるデバイスをモノリシックで搭載（同一の基板上に搭載）しても、ソースドライバとして要求される性能を満足できる。しかしながら、それ以上の特性を要求されるデバイス（コントローラや、ＤＡコンバーターなど）では、ガラス基板上に同一材料からなるデバイスをモノリシックで搭載する場合に、閾値電圧を揃えることや高移動度な素子をばらつきなく作製することが困難であり、必要とする特性が得られない。
一方、高性能な半導体装置を形成するための別の手法として、同一の基板上に特性の異なる２種類の半導体デバイスを形成する方法がある。例えば、特許文献２には、液晶パネル用基板を、アモルファスシリコンＴＦＴを用いた画素領域を有する基板上に、他の基板上に形成されている多結晶シリコンＴＦＴを転写することによって形成する技術が開示されている。
特開平１１−１７１０７号（公開日１９９９年１月２２日） 特開平１１−２４１０６号（公開日１９９９年１月２９日） 特開平２−６０１６３号（公開日１９９０年２月２８日） 特開平５−２０６４０８号（公開日１９９３年８月１３日） 特開平６−２０４４４０号（公開日１９９２年１２月２５日）
ところで、上記特許文献１および特許文献２からは、同一の絶縁基板上に、他の基板から転写されてなる単結晶Ｓｉデバイスと、絶縁基板上で成膜されてなる多結晶Ｓｉデバイスとを形成する構成が考えられる。この場合、多結晶Ｓｉ薄膜を形成する過程で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させることが行われる。
ここで、絶縁基板上に単結晶Ｓｉデバイスと多結晶Ｓｉデバイスとの２種類の半導体デバイスを形成する場合において、絶縁基板上に単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順と、絶縁基板上に多結晶Ｓｉデバイスを形成した後に単結晶Ｓｉデバイスを転写する手順との２通りの手順が考えられる。
そして、上記２つの手順を比較すると、単結晶Ｓｉデバイスを転写した後に多結晶Ｓｉデバイスを形成する手順では、単結晶Ｓｉデバイスの転写を絶縁基板の平坦性が保たれた状態で行うことができ接合不良等の問題の発生を防止できるといった利点がある。しかしながら一方で、非晶質Ｓｉ薄膜にレーザを照射して該非晶質Ｓｉ薄膜を多結晶化させる工程において、このレーザが単結晶Ｓｉデバイスにも照射されることにより、単結晶Ｓｉデバイスが損傷を受けてしまうといった問題がある。
すなわち、多結晶化時のエネルギービーム照射により、単結晶Ｓｉデバイスが損傷を受けるため、閾値電圧を揃えることや高移動度な素子をばらつきなく作製することが困難になる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ガラス等の絶縁基板上に、転写により形成される単結晶Ｓｉデバイス（転写デバイス）と、絶縁基板上で成膜されてなる多結晶Ｓｉデバイス（成膜デバイス）とをモノリシックに搭載する半導体装置において、多結晶Ｓｉ薄膜形成時に照射するエネルギービームによって転写により形成される単結晶Ｓｉデバイスが損傷を受けることを防止することにある。
本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、該絶縁基板上に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記転写トランジスタの形成工程では、上記転写トランジスタの主要部が形成され、水素イオンが注入された転写用基板を上記絶縁基板上に貼り合わせる貼合工程と、上記転写用基板の一部を熱処理により剥離する剥離工程とを含み、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する非晶質Ｓｉ薄膜形成工程と、上記非晶質Ｓｉ薄膜にエネルギービームを照射することにより多結晶Ｓｉ薄膜に改質する改質工程とを含み、上記非晶質Ｓｉ薄膜が触媒ＣＶＤ法によって形成され、上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われることを特徴としている。
また、本発明に係る半導体装置の製造方法は、上記の課題を解決するために、絶縁基板上に、該絶縁基板上に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、上記転写トランジスタの形成工程では、上記転写トランジスタの主要部が形成され、水素イオンが注入された転写用基板を上記絶縁基板上に貼り合わせる貼合工程と、上記転写用基板の一部を熱処理により剥離する剥離工程とを含み、上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する非晶質Ｓｉ薄膜形成工程と、上記非晶質Ｓｉ薄膜にエネルギービームを照射することにより多結晶Ｓｉ薄膜に改質する改質工程とを含み、上記非晶質Ｓｉ薄膜形成工程で形成される上記非晶質Ｓｉ薄膜の水素含有量が１×１０19ｃｍ-3以下であり、上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われることを特徴としている。
また、本発明に係る半導体装置の製造方法は、上記転写用基板が、上記貼合工程の前に、ゲート絶縁膜、ゲート電極、ソース・ドレイン不純物注入領域、層間絶縁膜を形成され、表面の平坦化および水素イオン注入がなされていてもよい。
また、本発明に係る半導体装置の製造方法は、上記転写トランジスタが、単結晶Ｓｉトランジスタであってもよい。
本発明に係る半導体装置の製造方法は、以上のように、上記非晶質Ｓｉ薄膜が触媒ＣＶＤ法によって形成され、上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われる。
それゆえ、上記転写用基板の一部が剥離する温度以上に昇温することになる脱水素アニール処理を行う必要がない程度に、上記非晶質Ｓｉ薄膜の水素含有量を少なくできる。
このため、上記改質工程におけるエネルギービーム照射時に、後に行われる上記剥離工程で剥離される上記転写用基板の一部がヒートシンクの役割を果たし、エネルギービーム照射に伴う熱的ダメージにより転写トランジスタが損傷されることを防止できる。したがって、絶縁基板上に、転写トランジスタと成膜トランジスタとを、両者の特性を低下させることなくモノリシックに搭載することができるという効果を奏する。
また、脱水素アニール処理を行う必要がなくなることにより工程数を削減することができ、製造コストを低減させることができるという効果を併せて奏する。
また、上記エネルギービームの照射により表面が損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された転写用基板を接合することができるため、接合不良等の問題の発生を防止できるという効果を併せて奏する。
さらに、転写用基板を絶縁基板に貼り合せた後における、上記転写トランジスタと上記成膜トランジスタとの製造工程を整合させることが可能となる。例えば、転写トランジスタの絶縁膜やコンタクトホール、電極メタルの形成等の処理を、成膜トランジスタにおけるそれらの処理と同時に行うことができる。このため、製造工程における処理能力を向上させ、製造コストを抑えることができるという効果を奏する。また、外部配線や他の回路ブロック、ＴＦＴアレイ等に対する接続が容易になり、外部装置に対する接続不良による製品歩留りを低減できるという効果を奏する。
また、本発明の半導体装置の製造方法は、以上のように、上記非晶質Ｓｉ薄膜形成工程で形成される上記非晶質Ｓｉ薄膜の水素含有量が１×１０19ｃｍ-3以下であり、上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われる。
上記非晶質Ｓｉ薄膜の水素含有量が１×１０19ｃｍ-3以下の場合には、上記改質工程の前に、上記転写用基板の一部が剥離する温度以上に昇温することになる脱水素アニール処理を行う必要がない。それゆえ、上記改質工程におけるエネルギービーム照射時に、後の剥離工程で剥離される上記転写用基板の一部がヒートシンクの役割を果たし、エネルギービーム照射の熱により転写トランジスタが損傷されることを防止できる。したがって、絶縁基板上に、転写トランジスタと成膜トランジスタとを、両者の特性を低下させることなくモノリシックに搭載することができるという効果を奏する。
また、脱水素アニール処理を行う必要がなくなることにより工程数を削減することができ、製造コストを低減させることができるという効果を併せて奏する。
また、上記エネルギービームの照射により表面が損傷を受ける前の、平坦性が保たれた状態の絶縁基板に、上記転写トランジスタが形成された転写用基板を接合することができるため、接合不良等の問題の発生を防止できるという効果を併せて奏する。
さらに、転写用基板を絶縁基板に貼り合せた後における、上記転写トランジスタと上記成膜トランジスタとの製造工程を整合させることが可能となる。例えば、転写トランジスタの絶縁膜やコンタクトホール、電極メタルの形成等の処理を、成膜トランジスタにおけるそれらの処理と同時に行うことができる。このため、製造工程における処理能力を向上させ、製造コストを抑えることができるという効果を奏する。また、外部配線や他の回路ブロック、ＴＦＴアレイ等に対する接続が容易になり、外部装置に対する接続不良による製品歩留りを低減できるという効果を奏する。
また、本発明の半導体装置の製造方法は、上記転写用基板が、上記貼合工程の前に、ゲート絶縁膜、ゲート電極、ソース・ドレイン不純物注入領域、層間絶縁膜を形成され、表面の平坦化および水素イオン注入がなされていてもよい。
それゆえ、上記絶縁基板上に上記転写用基板を貼り合わせた後に、これらの処理を行う場合よりも、転写用基板への微細加工を容易に行うことができるという効果を奏する。
また、本発明の半導体装置の製造方法は、上記転写トランジスタが、単結晶Ｓｉトランジスタであってもよい。
それゆえ、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができるという効果を奏する。また、１枚の絶縁基板上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができるという効果を奏する。
本発明の半導体装置に関する実施の一形態について図１〜図３に基づいて説明すれば以下のとおりである。
なお、本実施の形態で説明する半導体装置は、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）とＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）とを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成されるものである。
これらのＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
ＭＯＳ型トランジスタの特性としては、ＣＭＯＳ（Complementary MOS）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
本実施の形態の半導体装置２０は、図１（ｇ）に示すように、絶縁基板２上に、多結晶（非単結晶）Ｓｉ薄膜５’を備えたＭＯＳ型の多結晶（非単結晶）Ｓｉ薄膜トランジスタ（成膜トランジスタ）１ａ、単結晶Ｓｉ薄膜１４ａを備えたＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）１６ａ、金属配線２２を備えている。
絶縁基板２は、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス、厚さ０．７ｍｍ程度）が用いられている。ただし、絶縁基板２はこれに限るものではなく、例えば、無アルカリ高歪点ガラスのような光透過性非晶質基板であってもよい。
ＳｉＯ2膜（絶縁膜）３は、絶縁基板２の表面全体に、膜厚約１００ｎｍで形成されている。
多結晶Ｓｉ薄膜５’を含むＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａは、層間絶縁膜としてのＳｉＯ2膜４上に、多結晶Ｓｉ薄膜５’、ゲート絶縁膜としてのＳｉＯ2膜７、ゲート電極６を備えている。
ゲート電極６は、ポリシリコン膜から形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
一方、単結晶Ｓｉ薄膜１４ａを含むＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａは、ゲート電極１２を有する平坦化層、ゲート絶縁膜としてのＳｉＯ2膜１３、単結晶Ｓｉ薄膜１４ａとを備えている。
また、この単結晶Ｓｉ薄膜トランジスタ１６ａの主要部は、絶縁基板２に接合される前に単結晶Ｓｉ基板１０ａ上で形成される。すなわち、ゲート電極１２、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａ、ソース・ドレイン不純物注入領域（図示せず）、層間絶縁膜１６を含み、表面の平坦化および水素イオン注入がなされた状態の単結晶Ｓｉ基板１０ａが、絶縁基板２上に接合される。このように、単結晶Ｓｉ基板１０ａ上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に単結晶Ｓｉ薄膜を形成した後に薄膜トランジスタを形成する場合よりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
本実施の形態の半導体装置２０では、以上のように、ＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ１ａと、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１６ａとを１枚の絶縁基板２上に（モノリシックに）搭載することで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
また、本発明の半導体装置２０を含む液晶表示装置のアクティブマトリクス基板の場合では、さらに、液晶表示用に、ＳｉＮｘ（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、多結晶Ｓｉ薄膜５’の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１４ａの領域には、タイミングコントローラやＤＡコンバータなどが形成される。
このように、単結晶Ｓｉ薄膜１４ａ、多結晶Ｓｉ薄膜５’からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
また、半導体装置２０においては、集積回路が多結晶Ｓｉ薄膜５’の領域と単結晶Ｓｉ薄膜１４ａの領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
ここで、半導体装置２０の製造方法について説明すれば以下のとおりである。
本実施の形態の半導体装置２０の製造方法では、単結晶Ｓｉ薄膜トランジスタ１６ａを別途作り込んだ単結晶Ｓｉ基板１０ａを形成し、この単結晶Ｓｉ薄膜トランジスタ１６ａの一部を単結晶Ｓｉ基板１０ａから絶縁基板２上に転写している。
まず、単結晶Ｓｉ薄膜トランジスタ１６ａを作り込んだ単結晶Ｓｉ基板（転写用基板）１０ａの製造方法について、図２（ａ）〜図２（ｅ）を参照して説明する。単結晶Ｓｉ基板１０ａは、６インチ若しくは、８インチの単結晶Ｓｉウエハ１０(厚さ０.７ｍｍ程度)を用いて、０．５μｍ程度の集積回路の微細加工プロセスにより、次のようにゲート電極１２まで作成される。
最初に、図２（ａ）に示すように、通常の洗浄法（ＲＣＡ洗浄など）により洗浄された単結晶Ｓｉウエハ１０に対し、熱酸化炉（拡散炉）においてウエハ表面を熱酸化し、ゲート絶縁膜１３を形成する。すなわち、１,０５０℃の温度でHCl酸化または、パイロジェニック酸化を行い、５〜３０ｎｍのゲート絶縁膜１３を形成する。
次に、図２（ｂ）に示すように、ゲート電極１２となるポリシリコン膜を、ゲート絶縁膜１３上に、熱ＣＶＤ法などで形成する。なお、熱ＣＶＤ法は、６００℃程度の温度の減圧下(５０〜２００Ｐａ)において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成する。そして、形成したポリシリコン膜を、ｎ＋拡散などにより、低抵抗化する。
次に、フォトリソグラフィ工程により、形成したポリシリコン膜をゲート電極１２の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極１２を形成する。なお、ゲート電極１２の線幅は、ＩＣ・ＬＳＩプロセスラインにおいて行うため、線幅０．５μｍ程度は容易に達成できる。
その後、半導体のソース・ドレイン領域を形成するために、不純物イオンを注入する。すなわち、ゲート電極１２をパターニングした後、図２（ｃ）に示すように、ソース・ドレイン部となる箇所に自己整合的に、Ｎ型ＭＯＳの場合にはリンまたは砒素を、Ｐ型ＭＯＳの場合にはホウ素を注入する。
さらに、不純物が注入されたシリコンは、結晶がダメージを蒙っており、十分に低抵抗化されていないため、９００℃〜１０００℃程度の熱処理により活性化して低抵抗化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。
次に、図２（ｄ）に示すように、熱ＣＶＤ法などで、層間絶縁膜１６を形成する。ここでは、ゲート絶縁膜１３よりも密度が低い膜でも構わないため、４００℃程度の温度の減圧下(１００〜２００Ｐａ程度)において、モノシランガスと、酸素ガスを流して二酸化珪素膜を、厚さ３００ｎｍ〜４００ｎｍ程度形成する。
そして、化学機械研磨法（ＣＭＰ法）などで、ウエハ表面の層間絶縁膜１６を平坦化する。平坦さの度合いは、Ｒａで表すと、０.１ｎｍ以下の値になる様にする。
次に、図２（ｅ）に示すように、水素イオン注入を行い、水素イオン注入部１５を形成する。水素イオン注入は、加速電圧５６ｋｅＶ程度、ドーズ量２×１０16〜５×１０16／ｃｍ2程度で行う。なお、加速電圧は、後の工程で所望の厚さの単結晶Ｓｉ薄膜１４ａを得られるように適宜設定すればよい。
そして、このように転写デバイスを搭載した単結晶Ｓｉウエハ１０は、単結晶Ｓｉ薄膜トランジスタ１６ａを絶縁基板２に転写するため、所望のサイズ、例えば寸法３〜５ｍｍ角に切り出されて単結晶Ｓｉ基板１０ａとされる（切り出し工程については図示省略）。
次に、半導体装置２０の製造方法について、図１（ａ）〜図１（ｇ）および図３を参照して説明する。
先ず、絶縁基板２の表面を荒らさないように洗浄した後、図１（ａ）に示すように、プラズマＣＶＤによって膜厚約１００ｎｍのＳｉＯ2膜３を形成する。すなわち、絶縁基板２の表面全体に、３００℃程度の温度、１００〜２００Ｐａ程度の減圧下で、ＴＥＯＳとＯ2との混合ガスを流し、プラズマ放電の下で膜厚約１００ｎｍのＳｉＯ2膜３を形成する。ＳｉＯ2膜３の形成により、ガラス基板などからなる絶縁基板２は、表面の濡れ性が確保される。
次に、図１（ｂ）に示すように、絶縁基板２および所望のサイズに切り出した単結晶Ｓｉ基板１０ａの両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０ａの水素イオン注入部１５側の面を所定の位置にアライメントし、室温で密着させて貼り合わせる（貼合工程）。
ここで、光透過性非晶質基板(酸化珪素膜のコーティング膜付)である絶縁基板２と、転写デバイス基板(表面を酸化処理済み)である単結晶Ｓｉ基板１０ａとを接着剤なしで貼り合わせる（接着させる）には、これら基板の表面状態の清浄度や、活性度が極めて重要である。したがって、これらの基板は、接着前にＳＣ１液と呼ばれる液体で洗浄・乾燥されるものである。
ＳＣ１液とは、市販のアンモニア水（ＮＨ4ＯＨ：３０％）と、過酸化水素水（Ｈ2Ｏ2：３０％）と純水（Ｈ2Ｏ）とを混合して作製する。一例としては、上記薬液を、５：１２：６０の割合で混合したものが用いられる。ＳＣ１液の液温は、室温でよい。洗浄は、上記ＳＣ１液に基板を５分間浸すことで行われる。アンモニア水は、酸化珪素表面をスライトエッチするため、上記基板をＳＣ１液に長時間浸すことは好ましくない（ウルトラクリーンULSI技術 大見忠弘著、培風館 p.172）。その後、上記基板を純水(比抵抗値１０ＭΩｃｍ以上)で流水のもとに１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。これらの洗浄・乾燥後の絶縁基板２および単結晶Ｓｉ基板１０ａの表面には、ＯＨ基が存在するようになり、接着するのに活性な状態となる。このため、互いに接触させ僅かな力で押してやることにより、接着剤などを使うことなく、自発的に接着する。
なお、単結晶Ｓｉ基板１０ａと絶縁基板２との接着剤なしでの接着は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現する。この接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
次に、図１（ｃ）に示すように、絶縁基板２および単結晶Ｓｉ基板１０ａの上から、触媒（Catalytic）ＣＶＤ法によりＳｉＯ2膜４、非晶質（非単結晶）Ｓｉ膜５を形成する（非晶質Ｓｉ形成工程）。
触媒ＣＶＤ法により成膜した非晶質Ｓｉ膜５は、as depo.状態（熱処理前の状態）において、その水素含有量が１×１０19ｃｍ-3以下と少ない。このように、水素含有量が１×１０19ｃｍ-3以下の場合、レーザ結晶化を行う前に４５０℃以上の温度に晒すことになる脱水素アニール処理を行う必要がなくなる。
図３は、ＩＤＷ(International Display Workshop)1998,p.120に掲載されている触媒ＣＶＤ装置３０の概略構成図である。なお、本実施の形態では、この触媒ＣＶＤ装置３０を用いて触媒ＣＶＤ法によるＳｉＯ2膜４、非晶質Ｓｉ膜５の形成を行うが、これに限らず、他の装置を用いてもよい。
触媒ＣＶＤ装置３０は、真空ポンプ３１を備えた真空チャンバー３２内に、電源３３により両端に電圧を印加されるタングステンワイヤー（触媒；catalyzer）３４と、単結晶Ｓｉ基板１０ａを保持するための基板保温部３６とを備えた構成である。
タングステンワイヤー３４には、１８００〜２０００℃程度の温度になるように電流が流される。そして、原料（材料）ガスとなるモノシランガス３７を、タングステンワイヤー３４を通して単結晶Ｓｉ基板１０ａに流す。これにより、単結晶Ｓｉ基板１０ａの表面は２００〜３００℃程度に加熱され、非晶質Ｓｉ膜５が形成される。
このように触媒ＣＶＤ法で非晶質Ｓｉ膜５を成膜すると、水素含有量を１×１０19ｃｍ-3以下に抑えることができる。これは、熱したタングステンワイヤー３４の側方を、モノシランガス３７が通過する時、タングステンワイヤー３４の触媒効果により、モノシランガス３７の分解が促進されるためである。なお、水素含有量が、１×１０19ｃｍ-3以下であることは、フーリエ変換型赤外光分光器による透過率測定において、２０００ｃｍ-1の吸収を評価すること及びＴＤＳ(Temperature Desorption Spectroscopy)により確認することができる。
なお、触媒ＣＶＤ法によりＳｉＯ2膜４および非晶質Ｓｉ膜５が成膜されている間は、単結晶Ｓｉ基板１０ａは、絶縁基板２から剥離することなく、接着したままの状態を保持している。これは、単結晶Ｓｉ基板１０ａの表面の加熱温度は２００〜３００℃であり、単結晶Ｓｉ基板１０ａから水素が離脱する温度に達しないためである。
次に、図１（ｃ）に示すように、非晶質Ｓｉ膜５に対して、エネルギービームを照射することにより、非晶質Ｓｉ膜５を加熱溶融させて多結晶Ｓｉ膜５’に改質させる（改質工程）。本実施の形態では、エネルギービームとして、矩形波などにビーム強度分布を整形した、近紫外域に波長を持つエキシマレーザーを照射する。
この時、単結晶Ｓｉ基板１０ａは、バルクレベルの厚さ(０.７ｍｍ程度)のシリコン片（チップ、転写用基板の一部）１１を保持している。このため、非晶質Ｓｉ膜５を多結晶化するためのエキシマレーザーが単結晶Ｓｉ基板１０ａの領域に照射されても、０.７ｍｍ程度のシリコン片１１がヒートシンクの役割を果たし、単結晶Ｓｉ薄膜１４ａの結晶性が熱により損なわれることはない。
次に、単結晶Ｓｉ基板１０ａのシリコン片１１を、熱処理により剥離させる剥離工程を行う。すなわち、水素イオン注入部１５の温度を単結晶Ｓｉ基板１０ａから水素が離脱する温度以上である６００℃程度まで昇温する。これにより、図１（ｄ）に示すように、絶縁基板２に貼り付けられた単結晶Ｓｉ基板１０ａのシリコン片１１を、水素イオン注入部１５を境に劈開剥離することができる。
また、このとき熱処理により、Van der Waals力や水素結合力で接合されていた単結晶Ｓｉ基板１０ａと絶縁基板２との界面でSi-OH + -Si-OH → Si-O-Si + H2Oの反応が生じ、これらの基板の接合を原子同士の強固な結合に変化させることができる。ここで、単結晶Ｓｉ薄膜トランジスタ１６ａは、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１４ａが汚染されることを確実に防止できる。
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１４ａの不要部分をエッチング除去し、単結晶Ｓｉを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。これにより、絶縁基板２上に膜厚約５０ｎｍの単結晶Ｓｉ薄膜１４ａによるＭＯＳＴＦＴの一部が形成される。
次に、図１（ｅ）に示すように、デバイスの活性領域となる部分を残すために、多結晶Ｓｉ膜５’の不要部分をエッチングにより除去し、多結晶Ｓｉ膜５’の島状のパターンを得る。このパターン化された多結晶Ｓｉ膜５’が多結晶Ｓｉ薄膜トランジスタ１ａの半導体層となる。
さらに、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ2膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、多結晶Ｓｉ薄膜トランジスタ１ａのゲート絶縁膜としてＳｉＨ4とＮ2Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのゲート絶縁膜（ＳｉＯ2膜）７を形成する。
次に、図１（ｆ）に示すように、ＳｉＯ2膜７上に多結晶Ｓｉ薄膜トランジスタ１ａのゲート電極６を形成する。本実施の形態では、ＳｉＯ2膜７上に多結晶Ｓｉ薄膜トランジスタ１ａのゲート電極６となるポリシリコン膜を、熱ＣＶＤ法などで形成する。ここで用いる熱ＣＶＤ法は、６００℃程度の温度の減圧下(５０〜２００Ｐａ)において、ウエハ上にモノシランガスを流してシリコン膜を成膜するものである。この方法により、１５０〜３００ｎｍのポリシリコン膜を形成し、フォトリソグラフィ工程によって、形成したポリシリコン膜をゲート電極６の形状にパターニングする。すなわち、フォトレジスト塗布、露光・現像、シリコンエッチング、フォトレジスト剥離の工程により、パターニングすることによりゲート電極６を形成する。なお、シリコン膜の成膜時には、予め、シランガスにジボランガスを微量だけ混合させ、ドープトポリシリコンを形成し、パルスレーザを（ＳＬＳ法の様に）短時間照射し、低抵抗化しておくことが好ましい。また、ゲート電極６は、上記のようなポリシリコン膜に限るものではなく、タングステン（Ｗ）の様な高融点金属を成膜・パターニングすることによって形成してもよい。
また、多結晶Ｓｉ膜５’に、イオンドーピング法によりソース・ドレイン不純物ドーピングを行い、不純物活性化させる。さらに、ＴＥＯＳとＯ2（酸素）の混合ガスを用いプラズマＣＶＤにより、層間絶縁膜として、膜厚約３５０ｎｍのＳｉＯ2膜８を堆積する。
その後、単結晶Ｓｉ薄膜トランジスタ側と多結晶Ｓｉ薄膜トランジスタ側との境界部分のＳｉＯ2膜８を平坦化し、配線となるメタル膜をこの境界部分に成膜しても、断線が起こらない様にしておく。なお、本実施の形態では、「2002 IEEE International SOI Conference Proceedings ,p.192」に記載されているＧＣＩＢ(Gas Cluster Ion Beam)法を用いて平坦化を行うが、この方法に限るものではなく、他の方法により平坦化してもよい。
そして、図１（ｇ）に示すように、コンタクトホール２１を開口し、ソースドレインメタル膜（金属（ＡｌＳｉ）配線）２２の成膜およびパターニングを行う。
以上のように、本実施の形態における半導体装置２０は、非晶質Ｓｉ薄膜５を触媒ＣＶＤ法によって形成している。これにより、非晶質Ｓｉ薄膜５の水素含有量を、エキシマレーザーの照射前に脱水素アニール処理を行う必要がない程度（１×１０19ｃｍ-3以下）に少なくすることができる。そして、脱水素アニール処理を行わないことにより、単結晶Ｓｉ基板１０ａが絶縁基板２に貼り合わされた後、シリコン片１１が水素イオン注入部１５から剥離される前に、エキシマレーザーの照射により非晶質Ｓｉ薄膜５を多孔質Ｓｉ薄膜５’に改質することが可能となる。なお、脱水素アニール処理を行う場合には、単結晶Ｓｉ基板１０ａが貼り合わされた絶縁基板２を、４５０℃以上の温度に晒すことになり、シリコン片１１が水素イオン注入部１５から剥離してしまう。
このように、単結晶Ｓｉ基板１０ａにシリコン片１１が付いたままの状態でエキシマレーザーを照射する場合、シリコン片１１自身の大きい熱容量により、エキシマレーザー照射時にシリコン片１１がヒートシンクの役割を果たす。このため、単結晶Ｓｉ薄膜１４ａがエキシマレーザー照射に伴う熱的ダメージを蒙ることがない。すなわち、エキシマレーザーによる多結晶化処理において、単結晶Ｓｉ薄膜１４ａが損傷されることを防止できる。したがって、絶縁基板２上に、単結晶Ｓｉ薄膜トランジスタ１６ａと多結晶Ｓｉ薄膜トランジスタ１ａとを、両者の特性を低下させることなく（それぞれを単独で作成したときの性能を損なうことなく）モノリシックに搭載することが可能となる。
また、このように、高い性能を有する単結晶Ｓｉ薄膜および多結晶Ｓｉ薄膜からなる２種類のシリコンデバイスを絶縁基板２上に搭載し、それぞれの長所を生かした用い方をすることにより、付加価値が高い半導体装置、あるいは表示デバイスを実現することができる。
また、脱水素アニール処理を行う必要がなくなるため、脱水素アニール処理にかかる工程数を削減することができ、製造コストを低減させることができる。
また、エキシマレーザーの照射により表面が損傷を受ける前の、平坦性が保たれた状態の絶縁基板２に、単結晶Ｓｉ薄膜トランジスタ１６ａが形成された単結晶Ｓｉ基板１０ａを接合することができるため、接合不良等の問題の発生を防止できる。
さらに、単結晶Ｓｉ基板１０ａを絶縁基板２に貼り合せた後も、デバイス形成の上で、単結晶Ｓｉ薄膜トランジスタ１６ａと多結晶Ｓｉ薄膜トランジスタ１ａとの形成プロセス（製造工程）を整合させることができる。すなわち、単結晶Ｓｉ薄膜トランジスタ１６ａの絶縁膜やコンタクトホール、電極メタルの形成等の処理を多結晶Ｓｉ薄膜トランジスタ１ａにおけるそれらの処理と同時に行うことができる。このため、製造工程における処理能力を向上させ、製造コストを抑えることができる。さらに、外部配線や他の回路ブロック、ＴＦＴアレイ等に対する接続が容易になり、外部装置に対する接続不良による製品歩留りを低減できる。
また、本実施の形態では、形成する非晶質Ｓｉ膜５の水素含有量を１×１０19ｃｍ-3以下とするために、触媒ＣＶＤ法を用いて非晶質Ｓｉ薄膜５を成膜している。しかしながら、非晶質Ｓｉ膜５の成膜方法はこれに限るものではなく、水素含有量を１×１０19ｃｍ-3以下にできる方法であればよい。
また、本実施の形態では、絶縁基板２上に転写により形成されるトランジスタが単結晶Ｓｉ薄膜トランジスタ１６ａであるが、これに限るものではなく、他の種類のトランジスタであってもよい。
また、本実施の形態では、単結晶Ｓｉ基板１０ａが、ゲート電極１２、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａ、ソース・ドレイン不純物注入領域（図示せず）、層間絶縁膜１６を含み、表面の平坦化および水素イオン注入がなされた状態で、絶縁基板２上に接合される。このように、単結晶Ｓｉ基板上でゲート電極形成やソース・ドレインの不純物イオン注入を行う場合、絶縁基板２上に単結晶Ｓｉ薄膜を形成した後に薄膜トランジスタを形成する場合よりも、単結晶Ｓｉ薄膜への微細加工を容易に行うことができる。
なお、単結晶Ｓｉ基板１０ａは、単結晶Ｓｉ薄膜トランジスタ１６ａの主要部が形成された状態で絶縁基板２に接合されればよく、必ずしも、ゲート電極１２、ゲート絶縁膜１３、単結晶Ｓｉ薄膜１４ａ、ソース・ドレイン不純物注入領域（図示せず）、層間絶縁膜１６を含み、表面の平坦化および水素イオン注入がなされた状態である必要はない。
また、本実施の形態では、絶縁基板２として高歪点ガラスを用い、この絶縁基板２上で多結晶Ｓｉ薄膜トランジスタ１ａを成膜することにより形成しているが、これに限るものではない。例えば、石英基板の上に高温多結晶Ｓｉ薄膜トランジスタを形成するものであってもよい。
また、本実施の形態で説明した半導体装置は、ＴＦＴによるアクティブマトリクス基板に形成されるものであるとしているが、これに限るものではない。
特性の異なる２種類の半導体デバイスを同一基板上に形成することができ、それぞれの長所を生かした用い方をすることによって、表示装置をはじめとするさまざまな用途に適用できる。特に、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善に利用することができる。
（ａ）〜（ｇ）は、本発明の一実施形態に係る半導体装置の製造工程を示す断面図である。 （ａ）〜（ｅ）は、本発明の一実施形態に係る半導体装置に転写される単結晶Ｓｉ基板の製造工程を示す断面図である。 触媒ＣＶＤ装置の概略構成図である。
符号の説明
１ａ 多結晶Ｓｉ薄膜トランジスタ（成膜トランジスタ）
２ 絶縁基板
３ 絶縁膜（ＳｉＯ2膜）
４ 層間絶縁膜（ＳｉＯ2膜）
５ 非晶質Ｓｉ薄膜
５’ 多結晶Ｓｉ薄膜
６ ゲート電極
７ ゲート絶縁膜（ＳｉＯ2膜）
８ 層間絶縁膜（ＳｉＯ2膜）
１０ 単結晶Ｓｉウエハ
１０ａ 単結晶Ｓｉ基板（転写用基板）
１１ シリコン片（転写用基板の一部）
１２ ゲート電極
１３ ゲート絶縁膜
１４ａ 単結晶Ｓｉ薄膜
１５ 水素イオン注入部
１６ａ 単結晶Ｓｉ薄膜トランジスタ（転写トランジスタ）

Claims (4)

  1. 絶縁基板上に、該絶縁基板上に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、
    上記転写トランジスタの形成工程では、上記転写トランジスタの主要部が形成され、水素イオンが注入された転写用基板を上記絶縁基板上に貼り合わせる貼合工程と、上記転写用基板の一部を熱処理により剥離する剥離工程とを含み、
    上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する非晶質Ｓｉ薄膜形成工程と、上記非晶質Ｓｉ薄膜にエネルギービームを照射することにより多結晶Ｓｉ薄膜に改質する改質工程とを含み、
    上記非晶質Ｓｉ薄膜が触媒ＣＶＤ法によって形成され、
    上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われることを特徴とする半導体装置の製造方法。
  2. 絶縁基板上に、該絶縁基板上に転写されてなる転写トランジスタと、該絶縁基板上で形成される成膜トランジスタとが混在する半導体装置の製造方法において、
    上記転写トランジスタの形成工程では、上記転写トランジスタの主要部が形成され、水素イオンが注入された転写用基板を上記絶縁基板上に貼り合わせる貼合工程と、上記転写用基板の一部を熱処理により剥離する剥離工程とを含み、
    上記成膜トランジスタの形成工程では、上記絶縁基板上に非晶質Ｓｉ薄膜を形成する非晶質Ｓｉ薄膜形成工程と、上記非晶質Ｓｉ薄膜にエネルギービームを照射することにより多結晶Ｓｉ薄膜に改質する改質工程とを含み、
    上記非晶質Ｓｉ薄膜形成工程で形成される上記非晶質Ｓｉ薄膜の水素含有量が１×１０19ｃｍ-3以下であり、
    上記改質工程が、上記貼合工程より後、かつ、上記剥離工程より前に行われることを特徴とする半導体装置の製造方法。
  3. 上記転写用基板が、上記貼合工程の前に、ゲート絶縁膜、ゲート電極、ソース・ドレイン不純物注入領域、層間絶縁膜を形成され、表面の平坦化および水素イオン注入がなされていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 上記転写トランジスタが、単結晶Ｓｉトランジスタであることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
JP2003308859A 2003-08-05 2003-09-01 半導体装置の製造方法 Expired - Fee Related JP4076930B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003308859A JP4076930B2 (ja) 2003-09-01 2003-09-01 半導体装置の製造方法
US10/910,620 US7253040B2 (en) 2003-08-05 2004-08-04 Fabrication method of semiconductor device
FR0408662A FR2858714B1 (fr) 2003-08-05 2004-08-05 Procede de fabrication d'un dispositif a semi-conducteur
KR1020040061714A KR100586356B1 (ko) 2003-08-05 2004-08-05 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308859A JP4076930B2 (ja) 2003-09-01 2003-09-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005079384A JP2005079384A (ja) 2005-03-24
JP4076930B2 true JP4076930B2 (ja) 2008-04-16

Family

ID=34411205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308859A Expired - Fee Related JP4076930B2 (ja) 2003-08-05 2003-09-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4076930B2 (ja)

Also Published As

Publication number Publication date
JP2005079384A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100586356B1 (ko) 반도체 장치의 제조 방법
US7244990B2 (en) Semiconductor device
US7436027B2 (en) Semiconductor device and fabrication method for the same
US7262464B2 (en) Semiconductor device with single crystal semiconductor layer(s) bonded to insulating surface of substrate
JP4451488B2 (ja) 半導体素子の転写方法及び半導体装置の製造方法
US20040016969A1 (en) Silicon on isulator (SOI) transistor and methods of fabrication
US20050236626A1 (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
JP2004165600A (ja) 単結晶Ｓｉ基板、半導体装置およびその製造方法
JP3970814B2 (ja) 半導体装置の製造方法
JP2005026472A (ja) 半導体装置の製造方法
JP4076930B2 (ja) 半導体装置の製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JPH11354448A (ja) 半導体装置の作製方法
JP4519932B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4076930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees