JP4543048B2 - レーザ捺印方法および捺印システム - Google Patents
レーザ捺印方法および捺印システム Download PDFInfo
- Publication number
- JP4543048B2 JP4543048B2 JP2007015810A JP2007015810A JP4543048B2 JP 4543048 B2 JP4543048 B2 JP 4543048B2 JP 2007015810 A JP2007015810 A JP 2007015810A JP 2007015810 A JP2007015810 A JP 2007015810A JP 4543048 B2 JP4543048 B2 JP 4543048B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- marking
- laser beam
- outline line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
Description
従来の半導体パッケージのボールグリッドアレイ(Ball Grid Array、以下「BGA」と呼ぶ)概略図を図1〜4に示す。図1に示される半導体パッケージ1は、パッケージ裏面に、格子状に配列された外部端子(半田ボール705)を備え、多ピン化および高密度化が図られたタイプの半導体パッケージであり、捺印が施されている。従来の半導体パッケージの捺印方法では、生産効率を高めるために、図2および3に示すように、基板またはテープ700上にICチップ702をAuワイヤ703で接続したものを複数個配列させ、エポキシ樹脂701で封止した後、この基板またはテープ700を、パッケージダイサ706により切断して、図1に示される半導体パッケージ1を得る。ここで、基板またはテープ700の表面および裏面(半田ボール面)704には、パッケージ外形ライン708が印刷されている。また、図4に示すように、基板またはテープ700の裏面704には、パッケージダイサ用アライメントマーク707が印刷されている。このパッケージダイサ706による基板またはテープ700の切断は、基板またはテープ700の裏面704に印刷されているパッケージダイサ用アライメントマーク707に合わせて行われる。
そのため、この捺印工程において、捺印位置を調整する作業が必要である。捺印位置の調整は以下のようにして行われる。
まず、図5に示すように、レーザ捺印装置709からレーザ光711を照射し、レーザ光センターをエポキシ樹脂701上にスポット状に捺印する。捺印された基板またはテープを図6に示す。このスポット上に捺印されたレーザ光センター跡712が、所定の位置に捺印されているか否かを、定規によりxの値を測定して確認する。所定の位置に捺印されていない場合には、基板またはテープ700が乗せられているステージ710を左右に動かし、スポット712が所定の位置になるまで調整する。
次いで、捺印の角度調整を行う。図7に示すように、実際に捺印する文字を、エポキシ樹脂701上に捺印し、捺印角度が基板またはテープ700の辺に対して平行になるように、ステージ710を回転させる。
本発明において、捺印は、図8において示されるように、レーザ捺印装置809を用いて行われる。レーザ捺印装置809は、設計値どおりの外形ラインを描くガイドレーザ光を照射するガイドレーザ光照射部と、捺印位置が決定した後に、レーザ光を捺印対象の半導体パッケージに照射して捺印するための捺印部とを備える。また、半導体パッケージは、移動可能なステージ810に載せられる。
ガイドレーザ光照射部102は、ユーザーにより記憶部130に入力された外形ラインの設計値に基づいて、ガイドレーザ光がこの設計外形ラインを描くように、ガイドレーザ光を捺印位置調整用の第1の半導体パッケージ上に照射する。
表示部103は、ガイドレーザ光により描かれる外形ラインと、第1の半導体パッケージの外形ラインとを表示するとともに、これらを一致させるように移動させることをユーザーに促す。
移動部104は、ユーザーの指令により移動し、設計外形ラインと第1の半導体パッケージの外形ラインとを一致させる。
捺印部105は、設計外形ラインと第1の半導体パッケージの外形ラインとが一致した場合、ユーザーの指示に基づいて、第1の半導体パッケージの位置に配置された捺印対象の第2の半導体パッケージにレーザ光を照射して、捺印を行う。
以下、各部について詳述する。
表示部103には、一致性を示すインジケータ(図示せず)が表示される構成が設けられてもよい。インジケータが表示される場合には、外形ラインの表示に頼ることなく、一致性を判断することができる。
図9は、別の実施形態における捺印方法を説明するための概略図である。本実施形態では、上記第1の実施形態における捺印方法の捺印位置調整方法において、ステージ810上の捺印位置調整用の半導体パッケージ800を見るために、カメラ804を使用するものである。カメラ804で半導体パッケージ800を見ることにより、目視の場合より正確に、外形ラインの位置合わせを行うことができる。
100 捺印システム
102 ガイドレーザ光照射部
103 表示部
104 移動部
105 捺印部
700 基板またはテープ
701 エポキシ樹脂
702 ICチップ
703 Auワイヤ
704 基板またはテープの裏面
705 半田ボール
706 パッケージダイサ
707 パッケージダイサ用アライメントマーク
708 パッケージ外形ライン
709 レーザ捺印装置
710 ステージ
711 レーザ光
712 レーザ光センター跡
800 捺印位置調整用の半導体パッケージ
804 カメラ
809 レーザ捺印装置
810 ステージ
812 ガイドレーザ光
813 外形ライン
Claims (3)
- 半導体パッケージの表面にレーザ捺印装置を使用して捺印する方法であって、
外形ラインを有し、樹脂封止されておらず、複数の半導体パッケージが連結した第1の半導体パッケージに、前記レーザ捺印装置で設計外形ラインを描くガイドレーザ光を照射する工程と、
前記ガイドレーザ光が描く前記設計外形ラインと、前記第1の半導体パッケージの外形ラインとが一致するように、前記第1の半導体パッケージを移動する工程と、
前記第1の半導体パッケージと同形であり、樹脂封止されており、前記複数の半導体パッケージそれぞれの外径ラインを認識することができない捺印対象の第2の半導体パッケージを、前記第1の半導体パッケージの移動後の位置に配置し、前記第2の半導体パッケージに、前記レーザ捺印装置からレーザ光を照射して捺印する工程と、を含むことを特徴とする捺印方法。 - 半導体パッケージの表面に捺印するためのシステムであって、
外形ラインを有し、樹脂封止されておらず、複数の半導体パッケージが連結した第1の半導体パッケージに、設計外形ラインを描くガイドレーザ光を照射するガイドレーザ光照射部と、
前記ガイドレーザ光照射部が描く前記設計外形ラインと、前記第1の半導体パッケージの外形ラインとを表示するとともに、前記設計外形ラインと前記第1の半導体パッケージの外形ラインとを一致させるように移動させることを促す表示部と、
前記設計外形ラインと前記第1の半導体パッケージの外形ラインとが一致するように、前記第1の半導体パッケージを移動させる移動部と、
前記第1の半導体パッケージの位置に配置された、前記第1の半導体パッケージと同形であり、樹脂封止されており、前記複数の半導体パッケージそれぞれの外径ラインを認識することができない捺印対象の第2の半導体パッケージに捺印する捺印部と、を備えることを特徴とする捺印システム。 - 前記表示部がインジケータを備えることを特徴とする、請求項2に記載の捺印システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015810A JP4543048B2 (ja) | 2007-01-26 | 2007-01-26 | レーザ捺印方法および捺印システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015810A JP4543048B2 (ja) | 2007-01-26 | 2007-01-26 | レーザ捺印方法および捺印システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182133A JP2008182133A (ja) | 2008-08-07 |
JP4543048B2 true JP4543048B2 (ja) | 2010-09-15 |
Family
ID=39725782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015810A Expired - Fee Related JP4543048B2 (ja) | 2007-01-26 | 2007-01-26 | レーザ捺印方法および捺印システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4543048B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479430U (ja) * | 1990-11-16 | 1992-07-10 | ||
JPH0650714A (ja) * | 1992-07-30 | 1994-02-25 | Nec Corp | 半導体装置の位置検出機構 |
JPH06106370A (ja) * | 1992-04-27 | 1994-04-19 | Nec Corp | レーザ捺印装置 |
-
2007
- 2007-01-26 JP JP2007015810A patent/JP4543048B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479430U (ja) * | 1990-11-16 | 1992-07-10 | ||
JPH06106370A (ja) * | 1992-04-27 | 1994-04-19 | Nec Corp | レーザ捺印装置 |
JPH0650714A (ja) * | 1992-07-30 | 1994-02-25 | Nec Corp | 半導体装置の位置検出機構 |
Also Published As
Publication number | Publication date |
---|---|
JP2008182133A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431551B2 (en) | Visual identification of semiconductor dies | |
JP2008539085A (ja) | レーザマーキングシステムにおけるウェハ処理システムを位置合わせするためのシステムおよび方法 | |
US6640002B1 (en) | Image processing apparatus | |
KR102274742B1 (ko) | 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치 | |
KR20080000681A (ko) | 레이저 마킹 시스템에서 웨이퍼를 검사하는 시스템 및 방법 | |
JP2017017098A (ja) | ウェーハの加工方法 | |
JP2014142729A (ja) | 半導体装置の製造方法 | |
WO2015025674A1 (ja) | 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置 | |
JP2009220128A (ja) | ワーク加工方法およびワーク加工装置 | |
JP4543048B2 (ja) | レーザ捺印方法および捺印システム | |
CN106664826A (zh) | 检查装置及方法和包括其的部件贴装***及方法 | |
US20090126979A1 (en) | Semiconductor package circuit board and method of forming the same | |
JP4462705B2 (ja) | 電子部品実装用フィルムキャリアテープの最終不良マーキング装置 | |
JP2014062828A (ja) | パターンマッチング方法および半導体装置の製造方法 | |
US6563905B1 (en) | Ball grid array X-ray orientation mark | |
KR101060907B1 (ko) | 반도체 패키지의 제조 방법 | |
JP4796232B2 (ja) | 半田高さ計測方法およびその装置 | |
JP2006005238A (ja) | 印刷半田検査装置 | |
CN103117207A (zh) | 首颗晶粒的自动定位方法 | |
JP2004039873A (ja) | プリント回路板の製造装置および製造方法 | |
CN102104015B (zh) | 无墨点测试挑片对位确认方法 | |
TWI263291B (en) | Chip carrier tape having number marking of test pads | |
JP5101940B2 (ja) | 半導体ウェハの印刷方法 | |
JP2002048526A (ja) | 試料の角度測定装置およびこれを用いた半導体ウェーハの拡散層の厚さ測定方法 | |
CN114188233A (zh) | 芯片封装方法和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |