JP4540223B2 - 電子部品搭載基板 - Google Patents
電子部品搭載基板 Download PDFInfo
- Publication number
- JP4540223B2 JP4540223B2 JP2000396301A JP2000396301A JP4540223B2 JP 4540223 B2 JP4540223 B2 JP 4540223B2 JP 2000396301 A JP2000396301 A JP 2000396301A JP 2000396301 A JP2000396301 A JP 2000396301A JP 4540223 B2 JP4540223 B2 JP 4540223B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- component mounting
- insulating substrate
- resistor
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子やコンデンサ等の複数個の電子部品および抵抗体が搭載される電子部品搭載基板に関するものである。
【0002】
【従来技術】
従来より、半導体素子や複数の各種電子部品を絶縁基板の両面に搭載した電子部品搭載基板が知られており、その一般的な構造として、図3に示すように、半導体素子やコンデンサ等の各種電子部品から発生する熱を外部に効率良く放熱するために、絶縁基板の一方の表面に半導体素子やコンデンサ等の電子部品を複数個搭載し、これら表面に実装した電子部品に隣接して電気特性確認用のテストパッドを数個形成するとともに、前記絶縁基板の他方の表面(裏面)に前記表面実装部品に供給する電圧等を制御するための抵抗体を所定の個数形成し、該抵抗体をガラスおよび樹脂からなる保護層にて保護したものが知られている。
【0003】
そして、該電子部品搭載基板の裏面(抵抗体形成面)にシリコン接着剤等を介してヒートシンクを取着し、各電子部品から発生した熱は、各部品からの自然放熱、部品に接合したヒートシンクからの放熱、および絶縁基板を通し基板端部の筐体取り付け部を介した筐体への熱放散によって外部へ放熱される。
【0004】
かかる電子部品搭載基板においては、ますます表面に搭載される表面実装部品(電子部品)の点数が増加し、特に、車載用に用いられる電子部品搭載基板ではエンジンルーム内のスペースがほとんど無く、基板のさらなる小型化、低コスト化が望まれていることから、電子部品搭載基板のより一層の高密度化を図る必要がある。
【0005】
そこで、小型高密度化を目的として、例えば、特開平10−70351号や特開平11−204914号では、絶縁基板表面に各種電子部品を搭載するとともに、該絶縁基板表面にカバーを設け、該カバーの表面にも電子部品を搭載することによって基板を小型化できることが記載されている。
【0006】
【発明が解決しようとする課題】
しかしながら、特開平10−70351号や特開平11−204914号に記載されたカバーを設ける構造の電子部品搭載基板では、カバー等を別途形成する必要があり、かつ該カバー表面にも電子部品を実装しなければならないために実装が難しく、コスト増となるとともに、電子部品の作動に伴って発生する発熱を効率よく放熱することができないという問題があった。
【0007】
かかる理由から、電子部品は基板表面に実装することが望ましいが、従来の電子部品搭載基板の(a)電子部品実装面および(b)抵抗体形成面を示す平面図に示すように電子部品の部品点数が多く電子部品実装面(a)のデッドスペースがほとんどないとともに、電子部品実装面(a)と抵抗体形成面(b)とのデッドスペースの差が大きいものであった。
【0008】
本発明は上記課題を解決するためになされたものであり、その目的は、単純な構造で、かつ低コストで小型高密度化が可能な電子部品搭載基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明者等は、上記課題に対して検討した結果、絶縁基板の表面に半導体素子やコンデンサ等の表面実装部品(電子部品)を複数個実装し、前記絶縁基板の裏面に前記電子部品に接続される抵抗体を形成するとともに、前記絶縁基板の前記抵抗体形成面(裏面)に半導体素子の約2倍の実装面積を必要とするテストパッドを形成することによって、絶縁基板の電子部品実装面に必要な実装面積を小さくでき、絶縁基板の面積を小さくすることができる結果、電子部品搭載基板全体を小型化ができることを知見した。
【0010】
すなわち、本発明の電子部品搭載基板は、搭載される複数の電子部品の全てが絶縁基板の一方の主面に搭載されているとともに、所定のパターンに形成された抵抗体材料からなり、前記電子部品に電気的に接続されて該電子部品に供給される電圧を調整する抵抗体と、前記電子部品の電気特性確認用のテストパッドとが前記絶縁基板の他方の主面のみに配置されていることを特徴とするものである。
【0011】
ここで、前記テストパッドが、前記絶縁基板の前記他方の主面に形成されたタングステンおよび/またはモリブデンを主成分とする第1の表面配線層と、該第1の表面配線層の表面に形成された第1のメッキ膜とを備えることが望ましく、さらに、前記第1のメッキ膜が、前記第1の表面配線層の表面に形成された厚み5〜15μmのNiまたはCuからなる第2のメッキ膜と、該第2のメッキ膜の表面に形成された厚み0.03〜0.5μmのAuメッキ膜とからなることが望ましい。
【0012】
また、前記抵抗体が、前記絶縁基板の前記他方の主面に形成された第2の表面配線層と、該第2の表面配線層の表面に形成されたNiまたはCuからなる第3のメッキ膜および該第3のメッキ膜の表面に形成されたCuを主成分としたメタライズ層を介して接続されていることが望ましい。
【0013】
さらに、前記絶縁基板の前記他方の主面の前記テストパッド以外の領域が保護層によって被覆されていることが望ましい。
【0014】
【発明の実施の形態】
本発明の電子部品搭載基板の一例について、その概略断面図を示す図1およびその平面図((a)電子部品搭載面、(b)抵抗体形成面)である図2を基に説明する。
図1によれば、電子部品搭載基板1は、絶縁層2a〜2eの積層体からなる絶縁基板2の一方の表面に表面配線層3が形成されている。また、半導体素子、コンデンサ、ダイオード、トランジスタ等の複数個の電子部品4a、4b(4aは半導体素子、4bはその他の電子部品)は、表面配線層3と半田等の接続端子5を介して電気的に接続され、絶縁基板2表面に実装されている。なお、電子部品4のサイズは様々であるが、例えば、10mm×10mm以上の大きさの半導体素子4a等が搭載され、また、電子部品搭載面に搭載される電子部品4の数は、例えば5個以上、特に10個以上、さらに30個以上、さらには50個以上となる。
【0015】
また、表面配線層3の表面にはNiまたはCuメッキ膜6aおよびAuメッキ膜6bが被着形成され、表面配線層3の酸化を防止する働きをなす。
【0016】
また、表面配線層3は、絶縁基板2の内部に形成されるビアホール導体7や内部配線層8と電気的に接続されて配線回路を形成し、絶縁基板2の他方の表面(裏面)の抵抗体10と接続される表面配線層11や、電子部品4の電気特性を確認するためのテストパッド13と接続されている。
【0017】
なお、本発明によれば、テストパッド13は必ずしも電子部品4の直下に形成される必要はなく、回路設計の都合に応じて回路を引き回し、絶縁基板2の裏面のデッドスペースに設ければよい。
【0018】
また、抵抗体10およびテストパッド13はそれぞれの電子部品4に対してそれぞれ個別に形成する必要はなく、回路設計に合わせて各階路ブロックごとに形成すればよい。すなわち、抵抗体10の数は電子部品4の数より少ないことが望ましい。
【0019】
本発明によれば、図1および図2に示すように、絶縁基板2の両面に形成される電子部品4の実装に必要な面積と、抵抗体10およびテストパッド13の実装に必要な面積とのバランスを合わせることができ、絶縁基板2の一方の表面に必要な面積を小さくできることから絶縁基板2自体を小型化できる。
【0020】
また、絶縁基板2の裏面には抵抗体10と接続される表面配線層11やテストパッド13を形成する表面配線層15が形成され、さらに表面配線層15の酸化等を防止する上で、表面配線層15の表面に少なくとも1層のメッキ膜16を形成することが望ましい。なお、表面配線層15はメッキ膜16を形成する際のメッキ液に対する耐食性の観点で、磁器表面にメタライズペーストを焼き付ける厚膜法にて形成した配線層ではなく、タングステンおよび/またはモリブデンを主成分とする導体層からなることが望ましい。また、テストパッド13のサイズは、例えば、一辺が0.5〜1.5mm×0.5〜1.5mmの概略四角形状で、その厚みが5〜30μmからなる。
【0021】
また、メッキ膜16は、メッキ膜16表面に接続されるワイヤとのボンディング性、およびメッキ膜16の残留応力により半田実装時等に生じる剥がれ等の不具合を防止するために、特に、厚み5〜15μm、さらに7〜13μmのNiまたはCuメッキ膜16aと、厚み0.03〜0.5μm、さらに0.05〜0.15μmのAuメッキ膜16bとを形成した構成からなることが望ましい。なお、Cuメッキ膜16aを形成する場合には必ずしもAuメッキ膜16bを形成しない場合もある。
【0022】
一方、絶縁基板1表面に形成された表面配線層11の表面には抵抗体10が形成されるが、抵抗体10との反応性を抑制して所望の抵抗値を得るために、抵抗体10と表面配線層11との間にCuを主成分としたメタライズ層(以下、Cuメタライズ層と略す。)18が形成され、また、表面配線層11とCuメタライズ層18との接着性を高めるために、両者間にNiまたはCuメッキ膜16aが形成されている。
【0023】
すなわち、抵抗体10は、絶縁基板1表面に形成された表面配線層11と、該表面配線層11表面に形成されるNiまたはCuメッキ膜16a、および該NiまたはCuメッキ膜16a表面に形成されるCuメタライズ層18を介して接続されている。
【0024】
ここで、抵抗体10は、酸化錫系、ランタンボライド系、Cu−ニッケル(Ni)系の群から選ばれる少なくとも1種の抵抗体材料によって形成され、必要な抵抗値によってその形状が決定されるが、例えば、抵抗体10のサイズは、例えば、幅0.5〜8mm×長さ1〜15mmで、厚みが10〜30μmからなる。
【0025】
また、Cuメタライズ層18は、Cuペーストを印刷して焼き付けることによって形成される、いわゆる銅厚膜導体からなることが製造の容易性、良好なメタライズ層の形成性の点で望ましい。さらに、その厚みは10〜25μmであることが望ましい。
【0026】
また、図1によれば、メッキ膜16形成時のメッキ液による浸食を防止し、かつ外部との電気絶縁性を確保するために、テストパッド13形成部以外の抵抗体10形成面、すなわち絶縁基板2の裏面を保護層20によって被覆している。
【0027】
なお、図1によれば、保護層20は、抵抗体10表面を被覆し、抵抗体10の抵抗値の調整のために行うレーザートリミング処理時に抵抗体10にかかる熱的なダメージや抵抗体10の飛散を防止するために形成されるオーバーガラス層20aと、耐湿性、耐食性および絶縁性を高めるための樹脂層20bにて形成されている。
【0028】
ここで、オーバーガラス層20aを形成するガラスとしては、SiO2系ガラス、B2O3系ガラス、SiO2−B2O3系ガラス、PbO系ガラス、PbO−ZnO系ガラスおよびBi2O3系ガラスの群から選ばれる少なくとも1種のガラスが採用でき、また、所望によってAl2O3、SiO2、ZnO、ZrO2およびTiO2等のフィラー成分を含有するものであってもよい。
【0029】
また、樹脂層20bとしては、紫外線硬化型樹脂も適応可能であるが、メッキ液に対する耐薬品性が高い熱硬化型樹脂が望ましく、中でもエポキシ樹脂、ウレタン樹脂、テフロン樹脂、ポリイミド樹脂等が、さらにはコストの点でエポキシ樹脂が望ましい。
【0030】
一方、絶縁層2a〜2eは、アルミナ、窒化アルミニウム、窒化ケイ素、炭化ケイ素等のセラミックスからなることが望ましく、特に、アルミナを主成分とし、焼結助剤として酸化珪素、酸化マグネシウム、酸化カルシウム、酸化マンガン等を添加した組成物からなることが望ましい。また、セラミックス以外にプラスチックも適応可能である。
【0031】
(モジュール)
また、上述した本発明の電子部品搭載基板は、絶縁基板2の抵抗体10形成面(裏面)を金属ケース内に収納され、金属ケースのコネクタと電子部品搭載基板の接続端子とを電気的に接続した後、金属ケース内に樹脂を充填することにより電子制御ユニットを形成することができる。
【0032】
(製造方法)
また、上記電子部品搭載基板を作製するには、例えば、まず、絶縁基板を形成するためのセラミック粉末に焼結助剤成分を添加し、さらに、適当な有機バインダー、有機溶剤、可塑剤、分散剤等を添加混合してスラリーを調整する。そして、このスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形法を採用してシート状となし、カットしてセラミックグリーンシートを作製し、しかる後、前記グリーンシートの所定の位置にビアホールを形成する。
【0033】
また、タングステン、モリブデンなどの高融点金属に、所望によりセラミック粉末やガラス粉末を添加し、かつ、これに、有機バインダー、有機溶剤、可塑剤等を添加混合して得た導体ペーストを用いて、スクリーン印刷法などによって導体ペーストをビアホール内に充填したり、表面配線層および内部配線層を形成するための回路パターンを形成する。
【0034】
なお、導体ペースト中には、低抵抗化のためにタングステンおよびモリブデン100重量部に対して、Cu、銀、白金、パラジウムの群から選ばれる金属を総量で60重量部以下、特に50重量部以下、さらに5〜50重量部添加することもできる。
【0035】
その後、ビアホール導体および配線層を形成した複数のグリーンシートを積層圧着した後、例えば1200〜2000℃、特に1500〜1700℃の還元雰囲気中で焼成することによって配線層およびビアホール導体を具備する絶縁基板を作製する。
【0036】
次に、得られた絶縁基板の表面配線層に対して、メッキを施す。本発明によれば、電子部品搭載面側の表面配線層およびテストパッドをなす表面配線層にはNiまたはCuメッキ(一次メッキ)およびAuメッキ(二次メッキ)を施し、かつ抵抗体と接続される表面配線層にはNiまたはCuメッキ(一次メッキ)のみが施される。
【0037】
そして、Cuペーストを用いてスクリーン印刷法等の印刷法により、NiまたはCuメッキ膜のみを形成した抵抗体と接続される表面配線層の表面をCu導体にて被覆した後、例えば、非酸化性雰囲気中、600〜900℃で焼き付け処理することによりCuメタライズ層を形成する。
【0038】
その後、Cuメタライズ表面を含む絶縁基板裏面の所定位置に、抵抗体形成用のペーストを用いてスクリーン印刷法等の印刷法により抵抗体パターンを作製し、例えば、600〜900℃の非酸化性雰囲気中にて焼き付け処理を施すことにより抵抗体を形成する。
【0039】
また、抵抗体表面に所定の組成からなるオーバーガラス形成用のガラスペーストを印刷した後、例えば、500〜650℃の非酸化性雰囲気中にて焼き付けてオーバーガラス層を形成した後、抵抗体に対してオーバーガラス層ごとレーザー等の照射を行い、抵抗体に所定の切りこみ溝を形成することによって、抵抗体を最終的に必要な抵抗値にトリミングする。なお、オーバーガラス層は抵抗体形成部の表面のみに形成してもよく、または絶縁基板裏面のテストパッド部を除く全面に形成してもよい。
【0040】
そして、抵抗体の吸湿、酸化を防止するために、抵抗体の表面または絶縁基板裏面のテストパッド部を除く全面に印刷法により樹脂層を形成する。また、樹脂層が紫外線硬化型樹脂の場合には紫外線照射によって、熱硬化型樹脂の場合には、例えば100〜200℃に加熱することによって樹脂を硬化させて樹脂層を形成する。
【0041】
こうして作製された電子部品搭載基板の電子部品搭載面に半田等の接続端子を介して半導体素子やコンデンサ等の電子部品を実装する。そして、ボードテスター等を用いて電子部品を介して接続した2つのテストパッドにプローブピンを接触させることにより実装した電子部品の電気特性を確認する。本発明によれば、電子部品とテストパッドとは絶縁基板の別面に形成されるが、複数のプローブピンを備えた基板からなる冶具を裏面に接触させることで、検査は何ら支障なく行える。
【0042】
電子部品の良好な電気特性が確認された電子部品搭載基板は、抵抗体形成面側を接着面として、シリコン等の接着剤を所定位置の塗布したアルミニウムケース内に収納、固定される。また、該アルミニウムケースにはコネクタが形成され、該コネクタと電子部品搭載基板の回路とをAl線等のワイヤ等にて電気的に接続する。
【0043】
その後、前記アルミニウムケース内に電気絶縁性、放熱性および衝撃吸収性に優れたシリコンゲル等の保護材を注入し、ポリブチレンテレフタレート(PBT)等の樹脂性の蓋体で覆うことにより電子制御ユニットを形成することができる。
【0044】
【発明の効果】
以上詳述した通り、本発明の電子部品搭載基板によれば、該基板の一方の表面に複数個の電子部品を搭載し、他方の表面(裏面)に抵抗体および前記電子部品の電気特性確認用のテストパッドを形成することによって、単純な構造で電子部品の放熱性を低下させることなく、かつ低コストで小型高密度化が可能な電子部品搭載基板となる。
【0045】
また、前記テストパッドを、前記絶縁基板表面に形成されたタングステンおよび/またはモリブデンを主成分とする表面配線層と、該表面配線層表面に少なくとも1層形成されたメッキ膜とを備えたものにて形成することによって、耐湿性や耐酸化性およびメッキ液に対する耐薬品性に優れたテストパッドとなる。
【図面の簡単な説明】
【図1】本発明の電子部品搭載基板の一例を示す概略断面図である。
【図2】図1の電子部品搭載基板の(a)電子部品搭載面、(b)抵抗体形成面を示す平面図である。
【図3】従来の電子部品搭載基板の一例について(a)電子部品搭載面、(b)抵抗体形成面を示す平面図である。
【符号の説明】
1 電子部品搭載基板
2 絶縁基板
2a〜2e 絶縁層
3、11、15 表面配線層
4 電子部品
5 接続端子
6、16 メッキ膜
6a、16a Niメッキ膜
6b、16b Auメッキ膜
7 ビアホール導体
8 内部配線層
10 抵抗体
13 テストパッド
20 保護層
20a オーバーガラス層
20b 樹脂層
18 Cuメタライズ層
Claims (5)
- 搭載される複数の電子部品の全てが絶縁基板の一方の主面に搭載されているとともに、所定のパターンに形成された抵抗体材料からなり、前記電子部品に電気的に接続されて該電子部品に供給される電圧を調整する抵抗体と、前記電子部品の電気特性確認用のテストパッドとが前記絶縁基板の他方の主面のみに配置されていることを特徴とする電子部品搭載基板。
- 前記テストパッドが、前記絶縁基板の前記他方の主面に形成されたタングステンおよび/またはモリブデンを主成分とする第1の表面配線層と、該第1の表面配線層の表面に形成された第1のメッキ膜とを備えることを特徴とする請求項1記載の電子部品搭載基板。
- 前記第1のメッキ膜が、前記第1の表面配線層の表面に形成された厚み5〜15μmのNiまたはCuからなる第2のメッキ膜と、該第2のメッキ膜の表面に形成された厚み0.03〜0.5μmのAuメッキ膜とからなることを特徴とする請求項2記載の電子部品搭載基板。
- 前記抵抗体が、前記絶縁基板の前記他方の主面に形成された第2の表面配線層と、該第2の表面配線層の表面に形成されたNiまたはCuからなる第3のメッキ膜および該第3のメッキ膜の表面に形成されたCuを主成分としたメタライズ層を介して接続されていることを特徴とする請求項1乃至3のいずれか記載の電子部品搭載基板。
- 前記絶縁基板の前記他方の主面の前記テストパッド以外の領域が保護層によって被覆されていることを特徴とする請求項1乃至4のいずれか記載の電子部品搭載基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000396301A JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000396301A JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198630A JP2002198630A (ja) | 2002-07-12 |
JP4540223B2 true JP4540223B2 (ja) | 2010-09-08 |
Family
ID=18861615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000396301A Expired - Fee Related JP4540223B2 (ja) | 2000-12-26 | 2000-12-26 | 電子部品搭載基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4540223B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101085752B1 (ko) | 2010-05-10 | 2011-11-21 | 삼성전기주식회사 | 회로 기판 및 상기 회로 기판에 장착된 성분의 테스트 방법 |
JP6155545B2 (ja) * | 2012-03-15 | 2017-07-05 | 株式会社デンソー | 外部接続導体付き回路基板及びその製造方法 |
JP6235423B2 (ja) | 2014-06-30 | 2017-11-22 | 東芝メモリ株式会社 | 半導体装置 |
JP2020102513A (ja) * | 2018-12-21 | 2020-07-02 | 株式会社ノーリツ | 電子装置および温水装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119557A (ja) * | 1987-10-30 | 1989-05-11 | Kyocera Corp | 着色アルミナ質焼結体 |
JPH05183259A (ja) * | 1991-12-27 | 1993-07-23 | Ibiden Co Ltd | 高密度プリント配線板の製造方法 |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
JPH08274435A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック回路基板 |
JPH098482A (ja) * | 1995-06-19 | 1997-01-10 | Oki Electric Ind Co Ltd | スイッチング素子の放熱方法 |
-
2000
- 2000-12-26 JP JP2000396301A patent/JP4540223B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01119557A (ja) * | 1987-10-30 | 1989-05-11 | Kyocera Corp | 着色アルミナ質焼結体 |
JPH05183259A (ja) * | 1991-12-27 | 1993-07-23 | Ibiden Co Ltd | 高密度プリント配線板の製造方法 |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
JPH08274435A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | セラミック回路基板 |
JPH098482A (ja) * | 1995-06-19 | 1997-01-10 | Oki Electric Ind Co Ltd | スイッチング素子の放熱方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002198630A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915058B2 (ja) | Led部品およびその製造方法 | |
US20070200133A1 (en) | Led assembly and manufacturing method | |
CN100585761C (zh) | 表面安装型元器件 | |
JP4540223B2 (ja) | 電子部品搭載基板 | |
JP2003283073A (ja) | 配線基板 | |
US7110241B2 (en) | Substrate | |
JP3860425B2 (ja) | 回路基板、その製造方法、自動車用電子回路装置 | |
JP2002043758A (ja) | 多層基板及びその製造方法 | |
JP2001035990A (ja) | 半導体装置 | |
JP4574025B2 (ja) | 配線モジュール | |
US20040212085A1 (en) | Thick film circuit board, method of producing the same and integrated circuit device | |
JP4741624B2 (ja) | 配線基板 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP5981389B2 (ja) | 配線基板 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
JP7345514B2 (ja) | 配線基板 | |
JP3909285B2 (ja) | 配線基板 | |
JP4570190B2 (ja) | 配線基板 | |
JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
KR20180017842A (ko) | 칩 저항 소자 및 칩 저항 소자 어셈블리 | |
JP2004281470A (ja) | 配線基板 | |
JPH07202356A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4540223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |