JP4536776B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置 Download PDFInfo
- Publication number
- JP4536776B2 JP4536776B2 JP2007524667A JP2007524667A JP4536776B2 JP 4536776 B2 JP4536776 B2 JP 4536776B2 JP 2007524667 A JP2007524667 A JP 2007524667A JP 2007524667 A JP2007524667 A JP 2007524667A JP 4536776 B2 JP4536776 B2 JP 4536776B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- liquid crystal
- crystal display
- pixel transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/027—Arrangements or methods related to powering off a display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
図10の構成において、液晶表示装置の電源オフ時に画素電極の電荷を迅速に抜くには、VSSの電位をVDDの電位よりも先にGNDに落とすことが考えられる。図11には、液晶表示装置の電源オフにより、VSSおよびVDDの電位がGNDまでに落ちる過程を示している。
上記構成の電荷抜き回路50では、電位制御トランジスタ53のゲートには、VSS−VDDG間電位を抵抗55および56によって分圧した電位が与えられる。ここで、装置の動作時には電位制御トランジスタ53をオフする電位を与えるよう、抵抗55および56の抵抗値が設定される。電位制御トランジスタ53がオフとなる場合、バッファ52の制御端子にはVDDGの電位が与えられ、この時、電荷抜きトランジスタ51のゲートにはVSS電位が与えられて、電荷抜きトランジスタ51はオフとなる。
トランジスタの能力は、チャネル幅Wが大きい場合は能力が大きくなり、チャネル長Lが小さい場合は能力が小さくなる。つまり放電回路74のスイッチを構成しているトランジスタのチャネル幅Wを放電回路73のスイッチを構成しているトランジスタのチャネル幅Wより大きくするか、放電回路74のスイッチを構成しているトランジスタのチャネル長Lを放電回路73のスイッチを構成しているトランジスタのチャネル長Lより小さくすればよい。
また、さらに他の方法として、液晶表示パネル内部の電源配線VDDGに対して、電源配線VSSより大きな容量及び負荷を接続することで電荷の抜けるスピードを遅くし、図2のような電源制御を行うことも可能である。
Claims (11)
- 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに、上記画素トランジスタと同極性であり、そのゲートに常に該画素トランジスタのオフ電位信号が与えられていると共に、上記オフ電位信号がGNDレベルとなった時に半開き状態となって上記ソースバスラインの電荷を逃がす電荷抜きトランジスタを備えており、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路を備え、
上記電荷抜きトランジスタのゲートには、第1のバッファを介して、上記オフ電位信号が常に与えられるものであり、
上記画素トランジスタのゲートには、第2のバッファを介して、上記オフ電位信号および上記オン電位信号の一方が選択的に与えられるものであり、
上記第1のバッファは、上記第2のバッファと同じ駆動能力及び駆動電源を有することを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに、上記画素トランジスタと同極性であり、そのゲートに常に該画素トランジスタのオフ電位信号が与えられていると共に、上記オフ電位信号がGNDレベルとなった時に半開き状態となって上記ソースバスラインの電荷を逃がす電荷抜きトランジスタを備えており、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路を備え、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵されており、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵されており、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の放電回路は、トランジスタからなるスイッチのオン・オフ制御によって記第1および第2の電源回路の電荷を抜くものであって、該第1および第2の放電回路におけるトランジスタサイズを異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに、上記画素トランジスタと同極性であり、そのゲートに常に該画素トランジスタのオフ電位信号が与えられていると共に、上記オフ電位信号がGNDレベルとなった時に半開き状態となって上記ソースバスラインの電荷を逃がす電荷抜きトランジスタを備えており、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路を備え、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の放電回路は、トランジスタからなるスイッチのオン・オフ制御によって記第1および第2の電源回路の電荷を抜くものであって、上記第1および第2の放電回路におけるトランジスタに接続される配線の負荷を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに、上記画素トランジスタと同極性であり、そのゲートに常に該画素トランジスタのオフ電位信号が与えられていると共に、上記オフ電位信号がGNDレベルとなった時に半開き状態となって上記ソースバスラインの電荷を逃がす電荷抜きトランジスタを備えており、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路を備え、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の電源回路に接続される容量及び負荷を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに、上記画素トランジスタと同極性であり、そのゲートに常に該画素トランジスタのオフ電位信号が与えられていると共に、上記オフ電位信号がGNDレベルとなった時に半開き状態となって上記ソースバスラインの電荷を逃がす電荷抜きトランジスタを備えており、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路を備え、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路と、
上記液晶表示パネルの外部に接続され、上記第1および第2の電源回路から出力される信号電圧を安定させる平滑コンデンサとを備えており、
上記平滑コンデンサの容量を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに備えられ、上記画素トランジスタと同極性である電荷抜きトランジスタと、
上記画素トランジスタのオン電位信号とオフ電位信号との一方を選択的に出力することでゲート制御電位を生成し、生成された上記ゲート制御電位を上記電荷抜きトランジスタのゲートに与える電位制御手段と、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路とを備え、
上記電位制御手段は、
該アクティブマトリクス型液晶表示装置の動作中は、上記画素トランジスタのオフ電位信号を上記ゲート制御電位として上記電荷抜きトランジスタをオフし、
該アクティブマトリクス型液晶表示装置の電源オフ時には、画素トランジスタのオン電位信号よりも先に、上記オフ電位信号がGNDレベルの電位まで到達させられることにより、上記ゲート制御電位を画素トランジスタのオン電位信号に変化させて電荷抜きトランジスタをオンさせるものであり、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵されており、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵されており、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の放電回路は、トランジスタからなるスイッチのオン・オフ制御によって記第1および第2の電源回路の電荷を抜くものであって、該第1および第2の放電回路におけるトランジスタサイズを異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに備えられ、上記画素トランジスタと同極性である電荷抜きトランジスタと、
上記画素トランジスタのオン電位信号とオフ電位信号との一方を選択的に出力することでゲート制御電位を生成し、生成された上記ゲート制御電位を上記電荷抜きトランジスタのゲートに与える電位制御手段と、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路とを備え、
上記電位制御手段は、
該アクティブマトリクス型液晶表示装置の動作中は、上記画素トランジスタのオフ電位信号を上記ゲート制御電位として上記電荷抜きトランジスタをオフし、
該アクティブマトリクス型液晶表示装置の電源オフ時には、画素トランジスタのオン電位信号よりも先に、上記オフ電位信号がGNDレベルの電位まで到達させられることにより、上記ゲート制御電位を画素トランジスタのオン電位信号に変化させて電荷抜きトランジスタをオンさせるものであり、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の放電回路は、トランジスタからなるスイッチのオン・オフ制御によって記第1および第2の電源回路の電荷を抜くものであって、上記第1および第2の放電回路におけるトランジスタに接続される配線の負荷を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに備えられ、上記画素トランジスタと同極性である電荷抜きトランジスタと、
上記画素トランジスタのオン電位信号とオフ電位信号との一方を選択的に出力することでゲート制御電位を生成し、生成された上記ゲート制御電位を上記電荷抜きトランジスタのゲートに与える電位制御手段と、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路とを備え、
上記電位制御手段は、
該アクティブマトリクス型液晶表示装置の動作中は、上記画素トランジスタのオフ電位信号を上記ゲート制御電位として上記電荷抜きトランジスタをオフし、
該アクティブマトリクス型液晶表示装置の電源オフ時には、画素トランジスタのオン電位信号よりも先に、上記オフ電位信号がGNDレベルの電位まで到達させられることにより、上記ゲート制御電位を画素トランジスタのオン電位信号に変化させて電荷抜きトランジスタをオンさせるものであり、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路とを備えており、
上記第1および第2の電源回路に接続される容量及び負荷を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 複数のソースバスラインと複数のゲートバスラインとを有し、上記ソースバスラインとゲートバスラインとの交点ごとに、画素トランジスタを介して接続された画素を備えたアクティブマトリクス型液晶表示装置において、
各ソースバスラインに備えられ、上記画素トランジスタと同極性である電荷抜きトランジスタと、
上記画素トランジスタのオン電位信号とオフ電位信号との一方を選択的に出力することでゲート制御電位を生成し、生成された上記ゲート制御電位を上記電荷抜きトランジスタのゲートに与える電位制御手段と、
アクティブマトリクス型液晶表示装置の電源オフ時に、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させる電源制御回路とを備え、
上記電位制御手段は、
該アクティブマトリクス型液晶表示装置の動作中は、上記画素トランジスタのオフ電位信号を上記ゲート制御電位として上記電荷抜きトランジスタをオフし、
該アクティブマトリクス型液晶表示装置の電源オフ時には、画素トランジスタのオン電位信号よりも先に、上記オフ電位信号がGNDレベルの電位まで到達させられることにより、上記ゲート制御電位を画素トランジスタのオン電位信号に変化させて電荷抜きトランジスタをオンさせるものであり、
上記電源制御回路は、
画素トランジスタのオン電位信号を生成する第1の電源回路と、
画素トランジスタのオフ電位信号を生成する第2の電源回路と、
液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第1の電源回路の電荷を抜く第1の放電回路と、
上記液晶表示パネルに内蔵され、アクティブマトリクス型液晶表示装置の電源オフ時に、上記第2の電源回路の電荷を抜く第2の放電回路と、
上記液晶表示パネルの外部に接続され、上記第1および第2の電源回路から出力される信号電圧を安定させる平滑コンデンサとを備えており、
上記平滑コンデンサの容量を異ならせることによって、画素トランジスタのオン電位信号よりも先に、画素トランジスタのオフ電位信号をGNDレベルの電位まで到達させることを特徴とするアクティブマトリクス型液晶表示装置。 - 上記各ソースバスラインは、上記電荷抜きトランジスタを介して液晶表示パネルの共通電極と接続されていることを特徴とする請求項1から9の何れか1項に記載のアクティブマトリクス型液晶表示装置。
- 上記電源制御回路の少なくとも一部を液晶表示パネルに内蔵していることを特徴とする請求項2から9の何れか1項に記載のアクティブマトリクス型液晶表示装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206105 | 2005-07-14 | ||
JP2005206105 | 2005-07-14 | ||
JP2005362193 | 2005-12-15 | ||
JP2005362193 | 2005-12-15 | ||
PCT/JP2006/313795 WO2007007768A1 (ja) | 2005-07-14 | 2006-07-11 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007007768A1 JPWO2007007768A1 (ja) | 2009-01-29 |
JP4536776B2 true JP4536776B2 (ja) | 2010-09-01 |
Family
ID=37637159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524667A Active JP4536776B2 (ja) | 2005-07-14 | 2006-07-11 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8736534B2 (ja) |
JP (1) | JP4536776B2 (ja) |
CN (1) | CN101218623B (ja) |
WO (1) | WO2007007768A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5179849B2 (ja) * | 2006-12-28 | 2013-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7760011B2 (en) * | 2007-08-10 | 2010-07-20 | Texas Instruments Incorporated | System and method for auto-power gating synthesis for active leakage reduction |
JP2010107732A (ja) | 2008-10-30 | 2010-05-13 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
JP5458582B2 (ja) * | 2009-01-28 | 2014-04-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
EP2498245A1 (en) | 2009-11-04 | 2012-09-12 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
JP5408095B2 (ja) * | 2010-09-30 | 2014-02-05 | カシオ計算機株式会社 | 放電回路及び液晶表示装置 |
US9111500B2 (en) * | 2012-04-19 | 2015-08-18 | Apple Inc. | Devices and methods for pixel discharge before display turn-off |
CN104849891B (zh) * | 2015-05-26 | 2019-02-22 | 昆山龙腾光电有限公司 | 液晶显示装置 |
CN106652884B (zh) | 2017-03-23 | 2018-12-21 | 京东方科技集团股份有限公司 | 快速放电电路、显示装置、快速放电方法和显示控制方法 |
EP3503334B1 (en) * | 2017-12-20 | 2022-06-15 | Aptiv Technologies Limited | A power supply unit for an electronic device |
CN108053798B (zh) * | 2017-12-29 | 2019-11-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
CN108231030B (zh) * | 2018-01-29 | 2020-04-21 | 京东方科技集团股份有限公司 | 放电电路、放电方法以及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347627A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 液晶表示装置 |
JP2001022326A (ja) * | 1999-07-08 | 2001-01-26 | Advanced Display Inc | 液晶表示装置 |
JP2004004244A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | 液晶表示装置およびその制御方法、ならびに携帯端末 |
JP2004219682A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
JP2005308823A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 電荷除去回路、電気光学装置および電子機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3024618B2 (ja) * | 1997-11-19 | 2000-03-21 | 日本電気株式会社 | 液晶駆動回路 |
JP3870862B2 (ja) | 2002-07-12 | 2007-01-24 | ソニー株式会社 | 液晶表示装置およびその制御方法、ならびに携帯端末 |
US20040104980A1 (en) * | 2002-12-02 | 2004-06-03 | Xerox Corporation | Ink jet apparatus |
JP4120409B2 (ja) | 2003-01-22 | 2008-07-16 | ソニー株式会社 | 液晶表示装置 |
JP2004246202A (ja) * | 2003-02-14 | 2004-09-02 | Koninkl Philips Electronics Nv | 静電放電保護回路を有する電子装置 |
TWI223092B (en) * | 2003-07-29 | 2004-11-01 | Primtest System Technologies | Testing apparatus and method for thin film transistor display array |
US7358944B2 (en) * | 2004-04-16 | 2008-04-15 | Chunghwa Picture Tubes, Ltd. | Method and system for reducing residual image effect of liquid crystal display after turned off |
-
2006
- 2006-07-11 CN CN2006800248655A patent/CN101218623B/zh active Active
- 2006-07-11 JP JP2007524667A patent/JP4536776B2/ja active Active
- 2006-07-11 WO PCT/JP2006/313795 patent/WO2007007768A1/ja active Application Filing
- 2006-07-11 US US11/922,491 patent/US8736534B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000347627A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 液晶表示装置 |
JP2001022326A (ja) * | 1999-07-08 | 2001-01-26 | Advanced Display Inc | 液晶表示装置 |
JP2004004244A (ja) * | 2002-05-31 | 2004-01-08 | Sony Corp | 液晶表示装置およびその制御方法、ならびに携帯端末 |
JP2004219682A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
JP2005308823A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 電荷除去回路、電気光学装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US8736534B2 (en) | 2014-05-27 |
US20090085902A1 (en) | 2009-04-02 |
WO2007007768A1 (ja) | 2007-01-18 |
CN101218623B (zh) | 2010-12-08 |
JPWO2007007768A1 (ja) | 2009-01-29 |
CN101218623A (zh) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4536776B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3700558B2 (ja) | 駆動回路 | |
TWI379139B (en) | Active matrix liquid crystal display device | |
US20090167747A1 (en) | Tft-lcd driver circuit and lcd devices | |
US7379058B2 (en) | Disk apparatus | |
US7271801B2 (en) | Liquid crystal display device, method for controlling the same, and portable terminal | |
KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
US6731151B1 (en) | Method and apparatus for level shifting | |
CN1478265B (zh) | 用于液晶显示器的切换放大器驱动电路及驱动方法 | |
KR20010029617A (ko) | 출력회로 | |
JP4120409B2 (ja) | 液晶表示装置 | |
CN101320549A (zh) | 液晶显示器面板的极性反转电源控制方法及*** | |
US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
TWI420497B (zh) | 液晶顯示面板及其電源關閉控制電路 | |
KR20080101556A (ko) | 방전회로를 포함하는 액정표시장치 및 이의 구동방법 | |
JPWO2010018706A1 (ja) | 容量負荷駆動回路およびこれを備えた表示装置 | |
JP2018180414A (ja) | 液晶表示装置 | |
KR101493487B1 (ko) | 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법 | |
JP4960579B2 (ja) | 液晶デイスプレーパネル、液晶デイスプレーシステム、および直流回復のための集積されたスイッチを用いた液晶デイスプレーを駆動する方法 | |
JP4557649B2 (ja) | 表示装置 | |
US6587100B1 (en) | Display device driver circuit | |
WO2014080955A1 (ja) | 液晶表示装置 | |
JP2008299253A (ja) | 液晶表示装置 | |
TWI550587B (zh) | 一種閘極驅動電路及顯示面板 | |
KR102537932B1 (ko) | 출력 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4536776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |