JP4535588B2

JP4535588B2 - 回路基板および電子デバイス

Info

Publication number: JP4535588B2
Application number: JP2000278595A
Authority: JP
Inventors: 賢一小紫; 茂樹松尾
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-09-13
Filing date: 2000-09-13
Publication date: 2010-09-01
Anticipated expiration: 2020-09-13
Also published as: JP2002094199A

Description

【０００１】
【発明の属する技術分野】
本発明はフレキシブル回路基板に関するものであり、とくにＩＣやメモリ、コントローラなどの素子チップを実装するためのアライメントマークを改善したフレキシブル回路基板に関するものである。
【０００２】
また、本発明はかかるフレキシブル回路基板を用いた携帯電話や電子手帳、携帯情報端末などの機器としての電子デバイス、あるいは液晶表示装置やその他の表示装置などの電子部品としての電子デバイスに関するものである。
【０００３】
【従来の技術】
フレキシブル回路基板にＩＣを搭載する従来の構造を説明する。
フレキシブル回路基板は、つぎのような工程を経る。
４〜１２μｍ厚みの銅箔上にポリイミドワニスを塗り、その銅箔上に２０〜３０μｍ厚みのポリイミドフィルムを形成し、ついで銅箔を所望の配線パターンにエッチングし、その後、レジストで被覆する。この時、フレキシブル回路基板において、他の基板と接続する外部接続用端子が露出されるように、レジストを除去する。また、ＩＣと電気的導通をとるＩＣ接続用端子の付近もレジストを除去しておく。
【０００４】
図２は上記工程を経て得られる従来のフレキシブル回路基板の模式図である。
フィルム１の表面に所定の配線パターンを形成し、この配線パターン上にレジスト２を被膜し、そのレジスト２内にＩＣ搭載用のレジスト除去部３を設けている。このレジスト除去部３内にＩＣ接続用端子４を形成し、レジスト２の外側領域に外部接続用端子５を形成し、これらＩＣ接続用端子４と外部接続用端子５とを結線するリード６をフィルム１とレジスト２との間に介在させている。
【０００５】
この構成のフレキシブル回路基板においては、ＩＣを搭載するには、高い精度でもっておこなう必要がある。
【０００６】
そのために、配線パターンの形成とともに、フレキシブル回路基板にアライメントマーク７を設け、そして、斜光照明をアライメントマーク７に当て、その像を画像認識し、これでもってＩＣとフレキシブル回路基板との位置合わせをおこなっていた。
【０００７】
その場合、このようなアライメントマーク７の部位に対してもレジストを除去していた。
【０００８】
しかしながら、上記構成のフレキシブル回路基板によれば、レジストが除去されたＩＣ接続用端子４や外部接続用端子５、アライメントマーク７については、銅箔が空気中に露出されるので、その部分でもって腐食が発生し、その結果、配線パターンが断線する等の課題があった。
【０００９】
この課題を解消するために、ＩＣ接続用端子４や外部接続用端子５、アライメントマーク７に対し、Ａｕの電解メッキを施し、これによって腐食を防止する技術が提案されている。
【００１０】
この点をさらに図２にて説明すると、レジスト２の外側領域に形成した外部接続用端子５には、さらに電解メッキ用パターン８を設け、すべてのリード６と接続させ、そして、レジスト２が被覆されていない部分に対し、Ａｕの電解メッキをおこない、その後にカット線９にて切断し、電解メッキ用パターン８を除外し、フレキシブル回路基板が供される。
【００１１】
アライメントマーク７についても、同様に電解メッキさせるが、そのためには近接のリード６と結線することで、Ａｕの電解メッキを施していた。
【００１２】
しかしながら、この電解メッキされた後も、そのままリード６と結線されていると、レジストで覆われていないアライメントマークから結線された配線パターンへ外部ノイズが入ったり、あるいはアライメントマークを介して配線パターンからの電流のリーク等の問題があり、品質を低下させる原因となっていた。
【００１３】
そこで、アライメントマーク７とリード６とを接続する結線を、Ａｕの電解メッキ後、カット穴１０を設けることで切断していた。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記構成の従来のフレキシブル回路基板においては、カット穴１０を設けることで、そのためのスペースを要し、そのスペースを確保するためにフレキシブル回路基板の外形サイズが大きくなり、近年の小型化、高密度配線化および低コスト化という市場のニーズに応えられなかった。
【００１５】
その上、ＩＣの近傍にカット穴１０を形成すると、ＩＣ実装のフレキシブル回路基板の強度が低下し、これによって実装精度が低下していた。
【００１６】
したがって、本発明は叙上に鑑みて完成されたものであり、その目的は小型化、高密度配線化および低コスト化を達成したフレキシブル回路基板を提供することにある。
【００１７】
また、本発明の他の目的は回路基板自体の強度を高めて、実装精度を上げ、これによって高品質かつ高信頼性のフレキシブル回路基板を提供することにある。
【００１８】
さらにまた、本発明の目的は、かかる本発明のフレキシブル回路基板を使用した電子デバイスを提供することにある。
【００１９】
【課題を解決するための手段】
本発明の回路基板は、素子を搭載するための矩形状の素子搭載領域を有する基体と、前記基体上に設けられ、前記素子搭載領域に位置する第１素子接続用端子から前記素子搭載領域の長辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第１配線パターンを有する第１配線パターン群と、前記基体上に設けられ、前記素子搭載領域に位置する第２素子接続用端子から前記素子搭載領域の短辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第２配線パターンを有する第２配線パターン群と、前記基体上に設けられ、且つ前記素子と前記素子搭載領域との位置合わせを行うためのアライメントマークと、前記基体上に設けられ、且つ前記アライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、前記アライメントマークおよび前記アライメントマーク用引き出し配線は、前記第１配線パターン群および前記第２配線パターン群と電気的に絶縁されているとともに、前記素子搭載領域外であって且つ平面視において前記第１配線パターン群と前記第２配線パターン群との間に位置している。
【００２０】
また、本発明の電子デバイスは、本発明の回路基板と、回路基板が有する基体の素子搭載領域に搭載された素子と、を備える。
【００２１】
また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上する。
【００２２】
さらに、高密度配線によりマザーフィルムからの取り数が増大し、これによって製造コストが低減され、低コストなフレキシブル回路基板が提供できる。
【００２３】
しかも、カット穴が存在することに起因するフレキシブル回路基板の強度低下が防止され、これによって素子チップの実装精度が高くなり、製品の信頼性が向上する。
【００２４】
また、本発明の電子デバイスは、素子チップを搭載した本発明のフレキシブル回路基板を、他の基板に配設するとともに、この他の基板上に形成した配線パターンと、フレキシブル回路基板の外部接続用端子とを接続して、前記素子チップの出力信号を他の基板へ伝達せしめて成り、このようにカット穴が存在しないフレキシブル回路基板を用いたことで、その基板自体の強度が高くなり、フレキシブル回路基板の他の基板に対する実装精度が高くなり、信頼性の高い電子デバイスが提供される。
【００２５】
【発明の実施の形態】
以下、本発明の実施例を図１および図３により詳細に説明する。
図１は本発明のフレキシブル回路基板の模式図である。図３は、フレキシブル回路基板が接続された液晶表示装置の模式図である。
（本発明のフレキシブル回路基板）
フレキシブル回路基板を作製するに当り、４〜１２μｍ厚みの銅箔上にポリイミドのワニスを塗り、その銅箔上に２０〜３０μｍ厚みのポリイミドフィルムを形成し、ついで銅箔を所望の配線パターンにエッチングし、その後、レジストで被覆するが、その際に、フレキシブル回路基板において、他の基板と接続する外部接続用端子が露出されるように、レジストを除去し、前記素子チップであるＩＣと電気的導通をとるＩＣ接続用端子の付近もレジストを除去する。
【００２６】
なお、前記銅箔はパターンピッチがファインになると、その厚みが薄い方が有利である。また、ポリイミドフィルムについても薄くした方が折り曲げ性に優れる。
【００２７】
本例では、銅箔を用いたが、これに代えて、ポリイミドフィルム上に銅を蒸着してフィルム基板となしてもよい。
【００２８】
図１はこのような工程を経て得られる本発明のフレキシブル回路基板の模式図である。
【００２９】
フィルム１の表面に所定の配線パターンを形成し、この配線パターン上に前記保護膜であるレジスト２を被膜し、そのレジスト２内にＩＣ搭載用のレジスト除去部３を設け、レジスト除去部３内にＩＣ接続用端子４を形成し、レジスト２の外側領域に外部接続用端子５を形成し、さらにＩＣ接続用端子４と外部接続用端子５とを結線するリード６をフィルム１とレジスト２との間に介在させている。
【００３０】
また、レジスト２にはＩＣ搭載用アライメントマーク１１を形成し、リード６に並べてＩＣ搭載アライメントマーク用引き出し配線１２を設け、このＩＣ搭載アライメントマーク用引き出し配線１２の一方端をＩＣ搭載用アライメントマーク１１に接続し、他方端を外部接続用端子５の付近に延在している。
【００３１】
また、レジスト２の外側領域に形成した外部接続用端子５には、さらに電解メッキ用パターン８と接続させ、これにより、すべてのリード６とも接続させている。
【００３２】
ＩＣ搭載アライメントマーク用引き出し配線１２の他方端も電解メッキ用パターン８と接続させている。
【００３３】
そして、レジスト２が被覆されていない部分、すなわちＩＣ接続用端子４や外部接続用端子５、ＩＣ搭載アライメントマーク用引き出し配線１２の他方端に対し、Ａｕの電解メッキをおこなう。
【００３４】
この電解メッキにおいては、ＩＣ搭載用アライメントマーク１１に存在する配線部に対してもおこなわれる。
【００３５】
しかる後に、金型で打ち抜くことで、カット線９にて切断し、電解メッキ用パターン８を除外し、本発明のフレキシブル回路基板が得られる。
【００３６】
かくして本発明のフレキシブル回路基板によれば、レジスト２にＩＣ搭載用アライメントマーク１１を形成し、さらにリード６に並べてＩＣ搭載アライメント用引き出し配線１２を設け、このＩＣ搭載アライメント用引き出し配線１２の一方端をＩＣ搭載用アライメントマーク１１に延在し、他方端を外部接続用端子５付近に延在し、そして、配線パターンのレジスト２が被膜されない部分に電解メッキをおこなうが、このような構成においては、従来のフレキシブル回路基板において用いたカット穴が不要となり、これにより、小型化とともに高密度配線ができるようになった。
【００３７】
また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上し、さらに高密度配線によりマザーフィルムからの取り数が増大し、これによって製造コストが低減された。
【００３８】
さらにまた、カット穴が存在することに起因するフレキシブル回路基板の強度低下が防止され、回路基板自体の強度を高めて、実装精度を上げることができた。
【００３９】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。たとえば、本例においては、レジスト２を形成し、その後にレジスト２に被覆されないＩＣ接続用端子４や外部接続用端子５やＩＣ搭載用アライメントマーク１１などに対しＡｕの電解メッキをおこなったが、これに代えて、レジスト２を被覆する前に、あらかじめ配線パターンにＡｕの電解メッキをおこなって、その後にレジスト２を被覆し、そのレジスト２にＩＣ搭載用のレジスト除去部３、外部接続用端子５の露出部、ＩＣ搭載用アライメントマーク１１などを設けてもよい。
【００４０】
また、レジストの代わりに、ポリイミドフィルムを貼り付けるなどの他の保護膜を形成してもよい。
【００４１】
また、本例では素子チップとしてＩＣを用いたが、これに代えてメモリやコントローラなどの各種素子チップを用いてもよい。
【００４２】
（本発明の電子デバイス）
電子デバイスとしては、フレキシブル回路基板を用いた携帯電話や電子手帳、携帯情報端末などの電子機器としての電子デバイスがある。その他に液晶表示装置やその他の表示装置などの電子デバイスがある。
【００４３】
本発明においては、すでに小型化した電子デバイスをさらに小型化する際に、もっとも有効であって、従来のフレキシブル回路基板において用いたカット穴が不要になったことで、その効果は顕著である。
【００４４】
以下、本発明の電子デバイスの一例を示す。
図３と図４は本発明のフレキシブル回路基板を使用した液晶表示装置であって、図３はその平面図であり、図４はその断面図である。
【００４５】
この液晶表示装置においては、配線パターンを形成した２枚のガラス基板間に液晶材料を封入した液晶セル１４に本発明のフレキシブル回路基板１を接続した構造となっている。
【００４６】
フレキシブル回路基板のフィルム１上には、液晶セル１４を駆動するためのドライバＩＣ１３が実装されており、ドライバＩＣ１３の出力電圧が外部接続用端子５を介して液晶セル１４に印加され、表示を行う構造となっている。
【００４７】
【発明の効果】
以上のとおり、本発明の回路基板によれば、素子を搭載するための矩形状の素子搭載領域を有する基体と、基体上に設けられ、素子搭載領域に位置する第１素子接続用端子から素子搭載領域の長辺を介して引き出されるとともに、素子からの出力電圧を印加するための複数の第１配線パターンを有する第１配線パターン群と、基体上に設けられ、素子搭載領域に位置する第２素子接続用端子から素子搭載領域の短辺を介して引き出されるとともに、素子からの出力電圧を印加するための複数の第２配線パターンを有する第２配線パターン群と、基体上に設けられ、且つ素子と素子搭載領域との位置合わせを行うためのアライメントマークと、基体上に設けられ、且つアライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、アライメントマークおよびアライメントマーク用引き出し配線は、第１配線パターン群および第２配線パターン群と電気的に絶縁されているとともに、素子搭載領域外であって且つ平面視において第１配線パターン群と第２配線パターン群との間に位置しているので、従来の回路基板において用いたカット穴が不要となり、これにより、高密度配線ができ、また、カット穴を迂回してパターンを引き回す必要もなく、設計効率が向上し、さらに高密度配線によりマザー基板からの取り数が増大し、これによって製造コストが低減され、その結果、小型化、高密度配線化および低コスト化を達成した回路基板が提供できた。
【００４８】
また、本発明においては、カット穴が存在することに起因する回路基板の強度低下が防止され、回路基板自体の強度を高めて、実装精度を上げ、これによって高品質かつ高信頼性の回路基板が提供できた。
【００４９】
本発明の電子デバイスにおいては、本発明の回路基板と、回路基板が有する基体の素子搭載領域に搭載された素子と、を備えるので、すなわち、このようにカット穴が存在しない回路基板を用いたことで、信頼性の高い電子デバイスが提供された。
【図面の簡単な説明】
【図１】本発明のフレキシブル回路基板の模式図である。
【図２】従来のフレキシブル回路基板の模式図である。
【図３】本発明の電子デバイス（液晶表示装置）の平面図である。
【図４】本発明の電子デバイス（液晶表示装置）の断面図である。
【符号の説明】
１…フィルム
２…レジスト
３…レジスト除去部
４…ＩＣ接続用端子
５…外部接続用端子
６…リード
７…アライメントマーク
８…電解メッキ用パターン
９…カット線
１１…ＩＣ搭載用アライメントマーク
１２…ＩＣ搭載アライメントマーク用引き出し配線
１３…ドライバＩＣ
１４…液晶セル

Claims

素子を搭載するための矩形状の素子搭載領域を有する基体と、
前記基体上に設けられ、前記素子搭載領域に位置する第１素子接続用端子から前記素子搭載領域の長辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第１配線パターンを有する第１配線パターン群と、
前記基体上に設けられ、前記素子搭載領域に位置する第２素子接続用端子から前記素子搭載領域の短辺を介して引き出されるとともに、前記素子からの出力電圧を印加するための複数の第２配線パターンを有する第２配線パターン群と、
前記基体上に設けられ、且つ前記素子と前記素子搭載領域との位置合わせを行うためのアライメントマークと、
前記基体上に設けられ、且つ前記アライメントマークと接続されるアライメントマーク用引き出し配線と、を備え、
前記アライメントマークおよび前記アライメントマーク用引き出し配線は、前記第１配線パターン群および前記第２配線パターン群と電気的に絶縁されているとともに、前記素子搭載領域外であって且つ平面視において前記第１配線パターン群と前記第２配線パターン群との間に位置している、回路基板。
請求項１に記載の回路基板と、
前記回路基板が有する基体の素子搭載領域に搭載された素子と、を備えた電子デバイス。