JP4531441B2 - 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法 - Google Patents

塗布ノズル、接着剤塗布装置、及び接着剤塗布方法 Download PDF

Info

Publication number
JP4531441B2
JP4531441B2 JP2004134417A JP2004134417A JP4531441B2 JP 4531441 B2 JP4531441 B2 JP 4531441B2 JP 2004134417 A JP2004134417 A JP 2004134417A JP 2004134417 A JP2004134417 A JP 2004134417A JP 4531441 B2 JP4531441 B2 JP 4531441B2
Authority
JP
Japan
Prior art keywords
adhesive
coating
nozzle
coated
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004134417A
Other languages
English (en)
Other versions
JP2005313087A (ja
Inventor
晃一 保戸塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004134417A priority Critical patent/JP4531441B2/ja
Publication of JP2005313087A publication Critical patent/JP2005313087A/ja
Application granted granted Critical
Publication of JP4531441B2 publication Critical patent/JP4531441B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Nozzles (AREA)
  • Coating Apparatus (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体素子や受動部品等の電子部品の接着に用いる塗布ノズル、接着剤塗布装置、及び接着剤塗布方法に関する。
半導体素子や受動部品等の電子部品は、樹脂系接着剤等の接着剤や半田等を用いて基板等に接着固定される。近年は、低温加熱による接着が可能であり、コスト的にも安価な樹脂系接着剤の使用が増加している。以下、樹脂系接着剤を用いた従来の接着剤塗布ノズル(特許文献1、特許文献2参照)について図3及び図4を用いて説明する。図3(a)は、従来の接着剤塗布方法における塗布ノズルの底面図、図3(b)は図3(a)中のA−A断面図、図3(c)は図3(a)中のB−B断面図である。図4は、接着剤の塗布方法を説明するための塗布ノズルの断面図である。
図3(a)及び図3(b)に示すように、従来の塗布ノズル110は、被塗布面16と間隙を持って対向する平面状の被塗布面対向部11と、被塗布面対向部11に形成された複数の塗出孔12と、被塗布面対向部の外周に被塗布面と当接して塗出孔12と被塗布面との対向ギャップを一定に保つための突部13とを備えている。
このような塗布ノズル110において、まず、接着剤が充填された塗布ノズル110が接着せしめたい被塗布面16の上方まで移動し(図4(a)参照)、塗布ノズル110の突部13が被塗布面16と当接するように塗布ノズル110が下降する(図4(b)参照)。続いて、圧力等により接着剤が塗出孔12を介して吐き出され、被塗布面16と被塗布面対向部11との間である接着剤の充填空間15に接着剤が充填される(図4(c)参照)。その後、塗布ノズル110を被塗布面16から離間せしめ(図4(d))、不図示の半導体素子等と被塗布面16とが接着せしめられる。
なお、後述する課題を解決する手段で限定する被塗布面対向部の形状をテーパー状にする技術に類似する技術が開示されているが(特許文献3)、これについては後述する。
特開平1−249163号公報 特開平11−76869号公報 特開平8−281175号公報
上記のような塗布ノズルにおいては、従来より被塗布面16に塗布する接着剤の塗布量が多すぎると、半導体素子等の接着部から接着剤がはみ出して側面や、上面に接着剤の回り込み現象(以下、「接着剤の這い上がり」ともいう)が発生してしまうという問題がある。かかる場合、製造不良を招来する恐れがある。例えば、導電性の接着剤を使用する場合に接着剤の這い上がりが発生すると、半導体素子等に形成された回路を短絡させてしまう恐れがある。
ところで、半導体装置等は軽薄短小化が求められている。ことに、薄型化の要望の高い携帯用装置等においては、搭載される半導体装置等の薄型低背化が求められている。薄型低背化を実現するためには、半導体装置等に用いられる構成部品たるコンデンサ等の受動部品や半導体素子の大きさを小型化する必要がある。しかしながら、構成部品を小型化すると上記接着剤の這い上がりが従来に比して起こりやすくなり、かつ、接着剤の這い上がりの影響がより大きくなってしまった。
小型化した構成部品を接着するに際して、上記接着剤の這い上がりの問題を回避する方法としては、被塗布面対向部11と被塗布面16との対向距離を小さくして、接着剤の塗布量を低減させる方法、塗布後にエアー等を吹き付けて接着剤を薄く広げる方法が考えられる。
しかしながら、接着剤の這い上がりを防止可能なように被塗布面対向部11と被塗布面16との対向距離を狭くして接着剤の塗布量を低減する方法では、接着剤が被塗布面に均一にいきわたらなくなってしまった。その結果、接着剤が塗布されていない箇所や塗布量にムラが発生するといった塗布ムラが発生し、製造不良を招来してしまった。
また、塗布後にエアー等を吹き付けて接着剤を薄く広げる方法では、構成部品の大きさよりも広い塗布面積を必要とするため、半導体装置の軽薄短小化が実現できなかった。
本発明は上記問題点に鑑みてなされたものであり、その目的とするところは、接着せしめられる電子部品の大きさ如何にかかわらず接着剤の這い上がりを簡易な構成で防止可能な塗布ノズル、接着剤塗布装置、及び接着剤塗布方法を提供することである。
本発明に係る塗布ノズルは、接着剤を被塗布面(例えば、本実施形態に係る基板6)に塗布する塗布ノズル(例えば、本実施形態に係る塗布ノズル10)であって、該被塗布面と間隙を持って対向することにより該被塗布面との間で接着剤の充填空間を形成する被塗布面対向部(例えば、本実施形態に係る基板対向部1)と、該被塗布面対向部に該被塗布面と所定のギャップをもつように形成された該接着剤を塗出させるための孔部(例えば、本実施形態に係る塗出孔2)と、該被塗布面と当接して該被塗布面対向部が凹形状となるように該被塗布面対向部の端部に突状に形成された枠部(例えば、本実施形態に係る枠部3)とを備え、該該孔部の外縁から該枠部に向かうにつれて該被塗布面との対向距離が短くなるように、かつ、該孔部の外縁と該枠部の最短距離を結ぶラインが直線か、若しくは曲線となるように形成したものである
上述したように従来の塗布ノズルにおいて、上記接着剤の這い上がりを防止しようとして接着剤の塗出量を低減すべく被塗布面対向部と被塗布面との対向距離を狭くすると、接着剤が被塗布面に均一にいきわたらなくなり塗布ムラが発生してしまった。
本発明に係る塗布ノズルによれば、孔部の外縁から枠部に向かうにつれて被塗布面との対向距離が短くなるように、かつ、孔部の外縁と枠部の最短距離を結ぶラインが直線か、若しくは曲線となるように形成しているので、従来のものに比して被塗布面対向部、枠部、被塗布面とで囲まれる空間の容積、すなわち、接着剤が被塗布面に塗出される空間の容積を小さくすることができる。従って、被塗布面対向部に形成された孔部と被塗布面との対向ギャップを狭くするのを抑制しつつ、接着剤の塗出量を低減させることができる。その結果、接着せしめられる電子部品の接着部以外の側面や上面に、接着剤がはみだして回り込むのを抑制することができる。また、接着剤の充填空間への塗出量を一定とした場合において、被塗布面と孔部との対向距離を従来の塗布ノズルに比して広くすることができるので、塗布ムラの発生を抑制して安定した塗布を行うことができる。
本発明に係る塗布ノズルは、被塗布面対向部に複数の孔部を備えることができる。塗出孔を複数備えることにより、接着剤の塗布をより均一に行うことができる。
かかる複数の孔部を有する塗布ノズルは、上記複数の孔部を連結する線分もしくは該複数の孔部により囲まれる領域と、上記被塗布面との対向距離を一定とすることができる。このように構成することにより、電子部品の接着領域中央部では十分な接着剤を供給し、接着領域の外縁では接着剤の這い上がりを防止すべく接着剤量を低減することができる。
なお、上記特許文献3に開示された塗布ノズルは、吐出平面の略中央に設けられたノズルと、吐出平面に形成された切り溝と、突起部とを備えている。そして、吐出平面に設けられた切り溝をノズルの位置から外側に向かうにつれてテーパー状に狭くする構成が開示されている。かかる構成によれば、アスペクト比が大きな半導体チップに対してペーストが半導体チップの長手方向端部まで十分に広がり、かつ、半導体チップ長辺の側面への回り込みがないようにすることができるとしている。
しかしながら、かかる構成は、吐出平面に設けられた溝部にテーパーを形成したものであり、本件発明に係る被塗布面対向部自体にテーパーを形成したものとは構成が異なる。また、被塗布面とノズルとの対向距離を一定とした場合、上記従来の塗布ノズルに比して溝が形成されている分、接着剤の充填空間の容積が大きくなってしまう。従って、上記接着剤の這い上がりの問題が上記従来例の構成よりも深刻となる。
本発明に係る接着剤塗布装置は、上記本発明に係る塗布ノズルと、該塗布ノズルの上記枠部を上記被塗布面に当接させる手段と、上記接着剤を該塗布ノズルから該被塗布面に塗出する手段と、該塗布ノズルを該被塗布面から離間させる手段とを含むものである。
本発明に係る接着剤塗布装置によれば、孔部近傍の接着剤の充填空間よりも枠部近傍の接着剤の充填空間のほうが小さくなるように被塗布面対向部を形成しているので、従来のものに比して被塗布面対向部、枠部、被塗布面とで囲まれる空間の容積、すなわち、接着剤が被塗布面に塗出される空間の容積を小さくすることができる。従って、被塗布面対向部に形成された孔部と被塗布面との対向ギャップを狭くするのを抑制しつつ、接着剤の塗出量を低減させることができる。その結果、接着せしめられる電子部品の接着部以外の側面や上面に、接着剤がはみだして回り込むのを抑制することができる。また、接着剤の充填空間への塗出量を一定とした場合において、被塗布面と孔部との対向距離を従来の塗布ノズルに比して広くすることができるので、塗布ムラの発生を抑制して安定した塗布を行うことができる。
本発明に係る接着剤塗布方法は、上記本発明に係る塗布ノズルを用いる接着剤塗布方法であって、上記塗布ノズルの上記枠部を上記被塗布面に当接させる工程と、上記接着剤を該塗布ノズルから塗出させる工程と、該塗布ノズルを該被塗布面から離間させる工程とを含むものである。
本発明に係る接着剤塗布方法によれば、上記本発明に係る塗布ノズルを用いているので、接着せしめられる電子部品の接着部以外の側面や上面に接着剤がはみだして回り込むのを抑制することができる。また、接着剤の塗出量を一定とした場合において、被塗布面と孔部との対向距離を従来の塗布ノズルに比して広くすることができるので、塗布ムラの発生を抑制して安定した塗布を行うことができる。
本発明によれば、接着せしめられる電子部品の大きさ如何にかかわらず、接着剤の這い上がりを簡易な構成で防止可能な塗布ノズル、接着剤塗布装置、及び接着剤塗布方法を提供することができるという優れた効果がある。
以下、本発明を適用した塗布ノズルの一例について説明する。図1及び図2は、本実施形態に係る接着剤塗布装置の接着剤塗布部分の拡大図である。図1(a)は、塗布ノズルの底面図、図1(b)は図1(a)中のA−A断面図、図1(c)は図1(a)中のB−B断面図である。
塗布ノズル10は、同図に示すように、被塗布面となる基板6と対向する基板対向部1、基板対向部1に設けられた2つの塗出孔2、基板対向部1の外周端部であって、接着剤の突出方向に突形状となる枠部3を備える。また、塗出孔2から枠部3に向かうにつれて、基板6と基板対向部1との対向距離が狭くなるようにテーパーが形成されている。また、2つの塗出孔2を結ぶ線分は、塗出孔2と基板6との対向距離と同一となるように構成されている。
なお、本実施形態においては、塗出孔2の個数を2としたがこれに限定されるものではなく、塗出孔を1としてもよく、又は2より多くしてもよい。また、基板6と基板対向部1との対向距離が狭くなるようにテーパーを形成するものに限定されず、塗出孔2近傍の接着剤の充填空間よりも枠部3近傍の接着剤の充填空間のほうが小さくなるように基板対向部1を形成するものであればよい。例えば、塗出孔2の外縁から枠部3までを階段形状としたり、曲面となるように構成してもよい。
塗布ノズル10は、左右、上下に自在に移動可能なように構成されている。基板対向部1に形成された塗出孔2と基板6との距離は、本実施形態においては0.1[mm]に設定した。また、本実施形態では、接着せしめられる半導体素子として、接着部の面積が1.2(1.5[mm]×0.8[mm])[mm]、高さが0.1[mm]のものを用いた。
なお、基板6と基板対向部1に形成された塗出孔2との距離は、0.02[mm]以上となることが好ましい。0.02[mm]未満では、接着剤の塗布均一性に問題が生じる恐れがあるためである。また、接着せしめられる半導体素子等の電子部品の接着部の面積、高さは上記のものに限定されるものではなく、任意に変更することができる。
上記塗布ノズル10は、被塗布面たる基板6から離れた初期位置に設けられている。そして、接着剤が充填された塗布ノズル10が接着せしめたい基板6の上方まで移動し(図2(a)参照)、塗布ノズル10の突部が基板6と当接するように塗布ノズル10が下降する(図2(b)参照)。続いて、不図示の加圧供給源等により塗布ノズル10内部が加圧され、接着剤Dが塗出孔2を介して基板上に吐き出される。そして、基板6と基板対向部1との間である、接着剤充填空間15に接着剤が充填される(図2(c)参照)。その後、塗布ノズル10を基板6から離間せしめ(図2(d))、不図示の半導体素子と基板6とが接着せしめられる。
本実施形態に係る塗布ノズルによれば、塗出孔2の外縁から枠部3に向かうにつれて基板6との対向距離が短くなるようにテーパーを形成しているので、基板対向部1、枠部3、基板6とで囲まれる空間の容積、すなわち、接着剤が基板6に塗出される空間の容積を従来の塗布ノズルに比して小さくすることができる。従って、基板対向部1に形成された塗出孔2と基板6との対向ギャップを狭くするのを抑制しつつ、接着剤の塗出量を低減させることができた。その結果、接着せしめられる上記小型の半導体素子の接着部以外の側面や上面に接着剤がはみだして回り込むのを抑制することができた。また、接着剤の塗出量を一定とした場合において、基板6と塗出孔2との対向距離を従来の塗布ノズルに比して広くすることができるので、塗布ムラの発生を抑制して安定した塗布を行うことができた。
また、本実施形態に係る塗布ノズルによれば、塗出孔2を複数設けているので接着剤の塗布をより均一に行うことができた。
本実施形態によれば、従来、接着剤の這い上がりの問題がより深刻であった小型の電子部品、例えば、電子部品の高さが0.2[mm]〜0.07[mm]程度のような小型の電子部品についても接着剤の這い上がりを簡易な構成で防止することができた。
なお、上記実施形態の接着剤塗布ノズルは、塗布ノズルを左右、上下自在に移動可能なように構成されている例について説明したが、逆に基板6を載置するステージを移動させることにより所望の位置に接着剤を塗布するように構成したり、当該ステージと塗布ノズルとの両者を移動自在に構成してもよい。また、電子部品のサイズに応じて塗布量を変更可能なように、複数の塗布ノズルを備えて適宜選択的に使用することができる。また、枠部の高さや厚みを可変に構成することにより、基板対向部1と枠部5と基板6とで囲まれる空間の容積を変動可能なように構成して、塗出される接着剤量の調整を行うようにしてもよい。
また、上記実施形態においては基板上に半導体素子を接着する例について説明したが、本件発明はこれに限定されるものではなく、電子部品同士を接着せしめる場合に適用することができる。
(a)は本実施形態に係る塗布ノズルの底面図、(b)及び(c)は本実施形態に係る塗布ノズルの断面図。 (a)乃至(d)は、本実施形態に係る塗布ノズルによる接着剤の塗布方法を説明するための塗布ノズルの断面図。 (a)は従来例に係る塗布ノズルの底面図、(b)及び(c)は従来例に係る塗布ノズルの断面図。 (a)乃至(d)は、従来例に係る塗布ノズルによる接着剤の塗布方法を説明するための塗布ノズルの断面図。
符号の説明
1 基板対向部
2 塗出孔
3 枠部
4 テーパー部
5 凹部
6 基板
10 塗布ノズル

Claims (5)

  1. 接着剤を被塗布面に塗布する塗布ノズルであって、
    上記被塗布面と間隙を持って対向することにより該被塗布面との間で接着剤の充填空間を形成する被塗布面対向部と、
    該被塗布面対向部に該被塗布面と所定のギャップをもつように形成された該接着剤を塗出させるための孔部と、
    該被塗布面と当接して該被塗布面対向部が凹形状となるように該被塗布面対向部の端部に形成された枠部とを備え、
    該孔部の外縁から該枠部に向かうにつれて該被塗布面との対向距離が短くなるように、かつ、該孔部の外縁と該枠部の最短距離を結ぶラインが直線か、若しくは曲線となるように形成した塗布ノズル。
  2. 請求項1の塗布ノズルにおいて、
    上記孔部は、上記被塗布面対向部に複数形成されていることを特徴とする塗布ノズル。
  3. 請求項2の塗布ノズルにおいて、
    上記複数の孔部を連結する線分もしくは該複数の孔部により囲まれる領域と、上記被塗布
    面との対向距離を一定としたことを特徴とする塗布ノズル。
  4. 請求項1、2、又は3に記載の塗布ノズルと、
    該塗布ノズルの上記枠部を上記被塗布面に当接させる手段と、
    上記接着剤を該塗布ノズルから該被塗布面に塗出する手段と、
    該塗布ノズルを該被塗布面から離間させる手段とを備える接着剤塗布装置。
  5. 請求項1、2、又は3に記載の塗布ノズルを用いる接着剤塗布方法であって、
    上記塗布ノズルの上記枠部を上記被塗布面に当接させる工程と、
    上記接着剤を該塗布ノズルから塗出させる工程と、
    該塗布ノズルを該被塗布面から離間させる工程とを備える接着剤塗布方法。
JP2004134417A 2004-04-28 2004-04-28 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法 Expired - Fee Related JP4531441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134417A JP4531441B2 (ja) 2004-04-28 2004-04-28 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134417A JP4531441B2 (ja) 2004-04-28 2004-04-28 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法

Publications (2)

Publication Number Publication Date
JP2005313087A JP2005313087A (ja) 2005-11-10
JP4531441B2 true JP4531441B2 (ja) 2010-08-25

Family

ID=35441080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134417A Expired - Fee Related JP4531441B2 (ja) 2004-04-28 2004-04-28 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法

Country Status (1)

Country Link
JP (1) JP4531441B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011224436A (ja) * 2010-04-16 2011-11-10 Alps Electric Co Ltd 吐出装置及び吐出方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352425A (ja) * 1986-08-22 1988-03-05 Hitachi Tokyo Electron Co Ltd 電子装置の製造方法およびその方法に用いるデイスペンサ
JPH01249163A (ja) * 1988-03-31 1989-10-04 Seiko Epson Corp ディスペンサー用ノズル及びそれを備えたダイボンダー
JPH08281175A (ja) * 1995-04-13 1996-10-29 Mitsubishi Electric Corp ディスペンサーヘッド及びそれを用いたダイボンディング方法
JPH1176869A (ja) * 1997-09-05 1999-03-23 Nec Corp 接着剤塗布ノズル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6352425A (ja) * 1986-08-22 1988-03-05 Hitachi Tokyo Electron Co Ltd 電子装置の製造方法およびその方法に用いるデイスペンサ
JPH01249163A (ja) * 1988-03-31 1989-10-04 Seiko Epson Corp ディスペンサー用ノズル及びそれを備えたダイボンダー
JPH08281175A (ja) * 1995-04-13 1996-10-29 Mitsubishi Electric Corp ディスペンサーヘッド及びそれを用いたダイボンディング方法
JPH1176869A (ja) * 1997-09-05 1999-03-23 Nec Corp 接着剤塗布ノズル

Also Published As

Publication number Publication date
JP2005313087A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
JP2001230274A (ja) 実装基板及び実装方法
TWI446844B (zh) 印刷電路板及印刷電路板之製造方法
US8053877B2 (en) Semiconductor package
US7317257B2 (en) Inhibiting underfill flow using nanoparticles
KR101167443B1 (ko) 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
KR102204147B1 (ko) 기판과 칩의 압착방법 및 그 압착장치
JP4531441B2 (ja) 塗布ノズル、接着剤塗布装置、及び接着剤塗布方法
KR100782227B1 (ko) 스크린 프린터의 스퀴즈
KR102448726B1 (ko) 라미네이팅 장치 및 그를 이용하는 반도체 패키지 제조 방법
JP2006237569A (ja) 半導体装置及びその製造方法
JP2007165832A (ja) 電子部品の実装構造、及びその実装方法
US8573467B2 (en) Method for dispensing solder on a substrate and method for mounting semiconductor chips
JP2007281116A (ja) 半導体装置の製造方法
US20140029223A1 (en) Circuit board with reduced adhesive overflow and circuit structure thereof
US20130049230A1 (en) Stacking method and stacking carrier
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2021034665A (ja) 半導体装置および半導体装置の製造方法
JP2012084795A (ja) 実装部品仮固定用接着剤の供給方法、半導体装置の製造方法、部品実装用基板および半導体装置
JP2005150446A (ja) 電子部品の製造方法
JP2009094251A (ja) プリント基板用印刷マスクおよびその印刷マスクを使用したプリント基板の実装方法
JP6566846B2 (ja) 中空パッケージ及びその製造方法
US10679965B2 (en) Semiconductor package structure with preferred heat dissipating efficacy without formation of short circuit
JP2007090188A (ja) 印刷材料塗布方法および印刷材料塗布装置
JP2005064282A (ja) チップ状電子部品の外部電極形成方法およびチップ状電子部品
JP2005262167A (ja) ディスペンサノズル

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees