JP4524692B2 - 基板の製造方法及び液晶表示装置の製造方法 - Google Patents

基板の製造方法及び液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4524692B2
JP4524692B2 JP2007192992A JP2007192992A JP4524692B2 JP 4524692 B2 JP4524692 B2 JP 4524692B2 JP 2007192992 A JP2007192992 A JP 2007192992A JP 2007192992 A JP2007192992 A JP 2007192992A JP 4524692 B2 JP4524692 B2 JP 4524692B2
Authority
JP
Japan
Prior art keywords
film
wiring
exposed
pair
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007192992A
Other languages
English (en)
Other versions
JP2009032771A (ja
Inventor
敦 傳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007192992A priority Critical patent/JP4524692B2/ja
Priority to US12/166,386 priority patent/US7808606B2/en
Priority to KR1020080072267A priority patent/KR101065131B1/ko
Priority to CN2008101300205A priority patent/CN101354509B/zh
Publication of JP2009032771A publication Critical patent/JP2009032771A/ja
Application granted granted Critical
Publication of JP4524692B2 publication Critical patent/JP4524692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板の製造方法、アクティブマトリクス基板を有する液晶表示装置、アクティブマトリクス基板を有する液晶表示装置の製造方法、及び表示部に液晶表示装置を備えた電子機器に関する。
従来、基板の一例としてアクティブマトリクス基板を有する液晶表示装置が開示されている(例えば、特許文献1参照)。このアクティブマトリクス基板に備えられたスイッチング素子部の電極であるゲート電極(以下、ゲート電極部と呼ぶ。)、ドレイン電極(以下、ドレイン電極部と呼ぶ。)やソース電極部は、乾式成膜法であるスパッタ装置を用いて形成されている。また、アクティブマトリクス基板に備えられた配線である走査線(以下、ゲート配線部と呼ぶ。)や信号線(以下、ソース配線部と呼ぶ。)も乾式成膜法であるスパッタ装置を用いて形成されている。ゲート電極部及びゲート配線部は同時に形成されている。また、ソース電極部、ドレイン電極部及びソース配線部は同時に形成されている。
WO97/13177(23頁、24頁、図17、図19)
しかしながら、近年の液晶表示装置の大画面化に伴い、液晶表示装置に形成されるアクティブマトリクス基板などの基板が大型化している。この大型化に伴い、アクティブマトリクス基板に形成されるゲート配線部及びソース配線部の長さは、従来(大画面化以前)における長さより長くなる。ゲート配線部及びソース配線部の長さが長くなることから、ゲート配線部及びソース配線部の電気抵抗値は、従来における電気抵抗値より大きくなる。ゲート配線部及びソース配線部の電気抵抗値が大きくなることから、液晶表示装置の消費電力が大きくなる。そこで、ゲート配線部及びソース配線部の厚みを所望の厚みまで厚くし、ゲート配線部及びソース配線部の断面面積を大きくすることにより、ゲート配線部及びソース配線部の電気抵抗値を小さくし、液晶表示装置の消費電力の低減化を図ることが検討された。しかし、ゲート配線部及びソース配線部の厚みを所望の厚みまで厚くすることで、ゲート配線部及びソース配線部と同時に形成されるスイッチング素子部のゲート電極部、ドレイン電極部及びソース電極部の電極厚みも厚くなる。この電極厚みを厚くした場合、スイッチング素子部の厚みが所望の厚み以上に厚くなる。スイッチング素子部の厚みが所望の厚み以上に厚くなると、スイッチング素子部の断面形状の凸化が顕著になり、スイッチング素子部内で、電界の部分的集中が生じやすくなる。このことから、スイッチング素子部の半導体部において電気抵抗値の低下が生じやすくなる。そして、半導体部の電気抵抗値の低下により、リーク電流の発生というスイッチング素子部の性能劣化が生じる。したがって、ゲート配線部及びソース配線部の配線厚みはスイッチング素子部の性能劣化が生じない範囲内でしか厚くすることができない。よって、配線部の電気抵抗値を十分に小さくすることができないため、液晶表示装置の消費電力が大きいという課題がある。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例にかかる基板の製造方法は、基板に第1金属元素を含む第1膜を乾式成膜法で被覆する第1膜被覆工程と、前記第1膜にフォトレジスト膜を被覆するフォトレジスト膜被覆工程と、前記フォトレジスト膜に露光部、前記露光部に接し略平行な帯状の平面形状を有する一対の非露光部、及び、前記非露光部の内側領域及び前記非露光部の外側領域の一部である半露光部を形成するハーフトーン露光工程と、前記露光部と、前記半露光部のうち露光されている上層部とを除去する現像工程と、前記露光部の除去によって露出した前記第1膜をエッチングし、電極部及び配線部を形成する電極部及び配線部形成工程と、前記上層部が除かれた前記半露光部を除去し前記電極部及び前記配線部を露出するとともに、一対の前記非露光部によって一対のバンクを形成するバンク形成工程と、一対の前記バンクに挟まれた前記配線部と一対の前記バンクとで形成された凹部に、第2金属元素を含む処理液を液滴吐出法で塗布する処理液塗布工程と、塗布された前記処理液を固化することによって、前記配線部上に前記第2金属元素を含む第2膜を形成し、前記配線部を厚膜化する第2膜形成工程とを有することを特徴とする。
このような構成によれば、基板上に第1膜で電極部及び配線部を形成し、配線部上に配線部を厚膜化する第2膜を形成する。このことより、厚膜化された配線部の断面面積が大きくなり、配線部の電気抵抗値は小さくなる。配線部の電気抵抗値が小さくなることによって、配線部の消費電力が小さくなる。よって、低消費電力化された基板の製造方法が実現可能になる。
また、液滴吐出法で塗布した処理液を固化することによって、配線部上に配線部を厚膜化する第2膜を形成する。液滴吐出法では、必要な箇所のみに比較的短時間で厚膜を形成することができる。このことから、配線部上のみに電気抵抗値が小さい状態となる厚膜の第2膜を容易に形成することができる。よって低消費電力化を低コストで達成する基板の製造方法が実現可能である。
また、1つの工程で形成されたフォトレジスト膜の一対の非露光部と半露光部とが、電極部及び配線部を形成するための第1膜エッチング時の耐食膜となる。そして、一対の非露光部が、第2膜を形成する処理液を保持するための一対のバンクとなる。このことにより、耐食膜と一対のバンクとの形成のため、2つの工程に分けてフォトレジスト膜を形成する必要がなくなる。このことから、基板に、電極部及び配線部を簡易的(省工程)、低材料コストで製造する基板の製造方法が実現可能である。
[適用例2]本適用例にかかる液晶表示装置は、アクティブマトリクス基板と、前記アクティブマトリクス基板上に形成されたスイッチング素子部及び配線部と、前記スイッチング素子部に形成された電極部とを備え、前記配線部の配線厚みが、前記電極部の電極厚みに比べ厚く形成されていることを特徴とする。
このような構成によれば、スイッチング素子部に形成された電極部の電極厚みに比べ、配線部の配線厚みが厚い。配線厚みが厚いことにより、配線部の断面面積が大きくなる。このことから、配線部の電気抵抗値を小さくすることが可能である。よって、アクティブマトリクス基板を有する液晶表示装置の低消費電力化が可能である。
[適用例3]上記適用例にかかる液晶表示装置において、前記アクティブマトリクス基板が無機基板で形成され、前記電極部及び前記配線部が、Al、Ti、Cr、Zr、Nb、Mo、Taから選ばれる第1金属元素を含む第1膜で形成され、前記配線部上に、前記配線部を厚膜化するAl、Cu、Ni、Agから選ばれる第2金属元素を含む第2膜で形成されていることが好ましい。
このような構成によれば、電極部及び配線部が、Al、Ti、Cr、Zr、Nb、Mo、Taから選ばれる第1金属元素を含む第1膜で形成されている。電極部及び配線部は、無機基板を下地として形成されている。上述の第1膜に含まれる第1金属元素は、無機基板を構成する金属元素または半金属元素と酸素または窒素とを介して強固に結びつく特性を有する。このことから、第1膜と無機基板との密着性を十分とすることが可能である。よって、アクティブマトリクス基板を有する液晶表示装置として耐久性を向上することが可能である。
また、電極部及び配線部は、スイッチング素子部の半導体部や絶縁部を下地として形成されている。半導体部はアモルファスシリコンやドープされたアモルファスシリコンなどで形成されている。絶縁部は窒化シリコンや酸化シリコンなどで形成されている。上述の第1膜に含まれる第1金属元素は、アモルファスシリコン、ドープされたアモルファスシリコン、窒化シリコン、または酸化シリコンなどを構成するシリコンと酸素または窒素とを介して強固に結びつく特性を有する。このことから、第1膜と第1膜が形成される下地との密着性を十分とすることが可能である。よって、アクティブマトリクス基板を有する液晶表示装置として耐久性をより向上することが可能である。
また、第1金属元素を含む第1膜で形成された配線部上に、第2金属元素を含む第2膜が形成されている。このことにより、第1膜と第2膜との界面で第1金属元素と第2金属元素とが、直接的に接触し金属間結合が生じやすくなる。このことから、第1膜と第2膜との密着性及び導通性を十分なものとすることが可能である。また、第2膜のAl、Cu、Ni、Agから選ばれる第2金属元素は、金属元素の中では比較的電気抵抗値が小さいという特性を有する。このことから、第2膜で厚膜化された配線部の電気抵抗値を比較的容易に小さくすることが可能である。よって、アクティブマトリクス基板を有する液晶表示装置としてより低消費電力化が可能である。
[適用例4]上記適用例にかかる液晶表示装置において、前記第1膜が乾式成膜法で形成され、前記第2膜が液滴吐出法で形成されていることが好ましい。
このような構成によれば、乾式成膜法では成膜時に、第1膜を構成すべき第1金属元素を含む粒子に高いエネルギーを与えられることから、第1膜と上述の下地との密着性をより十分とすることが可能である。よって、アクティブマトリクス基板を有する液晶表示装置として耐久性をさらに向上することが可能である。
また、液滴吐出法では必要な箇所のみに比較的短時間で厚膜を形成することができる。このことから、配線部上のみに電気抵抗値が小さい状態となる厚膜の第2膜を容易に形成することが可能である。よって、アクティブマトリクス基板を有する液晶表示装置として低消費電力化を低コストで実現することが可能である。
[適用例5]本適用例にかかる液晶表示装置の製造方法は、アクティブマトリクス基板を備えた液晶表示装置の製造方法であって、前記アクティブマトリクス基板に第1金属元素を含む第1膜を乾式成膜法で被覆する第1膜被覆工程と、前記第1膜にフォトレジスト膜を被覆するフォトレジスト膜被覆工程と、ハーフトーン露光によって、前記フォトレジスト膜に露光部、前記露光部に接し略平行な帯状の平面形状を有する一対の非露光部、及び、前記非露光部の内側領域及び前記非露光部の外側領域の一部である半露光部を形成するハーフトーン露光工程と、前記露光部と、前記半露光部のうち露光されている上層部とを除去する現像工程と、前記露光部の除去によって露出した前記第1膜をエッチングし、電極部及び配線部を形成する電極部及び配線部形成工程と、前記上層部が除かれた前記半露光部を除去し、前記電極部及び前記配線部を露出するとともに、一対の前記非露光部によって一対のバンクを形成するバンク形成工程と、一対の前記バンクに挟まれた前記配線部と一対の前記バンクとで形成された凹部に、第2金属元素を含む処理液を液滴吐出法で塗布する処理液塗布工程と、塗布された前記処理液を固化することによって、前記配線部上に前記第2金属元素を含む第2膜を形成し、前記配線部を厚膜化する第2膜形成工程とを有することを特徴とする。
このような構成によれば、アクティブマトリクス基板に第1膜で電極部及び配線部を形成し、配線部上に配線部を厚膜化する第2膜を形成する。このことより、厚膜化された配線部の断面面積が大きくなり、配線部の電気抵抗値は小さくなる。配線部の電気抵抗値が小さくなることによって、配線部の消費電力が小さくなる。よって、低消費電力化された液晶表示装置の製造方法が実現可能になる。
また、液滴吐出法で塗布した処理液を固化することによって、配線部上に配線部を厚膜化する第2膜を形成する。液滴吐出法では、必要な箇所のみに比較的短時間で厚膜を形成することができる。このことから、配線部上のみに電気抵抗値が小さい状態となる厚膜の第2膜を容易に形成することができる。よって低消費電力化を低コストで達成する液晶表示装置の製造方法が実現可能である。
また、1つの工程で形成されたフォトレジスト膜の非露光部と半露光部とが、電極部及び配線部を形成するための第1膜エッチング時の耐食膜となる。そして、一対の非露光部が、第2膜を形成する処理液を保持するための一対のバンクとなる。このことにより、耐食膜と一対のバンクとの形成のため、2つの工程に分けてフォトレジスト膜を形成する必要がなくなる。このことから、アクティブマトリクス基板に電極部と配線部とを、簡易的(省工程)、低材料コストで製造する液晶表示装置の製造方法が実現可能である。
[適用例6]上記適用例にかかる液晶表示装置の製造方法において、前記アクティブマトリクス基板が無機基板で形成され、前記第1金属元素がAl、Ti、Cr、Zr、Nb、Mo、Taから選ばれる金属元素であり、前記第2金属元素がAl、Cu、Ni、Agから選ばれる金属元素であることが好ましい。
このような構成によれば、無機基板にAl、Ti、Cr、Zr、Nb、Mo、Taから選ばれる第1金属元素を含む第1膜を形成する。第1膜に含まれる第1金属元素は、無機基板を構成する金属元素または半金属元素と酸素または窒素を介して強固に結びつく特性を有する。このことから、無機基板に密着性良く第1膜を形成することが可能である。よって、耐久性を向上させた液晶表示装置の製造方法が実現可能である。
また、上述の第1膜上にAl、Cu、Ni、Agから選ばれる第2金属元素を含む第2膜を形成する。このことにより、第1膜と第2膜との界面で第1金属元素と第2金属元素とが、直接的に接触し、金属間結合が生じやすくなる。このことから、密着性及び導通性良く第1膜上に第2膜を形成することが可能である。また、第2膜のAl、Cu、Ni、Agから選ばれる第2金属元素は、金属元素の中では比較的電気抵抗値が小さいという特性を有する。このことから、比較的容易に電気抵抗値が小さい第2膜を形成することが可能である。よって、より低消費電力化された液晶表示装置の製造方法が実現可能である。
[適用例7]上記適用例にかかる液晶表示装置の製造方法において、前記バンク形成工程と前記処理液塗布工程との間に、一対の前記バンクに撥液膜を形成する撥液膜形成工程を有することが好ましい。
このような構成によれば、一対のバンクに撥液膜を形成される。撥液膜は撥液性を有する被膜である。撥液性は、撥液膜自体の低い表面張力に起因する。このことにより、撥液膜の表面張力より大きい表面張力を有する処理液が、一対のバンクからはみ出ることを防止することが可能である。このことから、歩留まりの良い液晶表示装置の製造方法が実現可能である。
[適用例8]本適用例にかかる電子機器は、表示部を有した電子機器であって、前記表示部に、上記液晶表示装置、または上記液晶表示装置の製造方法で形成された液晶表示装置を備えていることを特徴とする。
このような構成によれば、電子機器の表示部に上記液晶表示装置、または、上記液晶表示装置の製造方法により形成された液晶表示装置を備える。すなわち、電子機器の表示部に、低消費電力化、耐久性の向上、または低コスト化された液晶表示装置が備えられる。または、簡易的(省工程)、低材料コストで、第1膜、第2膜が密着性良く、比較的容易に第2膜の電気抵抗値を小さく、または歩留まり良く液晶表示装置を形成する液晶表示装置の製造方法で形成された液晶表示装置が備えられる。このことから、電子機器に低消費電力化、耐久性の向上、または低コスト化を付与することが可能である。
以下、実施形態を図面に沿って説明する。以下の説明で参照する図は、図示の便宜上、部材ないし部分の縦横の縮尺が実際とは異なる模式図である。
(第1の実施形態)
第1の実施形態の基板の製造方法について説明する。図1は、第1の実施形態の基板の製造方法を示す工程図である。図1に示すように、本実施形態の基板の製造方法は、第1膜被覆工程にあたるステップS101、フォトレジスト膜被覆工程にあたるステップS102、ハーフトーン露光工程にあたるステップS103、現像工程にあたるステップS104、電極部及び配線部形成工程にあたるステップS105、バンク形成工程にあたるステップS106、撥液膜形成工程にあたるステップS107、処理液塗布工程にあたるステップS108、及び第2膜形成工程にあたるステップS109を有する。
図2〜図10は、ステップS101〜ステップS109のそれぞれに対応する基板を示す図である。基板の製造方法について、図1を参照しながら、図2〜図10に沿って説明を続ける。図2(a)は、ステップS101の基板を示す部分平面図であり、図2(b)は、同図(a)のA1−A1線断面図である。図2に示す基板には、一例として無機基板であるガラス基板1を用いている。図2に示すように、ステップS101では、ガラス基板1に第1膜としてのTi膜2を被覆する。Ti膜2の被覆法にはスパッタ法を採用している。Ti膜2は、ガラス基板1を構成する半金属元素のSi、及び金属元素と酸素または窒素を介して強固に結びつく特性を有する。このことから、ガラス基板1に密着性良くTi膜2を形成することができる。
図3(a)は、ステップS102の基板を示す部分平面図であり、図3(b)は、同図(a)のA2−A2線断面図である。図3に示すように、ステップS102では、Ti膜2にフォトレジスト膜3を被覆する。被覆法にはスピン法を採用している。
図4(a)は、ステップS103の基板を示す部分平面図であり、図4(b)は、同図(a)のA3−A3線断面図である。図4に示すように、ステップS103では、図示しない多階調マスクを用いたハーフトーン露光を採用し、フォトレジスト膜3に露光部4、非露光部5、及び半露光部6を形成する。ここで、一対の非露光部5は、露光部4に接し、略平行な帯状の平面形状を有する。また、半露光部6は、一対の非露光部5の内側領域18及び一対の非露光部5の外側領域19の一部である。
図5(a)は、ステップS104の基板を示す部分平面図であり、図5(b)は、同図(a)のA4−A4線断面図である。図5に示すように、ステップS104では、露光部4と、半露光部6のうち露光されている上層部7とを現像液に溶解することによって除去する。
図6(a)は、ステップS105の基板を示す部分平面図であり、図6(b)は、同図(a)のA5−A5線断面図である。図6に示すように、ステップS105では、ステップS104で露出したTi膜2をエッチングすることで、電極部10及び配線部15を形成する。エッチングには、フッ素元素が含まれるガスを用いた乾式のエッチング法を採用している。
図7(a)は、ステップS106の基板を示す部分平面図であり、図7(b)は、同図(a)のA6−A6線断面図である。図7に示すように、ステップS106では、酸素ガスを用いた異方性アッシング法によって、一対の非露光部5の表層部8を除去する。そして、上述の異方性アッシング法によって、上層部7が除かれた半露光部6を除去する。上層部7が除かれた半露光部6が除去することで、一対の非露光部5に新たな側面が出現する。上層部7が除かれた半露光部6を除去し、一対の非露光部5に新たな側面を出現させることによって、一対のバンク9を形成する。
図8(a)は、ステップS107の基板を示す部分平面図であり、図8(b)は、同図(a)のA7−A7線断面図である。図8に示すように、ステップS107では、フッ素元素を有するガスを用いたプラズマ処理法によって、一対のバンク9に撥液膜11を形成する。
図9(a)は、ステップS108の基板を示す部分平面図であり、図9(b)は、同図(a)のA8−A8線断面図である。図9に示すように、ステップS108では、一対のバンク9に挟まれた配線部15と一対のバンク9とで形成された凹部12に、後述の液滴吐出法を用い、Alを含む処理液13を塗布する。処理液13は、処理液13の表面張力と撥液膜11の表面張力との関係から、撥液膜11に弾かれることで丸まった表面形状を有している。
図10(a)は、ステップS109の基板を示す部分平面図であり、図10(b)は、同図(a)のA9−A9線断面図である。図10に示すように、ステップS109では、塗布された処理液13に熱を加え固化する。このことによって、第2膜としてのAl膜14が配線部15上に形成される。配線部15のTi膜2とAl膜14との界面で金属元素同士が直接的に接触し、金属元素間の結合が生じる。このことから、密着性及び導通性良く配線部15上にAl膜14を形成することができる。また、Al膜14のAlは、金属元素の中では比較的電気抵抗値が小さいという特性を有する。このことから、比較的容易に電気抵抗値が小さいAl膜14を形成することができる。以上のようにして、電極部10と、Al膜14で厚膜化された配線部15とが形成される。ここで、電極厚みd1に比べ、配線厚みd2が厚くなっている。
次に、液滴吐出法について説明する。図11は、液滴吐出法で用いる液滴吐出装置を示す斜視図である。図11に示す液滴吐出装置300は、処理液の塗布に用いられ、電気機械変換方式であるインクジェット法を採用した装置である。液滴吐出装置に関しては様々な種類の装置があるが、インクジェット法を採用した装置が好ましい。インクジェット法は微小液滴の吐出が可能であるため、微細加工に適している。図11に示すように、液滴吐出装置300は、液滴吐出ヘッド301、X方向駆動軸304、Y方向駆動軸305、制御装置306、ステージ307、クリーニング機構308、基台309とヒータ315を備えている。ステージ307は、基板Pを支持するものであり、基板Pを基準位置に固定する図示しない固定機構を備えている。
液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とX方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にX方向に並んで一定間隔で設けられている。複数の吐出ノズルは、基板Pに向かい、略垂直になるように設けられている。液滴吐出ヘッド301の吐出ノズルから処理液の液滴が、基板Pに対して吐出される。
X方向駆動軸304には、X方向駆動モータ302が接続されている。X方向駆動モータ302はステッピングモータなどであり、制御装置306からX方向の駆動信号が供給されると、X方向駆動軸304を回転させる。X方向駆動軸304が回転すると、液滴吐出ヘッド301はX方向に移動する。
Y方向駆動軸305は、基台309に対して動かないように固定されている。ステージ307は、Y方向駆動モータ303を備えている。Y方向駆動モータ303はステッピングモータなどであり、制御装置306からY方向の駆動信号が供給されると、ステージ307をY方向に移動する。
制御装置306は、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X方向駆動モータ302に液滴吐出ヘッド301のX方向の移動を制御する駆動パルス信号を供給する。そして、Y方向駆動モータ303にステージ307のY方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY方向の駆動モータが備えられている。このY方向の駆動モータの駆動により、クリーニング機構308は、Y方向駆動軸305に沿って移動する。クリーニング機構308の移動も制御装置306により制御される。
ヒータ315は、例えばランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された処理液に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置306により制御される。
液滴吐出装置300は、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、X方向を操作方向、X方向と直行するY方向を非走査方向とする。液滴吐出ヘッド301の吐出ノズルは、X方向に一定間隔で並んで設けられている。図11では、液滴吐出ヘッド301は基板Pの進行方向(Y方向)に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしても良い。このようにすれば、X方向のノズル間のピッチを調整することができる。また、基板Pとノズル面との距離を任意に調整しても良い。
図12は、液滴吐出ヘッドを示す断面図である。図12に示すように、液滴吐出ヘッド301には、処理液13を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、処理液13を収容するタンクを含む処理液供給系323を介して処理液13が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させる。このことにより、液体室321が変形し、ノズル325から処理液13が吐出される。ここで、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。ピエゾ素子322を用いた液滴吐出は、処理液13に熱を加えないため、処理液13に含まれる材料の組成に影響を与え難いという利点を有する。
上述の第1の実施形態では、以下の効果が得られる。
(1)ガラス基板1上にTi膜2で電極部10及び配線部15を形成し、配線部15上に配線部15を厚膜化するAl膜14を形成する。このことより、厚膜化された配線部15の断面面積が大きくなり、配線部15の電気抵抗値は小さくなる。配線部15の電気抵抗値が小さくなることによって、配線部15の消費電力が小さくなる。よって、低消費電力化された基板の製造方法が実現できる。
(2)液滴吐出法で塗布した処理液13を固化することによって、配線部15上に配線部15を厚膜化するAl膜14を形成する。液滴吐出法では、必要な箇所のみに比較的短時間で厚膜を形成することができる。このことから、配線部15上のみに電気抵抗値が小さい状態となる厚膜のAl膜14を容易に形成することができる。よって低消費電力化を低コストで達成する基板の製造方法が実現できる。
(3)1つの工程で形成されたフォトレジスト膜3の一対の非露光部5と半露光部6とが、電極部10及び配線部15を形成するためのTi膜2エッチング時の耐食膜となる。そして、一対の非露光部5が、Al膜14を形成する処理液13を保持するための一対のバンク9となる。このことにより、耐食膜と一対のバンク9との形成のため、2つの工程に分けてフォトレジスト膜3を形成する必要がなくなる。このことから、ガラス基板1に、電極部10及び配線部15を簡易的(省工程)、低材料コストで製造する基板の製造方法が実現できる。
(4)一対のバンク9にフッ素元素を有する撥液膜11が形成されている。フッ素元素を有する撥液膜11は、フッ素元素が起因し低い表面張力を呈する。このことにより、処理液13の表面張力は、撥液膜11の表面張力より大きくなる。このことから、撥液膜11に塗布された処理液13は丸まった表面形状になる。よって、処理液13が一対のバンク9からはみ出ることを防止できる。したがって、歩留まりの良い基板の製造方法が実現できる。
(第2の実施形態)
第2の実施形態では、上述の実施形態と同じ内容については説明を省き、異なる内容を説明する。先ず、第2の実施形態の液晶表示装置について説明する。図13(a)は、第2の実施形態の液晶表示装置を示す平面図であり、図13(b)は、同図(a)のB−B線断面図である。図13に示すように、液晶表示装置100は、アクティブマトリクス基板を含むTFTアレイ基板110と対向基板120とが光硬化性の封止材であるシール材152によって貼り合わされている。このシール材152によって区画された領域内に液晶150が封入、保持されている。
シール材152の内側の領域には、遮光性材料からなる周辺見切り153が形成されている。シール材152の外側の領域には、信号線(ソース配線部)駆動回路201及び実装端子202がTFTアレイ基板110の1辺に沿って形成されている。この1辺に隣接する2辺に沿って走査線(ゲート配線部)駆動回路204が形成されている。TFTアレイ基板110の残る1辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板120のコーナー部の少なくとも1箇所に、TFTアレイ基板110と対向基板120との間で電気的導通をとるための基板間導通材206が設けられている。
なお、液晶表示装置100において、TFTアレイ基板110に含まれるアクティブマトリクス基板以外は公知の技術で製造されている。このことから、アクティブマトリクス基板以外についての説明は省略する。
次に、液晶表示装置100のアクティブマトリクス基板について説明する。図14は、液晶表示装置のアクティブマトリクス基板を示す部分平面図である。図15(a)は、図14のC−C線断面図であり、図15(b)は、図14のD−D線断面図である。図14及び図15に示すアクティブマトリクス基板には、一例として無機基板であるガラス基板20を用いる。図14及び図15に示すように、ガラス基板20は、スイッチング素子部30と、配線部としてのゲート配線部40及びソース配線部42とを備える。スイッチング素子部30には、ゲート電極部41、ソース電極部43、ドレイン電極部44、半導体部35、絶縁部50,51(図14には図示を省略する。)が形成されている。ゲート配線部40及びソース配線部42は格子状に形成されている。すなわち、複数のゲート配線部40がX方向に沿って形成されており、複数のソース配線部42がY方向に沿って形成されている。ゲート配線部40には、ゲート電極部41が接続されている。ゲート配線部40及びゲート電極部41上に絶縁部50が形成されている。ゲート電極部41上に絶縁部50を介して半導体部35(第1半導体部35aと第2半導体部35bとを備える。)が配置されている。一方、絶縁部50上に形成されたソース配線部42には、絶縁部50上に形成されたソース電極部43が接続されている。ソース電極部43の一端は、半導体部35に電気的に接続されている。ゲート配線部40とソース配線部42とに囲まれた領域には画素電極部45が配置され、画素電極部45の一端は、ドレイン電極部44を介して半導体部35に電気的に接続されている。スイッチング素子部30と、ゲート配線部40及びソース配線部42との上に絶縁部51が形成されている。
次に、アクティブマトリクス基板の製造方法について説明する。図16は、本実施形態のアクティブマトリクス基板の製造方法を示す工程図である。図16に示すように、本実施形態のアクティブマトリクス基板の製造方法は、第1の電極部及び配線部形成工程にあたるステップS201、第1の絶縁部形成工程にあたるステップS202、半導体部形成工程にあたるステップS203、第2の電極部及び配線部形成工程にあたるステップS204、及び第2の絶縁部形成工程にあたるステップS205を有する。なお、ステップS202、ステップS203、及びステップS205は、公知の技術に基づく工程である。このことから、ステップS202、ステップS203、及びステップS205の説明は省略する。
ステップS201及びステップS204について説明する。図17は、ステップS201が有する詳細な工程図である。図17に示すように、ステップS201は、第1膜被覆工程にあたるステップS301、第1フォトレジスト膜被覆工程にあたるステップS302、第1ハーフトーン露光工程にあたるステップS303、第1現像工程にあたるステップS304、ゲート電極部及びゲート配線部形成工程にあたるステップS305、第1バンク形成工程にあたるステップS306、第1撥液膜形成工程にあたるステップS307、第1処理液塗布工程にあたるステップS308、及び第2膜形成工程にあたるステップS309を有する。
図18は、ステップS204が有する詳細な工程図である。図18に示すように、ステップS204は、第3膜被覆工程にあたるステップS401、第2フォトレジスト膜被覆工程にあたるステップS402、第2ハーフトーン露光工程にあたるステップS403、第2現像工程にあたるステップS404、ソース電極部、ドレイン電極部及びソース配線部形成工程にあたるステップS405、第2バンク形成工程にあたるステップS406、第2撥液膜形成工程にあたるステップS407、第2処理液塗布工程にあたるステップS408、及び第4膜形成工程にあたるステップS409を有する。
図17、図14及び図15に沿って、ステップS301〜ステップS309を説明する。ステップS301〜ステップS309は、ステップS101〜ステップS109と基本的な部分は同じである。よって、同じ内容については説明を省き、異なる内容を説明する。先ず、ステップS101〜ステップS109に記載された部や部材をステップS301〜ステップS309においては、異なる部や部材に置き換える必要がある。以下に、対象の部や部材を対比し列挙する。ガラス基板1をガラス基板20に、バンク9を第1バンク70に、撥液膜11を第1撥液膜71に、電極部10をゲート電極部41に、配線部15をゲート配線部40に置き換える。上述のように置き換えたうえでステップS101〜ステップS109を実施する(ステップS101〜ステップS109は、第1の実施形態を参照。)。これによって、ステップS301〜ステップS309が実施終了となる。ステップS301〜ステップS309によって、ガラス基板20に、第1膜としてのTi膜2と第2膜としてのAl膜14とを形成する。Ti膜2でゲート電極部41及びゲート配線部40が形成され、ゲート配線部40上にAl膜14が形成されている。このことから、ゲート電極部41の電極厚みd3よりも、Al膜14で厚膜化されたゲート配線部40の配線厚みd4が厚く形成されている。
図18、図14及び図15に沿って、ステップS401〜ステップS409を説明する。ステップS401〜ステップS409も、ステップS101〜ステップS109と基本的な部分は同じである。よって、同じ内容については説明を省き、異なる内容を説明する。先ず、ステップS101〜ステップS109に記載された部や部材をステップS401〜ステップS409においては、異なる部や部材に置き換える必要がある。以下に、対象の部や部材を対比し列挙する。ガラス基板1をステップS203を経たガラス基板20に、バンク9を第2バンク75に、撥液膜11を第2撥液膜76に、電極部10をソース電極部43及びドレイン電極部44に、配線部15をソース配線部42に、第1膜としてのTi膜2を第3膜としてのTi膜16に、第2膜としてのAl膜14を第4膜としてのAl膜17に置き換える。上述のように置き換えたうえでステップS101〜ステップS109を実施する(ステップS101〜ステップS109は、第1の実施形態を参照。)。これによって、ステップS401〜ステップS409が実施終了となる。ステップS401〜ステップS409によって、ステップS203を経たガラス基板20に、第3膜としてのTi膜16と第4膜としてのAl膜17とを形成する。Ti膜16でソース電極部43、ドレイン電極部44及びソース配線部42が形成され、ソース配線部42上にAl膜17が形成されている。このことから、ソース電極部43及びドレイン電極部44の電極厚みd5よりも、Al膜17で厚膜化されたソース配線部42の配線厚みd6が厚く形成されている。
上述の第2の実施形態では、以下の効果が得られる。
(5)スイッチング素子部30に形成されたゲート電極部41の電極厚みd3に比べ、Al膜14で厚膜化されたゲート配線部40の配線厚みd4が厚い。また、ソース電極部43及びドレイン電極部44の電極厚みd5に比べ、Al膜17で厚膜化されたソース配線部42の配線厚みd6が厚い。配線厚みd4,d6が厚いことにより、ゲート配線部40及びソース配線部42の断面面積が大きくなる。このことから、ゲート配線部40及びソース配線部42の電気抵抗値を小さくすることができる。よって、液晶表示装置100の低消費電力化ができる。
(6)ゲート電極部41及びゲート配線部40がTi膜2で形成されている。ゲート電極部41及びゲート配線部40はガラス基板20を下地として形成される。Ti膜2は、ガラス基板20を構成する半金属元素のSi、及び金属元素と酸素または窒素を介して強固に結びつく特性を有する。このことから、Ti膜2とガラス基板20との密着性を十分とすることができる。よって、液晶表示装置100として耐久性を向上することができる。
(7)ソース電極部43、ドレイン電極部44及びソース配線部42が、Ti膜16で形成されている。ソース電極部43、ドレイン電極部44及びソース配線部42は、半導体部35である第2半導体部35b(ドープされたアモルファスシリコン)、または絶縁部50(窒化シリコン)を下地として形成される。Ti膜16は、ドープされたアモルファスシリコン、窒化シリコンを構成するシリコンと酸素または窒素を介して強固に結びつく特性を有する。このことから、Ti膜16と下地との密着性を十分とすることができる。よって、液晶表示装置100として耐久性をより向上することができる。
(8)Ti膜2で形成されたゲート配線部40上に、Al膜14が形成されている。このことにより、Ti膜2とAl膜14とが界面で直接的に接触し、金属同士の結合が生じやすくなる。このことから、Ti膜2とAl膜14との密着性及び導通性を十分なものとすることができる。また、Al膜14のAlは、金属元素の中では比較的電気抵抗値が小さいという特性を有する。このことから、Al膜14で厚膜化されたゲート配線部40の電気抵抗値を比較的容易に小さくすることができる。よって、液晶表示装置100としてより低消費電力化ができる。
(9)Ti膜16で形成されたソース配線部42上に、Al膜17が形成されている。このことにより、Ti膜16とAl膜17とが界面で直接的に接触し、金属同士の結合が生じやすくなる。このことから、Ti膜16とAl膜17との密着性及び導通性を十分なものとすることができる。また、Al膜17のAlは、金属元素の中では比較的電気抵抗値が小さいという特性を有する。このことから、Al膜17で厚膜化されたソース配線部42の電気抵抗値を比較的容易に小さくすることができる。よって、液晶表示装置100としてさらに低消費電力化ができる。
(10)スパッタ法では成膜時に、Ti膜2,16を構成すべきTi粒子に高いエネルギーを与えられることから、Ti膜2と下地のガラス基板20、及びTi膜16と下地の第2半導体部35bまたは絶縁部50との密着性をより十分とすることができる。よって、液晶表示装置100として耐久性をさらに向上することができる。
(11)液滴吐出法では必要な箇所のみに比較的短時間で厚膜を形成することができる。このことから、ゲート配線部40上のみに電気抵抗値が小さい状態となる厚膜のAl膜14を容易に形成することができる。そして、ソース配線部42上のみに電気抵抗値が小さい状態となる厚膜のAl膜17を容易に形成することができる。よって、液晶表示装置100として低消費電力化を低コストで実現することができる。
(12)1つの工程で形成されたフォトレジスト膜の非露光部と半露光部とが、ゲート電極部41及びゲート配線部40を形成するためのTi膜2エッチング時の耐食膜となる。そして、一対の非露光部が、Al膜14を形成する処理液13を保持するための一対の第1バンク70となる。このことにより、耐食膜と一対の第1バンク70との形成のため、2つの工程に分けてフォトレジスト膜を形成する必要がなくなる。このことから、ガラス基板20にゲート電極部41とゲート配線部40とを、簡易的(省工程)、低材料コストで製造する液晶表示装置の製造方法が実現できる。
(13)Ti膜2でゲート電極部41及びゲート配線部40が形成され、ゲート配線部40上にAl膜14が形成される。このことから、ゲート電極部41の電極厚みd3よりも、Al膜14で厚膜化されたゲート配線部40の配線厚みd4を厚く製造する液晶表示装置の製造方法が実現できる。
(14)1つの工程で形成されたフォトレジスト膜の非露光部と半露光部とが、ソース電極部43、ドレイン電極部44及びソース配線部42を形成するためのTi膜16エッチング時の耐食膜となる。そして、一対の非露光部が、Al膜17を形成する処理液13を保持するための一対の第2バンク75となる。このことにより、耐食膜と一対の第2バンク75との形成のため、2つの工程に分けてフォトレジスト膜を形成する必要がなくなる。このことから、ガラス基板20にソース電極部43、ドレイン電極部44及びソース配線部42を、簡易的(省工程)、低材料コストで製造する液晶表示装置の製造方法が実現できる。
(15)Ti膜16でソース電極部43、ドレイン電極部44及びソース配線部42が形成され、ソース配線部42上にAl膜17が形成される。このことから、ソース電極部43及びドレイン電極部44の電極厚みd5よりも、Al膜17で厚膜化されたソース配線部42の配線厚みd6を厚く製造する液晶表示装置の製造方法が実現できる。
(16)スイッチング素子部30のゲート電極部41の電極厚みd3に比べ、Al膜14で厚膜化されたゲート配線部40の配線厚みd4が厚く形成される。配線厚みd4が厚く形成されることにより、ゲート配線部40の断面面積を大きくすることができる。このことから、電気抵抗値が小さいゲート配線部40を形成することができる。よって、低消費電力化された液晶表示装置の製造方法が実現できる。
(17)スイッチング素子部30のソース電極部43、ドレイン電極部44の電極厚みd5に比べ、ソース配線部42の配線厚みd6が厚く形成される。Al膜17で厚膜化されたソース配線部42の配線厚みd6が厚く形成されることにより、ソース配線部42の断面面積を大きくすることができる。このことから、電気抵抗値が小さいソース配線部42を形成することができる。よって、より低消費電力化された液晶表示装置の製造方法が実現できる。
(18)一対の第1バンク70にフッ素元素を有する第1撥液膜71が形成されている。フッ素元素を有する第1撥液膜71は、フッ素元素が起因し低い表面張力を呈する。このことにより、処理液の表面張力は、第1撥液膜71の表面張力より大きくなる。このことから、第1撥液膜71に塗布された処理液は丸まった表面形状になる。よって、処理液が一対の第1バンク70からはみ出ることを防止できる。また、一対の第2バンク75にフッ素元素を有する第2撥液膜76が形成されている。フッ素元素を有する第2撥液膜76は、フッ素元素が起因し低い表面張力を呈する。このことにより、処理液の表面張力は、第2撥液膜76の表面張力より大きくなる。このことから、第2撥液膜76に塗布された処理液は丸まった表面形状になる。よって、処理液が一対の第2バンク75からはみ出ることを防止できる。したがって、歩留まりの良い液晶表示装置の製造方法が実現できる。
(第3の実施形態)
第3の実施形態では、上述の実施形態と同じ内容については説明を省き、異なる内容を説明する。図19(a)は、第3の実施形態の電子機器としての携帯電話を示す斜視図であり、図19(b)は、ワープロ、パソコンなどの携帯型情報処理装置を示す斜視図であり、図19(c)は、腕時計型電子機器を示す斜視図である。図19に示すように、携帯電話500は、表示部501に液晶表示装置100を備えている。また、携帯型情報処理装置600には、キーボードなどの入力部601、情報処理本体603、表示部602が設けられ、この表示部602は液晶表示装置100を備えている。また、腕時計型電子機器700は、表示部701に液晶表示装置100を備えている。
上述の第3の実施形態では、以下の効果が得られる。
(19)電子機器としての携帯電話500の表示部501、携帯型情報処理装置600の表示部602、腕時計型電子機器700の表示部701に液晶表示装置100を備える。すなわち、表示部501,602,701に、低消費電力化、耐久性の向上、または低コスト化された液晶表示装置100が備えられる。または、簡易的(省工程)、低材料コストで、電極厚みd3,d5より配線厚みd4,d6を厚く、Ti膜2,14が密着性良く、比較的容易にAl膜14,17の電気抵抗値を小さく、または歩留まり良く液晶表示装置100を形成する液晶表示装置の製造方法で形成された液晶表示装置100が備えられる。このことから、携帯電話500、携帯型情報処理装置600、腕時計型電子機器700に低消費電力化、耐久性の向上、または低コスト化を付与することができる。
なお、実施形態は上述の内容に限定されるものではなく、その主旨を逸脱しない範囲において、上述の内容以外に種々の変更を行うことが可能である。上述の実施形態において、基板としてのガラス基板1、アクティブマトリクス基板としてのガラス基板20を例示している。例示したガラスの基板に限定されず、石英ガラス、Siウエハ、プラスチック、金属など各種の基板を用いることができる。ここで、金属の基板の表面には絶縁性の被膜が下地層として形成されている。また、ガラス、石英ガラス、Siウエハ、プラスチックの基板の表面には無機材質である半導体膜や誘電体膜などが下地層として形成されていても良い。
また、Ti膜2,16の被覆法にスパッタ法を例示している。例示した方法に限定されず、被覆法は、蒸着法、イオンプレーテイング法、CVD(Chemical Vapor Deposition)法などの乾式成膜法が採用できる。
また、第1膜及び第3膜の材料にTiを例示している。例示した材料に限定されずAl、Cr、Zr、Nb、Mo、Taから選ばれる金属元素を含む材料であっても良い。
また、第2膜及び第4膜の材料にAlを例示している。例示した材料に限定されずCu、Ni、Agから選ばれる金属元素を含む材料であっても良い。
また、処理液13に熱を加え固化することを例示している。例示した内容に限定されず、赤外線を照射したり、乾燥状態に放置したり、減圧状態に放置したりすることで固化しても良い。
また、フォトレジスト膜3の被覆法にスピン法を例示している。例示した方法に限定されず、被覆法は、ロールコート法、スリッター、液滴吐出法などが採用できる。
また、露出したTi膜2,16のエッチング法にフッ素元素が含まれるガスを用いた乾式のエッチング法を例示している。ガスに含まれる元素はフッ素元素に限定されず、塩素元素や臭素元素などのハロゲン元素が採用できる。
また、露出したTi膜2,16のエッチング法に乾式のエッチング法を例示している。例示した方法に限定されず、各種酸類などが含まれる水溶液を用いた湿式のエッチング法が採用できる。
また、液滴吐出法に電気機械変換方式のインクジェット法を例示している。例示の方式に限定されず、帯電制御方式、加圧振動方式、電気熱変換方式、静電吸引方式などを採用できる。
また、バンク9への撥液膜11の形成法にフッ素元素を有するガスを用いたプラズマ処理法を例示している。例示の方法に限定されず、以下の方法が採用できる。例えば、フッ素元素を有する有機系のカップリング剤の溶解液を用い、液滴吐出法よって形成する方法である。または、フッ素系樹脂を混入したフォトレジスト剤を用いてフォトレジスト膜3を形成する方法である。
また、Al膜14で厚膜化されたゲート配線部40と、Al膜17で厚膜化されたソース配線部42とを例示している。例示の内容に限定されず、どちらか一方の配線部が厚膜化されているだけでも良い。
第1の実施形態の基板の製造方法を示す工程図。 第1膜被覆工程の基板を示す模式図。 フォトレジスト膜被覆工程の基板を示す模式図。 ハーフトーン露光工程の基板を示す模式図。 現像工程の基板を示す模式図。 電極部及び配線部形成工程の基板を示す模式図。 バンク形成工程の基板を示す模式図。 撥液膜形成工程の基板を示す模式図。 処理液塗布工程の基板を示す模式図。 第2膜形成工程の基板を示す模式図。 液滴吐出装置を示す斜視図。 液滴吐出ヘッドを示す断面図。 第2の実施形態の液晶表示装置を示す模式図。 液晶表示装置のアクティブマトリクス基板を示す部分平面図。 (a)は図14のC−C線断面図、(b)は図14のD−D線断面図。 アクティブマトリクス基板の製造方法を示す工程図。 第1の電極部及び配線部形成工程が有する詳細な工程図。 第2の電極部及び配線部形成工程が有する詳細な工程図。 第3の実施形態の電子機器を示す斜視図。
符号の説明
1…基板としてのガラス基板、2…第1膜としてのTi膜、3…フォトレジスト膜、4…露光部、5…非露光部、6…半露光部、7…上層部、9…バンク、10…電極部、11…撥液膜、12…凹部、13…処理液、14…第2膜としてのAl膜、15…配線部、18…内側領域、19…外側領域、20…アクティブマトリクス基板(無機基板)としてのガラス基板、30…スイッチング素子部、d1,d3,d5…電極厚み、d2,d4,d6…配線厚み、100…液晶表示装置、500…電子機器としての携帯電話、600…電子機器としての携帯型情報処理装置、700…電子機器としての腕時計型電子機器、501,602,701…表示部。

Claims (4)

  1. 基板に第1金属元素を含む第1膜を乾式成膜法で被覆する第1膜被覆工程と、
    前記第1膜にフォトレジスト膜を被覆するフォトレジスト膜被覆工程と、
    前記フォトレジスト膜に露光部、前記露光部に接し略平行な帯状の平面形状を有する一対の非露光部、並びに、前記非露光部の内側領域及び前記非露光部の外側領域の一部である半露光部を形成するハーフトーン露光工程と、
    前記露光部と、前記半露光部のうち露光されている上層部とを除去する現像工程と、
    前記露光部の除去によって露出した前記第1膜をエッチングし、電極部及び配線部を形成する電極部及び配線部形成工程と、
    前記上層部が除かれた前記半露光部を除去し前記電極部及び前記配線部を露出するとともに、一対の前記非露光部によって一対のバンクを形成するバンク形成工程と、
    一対の前記バンクに挟まれた前記配線部と一対の前記バンクとで形成された凹部に、第2金属元素を含む処理液を液滴吐出法で塗布する処理液塗布工程と、
    塗布された前記処理液を固化することによって、前記配線部上に前記第2金属元素を含む第2膜を形成し、前記配線部を厚膜化する第2膜形成工程とを有することを特徴とする基板の製造方法。
  2. アクティブマトリクス基板を備えた液晶表示装置の製造方法であって、
    前記アクティブマトリクス基板に第1金属元素を含む第1膜を乾式成膜法で被覆する第1膜被覆工程と、
    前記第1膜にフォトレジスト膜を被覆するフォトレジスト膜被覆工程と、
    ハーフトーン露光によって、前記フォトレジスト膜に露光部、前記露光部に接し略平行な帯状の平面形状を有する一対の非露光部、並びに、前記非露光部の内側領域及び前記非露光部の外側領域の一部である半露光部を形成するハーフトーン露光工程と、
    前記露光部と、前記半露光部のうち露光されている上層部とを除去する現像工程と、
    前記露光部の除去によって露出した前記第1膜をエッチングし、電極部及び配線部を形成する電極部及び配線部形成工程と、
    前記上層部が除かれた前記半露光部を除去し、前記電極部及び前記配線部を露出するとともに、一対の前記非露光部によって一対のバンクを形成するバンク形成工程と、
    一対の前記バンクに挟まれた前記配線部と一対の前記バンクとで形成された凹部に、第2金属元素を含む処理液を液滴吐出法で塗布する処理液塗布工程と、
    塗布された前記処理液を固化することによって、前記配線部上に前記第2金属元素を含む第2膜を形成し、前記配線部を厚膜化する第2膜形成工程とを有することを特徴とする液晶表示装置の製造方法。
  3. 請求項2に記載の液晶表示装置の製造方法において、
    前記アクティブマトリクス基板が無機基板で形成され、
    前記第1金属元素がAl、Ti、Cr、Zr、Nb、Mo、Taから選ばれる金属元素であり、
    前記第2金属元素がAl、Cu、Ni、Agから選ばれる金属元素であることを特徴とする液晶表示装置の製造方法。
  4. 請求項3に記載の液晶表示装置の製造方法において、
    前記バンク形成工程と前記処理液塗布工程との間に、一対の前記バンクに撥液膜を形成する撥液膜形成工程を有することを特徴とする液晶表示装置の製造方法。
JP2007192992A 2007-07-25 2007-07-25 基板の製造方法及び液晶表示装置の製造方法 Expired - Fee Related JP4524692B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007192992A JP4524692B2 (ja) 2007-07-25 2007-07-25 基板の製造方法及び液晶表示装置の製造方法
US12/166,386 US7808606B2 (en) 2007-07-25 2008-07-02 Method for manufacturing substrate, liquid crystal display apparatus and method for manufacturing the same, and electronic device
KR1020080072267A KR101065131B1 (ko) 2007-07-25 2008-07-24 기판의 제조 방법, 액정 표시 장치, 액정 표시 장치의 제조방법 및 전자기기
CN2008101300205A CN101354509B (zh) 2007-07-25 2008-07-24 基板的制造方法、液晶显示装置的制造方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007192992A JP4524692B2 (ja) 2007-07-25 2007-07-25 基板の製造方法及び液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009032771A JP2009032771A (ja) 2009-02-12
JP4524692B2 true JP4524692B2 (ja) 2010-08-18

Family

ID=40295006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007192992A Expired - Fee Related JP4524692B2 (ja) 2007-07-25 2007-07-25 基板の製造方法及び液晶表示装置の製造方法

Country Status (4)

Country Link
US (1) US7808606B2 (ja)
JP (1) JP4524692B2 (ja)
KR (1) KR101065131B1 (ja)
CN (1) CN101354509B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5809289B2 (ja) * 2011-11-25 2015-11-10 シャープ株式会社 液晶表示装置
US9052163B2 (en) * 2013-08-09 2015-06-09 Weigand Combat Handguns Inc. Adjustable scope mount for a projectile weapon and methods of using and making thereof
JP2017188508A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 半導体装置、表示装置
KR20230134947A (ko) 2022-03-15 2023-09-22 현대오토에버 주식회사 오피스 공간 관리 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382130A (ja) * 1989-08-25 1991-04-08 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH0478826A (ja) * 1990-07-23 1992-03-12 Hitachi Ltd 液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44267E1 (en) 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JP3933497B2 (ja) * 2002-03-01 2007-06-20 シャープ株式会社 表示装置の製造方法
JP4565799B2 (ja) * 2002-07-01 2010-10-20 大林精工株式会社 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP5027475B2 (ja) 2005-10-18 2012-09-19 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の作製方法
TWI483048B (zh) * 2005-10-18 2015-05-01 Semiconductor Energy Lab 液晶顯示裝置
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382130A (ja) * 1989-08-25 1991-04-08 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH0478826A (ja) * 1990-07-23 1992-03-12 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR101065131B1 (ko) 2011-09-16
CN101354509A (zh) 2009-01-28
JP2009032771A (ja) 2009-02-12
KR20090012129A (ko) 2009-02-02
CN101354509B (zh) 2010-12-01
US7808606B2 (en) 2010-10-05
US20090027605A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
US7220682B2 (en) Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
US20100184289A1 (en) Substrate and method of manufacturing the same
US20070264814A1 (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
US20060188661A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
JP4524692B2 (ja) 基板の製造方法及び液晶表示装置の製造方法
TWI270979B (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP2007243081A (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
JP2007300012A (ja) 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2006212555A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
US8421941B2 (en) TFT substrate and method of manufacturing the same
JP5458486B2 (ja) アレイ基板、表示装置、及びその製造方法
US7560297B2 (en) Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
KR100634829B1 (ko) 액정표시소자의 제조방법
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007140324A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2008058455A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2007017820A (ja) 表示装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees