JP4524190B2 - 半導体構造体を製造する方法 - Google Patents
半導体構造体を製造する方法 Download PDFInfo
- Publication number
- JP4524190B2 JP4524190B2 JP2004566393A JP2004566393A JP4524190B2 JP 4524190 B2 JP4524190 B2 JP 4524190B2 JP 2004566393 A JP2004566393 A JP 2004566393A JP 2004566393 A JP2004566393 A JP 2004566393A JP 4524190 B2 JP4524190 B2 JP 4524190B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- silicon
- strained
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 76
- 239000004020 conductor Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明の分野は半導体の処理である。特に、本発明は同一の基板の歪み層領域と無歪み層領域とに半導体デバイスを形成することに関する。
歪みシリコンのチャネル上に形成された、金属−酸化物−半導体型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field Effect Transistor)のような半導体デバイスは移動度と性能において劇的な向上を示すことが判明している。埋め込みＤＲＡＭ用に同一の半導体チップ上に高密度・低漏れ電流（low-leakage)の動的ランダム・アクセス・メモリ（ＤＲＡＭ：DynamicRandom Access Memory) を備えた高性能の歪みシリコン（strained silicon: ストレインド・シリコン）の論理型ＭＯＳＦＥＴを連続的に集積化することは、論理支援（support)領域に歪みシリコンを備えながらＤＲＡＭアレイ領域に高品質・無欠陥のシリコンを確保することが必要なことから、達成されていない。歪みシリコンは、歪みを生成するのに必要な基板と一緒になると本質的にシリコンの転位が顕著に増加するが、このことはそれを低漏れ電流のＤＲＡＭセルとは両立させなくする。また、ＤＲＡＭセルの形成に必要なある温度を超える半導体プロセスは現在実施されている歪みシリコンの形成と両立しない。
高性能の歪みシリコンの支援ＭＯＳＦＥＴを低漏れ電流・高密度のＤＲＡＭセルとともに同一基板上に形成することが求められている。
したがって、本発明の目的は高性能の歪みシリコンの支援ＭＯＳＦＥＴを低漏れ電流・高密度のＤＲＡＭセルとともに同一の基板上に形成することである。
本発明は半導体基板の無歪み層領域に形成されたたとえば低漏れ電流のＤＲＡＭセルのような第１の半導体デバイスを開示する。同一の半導体基板上において、無歪み層領域から離隔して、この半導体基板に歪み層領域を選択的に形成した後、この歪み層領域にたとえば高性能のＭＯＳＦＥＴのような第２の半導体デバイスを形成する。
図１を参照すると、基板１０の無歪み層領域に形成されたメモリ・セル１２を有するｐ型シリコン基板１０が備えられている。図１において、メモリ・セル１２はトレンチ型蓄積キャパシタ１４と縦型ＭＯＳＦＥＴ１６（これはたとえば米国特許第６２２５１５８号（Ｂ１）に記載されているように形成しうる）を備えたＤＲＡＭセルである。図１にはメモリ・セル１２がトレンチ型蓄積キャパシタ１４と縦型ＭＯＳＦＥＴ１６を有しているように示されているけれども、メモリ・セル１２はスタック型キャパシタまたはプレーナ型ＭＯＳＦＥＴのような他の型のキャパシタとＦＥＴを用いて形成しうるという点に留意すべきである。この例では、トレンチ型蓄積キャパシタ１４、深トレンチ１８、ｎ＋型埋め込みプレート２０、窒化物／酸化物ノード誘電体２２、ｎ＋型ポリシリコン２４、２６、カラー酸化物２８、およびｎ＋型埋め込みストラップ拡散領域３０を備えている。また、縦型ＭＯＳＦＥＴ１６はトレンチ上部酸化物２８、深トレンチ１８の側壁に形成されたゲート酸化物３４、およびｎ＋型ポリシリコン・ゲート導体３６を備えている。図１〜８を通じてアレイ領域には２つのメモリ・セル１２が示されている点に留意すべきである。しかし、アレイ領域には、少なくとも１つのメモリ・セル１２を任意個数形成しうる点を理解すべきである。
基板１０の無歪み層領域にメモリ・セル１２を形成した後、基板１０に歪み層領域を形成して後続する高性能のＭＯＳＦＥＴの形成の用に供する。したがって、メモリ・セルを形成した後に歪み層領域とＭＯＳＦＥＴを形成しているから、メモリ・セルの形成において使用する高温のようなプロセスの不適合は避けられている。
図２に示すように、パッド膜３８（これはたとえばパッド窒化物とパッド酸化物層を備えうる）とゲート導体の露出した部分との上に薄層４０（たとえばシリコン酸化物）を堆積させる。酸化物層４０は後続するプロセスにおいてエッチング停止層として機能する。次いで、酸化物層４０上に別の層４２（たとえばシリコン窒化物）を堆積させ、シリコン窒化物層４２上にハードマスク層４４（たとえばシリコン酸化物）を堆積させる。
酸化物のハードマスク層４４上の阻止レジスト（図示せず）をパターニングした後、反応性イオン・エッチング法（reactive ion etch)を用いて、層３８、４０、４２、４４の露出部分を貫通し、約１００ｎｍ〜約４００ｎｍ、より望ましくは約２００ｎｍの所望の深さまで基板１０をエッチングする。トレンチ４６の形成の後、酸化物のハードマスク層４４から残存する阻止レジストをすべて除去する。
図３を参照して、シリコン窒化物層４２とトレンチ４６によって露出されたシリコンとに対して選択性を有する、反応性イオン・エッチング法のような標準のプロセスによって酸化物のハードマスク層４４を除去する。トレンチ４６の側壁面に、その上ではシリコンまたはシリコン・ゲルマニウム（ＳｉＧｅ）が核化（nucleate）しない、シリコン酸化物またはシリコン窒化物のような材料から成るスペーサ４８を、たとえば既存の堆積法とＲＩＥ法によって形成する。線形傾斜バッファ層手法（lineargraded buffer layer technique）を用いると、トレンチ４６に低転位密度（約105ｃｍ-2）のＳｉＧｅ層５２を成長させることができる。成長条件は基板１０上にＳｉＧｅ層５２を選択的に形成するが、スペーサ４８上には形成しないようにするのが好都合である。ＳｉＧｅ層５２はトレンチ４６の、露出した底面５４から上方にＳｉＧｅ層５２がシリコン窒化物層４２の上表面の上に出るまでエピタキシャル成長させるのが望ましい。過成長のＳｉＧｅ層５２は化学的機械研磨法（ＣＭＰ：chemicalmechanical polishing)のようなプロセスによってシリコン窒化物層４２の上表面に至るまで平坦化する。ＳｉＧｅ層５２を平坦化するために、当技術分野で知られているシリコンＣＭＰプロセスを用いることができる。
任意選択で、スペーサ４８は省略しうるが、スペーサ４８は、ＳｉＧｅ層５２が核化し、側壁面５０から外方にエピタキシャル成長してＳｉＧｅ層５２中に２つの成長前面（growth front）が形成されるのを防止している。また、スペーサ４８はＳｉＧｅ層５２によって基板１０に導入される歪みをチップの支援領域に隔離し、それによりアレイ中の蓄積キャパシタ・セルを当該歪みから隔離している。
次いで、図４に示すように、ＳｉＧｅ層５２の上表面５６を、ＳＦ６ガスを用いる反応性イオン・エッチング法、または酸化に続くＨＦウエット・エッチング法のようなエッチング・プロセスによってシリコン窒化物層４２の上表面より下の深さまで選択的に窪ませる。引き続いて成長させる歪み層はきわめて薄いから、任意選択で、ＳｉＧｅ層５２の凹部を省略してもよい。
図５を参照して、ＳｉＧｅ層５２の上表面５６の上にエピタキシャル・シリコン５８の薄層を選択的に成長させる。エピタキシャル・シリコン層５８は望ましくは約５０ｎｍ未満、より望ましくは約２．５ｎｍ〜約１０ｎｍの厚さに成長させる。ＳｉＧｅ層５２と薄いエピタキシャル・シリコン層５８との間の格子不整合のために、エピタキシャル・シリコン層５８は引き続いて形成するＦＥＴの移動度を大きくする引っ張り格子歪みを受ける。エピタキシャル・シリコン層５８の成長後、熱リン酸から成るウエット・エッチング法のような当技術分野で知られているプロセスによって、シリコン窒化物層４２を酸化物層４０とエピタキシャル・シリコン層５８に対して選択的に除去する。たとえば歪み層５８はＳｉＧｅ層５２の上表面にチタン（Ｔｉ）金属またはコバルト（Ｃｏ）金属を堆積させてチタン・シリサイドまたはコバルト・シリサイドの薄層を形成するといった他の方法によっても形成しうる、という点に留意すべきである。歪み層５８を形成する方法の別の例には、ＳｉＧｅ層５２の上表面にたとえば炭素（Ｃ）またはゲルマニウム（Ｇｅ）のようなＳｉＧｅとは異なる格子定数を有する元素をイオン打ち込みする方法が含まれる。
図６を参照して、酸化物層４０と歪みシリコン層５８の上にシリコン窒化物層６０を堆積させた後、それをパターニングして、アレイ部を覆われた状態に維持したまま支援部を露出させる。支援部中の活性領域をパターニングして浅いトレンチ分離（ＳＴＩ：shallow trench isolation) ６２（これはＴＥＯＳ ＣＶＤ酸化物またはＨＤＰ酸化物のような既知の手段を用いて充填されている）を形成した後、平坦化する。支援部に犠牲酸化物（図示せず）を成長させた後、ウエル用のイオン打ち込み領域を形成する。犠牲酸化物を除去した後、熱酸化物または窒化酸化物（nitrided oxide）のような誘電体薄膜を成長させることにより、歪みシリコン層５８上に支援ゲート誘電体６４を形成する。歪み層領域（支援部）（thestrained layer region(supports))に支援ゲート導体６６を形成した後、歪み層領域（アレイ）（the strained layerregion(array)）に残存しているゲート導体６６の部分を阻止マスクを用いて除去する。
図７を参照して、熱リン酸から成るウエット・エッチング法のような当技術分野で知られている方法により、アレイからシリコン窒化物層６０を酸化物層４０に対して選択的に除去する。次いで、酸化物層４０をシリコン窒化物層３８に対して選択的に除去する。支援領域とアレイ領域に、タングステン／タングステン・シリサイドのようなワード線導体６８と、シリコン窒化物７０のようなキャップ層を堆積させる。
図８を参照して、支援ゲート６６、ワード線６８、およびキャップ層７０を共通のマスクを用いて同時にパターニングし、エッチングする。任意選択で、支援ゲート６６とワード線６８を形成するのに、２つのマスクを用いてもよい。たとえば、性能を考慮して、線幅のような各々の特定の特性を個別に最適化するために、あるマスクを用いて支援ゲート６６を形成する一方、別のマスクを用いてワード線６８を形成する。
標準のプロセスが後続するが、それは、支援Ｓ／Ｄ延長部、ハロー・イオン打ち込みとコンタクト・イオン打ち込み；ゲートのエッチングに起因する何らかの損傷を治癒させるゲート側壁の酸化；スペーサの形成；支援コンタクト・スタッドとビット線コンタクト・スタッド；層間誘電体；および、ビット線導体を含む、配線の上層の堆積とパターニングを含んでいる。
また、歪み層ＳｉＧｅ領域から無歪み層メモリ・アレイに入るシリコンの転位の伝播が懸念事項であるなら、歪み層（支援）領域（the strained layer (supports) region) と無歪み層（アレイ）領域（the strainedlayer-free (array) region）との間の緩衝物としてダミーの深い蓄積トレンチを使用してもよい。
その好適な実施形態について、本発明を上述したが、本発明の本旨と範囲はそれによって限定されない、ということを理解すべきである。それどころか、上述するとともにここに添付した各請求項で述べられている本発明の全範囲から逸脱することなく、上述した本発明に様々な変更をなすことができる。
１０ 基板
１２ メモリ・セル
１４ トレンチ型蓄積キャパシタ
１６ 縦型ＭＯＳＦＥＴ
１８ 深トレンチ
２０ ｎ＋型埋め込みプレート
２２ 窒化物／酸化物ノード誘電体
２４ ｎ＋型ポリシリコン
２６ ｎ＋型ポリシリコン
２８ カラー酸化物
３０ ｎ＋型埋め込みストラップ拡散領域
３４ ゲート酸化物
３６ ｎ＋型ポリシリコン・ゲート導体
３８ パッド膜
４０ 薄層
４２ シリコン窒化物層
４４ ハードマスク層
４６ トレンチ
４８ スペーサ
５２ ＳｉＧｅ層
５６ 上表面
５８ エピタキシャル・シリコン
５８ 歪みシリコン層
６０ シリコン窒化物層
６２ 浅トレンチ分離（ＳＴＩ)
６４ 支援ゲート誘電体
６６ 支援ゲート導体
６８ ワード線導体
７０ シリコン窒化物
１２ メモリ・セル
１４ トレンチ型蓄積キャパシタ
１６ 縦型ＭＯＳＦＥＴ
１８ 深トレンチ
２０ ｎ＋型埋め込みプレート
２２ 窒化物／酸化物ノード誘電体
２４ ｎ＋型ポリシリコン
２６ ｎ＋型ポリシリコン
２８ カラー酸化物
３０ ｎ＋型埋め込みストラップ拡散領域
３４ ゲート酸化物
３６ ｎ＋型ポリシリコン・ゲート導体
３８ パッド膜
４０ 薄層
４２ シリコン窒化物層
４４ ハードマスク層
４６ トレンチ
４８ スペーサ
５２ ＳｉＧｅ層
５６ 上表面
５８ エピタキシャル・シリコン
５８ 歪みシリコン層
６０ シリコン窒化物層
６２ 浅トレンチ分離（ＳＴＩ)
６４ 支援ゲート誘電体
６６ 支援ゲート導体
６８ ワード線導体
７０ シリコン窒化物
Claims (16)
- （ａ）無歪み領域にメモリ・セルが形成されている半導体基板を準備するステップと、
（ｂ）前記半導体基板のうち前記メモリ・セルが形成されている無歪み領域に隣接する部分に歪み層領域を選択的に形成するステップと、
（ｃ）前記歪み層領域に金属−酸化物−半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）を形成するステップとを含む、半導体構造体を製造する方法。 - 前記メモリ・セルが、トレンチ型蓄積キャパシタ及び縦型ＭＯＳＦＥＴを有するＤＲＡＭセルであり、前記歪み層領域のＭＯＳＦＥＴが支援部のＭＯＳＦＥＴである、請求項１に記載の方法。
- 前記半導体基板がシリコンであり、前記ステップ（ｂ）が、ＳｉＧｅ層及び該ＳｉＧｅ層上に歪みシリコン層を形成する、請求項１に記載の方法。
- （イ）無歪み層領域にメモリ・セルが形成された半導体基板を準備するステップと、
（ロ）前記半導体基板のうち前記メモリ・セルが形成されている無歪み領域に隣接して底面および側壁面を有するトレンチを形成するステップと、
（ハ）前記トレンチにＳｉＧｅ層を成長させるステップと、
（ニ）前記ＳｉＧｅ層の上に歪みシリコン層を成長させるステップと、
（ホ）前記歪みシリコン層にＭＯＳＦＥＴを形成するステップとを含む、半導体構造体を製造する方法。 - 前記メモリ・セルが、トレンチ型蓄積キャパシタ及び縦型ＭＯＳＦＥＴを有するＤＲＡＭセルであり、前記歪みシリコン層のＭＯＳＦＥＴが支援部のＭＯＳＦＥＴである、請求項４に記載の方法。
- 前記ステップ（ロ）と前記ステップ（ハ）の間に、前記トレンチの側壁面にスペーサを形成するステップを行う、請求項４に記載の方法。
- 前記スペーサの材料がシリコン酸化物又はシリコン窒化物である、請求項６に記載の方法。
- 前記ステップ（ハ）が、前記ＳｉＧｅ層をエピタキシャルに成長させる、請求項４に記載の方法。
- 前記ステップ（ニ)が、 前記歪みシリコン層をエピタキシャルに成長させる、請求項４に記載の方法。
- 前記歪みシリコンの層の厚さが２．５ｎｍ〜１０ｎｍである、請求項４に記載の方法。
- （あ）無歪み層領域にメモリ・セルが形成された半導体基板を準備するステップと、
（い）前記メモリ・セルが形成されている無歪み領域の上及び前記半導体基板のうち前記無歪み層領域に隣接する領域の表面に少なくとも第１シリコン酸化物層、第１シリコン窒化物層及び第２シリコン酸化物層をこの順番で形成するステップと、
（う）前記メモリ・セルが形成されている無歪み領域に隣接する領域の前記第１シリコン酸化物層、前記第１シリコン窒化物層、前記第２シリコン酸化物層及び前記第１シリコン酸化物層の下の前記半導体基板の部分を除去することによりトレンチを形成するステップと、
（え）前記メモリ・セルが形成されている無歪み領域の前記第２シリコン酸化物層を除去するステップと、
（お）前記トレンチの側壁面にスペーサを形成するステップと、
（か）前記トレンチ内にＳｉＧｅ層を成長させるステップと、
（き）前記ＳｉＧｅ層の上に歪みシリコン層を成長させるステップと、
（く）前記メモリ・セルが形成されている無歪み領域の前記第１シリコン窒化物層を除去するステップと、
（け）前記第１シリコン酸化物層の上に第２シリコン窒化物層を形成するステップと、
（こ）前記歪みシリコン層に浅いトレンチ分離領域を形成し、該浅いトレンチ分離領域により囲まれた歪みシリコン層にＭＯＳＦＥＴを形成するステップとを記載の順序で行う、半導体構造体を製造する方法。 - 前記メモリ・セルが、トレンチ型蓄積キャパシタ及び縦型ＭＯＳＦＥＴを有するＤＲＡＭセルであり、前記歪みシリコン層のＭＯＳＦＥＴが支援部のＭＯＳＦＥＴである、請求項１１に記載の方法。
- 前記スペーサの材料がシリコン酸化物又はシリコン窒化物である、請求項１１に記載の方法。
- 前記ステップ（か）が、前記ＳｉＧｅ層をエピタキシャルに成長させる、請求項１１に記載の方法。
- 前記歪みシリコンの層の厚さが２．５ｎｍ〜１０ｎｍである、請求項１１に記載の方法。
- 前記ステップ（か）と前記ステップ（き）との間に、前記ＳｉＧｅ層の上表面が前記第１シリコン窒化物層の上表面よりも下になるまで前記ＳｉＧｅ層を選択的に窪ませるステップを行う、請求項１１に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2003/000562 WO2004064148A1 (en) | 2003-01-08 | 2003-01-08 | High performance embedded dram technology with strained silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006513567A JP2006513567A (ja) | 2006-04-20 |
| JP4524190B2 true JP4524190B2 (ja) | 2010-08-11 |
Family
ID=32710271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004566393A Expired - Fee Related JP4524190B2 (ja) | 2003-01-08 | 2003-01-08 | 半導体構造体を製造する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7262451B2 (ja) |
| EP (1) | EP1584108A4 (ja) |
| JP (1) | JP4524190B2 (ja) |
| CN (1) | CN100505218C (ja) |
| AU (1) | AU2003202254A1 (ja) |
| TW (1) | TWI294666B (ja) |
| WO (1) | WO2004064148A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
| JP4322706B2 (ja) * | 2004-02-27 | 2009-09-02 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4177775B2 (ja) * | 2004-03-16 | 2008-11-05 | 株式会社東芝 | 半導体基板及びその製造方法並びに半導体装置 |
| US7384829B2 (en) | 2004-07-23 | 2008-06-10 | International Business Machines Corporation | Patterned strained semiconductor substrate and device |
| US7704844B2 (en) | 2007-10-04 | 2010-04-27 | International Business Machines Corporation | High performance MOSFET |
| DE102011005639B4 (de) * | 2011-03-16 | 2016-05-25 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Reduzieren der Defektrate während des Abscheidens einer Kanalhalbleiterlegierung in ein in-situ-abgesenktes aktives Gebiet |
| TWI508139B (zh) * | 2011-08-17 | 2015-11-11 | United Microelectronics Corp | 製作半導體裝置的方法 |
| US8669611B2 (en) | 2012-07-11 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for power MOS transistor |
| US9130060B2 (en) | 2012-07-11 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a vertical power MOS transistor |
| CN109687864A (zh) * | 2017-10-19 | 2019-04-26 | 成都海存艾匹科技有限公司 | 含有可编程计算单元的可编程门阵列 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| JPH05144834A (ja) * | 1991-03-20 | 1993-06-11 | Hitachi Ltd | バイポーラトランジスタ及びその製造方法 |
| US5212110A (en) * | 1992-05-26 | 1993-05-18 | Motorola, Inc. | Method for forming isolation regions in a semiconductor device |
| US5399507A (en) * | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| JP2953567B2 (ja) * | 1997-02-06 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4258034B2 (ja) * | 1998-05-27 | 2009-04-30 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6333532B1 (en) * | 1999-07-16 | 2001-12-25 | International Business Machines Corporation | Patterned SOI regions in semiconductor chips |
| JP4074051B2 (ja) * | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
| JP3512701B2 (ja) * | 2000-03-10 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2001338988A (ja) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| CA2316480A1 (en) * | 2000-08-18 | 2002-02-18 | Tim Mccarthy | Adjustable partition assembly |
| JP3998408B2 (ja) * | 2000-09-29 | 2007-10-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6350653B1 (en) * | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
| JP3875040B2 (ja) * | 2001-05-17 | 2007-01-31 | シャープ株式会社 | 半導体基板及びその製造方法ならびに半導体装置及びその製造方法 |
| KR100414204B1 (ko) * | 2001-05-31 | 2004-01-07 | 삼성전자주식회사 | 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법 |
| US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
| JP2004165197A (ja) * | 2002-11-08 | 2004-06-10 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
-
2003
- 2003-01-08 CN CNB038257718A patent/CN100505218C/zh not_active Expired - Fee Related
- 2003-01-08 US US10/541,660 patent/US7262451B2/en not_active Expired - Fee Related
- 2003-01-08 EP EP03701269A patent/EP1584108A4/en not_active Withdrawn
- 2003-01-08 JP JP2004566393A patent/JP4524190B2/ja not_active Expired - Fee Related
- 2003-01-08 AU AU2003202254A patent/AU2003202254A1/en not_active Abandoned
- 2003-01-08 WO PCT/US2003/000562 patent/WO2004064148A1/en active Application Filing
-
2004
- 2004-01-05 TW TW093100168A patent/TWI294666B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003202254A1 (en) | 2004-08-10 |
| US7262451B2 (en) | 2007-08-28 |
| EP1584108A4 (en) | 2006-06-07 |
| CN100505218C (zh) | 2009-06-24 |
| EP1584108A1 (en) | 2005-10-12 |
| CN1720616A (zh) | 2006-01-11 |
| US20060024877A1 (en) | 2006-02-02 |
| JP2006513567A (ja) | 2006-04-20 |
| TWI294666B (en) | 2008-03-11 |
| WO2004064148A1 (en) | 2004-07-29 |
| TW200524093A (en) | 2005-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7329924B2 (en) | Integrated circuits and methods of forming a field effect transistor | |
| US9368411B2 (en) | Method for the formation of fin structures for FinFET devices | |
| TWI595600B (zh) | 用於塊材鰭式場效電晶體結構之無植入物擊穿摻雜層形成及其製造方法 | |
| US10504786B2 (en) | Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same | |
| US9461174B2 (en) | Method for the formation of silicon and silicon-germanium fin structures for FinFET devices | |
| US10892281B2 (en) | Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method | |
| US11189532B2 (en) | Dual width finned semiconductor structure | |
| US10199392B2 (en) | FinFET device having a partially dielectric isolated fin structure | |
| JP4524190B2 (ja) | 半導体構造体を製造する方法 | |
| US11251280B2 (en) | Strained nanowire transistor with embedded epi | |
| KR100714930B1 (ko) | 인장 실리콘을 구비하는 고성능 내장 ｄｒａｍ 기술 | |
| JP5307971B2 (ja) | 半導体素子の製造方法 | |
| KR20070069368A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |