JP4518886B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP4518886B2
JP4518886B2 JP2004262854A JP2004262854A JP4518886B2 JP 4518886 B2 JP4518886 B2 JP 4518886B2 JP 2004262854 A JP2004262854 A JP 2004262854A JP 2004262854 A JP2004262854 A JP 2004262854A JP 4518886 B2 JP4518886 B2 JP 4518886B2
Authority
JP
Japan
Prior art keywords
layer
substrate
etching
compound semiconductor
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004262854A
Other languages
English (en)
Other versions
JP2006080305A (ja
Inventor
達也 高本
高明 安居院
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004262854A priority Critical patent/JP4518886B2/ja
Priority to EP05019490A priority patent/EP1635383B1/en
Priority to US11/220,908 priority patent/US20060054900A1/en
Publication of JP2006080305A publication Critical patent/JP2006080305A/ja
Priority to US11/976,863 priority patent/US7635638B2/en
Application granted granted Critical
Publication of JP4518886B2 publication Critical patent/JP4518886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、エピタキシャル成長によって製造される化合物半導体素子エピタキシャル成長基板の低コスト化に関し、特に、高効率多接合型化合物太陽電池の低コスト化に関する。また本発明は、エピタキシャル成長に用いられる半導体基板を再利用することによる基板コストの削減に関する。
太陽電池のようにエピタキシャル膜を大量に必要とする場合、材料コストや素子作製時間が可能な限り小さいことが要求される。このうち、材料コストにおいては、基板のコストの割合が大きいので、素子形成後に基板を薄くしたり、素子から基板を剥離して再利用するなどの手法により、材料コストを低減させるような開発が行われている。その中で、最もコスト低減に繋がる方法は基板を素子から剥離して再利用する方法である。
エピタキシャル成長用の半導体基板と、エピタキシャル成長させた化合物半導体素子を分離した後、基板を再度使用する技術として、従来、たとえば、基板表面にポーラス形状を形成し、その後、素子層をエピタキシャル成長させ、ポーラス形状を形成した部分（中間層）に存在する多数の空孔を切り取り面して、基板と素子層を機械的に分離する方法が知られている。しかし、この方法では、基板表面にポーラス形状が残るため、表面加工による平坦化や清浄化が必要となる。
また、基板表面より極浅い部分にイオン注入によって原子変位層を形成し、その後、素子層をエピタキシャル成長させ、原子変位層（中間層）を切り取り面して、基板と素子層を機械的に分離することによって基板を再度使用する方法も従来から知られている。しかし、この方法では基板表面に損傷が残るため、表面加工による平坦化や清浄化が必要とある。
さらに、基板表面に選択エッチングできる中間層を形成した後、素子層をエピタキシャル成長させ、中間層をエッチング除去することで基板と素子層を化学処理により分離する方法も、基板を再度使用する従来技術として知られている。しかし、この方法では、基板表面に化学変化による変質層が残るため、やはり表面加工による平坦化や清浄化が必要となる。
このように基板を再度使用する従来技術として知られているいずれの方法も、分離した後の基板表面の荒れや汚染が問題となり、平坦化や清浄化のための基板表面ポリッシング、ラッピングなどの加工が必要であった。そのため、表面加工にコストがかかるほか、基板の厚さの低下による使用回数の減少、基板の割れによる歩留まりの低下が問題となっていた。
Ｂ．Ａｓｐｅｒ ｅｔ ａｌ．，Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．３５，ｐ．１０２４（１９９９） Ｊ．Ｓｃｈｅｒｍｅｒ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６，ｐ．２１３１（２０００）
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、ポリッシングやラッピングなどの基板の表面加工によるコストの増加、基板厚さ減少による使用回数の低下、基板割れによる歩留まりの低下の問題が起こることなく、基板とエピタキシャル成長された素子層を分離後、再度、エピタキシャル成長により素子層を形成可能な化合物半導体素子エピタキシャル半導体成長基板およびその製造方法を提供することである。
本発明は、半導体基板上にエピタキシャル成長によって化合物半導体素子層が形成された化合物半導体素子エピタキシャル成長基板であって、半導体基板と化合物半導体素子層との間に、順次積層された半導体基板上に形成された基板材料と異なる材料からなる基板保護層と、基板と素子層を分離するための中間層とをさらに備えることを特徴とする化合物半導体素子エピタキシャル成長基板である。
本発明において、前記基板保護層は、半導体基板とのエッチング選択比８０％以上の割合でエッチング除去できるものであることが好ましい。
また本発明における前記基板保護層は、半導体基板と格子整合することが好ましい。
また、本発明における前記中間層は、基板および素子層をエッチングすることのない液体または気体によってエッチングできる材料からなることが好ましい。
本発明の化合物半導体素子エピタキシャル成長基板は、前記半導体基板がＧａＡｓであり、基板保護層がＩｎ0.5Ｇａ0.5Ｐ、（ＡｌＧａ）0.5Ｉｎ0.5ＰまたはＡｌxＧａ1-xＡｓ（ｘ＞０．３）であるのが、好ましい。
本発明はまた、半導体基板と、半導体基板上に形成された基板材料と異なる材料からなる基板保護層と、エピタキシャル成長によって基板保護層上に形成された化合物半導体素子層とを備える化合物半導体素子エピタキシャル成長基板であって、基板保護層と化合物半導体素子層との間に、基板と素子層を分離するための中間層をさらに有することを特徴とする化合物半導体素子エピタキシャル成長基板から中間層を除去し、半導体基板と化合物半導体素子層とを分離させる工程と、基板保護層をエッチング除去して半導体基板表面を露出させる工程と、露出された半導体基板上に、基板保護層、中間層、化合物半導体素子層を準次成長させる工程とを含む、化合物半導体素子エピタキシャル成長基板の製造方法も提供する。
本発明の化合物半導体素子エピタキシャル成長基板は、半導体基板と化合物半導体素子層との間に、順次積層された半導体基板上に形成された基板材料と異なる材料からなる基板保護層と、基板と素子層を分離するための中間層とを備えるものである。このような本発明の化合物半導体素子エピタキシャル成長基板によれば、中間層において素子層と半導体基板とを分離させることができ、これにより、分離後の半導体基板上の基板保護層を除去することで、平坦、かつ、清浄な表面を保持した半導体基板を得ることができる。
図１は、本発明の好ましい一例の化合物半導体素子エピタキシャル成長基板１を模式的に示す図である。本発明の化合物半導体素子エピタキシャル成長基板１は、半導体基板２上に、基板保護層３、中間層４および化合物半導体素子層（素子層）５が順次積層されてなる基本構造を有する。ここで、基板の「上方向」とは、基板の厚み方向一方に沿った方向を指す。なお、本明細書中における「半導体素子」とは、化合物半導体素子を含み、具体的には、太陽電池（ＧａＡｓ太陽電池、ＩｎＧａＡｓ太陽電池、ＩｎＧａＰ太陽電池、ＡｌＩｎＧａＰ太陽電池、ＩｎＧａＮＡｓ太陽電池などの単一または複数の太陽電池をトンネル接合で繋げた多接合太陽電池）などが挙げられる。
本発明における半導体基板２は、その形成材料としては、当分野において従来より広く用いられているものを特に制限なく用いることができる。このような半導体基板２の形成材料としては、たとえば、ＧａＡｓ、Ｇｅ、ＩｎＰ、サファイア、Ｓｉなどを挙げることができる。中でも、高効率太陽電池素子の成長のために、格子整合し結晶欠陥密度の低い高品質の層を成長できる点で、ＧａＡｓが好ましい。
半導体基板２は、その厚みは特に制限されるものではないが、１００〜１００００μｍであるのが好ましく、３００〜１０００μｍであるのがより好ましい。半導体基板２の厚みが１００μｍ未満であると、成長中に歪み易い、ハンドリングなどで割れやすい傾向にあるためであり、また、１００００μｍを越えると、成長装置内での基板支持が複雑になる、重くなりハンドリングが困難になる傾向にあるためである。
基板保護層３は、上述した半導体基板２とは異なる材料にて形成され、半導体基板２とのエッチング選択比８０％以上（より好適には９８％以上）の割合でエッチング除去できるものであることが好ましい。このようなエッチング選択比であることによって、後述する本発明の化合物半導体素子エピタキシャル成長基板の製造方法によって、基板保護層３と化合物半導体素子エピタキシャル素子層５とを分離後、半導体基板２上の基板保護層３のみを効率的にエッチング除去することで、平坦、かつ、清浄な表面が保持された半導体基板２を簡便に回収することができ、化合物半導体素子エピタキシャル成長基板の製造に再利用することができる。
また本発明における前記基板保護層３は、半導体基板２と格子整合することが好ましい。基板保護層３が半導体基板２と格子整合していることによって、基板表面から保護層付近の原子層を歪ませることがなく、基板表面への損傷が少ないため、基板の再利用の回数を増加させることができるためである。
本発明における基板保護層３は、上述した半導体基板２とは異なる材料にて形成されるならば、その形成材料は特に制限されないが、たとえば、ＧａＡｓ基板を用いた場合、ＩｎＧａＰ、ＡｌＧａＩｎＰ、ＡｌＧａＡｓ（ｘ＞０．３）、ＧａＡｓＰなどが挙げられる。中でも、基板と格子整合し、エッチング選択比が８０％以上であることから、Ｉｎ0.5Ｇａ0.5Ｐ、（ＡｌＧａ）0.5Ｉｎ0.5ＰまたはＡｌxＧａ1-xＡｓ（ｘ＞０．３）が好ましい。
基板保護層３は、その厚みが０．０１〜２μｍであるのが好ましく、０．０５〜０．５μｍであるのがより好ましい。基板保護層３の厚みが０．０１μｍ未満であると、薄すぎて、エッチングにより、部分的に剥離される傾向にあるためであり、また、２μｍを越えると、エピタキシャル成長に要するコストが増加する傾向にあるためである。
基板保護層３と素子層５との間に形成される中間層４は、半導体基板２と素子層５を分離するために形成されるものであって、基板および素子層をエッチングすることのない液体または気体によってエッチングできる材料にて形成されることが好ましい。このような材料としては、たとえば、基板が上述した中から選ばれる適宜の材料にて形成され、素子層が後述する中から選ばれる適宜の材料にて形成される場合、ＡｌＡｓ、ＡｌxＧａ1-xＡｓ（ｘ＞０．５）、ＩｎＧａＰ、ＡｌＩｎＧａＰなどを挙げることができる。中でも、ＡｌＡｓ、ＡｌxＧａ1-xＡｓ（ｘ＞０．５）、Ｉｎ0.5Ｇａ0.5Ｐ、（ＡｌＧａ）0.5Ｉｎ0.5Ｐ、ＡｌＡｓが好ましい。エッチングのための液体または気体としては、たとえば、フッ酸系水溶液、塩酸系溶液、硫酸系溶液、アンモニア系水溶液、水酸化カリウム系溶液、塩素系ガス、フッ素系ガスなどが挙げられる。
中間層４は、その厚みが０．００３〜２μｍであるのが好ましく、０．００５〜０．１μｍであるのがより好ましい。中間層４の厚みが０．００３μｍ未満であると、基板面内にて中間層が形成されていない領域が発生する傾向にあるためであり、また、２μｍを越えると、エッチング量が増加し、エッチング速度が低下する傾向にあるためである。
素子層５は、上記中間層４上にエピタキシャル成長によって形成される１層以上の層であれば特に制限はなく、用途に応じて従来公知の適宜の材料にて形成することができる。素子層５は、高効率の太陽電池が得られるという点で、裏面電界層、ベース層、エミッタ層、窓層の構造物をトンネル接合を介して二層構造とするのが好ましい。図１に示す例では、素子層５において、第一層目の構造体として、裏面電界層１１であるｐ−ＩｎＧａＰ層、ベース層１２であるｐ−ＧａＡｓ層、エミッタ層１３であるｎ−ＧａＡｓ層、窓層１４であるＡｌＩｎＰ層が形成される。また、トンネル接合層１５であるＩｎＧａＰ層およびＡｌＧａＡｓ層を介して、第二層目の構造体として、裏面電界層１６であるｐ−ＡｌＩｎＰ層、ベース層１７であるｐ−ＩｎＧａＰ層、エミッタ層１８であるＡｌＩｎＰ層、窓層１９であるＡｌＩｎＰ層が形成される。さらに、最表層には、コンタクト層２０であるｎ−ＧａＡｓ層が形成される。各層の厚みは、その機能に応じ、好ましい範囲に適宜選択することができる。勿論、図１に示した素子層５の積層構造はあくまで例示であって、本発明における素子層５はこれに限定されるものではない。
本発明の化合物半導体素子エピタキシャル成長基板１は、上述したように半導体基板２と化合物半導体素子層５との間に、順次積層された半導体基板２上に形成された基板材料と異なる材料からなる基板保護層３と、基板２と素子層５を分離するための中間層４とを備えるものである。このような本発明の化合物半導体素子エピタキシャル成長基板１によれば、中間層４において素子層５と半導体基板２とを分離させることができ、これにより、分離後の半導体基板２上の基板保護層３を除去することで、平坦、かつ、清浄な表面を保持した半導体基板２を得ることができる。
上述した構造を備える本発明の化合物半導体素子エピタキシャル成長基板１は、たとえば以下の手順にて製造することができる。
まず、縦型ＭＯＣＶＤ装置を用い、半導体基板２上に、基板保護層３、中間層４を順次成長させて積層していく。たとえば、半導体基板２としてＧａＡｓ基板を用い、基板保護層３としてＩｎＧａＰ層、中間層４としてＡｌＡｓ層を形成する場合、ＩｎＧａＰ層の成長にはＴＭＩ（トリメチルインジウム）、ＴＭＧおよびＰＨ3（ホスフィン）を原料に用い、また、ＡｌＡｓ層の成長にはＴＭＡ（トリメチルアルミニウム）、ＡｓＨ3（アルシン）を原料として用いることができる。
さらに、その上に、素子層５をエピタキシャル成長させる。図１に示した例の積層構造を有する素子層５を形成する場合、第一層目の構造体として、裏面電界層１１であるｐ−ＩｎＧａＰ層、ベース層１２であるｐ−ＧａＡｓ層、エミッタ層１３であるｎ−ＧａＡｓ層、窓層１４であるＡｌＩｎＰ層が形成される。また、トンネル接合層１５であるＩｎＧａＰ層およびＡｌＧａＡｓ層を介して、第二層目の構造体として、裏面電界層１６であるｐ−ＡｌＩｎＰ層、ベース層１７であるｐ−ＩｎＧａＰ層、エミッタ層１８であるＡｌＩｎＰ層、窓層１９であるＡｌＩｎＰ層、コンタクト層２０であるｎ−ＧａＡｓ層を順次積層して形成していく。ＩｎＧａＰ層の成長には上述と同様にＴＭＩ（トリメチルインジウム）、ＴＭＧおよびＰＨ3（ホスフィン）を原料に用い、ＧａＡｓ層の成長にはＴＭＧ（トリメチルガリウム）とＡｓＨ3（アルシン）を原料として用いることができる。また、ＡｌＩｎＰ層の成長にはＴＭＡ（トリメチルアルミニウム）、ＴＭ１およびＰＨ3を原料として用いることができる。ＧａＡｓ層、ＩｎＧａＰ層およびＡｌＩｎＰ層の全ての成長において、ｎ型層形成のための不純物にＳｉＨ4（モノシラン）を用い、ｐ型層形成のための不純物にＤＥＺｎを用いることができる。また、トンネル接合を形成するＡｌＧａＡｓ層の成長には、ＴＭＩ、ＴＭＧおよびＡｓＨ3を原料に用い、ｐ型不純物として、ＣＢｒ4（四臭化炭素）を用いることができる。このように、図１に示した例の構造を備える化合物半導体素子エピタキシャル成長基板１を製造することができる。
成長温度としては、トンネル接合層以外の層は、６００〜７００℃の範囲内であるのが、少数キャリア寿命を向上させる点で好ましく、トンネル接合層は、５００〜６００℃の範囲内であるのが、不純物の再蒸発を防止し、高濃度にドーピングできる点で好ましい。
図２は、本発明の化合物半導体素子エピタキシャル成長基板の製造方法を説明するための図であり、図３は、本発明の製造方法により得られる太陽電池セルを模式的に示す図である。本発明はまた、半導体基板２と、半導体基板２上に形成された基板材料と異なる材料からなる基板保護層３と、エピタキシャル成長によって基板保護層３上に形成された化合物半導体素子層５とを備える化合物半導体素子エピタキシャル成長基板１であって、基板保護層３と化合物半導体素子層５との間に、基板２と素子層５を分離するための中間層４をさらに有する化合物半導体素子エピタキシャル成長基板１から中間層４を除去し、半導体基板と化合物半導体素子層とを分離させる工程と、基板保護層をエッチング除去して半導体基板２表面を露出させる工程と、露出された半導体基板２上に、基板保護層３、中間層４、化合物半導体素子層５を準次成長させる工程とを含む、化合物半導体素子エピタキシャル成長基板の製造方法も提供する。
本発明の化合物半導体素子エピタキシャル成長基板の製造方法に先立ち、上述したようにして作成した、たとえば図１に示したような構造を備える化合物半導体素子エピタキシャル成長基板１の素子層５によってセル前駆体（太陽電池セルの前駆体）を形成するよう、加工を施す。まず、図１に示した化合物半導体素子エピタキシャル成長基板１のコンタクト層２０上にＧａＡｓ層２１を形成後、所望のパターンの表面電極２５を形成する。表面電極２５の形成は、たとえば、まず、フォトリソグラフィ法によって所望の電極パターンの形状に窓明けしたレジストを塗布し、真空蒸着装置に導入してレジストを形成後、たとえばＧｅを１２％含むＡｕからなる層（たとえば１００ｎｍ）を抵抗加熱法により形成した後、Ｎｉ層（たとえば２０ｎｍ）、Ａｕ層（たとえば５０００ｎｍ）を連続してＥＢ蒸着方法により形成した後、たとえばリフトオフ法にて所望のパターンに形成する。
次に、表面電極２５をマスクとして、表面電極２５が形成されていない部分のＧａＡｓ層２１を、たとえばアルカリ水溶液を用いてエッチングする。続いて、フォトリソグラフィ法により、メサエッチングパターンの窓明けをしたレジストを形成し、窓明けされた部分のエピタキシャル層をアルカリ水溶液および酸溶液にてエッチングし、中間層４を露出させる（エッチング後に残された表面電極２５が形成された素子層５を「セル前駆体３１」と呼称する。）。
次に、セル前駆体３１の表面にワックス３２を塗布後、プラスチック製の支持基板３３を接着し、図２に示す構造を形成する。ワックス３２としては、たとえばアピエゾンワックスを好適に用いることができる。また、支持基板３３としては、たとえば、耐薬品性の高い、ガラス、セラミックまたはＳｉで形成された板状物を用いることができる。支持基板３３の接着は、たとえば、除去可能なワックスまたはレジストを用いて行うことができる。
このようにして図２の構造物を形成後、上述した本発明の化合物半導体素子エピタキシャル成長基板の製造方法を行う。すなわち、最初の工程ではまず、中間層４を除去して半導体基板２と化合物半導体素子層５（図２に示した例においてはセル前駆体３１）を分離する。中間層４の除去は、図２に示した構造物を、たとえばフッ酸水溶液に投入して中間層４をエッチングすることで行うことができる。分離後の各セル前駆体３１については、裏面にたとえば真空蒸着、スパッタリング、電解メッキ、無電解メッキ、イオンプレーティング、スプレー、溶着、印刷のような方法で電極（裏面電極）２６を形成後、高温でワックスを溶かし、前駆体を支持基板から分離した後、有機溶剤に浸してワックス３２を除去することで、図３に示すような構造物（太陽電池セル）に形成することができる。
次の工程では、半導体基板２より基板保護層３をエッチング除去して、半導体基板２の表面を露出させる。このようにして得られた半導体基板２は、従来とは異なり、平坦で、かつ、清浄な基板表面を有するものである。上述したように好ましくは基板保護層３として、半導体基板とのエッチング選択比８０％以上の割合でエッチング除去できるものを用いることで、基板表面に損傷が生じることなく、簡便に平坦で清浄な基板表面を得ることができる。基板保護層３のエッチングは、基板保護層の形成材料に応じ、適宜のエッチング溶液、条件にて行うことができる。たとえば、図１に示したように基板保護層３としてＩｎＧａＰ層を用いている場合には、ＨＣｌ溶液に浸すことで、基板保護層３をエッチング除去することができる。
その後、露出された半導体基板２上に、基板保護層３、中間層４、化合物半導体素子層５を準次成長させる。この際、エピタキシャル成長における通常プロセスとして、基板と基板保護層との間に、基板と同じ材料をバッファー層として数ｎｍ以上施すことが好ましい。この工程に供する前に、半導体基板２を超純水でリンスした後、Ｎ2ブローで乾燥させておくことが好ましい。またエピタキシャル成長前の通常プロセスとして、基板をエッチングする溶液にて、基板表面から数ｎｍ程度エッチングすることが好ましい。基板保護層３、中間層４、化合物半導体素子層５の形成は、上述したのと同様にして行えばよい。こうして回収した半導体基板２を用いて再び図１に示した構造の化合物半導体素子エピタキシャル成長基板１を製造する。本発明の化合物半導体素子エピタキシャル成長基板の製造方法においては、このようなサイクルを繰り返すことで、半導体基板２を何度も再利用して、図３に示したような太陽電池セルを製造することができる。
以下、本発明をさらに具体的に説明するが、これらの実施例により本発明が限定されるものではない。
＜実施例１＞
まず、ＭＯＣＶＤ法を用い、半導体基板２であるｎ型ＧａＡｓ基板上に図１に示す層構造を作製した。すなわち、５０ｍｍ径のＧａＡｓ基板（１Ｅ１８ｃｍ-3、Ｓｉドープ）を縦型ＭＯＣＶＤ装置に投入し、まず、基板保護層３としてＩｎ0.5Ｇａ0.5Ｐ層を０．１μｍ形成した。続いてエッチング分離のための中間層４としてＡｌＡｓ層を０．０２μｍ形成し、エッチング停止のためにＩｎＧａＰ層を０．１μｍ成長し、太陽電池層構造を順次成長させ、素子層５を形成した。
成長温度は７００℃とし、ＧａＡｓ層の成長では、原料としてＴＭＧ（トリメチルガリウム）とＡｓＨ3（アルシン）を用いた。ＩｎＧａＰ層の成長ではＴＭＩ（トリメチルインジウム）、ＴＭＧおよびＰＨ3（ホスフィン）を原料に用いた。ＡｌＩｎＰ層の成長ではＴＭＡ（トリメチルアルミニウム）、ＴＭ１およびＰＨ3を原料に用いた。ＧａＡｓ、ＩｎＧａＰおよびＡｌＩｎＰ層の全ての成長において、ｎ型層形成のための不純物にＳｉＨ4（モノシラン）を用い、ｐ型層形成のための不純物にＤＥＺｎを用いた。トンネル接合を形成するＡｌＧａＡｓ層の成長には、ＴＭＩ、ＴＭＧおよびＡｓＨ3を原料に用い、ｐ型不純物として、ＣＢｒ4（四臭化炭素）を用いた。
エピタキシャル層表面のコンタクト層（ｎ型ＧａＡｓ層）上に、フォトリソグラフィー法によって、電極パターンの窓明けをしたレジストを形成し、真空蒸着装置に導入し、レジストを形成した上に、Ｇｅを１２％含むＡｕからなる層（１００ｎｍ）を抵抗加熱法により形成した後、Ｎｉ層（２０ｎｍ）、Ａｕ層（５０００ｎｍ）を連続してＥＢ蒸着方法により形成した。その後、リフトオフ法にて所望のパターンの表面電極を形成した。次に、表面電極をマスクとして、電極が形成されていない部分のＧａＡｓコンタクト層をアルカリ水溶液にてエッチングした。
続いて、フォトリソグラフィー法により、メサエッチングパターンの窓明けをしたレジストを形成し、窓明けされた部分のエピタキシャル層をアルカリ水溶液および酸溶液にてエッチングし、中間層４のＡｌＡｓ層を露出させた。
次に、メサエッチング部以外のセル受光面にワックスを塗布し、プラスティック板を接着し、図２に示すような断面構造を作製した。その後、上はをＨＦ水溶液に投入し、メサエッチング部分からセル層下部のＡｌＡｓ中間層をエッチング除去することでセル層と基板を分離した。その後、各セルの裏面に電極を形成した後、ワックスを除去し、図３に示すような構造の第１回目のプロセスによる太陽電池セルを完成させた。セルのサイズは１０ｍｍ×１０ｍｍで５０ｍｍ径基板から１２枚を作製した。
その後、基板側に形成されている基板保護層３であるＩｎＧａＰ層をＨＣｌによりエッチング除去し、ＧａＡｓ基板表面を露出させた。超純水でリンスした後、Ｎ2ブローで乾燥させ、ＭＯＣＶＤ装置に再度投入し、図１の構造を再度エピタキシャル成長させた。上記のプロセスを再度実施し、図３に示す構造と同様の第２回目のプロセスによる太陽電池セルを完成させた。
セル特性評価として、ＡＭ１．５Ｇ基準太陽光を照射するソーラーシミュレーターにより、光照射時の電流電圧特性を測定し、短絡電流、開放電圧および変換効率を測定した。表１に、第１回目および第２回目において作製されたセルの諸特性の比較を示す。
Figure 0004518886
再使用した基板上に作製された第２回目のセルにおいても、第１回目とほとんど差のない特性が得られ、本発明による基板の再利用が有効に実施されることが確認された。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の好ましい一例の化合物半導体素子エピタキシャル成長基板１を模式的に示す図である。 本発明の化合物半導体素子エピタキシャル成長基板の製造方法を説明するための図である。 本発明の製造方法により得られる太陽電池セルを模式的に示す図である。
符号の説明
１ 化合物半導体素子エピタキシャル成長基板、２ 半導体基板、３ 基板保護層、４ 中間層、５ 化合物半導体素子層、１１ 裏面電界層、１２ ベース層、１３ エミッタ層、１４ 窓層、１５ トンネル接合層、１６ 裏面電界層、１７ ベース層、１８ エミッタ層、１９ 窓層、２０ コンタクト層、２５ 表面電極、２６ 裏面電極、３１ セル先駆体、３２ ワックス、３３ 支持基板。

Claims (14)

  1. 半導体基板上に、基板材料とは異なる材料からなる基板保護層を形成する工程と、
    基板保護層上に中間層を形成する工程と、
    中間層上に、少なくとも一部がエピタキシャル成長によって形成されるように、化合物半導体素子層を形成する工程と、
    中間層を前記化合物半導体素子層および前記半導体基板をエッチングすることのない液体または気体でエッチングすることによって半導体基板および基板保護層から化合物半導体素子層を分離する工程と、
    前記基板保護層を前記半導体基板とのエッチング選択比８０％以上の割合でエッチング除去できるエッチング溶液でエッチングすることによって、半導体基板から中間層の残りの部分および基板保護層を除去する工程とを含み、
    前記化合物半導体素子層が、裏面電界層・ベース層・エミッタ層・窓層の構造物がトンネル接合された２つの層構造体を含むことを特徴とする半導体素子の製造方法。
  2. 半導体基板として、エッチングによって、中間層の残りの部分および基板保護層を除去した後の半導体基板を繰り返し用いる、請求項１に記載の半導体素子の製造方法。
  3. 基板保護層がエピタキシャル成長によって半導体基板上に形成される、請求項１または２に記載の方法。
  4. 中間層がエピタキシャル成長によって基板保護層上に形成される、請求項３に記載の方法。
  5. 基板保護層が半導体基板とのエッチング選択比９８％以上の割合でエッチング除去できるものである、請求項１に記載の方法。
  6. 基板保護層が、半導体基板と格子整合するものである、請求項１〜５のいずれかに記載の方法。
  7. 中間層は、基板保護層をエッチングすることのない液体または気体によってエッチングできる材料からなる、請求項１に記載の方法。
  8. 分離工程を行う前に、複数のセル前駆体間に位置する、中間層の選択された部分を露出させるために、化合物半導体素子層の部分をエッチングする工程をさらに含む、請求項１〜７のいずれかに記載の方法。
  9. 化合物半導体素子層の部分をエッチングする工程の前に、化合物半導体素子層に表面電極を形成する工程をさらに含む、請求項８に記載の方法。
  10. 前記化合物半導体素子層の部分をエッチングする工程の後であって分離工程の前に、セル前駆体に支持基板を接着させる、請求項８または９に記載の方法。
  11. 分離工程により分離された後のセル前駆体の裏面に電極を形成する工程をさらに含む、請求項８〜１０のいずれかに記載の方法。
  12. 分離工程により分離された後のセル前駆体から支持基板を分離する工程をさらに含む、請求項８〜１１のいずれかに記載の方法。
  13. セル前駆体への支持基板の接着は除去可能なワックスを用いて行われる、請求項１０〜１２のいずれかに記載の方法。
  14. ワックスを溶解させるために、分離工程により分離された後のセル前駆体を加熱し、それによってセル前駆体から支持基板を分離する工程と、
    セル前駆体を有機溶剤に浸漬し、残りのワックスを除去する工程とを含む、請求項１３に記載の方法。
JP2004262854A 2004-09-09 2004-09-09 半導体素子の製造方法 Expired - Fee Related JP4518886B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004262854A JP4518886B2 (ja) 2004-09-09 2004-09-09 半導体素子の製造方法
EP05019490A EP1635383B1 (en) 2004-09-09 2005-09-07 Compound semiconductor device epitaxial growth substrate, semiconductor device, and manufacturing method thereof
US11/220,908 US20060054900A1 (en) 2004-09-09 2005-09-08 Compound semiconductor device epitaxial growth substrate, semiconductor device, and manufacturing method thereof
US11/976,863 US7635638B2 (en) 2004-09-09 2007-10-29 Compound semiconductor device epitaxial growth substrate, semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004262854A JP4518886B2 (ja) 2004-09-09 2004-09-09 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006080305A JP2006080305A (ja) 2006-03-23
JP4518886B2 true JP4518886B2 (ja) 2010-08-04

Family

ID=35501095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004262854A Expired - Fee Related JP4518886B2 (ja) 2004-09-09 2004-09-09 半導体素子の製造方法

Country Status (3)

Country Link
US (2) US20060054900A1 (ja)
EP (1) EP1635383B1 (ja)
JP (1) JP4518886B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
EP2168171A4 (en) * 2007-07-03 2016-05-18 Microlink Devices Inc III-V COMPOUND SOLAR CELL IN THIN LAYER
US8309432B2 (en) * 2008-05-30 2012-11-13 Alta Devices, Inc. Epitaxial lift off stack having a universally shrunk handle and methods thereof
US8236600B2 (en) * 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
JP5570736B2 (ja) * 2009-02-06 2014-08-13 シャープ株式会社 化合物半導体太陽電池の製造方法
US8378385B2 (en) * 2009-09-10 2013-02-19 The Regents Of The University Of Michigan Methods of preparing flexible photovoltaic devices using epitaxial liftoff, and preserving the integrity of growth substrates used in epitaxial growth
JP5215284B2 (ja) 2009-12-25 2013-06-19 シャープ株式会社 多接合型化合物半導体太陽電池
CA2840517A1 (en) * 2011-06-29 2013-06-27 Stephen R. Forrest Sacrificial etch protection layers for reuse of wafers after epitaxial lift off
TWI585990B (zh) * 2011-08-26 2017-06-01 行政院原子能委員會核能研究所 用於光電元件之基板的剝離結構
TW201344796A (zh) * 2012-02-07 2013-11-01 Univ Michigan 磊晶移起後用於晶圓再生之熱表面處理
US9876081B2 (en) * 2013-07-16 2018-01-23 The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US9444019B1 (en) 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
US10797197B2 (en) * 2018-06-18 2020-10-06 Alta Devices, Inc. Thin-film, flexible optoelectronic devices incorporating a single lattice-matched dilute nitride junction and methods of fabrication
JP6836022B2 (ja) 2018-12-10 2021-02-24 株式会社フィルネックス 半導体基板、半導体基板の製造方法及び半導体素子の製造方法
US11764326B2 (en) * 2020-08-28 2023-09-19 Alliance For Sustainable Energy, Llc Metamorphic two-junction photovoltaic devices with removable graded buffers
CN117855339B (zh) * 2024-03-05 2024-05-14 山西创芯光电科技有限公司 一种完全去除衬底的超晶格红外探测器制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283187A (en) * 1975-12-30 1977-07-11 Seiko Epson Corp Production of solar cell
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPH09232608A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 太陽電池の製造方法
JP2000252492A (ja) * 1999-02-25 2000-09-14 Sumitomo Electric Ind Ltd 太陽電池、この製造方法、および積層型太陽電池
JP2000277779A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体間接着方法、この方法を使用して製造した半導体および半導体装置
JP2001257431A (ja) * 2000-03-09 2001-09-21 Fuji Photo Film Co Ltd 半導体レーザ
JP2005019590A (ja) * 2003-06-25 2005-01-20 Oki Data Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JPH10256154A (ja) * 1997-03-06 1998-09-25 Mitsubishi Electric Corp 半導体ヘテロ構造およびその製造方法並びに半導体装置
US20010047751A1 (en) * 1998-11-24 2001-12-06 Andrew Y. Kim Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP4757370B2 (ja) * 2000-05-30 2011-08-24 住友化学株式会社 エピタキシャル基板の製造方法
JP2003007840A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体装置及び半導体装置製造方法
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
US6818928B2 (en) * 2002-12-05 2004-11-16 Raytheon Company Quaternary-ternary semiconductor devices
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283187A (en) * 1975-12-30 1977-07-11 Seiko Epson Corp Production of solar cell
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
JPH09232608A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 太陽電池の製造方法
JP2000252492A (ja) * 1999-02-25 2000-09-14 Sumitomo Electric Ind Ltd 太陽電池、この製造方法、および積層型太陽電池
JP2000277779A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体間接着方法、この方法を使用して製造した半導体および半導体装置
JP2001257431A (ja) * 2000-03-09 2001-09-21 Fuji Photo Film Co Ltd 半導体レーザ
JP2005019590A (ja) * 2003-06-25 2005-01-20 Oki Data Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7635638B2 (en) 2009-12-22
EP1635383B1 (en) 2013-04-03
JP2006080305A (ja) 2006-03-23
EP1635383A2 (en) 2006-03-15
EP1635383A3 (en) 2008-06-04
US20080070388A1 (en) 2008-03-20
US20060054900A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
US7635638B2 (en) Compound semiconductor device epitaxial growth substrate, semiconductor device, and manufacturing method thereof
US20100326518A1 (en) Solar cell and method of manufacturing solar cell
US8815618B2 (en) Light-emitting diode on a conductive substrate
JP5313651B2 (ja) 半導体素子の製造方法
TW201041175A (en) Inverted multijunction solar cells with group IV/III-V hybrid alloys
JP2015521365A (ja) エピタキシャル成長に基づく半導体メソッドデバイスの製造方法
TWI671840B (zh) 用於促進磊晶剝離之應變控制
US10121933B2 (en) Semiconductor device and the manufacturing method thereof
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
Horng et al. Thin film solar cells fabricated using cross-shaped pattern epilayer lift-off technology for substrate recycling applications
TWI496314B (zh) Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof
US20110259387A1 (en) Multi-junction solar cell structure
WO2017084492A1 (zh) 双结薄膜太阳能电池组件及其制作方法
JP5231142B2 (ja) 多接合型太陽電池の製造方法
JP2013183125A (ja) 化合物半導体素子エピタキシャル成長基板
JPH08274358A (ja) Ｉｉｉ−ｖ族化合物半導体太陽電池
Sharma et al. Novel Epitaxial Lift-Off for Flexible, Inexpensive GaAs Solar Cells
US8853529B2 (en) Flexible III-V solar cell structure
JP2008235318A (ja) 窒化物半導体ウェハ及び薄膜半導体装置の製造方法
CN111312844A (zh) 三结叠层太阳能电池及其制备方法
KR101938230B1 (ko) 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비
JP2013197485A (ja) エピタキシャル基板及びこれを用いた半導体素子の製造方法
JP3089732B2 (ja) 化合物半導体のエピタキシャル成長方法
JP2005158787A (ja) 半導体素子の製造方法
KR101112118B1 (ko) 자립형 ｉｉｉ족 질화물 기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4518886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees