JP4515051B2 - 素子基板及び発光装置 - Google Patents
素子基板及び発光装置 Download PDFInfo
- Publication number
- JP4515051B2 JP4515051B2 JP2003188510A JP2003188510A JP4515051B2 JP 4515051 B2 JP4515051 B2 JP 4515051B2 JP 2003188510 A JP2003188510 A JP 2003188510A JP 2003188510 A JP2003188510 A JP 2003188510A JP 4515051 B2 JP4515051 B2 JP 4515051B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light
- light emitting
- gate
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 29
- 239000010410 layer Substances 0.000 description 48
- 239000003990 capacitor Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910017073 AlLi Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、発光素子の発光を制御する手段が備えられた発光装置及び当該制御手段を基板上に形成した素子基板に関する。
【0002】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、OLED(Organic Light Emitting Diode)や、FED(Field Emission Display)に用いられているMIM型の電子源素子(電子放出素子)等を含んでいる。
【0003】
なお発光装置とは、パネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【0004】
発光素子の1つであるOLED(Organic Light Emitting Diode)は、電場を加えることで発生するエレクトロルミネッセンス(Electro luminescence)が得られる発光物質を含む層と、陽極層と、陰極層とを有している。発光物質を含む層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。発光物質を含む層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
【0005】
発光装置の一例としては、例えば、特許文献1に示されるようなものがよく知られている。この種の表示パネルの画素構成とその動作について、以下、図面を参照して簡単に説明する。
【0006】
図8に示す画素には、スイッチング用トランジスタ800は、ゲートが走査線805に接続されており、ソースとドレインが一方は信号線804に、もう一方は駆動用トランジスタ801のゲートに接続されている。駆動用トランジスタ801は、ソースが電源線806に接続されており、ドレインが発光素子803の陽極に接続されている。発光素子803の一方の端子は対向電極807に接続されている。容量素子802は、駆動用トランジスタ801のゲートとソース間の電位差を保持するように設けられている。また、電源線806、対向電極807には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
【0007】
走査線805の信号によりスイッチング用トランジスタ800がオンになると、信号線804に入力されたビデオ信号が駆動用トランジスタ801のゲートに入力される。この入力されたビデオ信号の電位と電源線806の電位差が駆動用トランジスタ801のゲート・ソース間電圧Vgsとなり、発光素子803に電流が供給されて発光素子803が発光する。
【0008】
【特許文献1】
特開平8−234683号公報 (第5頁、第1図)
【0009】
【発明が解決しようとする課題】
上記のような発光装置において、容量素子802の電位変化を抑制するために、スイッチング用トランジスタ800のオフ電流を低く抑え、且つ、容量素子に充電をするためにオン電流を高くすることが要求されている。さらに、スイッチング用トランジスタ800のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ801のVgsが変化してしまうという問題がある。これは、駆動用トランジスタ801のゲートにつく寄生容量によるものである。
【0010】
本発明は上述した問題に鑑み、スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、発光装置、発光装置の駆動方法及び素子基板の提案を課題とする。
【0011】
【課題を解決するための手段】
本発明の発光装置及び素子基板は、駆動用トランジスタのゲートの電位を固定して動作させることを特徴としている。
【0012】
具体的には、ゲート電位を固定した駆動用トランジスタと、前記駆動用トランジスタに直列に接続した電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する構成を有している。
【0013】
このように、駆動用トランジスタのゲート電位を固定することにより、容量素子の電位変化や寄生容量などからの影響を受けて、駆動用トランジスタのVgs(ゲートとソース間の電位差)が変化してしまうことを抑制できる。
【0014】
なお、駆動用トランジスタの電位を固定したままでは、発光素子への電流の入力・非入力を制御できないため、駆動用トランジスタと直列に接続した電流制御用トランジスタを設け、当該電流制御用トランジスタによって発光素子への電流の入力・非入力を制御している。
【0015】
なお、上記構成に、さらに、書き込まれたビデオ信号の電位を消去するための消去用トランジスタを有する構成としてもよい。
【0016】
上記に示したような構成の発光装置では、駆動用トランジスタのゲートに固定電位を入力するための電源線が増加する。そのため、プロセス起因のごみなどが原因のショートのリスクが増大する。そこで、配線を減らすために、複数個配列された画素において、隣接する画素間では、駆動用トランジスタのゲート電極は、配線で接続され、且つ該ゲート電極は発光素子に電流を供給された第1の電源とは独立して設けられた第2の電源と接続されている構造としてもよい。
【0017】
すなわち、駆動用トランジスタのゲート電極は、隣接する画素間で配線によって接続され、且つ該ゲート電極は第2の電源と接続されているものであり、少なくとも隣接する画素間でゲート電極の電位は共通であることを特徴とするものである。そして、駆動用トランジスタのゲート電極を連結する配線は、画素部の内側に設けられている構成であってもよい。
【0018】
以上のような構成とすることにより、配線の隣接間ショートによる不良の発生確率を低下させることができる。
【0019】
【発明の実施の形態】
(実施の形態1)
本発明の一態様について図1を用いて説明する。
【0020】
図1に、本発明の発光装置が有する画素の一実施形態を示す。図1に示す画素は、発光素子104と、ビデオ信号の画素への入力を制御するためのスイッチング用トランジスタ(第1のトランジスタ)101と、ゲート電位を固定された駆動用トランジスタ(第3のトランジスタ)102と、発光素子104への電流の供給を制御する電流制御用トランジスタ(第2のトランジスタ)103、ビデオ信号の電位を消去するための消去用トランジスタ(第4のトランジスタ)106とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子105を画素に設けても良い。なお、発光素子104と駆動用トランジスタ102と電流制御用トランジスタ103とは直列に接続している。
【0021】
駆動用トランジスタ102及び電流制御用トランジスタ103は同じ極性を有する。本実施の形態において、駆動用トランジスタ102と電流制御用トランジスタ103はいずれも線形領域で動作させる。なお、飽和領域とは、Vds>Vgs−Vth(Vdsはドレイン・ソース間電圧、Vthは閾値電圧を表す。)を満たす領域であり、これ以外の領域は線形領域である。
【0022】
通常、駆動用トランジスタ102を飽和領域で動作させた場合には、発光素子の劣化に起因した順方向電圧の増加による影響は受けにくくなるが、一方で移動度や閾値のばらつきに起因した駆動用トランジスタ102のドレイン電流のばらつきによる表示ムラが生じ易くなる。これは、飽和領域におけるドレイン電流と、線形領域におけるドレイン電流とがそれぞれ(式1)、(式2)により表されることからも分かるように、線形領域での動作と比較して飽和領域での動作の方がVthからの影響を受けやすいためである。
Ids=1/2・μ・Co・W/L・(Vgs−Vth)2 ・・・(式1)
Ids=μ・Co・W/L・(Vgs−Vth)・Vds ・・・(式2)
なお、μは移動度(cm2/Vs)、Coはゲート容量(F/cm2)、Lはゲート長(μm)、Wはゲート幅(μm)を表す。
【0023】
しかしながら、上記のように、線形領域で駆動用トランジスタ102を動作せることにより、移動度や閾値のばらつきに起因した駆動用トランジスタ102のドレイン電流のばらつきによる表示ムラの少ない発光装置とすることができる。
【0024】
スイッチング用トランジスタ101のゲートは、走査線駆動回路(ゲート信号線駆動回路)から選択信号を入力するための走査線Gj(j=1〜y)に接続されている。スイッチング用トランジスタ101のソースとドレインは、一方が信号線駆動回路(ソース信号線駆動回路)からの信号を入力するための信号線Si(i=1〜x)に、もう一方が電流制御用トランジスタ103のゲートに接続されている。駆動用トランジスタ102のゲートは第2の電源線Wi(i=1〜x)に接続されている。そして駆動用トランジスタ102及び電流制御用トランジスタ103は、第1の電源線Vi(i=1〜x)から供給される電流が、駆動用トランジスタ102及び電流制御用トランジスタ103のドレイン電流として発光素子104に供給されるように、第1の電源線Vi(i=1〜x)、発光素子104と接続されている。本実施の形態では、電流制御用トランジスタ103のソースが第1の電源線Vi(i=1〜x)に接続され、駆動用トランジスタ102のドレインが発光素子104の画素電極に接続される。また消去用トランジスタ106のゲートは、第2走査線Gej(j=1〜y)に接続されており、ソースとドレインは、一方が第1の電源線Vi(i=1〜x)に、他方が電流制御用トランジスタ103のゲートに接続されている
【0025】
なお駆動用トランジスタ102のソースを第1の電源線Vi(i=1〜x)に接続し、電流制御用トランジスタ103のドレインを発光素子104の画素電極に接続する構成であってもよい。この場合でも、駆動用トランジスタのゲート電位は固定されるものとする。
【0026】
本実施の形態において、駆動用トランジスタ102にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【0027】
また、発光素子104は陽極と陰極と、陽極と陰極との間に設けられた発光物質を含む層とからなる。図1のように、陽極が駆動用トランジスタ102と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子104の対向電極と、第1の電源線Vi(i=1〜x)のそれぞれには、発光素子104に順バイアス方向の電流が供給されるように、電位差が設けられている。
【0028】
容量素子105が有する2つの電極は、一方は第1の電源線Vi(i=1〜x)に接続されており、もう一方は電流制御用トランジスタ103のゲートに接続されている。容量素子105はスイッチング用トランジスタ101が非選択状態(オフ状態)にある時、容量素子105の電極間の電位差を保持するために設けられている。なお図1では容量素子105を設ける構成を示したが、本発明はこの構成に限定されず、容量素子105を設けない構成にしても良い。
【0029】
図1では駆動用トランジスタ102および電流制御用トランジスタ103をpチャネル型トランジスタとし、駆動用トランジスタ102のドレインと発光素子104の陽極とを接続した。逆に駆動用トランジスタ102および電流制御用トランジスタ103をnチャネル型トランジスタとするならば、駆動用トランジスタ102のソースと発光素子104の陰極とを接続する。この場合、発光素子104の陰極が画素電極、陽極が対向電極となる。
【0030】
次に、図1に示した画素の駆動方法について説明する。図1に示す画素は、その動作を書き込み期間と保持期間と消去期間とに分けて説明することができる。まず書き込み期間において走査線Gj(j=1〜y)が選択されると、走査線Gj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ101がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ101を介して電流制御用トランジスタ103のゲートに入力される。なお、駆動用トランジスタ102はゲートが第1の電源線Vi(i=1〜x)に接続されているため、常にオン状態である。
【0031】
ビデオ信号によって電流制御用トランジスタ103がオンになる場合は、第1の電源線Vi(i=1〜x)を介して電流が発光素子104に供給され、発光素子104は発光する。
【0032】
またビデオ信号によって電流制御用トランジスタ103がオフになる場合は、発光素子104への電流の供給は行なわれず、発光素子104は発光しない。
【0033】
保持期間では、走査線Gj(j=1〜y)の電位を制御することでスイッチング用トランジスタ101をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ103をオンにした場合、ビデオ信号の電位は容量素子105によって保持されているので、発光素子104への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ103をオフにした場合、ビデオ信号の電位は容量素子105によって保持されているので、発光素子104への電流の供給は行なわれていない。
【0034】
消去期間では、第2走査線Gej(j=1〜y)が選択されて消去用トランジスタ106がオンになり、電源線V1〜Vxの電位が消去用トランジスタ106を介して電流制御用トランジスタ103のゲートに与えられる。よって、電流制御用トランジスタ103がオフになるため、発光素子304に強制的に電流が供給されない状態を作り出すことができる。
【0035】
上記の駆動方法における駆動タイミングの一例は実施の形態6において詳しく述べることとする。
【0036】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。
【0037】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、SOIを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【0038】
上記に示した本発明の発光装置では、駆動用トランジスタ102のゲートは第2の電源線Wi(i=1〜x)に接続され、電位を固定されているため、従来技術の発光装置で問題となっていたような、容量素子の電位変化、およびスイッチング用トランジスタのスイッチングや信号線、走査線の電位の変化等に伴った駆動用トランジスタ701のVgsの変化が抑制されている。また、上記に示したような消去用トランジスタを設けた構成とすることは、特に時間分割法により階調表示を行う場合に、発光のデューティー比を上げたり、階調数を上げたりするのに対し有効である。
【0039】
(実施の形態2)
本実施の形態では、本発明の発光装置が有する画素の、図1とは異なる形態について説明する。
【0040】
図1で示した画素と同様に、図2に示す画素は、発光素子204と、ビデオ信号の画素への入力を制御するためのスイッチング用トランジスタ(第1のトランジスタ)201と、ゲート電位を固定された駆動用トランジスタ(第3のトランジスタ)202、発光素子204への電流の供給を制御する電流制御用トランジスタ(第2のトランジスタ)203と、ビデオ信号の電位を消去するための消去用トランジスタ(第4のトランジスタ)206とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子205を画素に設けても良い。なお、発光素子204と駆動用トランジスタ202と電流制御用トランジスタ203とは直列に接続している。
【0041】
なお、図2に示した画素では、第2の走査線Gejが設けられており、駆動用トランジスタ202のゲートは第2の走査線Gej(j=1〜y)に接続されている。消去用トランジスタ206のゲートは、第2走査線Gej(j=1〜y)に接続されており、ソースとドレインは、一方が第1の電源線Vi(i=1〜x)に、他方が電流制御用トランジスタ203のゲートに接続されている。そのため、本実施の形態では、第2の電源線は設けられていない。但し、その他の構成は、図1と同様である。
【0042】
次に、図2に示した画素の駆動方法について説明する。図2に示す画素は、その動作を書き込み期間、点灯期間および非点灯期間と、消去期間に分けて説明することができる。
【0043】
まず書き込み期間において、第1の走査線Gaj(j=1〜y)が選択されると、第1の走査線Gaj(j=1〜y)にゲートが接続されているスイッチング用トランジスタ201がオンになる。そして、信号線S1〜Sxに入力されたビデオ信号が、スイッチング用トランジスタ201を介して電流制御用トランジスタ203のゲートに入力される。同時に、ビデオ信号の電位は容量素子205によって保持される。
【0044】
点灯期間では第2の走査線Gej(j=1〜y)が選択され、第2の走査線Gej(j=1〜y)にゲートが接続されている駆動用トランジスタ202がオンになる。このとき容量素子205によって保持されたビデオ信号の電位により、電流制御用トランジスタ203がオンになる場合は、電源線Vi(i=1〜x)を介して電流が発光素子204に供給される。また容量素子205によって保持されたビデオ信号の電位によって電流制御用トランジスタ203がオフになる場合は、発光素子204への電流の供給は行なわれず、発光素子204は発光しない。非点灯期間では、第2の走査線Gej(j=1〜y)により、駆動用トランジスタ202はオフとする。これにより、発光素子204への電流の供給は行なわれない。なお、書き込み期間において、第2の走査線Gej(j=1〜y)を選択しても、非選択としてもよい。
【0045】
消去期間では、第2の走査線Gej(j=1〜y)の電位を制御することで、消去用トランジスタ206をオン、駆動用トランジスタ202をオフにする。電源線V(1〜x)の電位が消去用トランジスタ206を介して電流制御用トランジスタ203のゲートに与えられるため、電流制御用トランジスタ203がオフになる。よって、電源線V(1〜x)から発光素子204に電流が供給されない状態を作り出すことができる。電流制御トランジスタ203のゲート電位は保持されるので、消去期間中消去用トランジスタ206をオンしつづけてもよいし、消去期間よりも短い期間だけオンさせてもよい。なお、駆動用トランジスタ202のゲートは、1行前の第2の走査線に接続しても良いし、1行後の第2の走査線に接続しても良い。
【0046】
上記に示した本発明の発光装置では、駆動用トランジスタ102のゲートは、容量素子ではなく、走査線Gej(j=1〜y)によって電位を固定されているため、従来技術の発光装置で問題となっていたような、容量素子の電位変化、およびスイッチング用トランジスタのスイッチングや信号線、走査線の電位の変化等に伴った駆動用トランジスタ701のVgsの変化が抑制されている。また、上記に示したような消去用トランジスタを設けた構成とすることは、特に時間分割法により階調表示を行う場合に、発光のデューティー比を上げたり、階調数を上げたりするのに対し有効である。
【0047】
(実施の形態3)
実施の形態1〜3に示した画素を有する発光装置では、駆動用トランジスタのゲートに固定電位を入力するための電源線または走査線が増加する。そのため、プロセス起因のごみなどが原因のショートのリスクが増大する。そこで本実施の形態では、配線を減らすためにトランジスタの接続に新規の構成を用いた発光装置について図4〜6、7を用いて説明する。
【0048】
図3は画素の詳細な構成を説明する上面図であり、また、図5は図3に示した画素部の一画素の構成を表した回路図である。また、図7は、基板3008に画素部3009、走査線駆動回路3007、信号線駆動回路3006、FPC接続部(外部入力端子)3005が配置される本発明の素子基板の構成を示しており、画素部3009には図5で表される構成を有する画素3000が複数個備えられ、マトリクス状に配置されている。
【0049】
図3において、ビデオ信号線5001、第1の電源線5002、第2の電源線5011に相当し、第1の走査線5004、第2の走査線5003が囲む領域にTFTが配置された画素を示している。
【0050】
本実施の形態では、ビデオ信号線5001と第1の電源線5002と第2の電源線5011は同じ導電膜で形成し、第1の走査線5004と第2の走査線5003は同じ導電膜で形成する。また5005はスイッチング用トランジスタであり、第1の走査線5004の一部がそのゲート電極として機能する。また5006は消去用トランジスタであり、第2の走査線5003の一部がそのゲート電極として機能する。5007は駆動用トランジスタ、5008は電流制御用トランジスタに相当する。5009は画素電極に相当している。発光物質を含む層(発光層)や陰極(共に図示せず)と重なる領域(発光エリア)において発光する。
【0051】
図4はこの画素の縦断面図であり、図3で示すA−A'線に対応する部位を示している。基板3008上には半導体膜10〜13が形成されている。この半導体膜は例えば、窒化シリコン、酸窒化シリコンなどのガスバリア性の無機絶縁膜で挟まれていることが好ましい。本実施の形態においてトランジスタはトップゲート型の構造で示しているが、ボトムゲート型の構造を採用しても良い。駆動用トランジスタのゲート電極5010は、配線5011と第1の層間絶縁膜15を介して接続している。画素電極5001は第2の層間絶縁膜17を介してその下層の配線16と接続されている。
【0052】
ここで、図5における駆動用トランジスタ702の記号について説明する。この記号はゲート電極の異なる2点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。図5に示す画素では、駆動用トランジスタ702の接続において、ゲート電極と配線とのコンタクトを2箇所で取り、ゲートを配線の一部として用い、第2の電源線Wi(i=1〜x)が同層で信号線Si(i=1〜x)や第1の電源線と並列して配置されている部分を少なくしている。図5において点線710で囲まれた部分は、図3において点線710で囲まれた部分に相当する。
【0053】
なお、図5に示す画素は、上記に述べた駆動用トランジスタ702の接続に関する構成以外の部分については、図1に示した画素と同様の動作をするものである。
【0054】
本実施の形態のように、駆動トランジスタのゲート電圧を制御する配線を、ゲート電極と配線とのコンタクトを2箇所で取り、ゲートを配線の一部として用い、第2の電源線が同層で信号線や第1の電源線と並列して配置されている部分を少なくすることで、これらの配線の隣接間ショートによる不良の発生確率を低下させることができる。例えば、信号線や電源線を形成する層の前後におけるプロセス中に発生するごみを原因として、配線ショートが発生する確率を減少させることができる。
【0055】
なお図3に示した上面図は一実施例であり、本発明はこれに限定されるものではない。
【0056】
(実施の形態4)
本実施例では、本発明における発光装置の一態様について図面を参照して説明する。
【0057】
本実施の形態では、薄膜トランジスタ(TFT)で駆動するアクティブマトリクス型の画素構成を有する発光装置の構成と駆動について説明する。
【0058】
図8に外部回路のブロック図とパネルの概略図を示す。図8に示すように、アクティブマトリクス型表示装置は外部回路3004及びパネル3010を有する。外部回路3004はA/D変換部3001、電源部3002及び信号生成部3003を有する。A/D変換部3001はアナログ信号で入力された映像データ信号をデジタル信号(ビデオ信号)に変換し、信号線駆動回路3006へ供給する。電源部3002はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路(ソース信号線駆動回路)3006、走査線駆動回路(ゲート信号線駆動回路)3007、発光素子3011、信号生成部3003等に供給する。信号生成部3003には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路3006及び走査線駆動回路3007を駆動するためのクロック信号等を生成する。
【0059】
外部回路3004からの信号及び電源はFPCを通し、パネル3010内のFPC接続部3005から内部回路等に入力される。
【0060】
また、パネル3010は図7に示されるように基板3008上に、FPC接続部3005、内部回路が配置され、また、発光素子3011を有する。内部回路は信号線駆動回路3006、走査線駆動回路3007及び画素部3009を有する。図7には例として実施形態4に記載の画素を採用しているが、前記画素部3009に実施の形態1〜3に挙げたいずれかの画素構成を採用することができる。
【0061】
基板中央には画素部3009が配置され、その周辺には、信号線駆動回路3006及び走査線駆動回路3007が配置されている。発光素子3011及び、前記発光素子の対向電極は画素部3009全体面に形成されている。
【0062】
より詳しく、図9に信号線駆動回路3006のブロック図を示す。信号線駆動回路3006はD−フリップフロップ4001を複数段用いてなるシフトレジスタ4002、データラッチ回路4003、ラッチ回路4004、レベルシフタ4005及びバッファ4006等を有する。入力される信号はクロック信号線(S−CK)、反転クロック信号線(S−CKB)、スタートパルス(S−SP)、ビデオ信号(DATA)及びラッチパルス(LatchPulse)とする。
【0063】
まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シフトレジスタ4002より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路4003へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。
【0064】
最終段のデータラッチ回路4003においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路4003において保持されているビデオ信号は一斉にラッチ回路4004へと転送される。その後、レベルシフタ4005においてレベルシフトされ、バッファ4006において整形された後、信号線S1からSnへ一斉に出力される。その際、走査線駆動回路3007によって選択された行の画素へ、Hレベル(高レベル)、Lレベル(低レベル)が入力され、発光素子3011の発光、非発光を制御する。
【0065】
本実施の形態にて示したアクティブマトリクス型表示装置はパネル3010と外部回路3004が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、発光素子を使用したものとしたが、それ以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路3006内にレベルシフタ4005及びバッファ4006が無くてもよい。
【0066】
(実施の形態5)
本実施例では、画素の断面構造について説明する。図10(A)に、駆動用トランジスタ9021がP型で、発光素子9022から発せられる光が陽極9023側に抜ける場合の画素の断面図を示す。
【0067】
図10(A)では、発光素子9022の陽極9023と駆動用トランジスタ9021が電気的に接続されており、陽極9023上に発光層9024、陰極9025が順に積層されている。陰極9025は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして発光層9024は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極9023上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極9023は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。
【0068】
陽極9023と、発光層9024と、陰極9025とが重なっている部分が発光素子9022に相当する。図10(A)に示した画素の場合、発光素子9022から発せられる光は、白抜きの矢印で示すように陽極9023側に抜ける。
【0069】
図10(B)に、駆動用トランジスタ9001がN型で、発光素子9002から発せられる光が陽極9005側に抜ける場合の、画素の断面図を示す。図10(B)では、発光素子9002の陰極9003と駆動用トランジスタ9001が電気的に接続されており、陰極9003上に発光層9004、陽極9005が順に積層されている。陰極9003は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ca、Al、CaF、MgAg、AlLi等が望ましい。そして発光層9004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極9003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極9005は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。
【0070】
陰極9003と、発光層9004と、陽極9005とが重なっている部分が発光素子9002に相当する。図10(B)に示した画素の場合、発光素子9002から発せられる光は、白抜きの矢印で示すように陽極9005側に抜ける。
【0071】
図10(C)に、発光素子9032から発せられる光が陰極9035および陽極9033の両側に抜ける場合の、画素の断面図を示す。図10(C)では、発光素子9032の陽極9033と駆動用トランジスタ9031が電気的に接続されており、陽極9033上に発光層9034、陰極9035が順に積層されている。陰極9035は例えば、Ca、Al、CaF、MgAg、AlLi等の仕事関数が小さい材料からなる薄膜、若しくはこれらの材料を含有する薄膜であって透光性を有するものと透明導電膜とが積層された構造であることが望ましい。そして発光層9034は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極9033上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極9023は光を透過する透明導電膜を用いて形成し、例えばITOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。
【0072】
陰極9033と、発光層9034と、陽極9035とが重なっている部分が発光素子9032に相当する。図10(C)に示した画素の場合、発光素子9032から発せられる光は、白抜きの矢印で示すように陰極9035および陽極9033の両側に抜ける。
【0073】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【0074】
(実施の形態6)
本発明の画素構成を用いた駆動タイミングの一例を、図11を用いて説明する。
【0075】
図11(A)はデジタル時間階調方式を用い、4ビット階調を表現する場合の例である。データ保持期間Ts1〜Ts4は、その長さの比をTs1:Ts2:Ts3:Ts4=23:22:21:20=8:4:2:1としている。
【0076】
動作について説明する。まず、書き込み期間Tb1において、1行目から順に第1の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ts1へと移る。同じ動作が、最終行まで行われ、期間Ta1が終了する。このとき、データ保持期間Ts1が終了した行から順に書き込み期間Tb2へ移る。
【0077】
ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間(ここではSF4が該当する)においては、データ保持期間の終了後、直ちに次の期間が開始しないよう、消去期間2102を設ける。消去期間において発光素子は、強制的に非発光状態とされる。
【0078】
ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はTs1〜Ts4である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
【0079】
また、図11(B)に書き込みパルス及び消去パルスの例を示す。前記消去パルスは消去パルス▲1▼に示すように、1行ずつパルスを入力し、消去期間中は容量手段等によって保持してもよいし、消去パルス▲2▼に示すように、消去期間中ずっと、Hレベルを入力しつづけてもよい。なお、図11(B)に示すパルスはいずれもスイッチング用トランジスタ及び消去用トランジスタがn型である場合であり、前記スイッチング用トランジスタ及び前記消去用トランジスタがp型である場合は、図11(B)のパルスはいずれもHレベルとLレベルが反転する。
【0080】
(実施の形態7)
本発明の発光装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の発光装置を用いることが望ましい。
【0081】
図12は、本発明に係る発光装置であって、外部回路との接続配線まで組み立てた状態を示している。図12(A)は上面図であり、第1の基板1204には画素部1202、信号線駆動回路1201、走査線駆動回路1203が形成されている。この各種回路は実施の形態1乃至6で説明した構成をもって作製されるものである。第2の基板はシール材1205で第1の基板1210と対向して固着されている。これらの基板は、代表的には、ガラス基板(無アルカリ基板と呼ばれるものであり、アルミノシリケートガラスやバリウムホウケイ酸ガラスなど)を用いるが、その他のプラスチック基板を用いても良い。プラスチック基板を用いる場合は、表面をハードコート処理したり、水蒸気などの侵入を防ぐためにガスバリア膜を設けておくことが望ましい。
【0082】
図12(B)はA−A'に対応する縦断面図であり、第1の基板1201上に画素部1202、信号線駆動回路1201が形成されている状態を模式的に示している。本実施の形態の場合、信号線駆動回路1201は、nチャネル型トランジスタ1223及びpチャネル型トランジスタ1224で構成されているが、一方のチャネル型のトランジスタのみを用いて回路を形成しても良い。また、全ての回路構成を画素部1202と一体形成しても良いが、シフトレジスタなどの信号選択回路のみを形成し、他は外付けのICチップで実装しても良い。
【0083】
画素部1202はスイッチング用トランジスタ1211、駆動用トランジスタ1212を含み、他のトランジスタは図示していないが、実施の形態1乃至4と同様に形成したものが配置されることになる。
【0084】
駆動用トランジスタ1212と接続する発光素子1218は、第1の電極1213と、第2の電極1216との間に有機化合物を含む発光層を介在させた構成であり、トランジスタ上に層間絶縁膜を介して積層形成されている。発光素子1218は、第1の電極1213と第2の電極1216の一方を透光性の電極で形成することにより第1の基板1202側、または第2の基板1204側に光を放射させる発光装置とすることができる。また、両方の電極を透光性の電極とすることにより、両面に発光素子の光を放射する、所謂一画面両面表示型の発光装置とすることができる。
【0085】
発光素子1218上にはパッシベーション層1208が形成され、封止用に樹脂1230を介して第2の基板1204が固着されている。封止を強固なものとするためには、基板の周辺部にシール材1205でシールパターンを形成し、固着しても良い。外部回路との接続部では、第1の基板1210の端部において接続配線1208が駆動回路側から引き出され、フレキシブルプリント配線基板(FPC)と異方性導電材を用いて接着されている。このような形態としてモジュールが提供される。
【0086】
このようなモジュールを搭載できる電子機器として、携帯情報端末(携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等)、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図13に示す。
【0087】
図13(A)はモニタ装置であり、筐体6001、音声出力部6002、表示部6003等を含む。前記したモジュールは表示部6003として組み込むことができ、この装置を完成させることができる。このモニタ装置は、パソコン用、TV放送受信用、広告表示用など全ての情報表示装置が含まれる。
【0088】
図13(B)はモバイルコンピュータであり、本体6101、スタイラス6102、表示部6103、操作ボタン6104、外部インターフェイス6105等を含む。前記したモジュールは表示部6103として組み込むことができ、この装置を完成させることができる。
【0089】
図13(C)はゲーム機であり、本体6201、表示部6202、操作ボタン6203等を含む。前記したモジュールは表示部6202として組み込むことができ、この装置を完成させることができる。
【0090】
図13(D)は携帯電話であり、本体6301、音声出力部6302、音声入力部6303、表示部6304、操作スイッチ6305、アンテナ6306等を含む。前記したモジュールは表示部6304として組み込むことができ、この装置を完成させることができる。
【0091】
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【0092】
【発明の効果】
本発明により、スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、発光装置を得ることができる。
【0093】
【図面の簡単な説明】
【図1】本発明の一実施形態であって画素の構成を示す回路図。
【図2】本発明の一実施形態であって画素の構成を示す回路図。
【図3】本発明の一実施形態であって画素の詳細な構成を説明する図。
【図4】図3に対応した画素の構造を示す縦断面図。
【図5】本発明の一実施形態であって画素の構成を示す回路図。
【図6】従来技術について説明する図。
【図7】本発明の一実施形態であって画素部の構成を説明する図。
【図8】本発明の一実施形態であって外部回路とパネルとの概要を示す図。
【図9】信号線駆動回路の一構成例を示す図。
【図10】本発明の画素の断面構造の一例を示す図。
【図11】本発明に係る発光装置の動作タイミングの一例を示す図。
【図12】本発明に係るモジュールの一態様を示す図。
【図13】本発明が適用可能な電子機器の例を示す図。
Claims (2)
- 発光素子と、
信号線にソース又はドレインの一方が接続し、且つ第1の走査線にゲートが接続した第1のトランジスタと、
電源線にソースが接続し、前記第1のトランジスタのソース又はドレインの他方にゲートが接続した第2のトランジスタと、
第2の走査線にゲートが接続し、第2のトランジスタのドレインにソースが接続し、且つ前記発光素子にドレインが接続した第3のトランジスタと、
前記第2の走査線にゲートが接続し、前記第2のトランジスタのゲートにソース又はドレインの一方が接続し、且つ第1の電源線にソース又はドレインの他方が接続した第4のトランジスタと、を有し、
前記第2のトランジスタ及び前記第3のトランジスタは線形領域で動作していることを特徴とする発光装置。 - 信号線にソース又はドレインの一方が接続し、且つ第1の走査線にゲートが接続した第1のトランジスタと、
電源線にソースが接続し、前記第1のトランジスタのソース又はドレインの他方にゲートが接続した第2のトランジスタと、
第2の走査線にゲートが接続し、第2のトランジスタのドレインにソースが接続し、且つ発光素子にドレインが接続した第3のトランジスタと、
前記第2の走査線にゲートが接続し、前記第2のトランジスタのゲートにソース又はドレインの一方が接続し、且つ第1の電源線にソース又はドレインの他方が接続した第4のトランジスタと、を有し、
前記第2のトランジスタ及び前記第3のトランジスタは線形領域で動作していることを特徴とする素子基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003188510A JP4515051B2 (ja) | 2003-06-30 | 2003-06-30 | 素子基板及び発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003188510A JP4515051B2 (ja) | 2003-06-30 | 2003-06-30 | 素子基板及び発光装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005024758A JP2005024758A (ja) | 2005-01-27 |
JP2005024758A5 JP2005024758A5 (ja) | 2006-07-20 |
JP4515051B2 true JP4515051B2 (ja) | 2010-07-28 |
Family
ID=34187033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003188510A Expired - Fee Related JP4515051B2 (ja) | 2003-06-30 | 2003-06-30 | 素子基板及び発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4515051B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259573A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機el装置及びその駆動方法並びに電子機器 |
US7977678B2 (en) | 2007-12-21 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000221942A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 有機el素子駆動装置 |
JP2000347621A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | 画像表示方法および装置 |
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
JP2001142427A (ja) * | 1999-11-16 | 2001-05-25 | Pioneer Electronic Corp | マトリクス型表示装置及びその駆動方法 |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
JP2002124377A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 電流駆動回路 |
JP2002304147A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 画像表示装置の駆動方法、画像表示装置の駆動装置、および画像表示装置 |
JP2003059650A (ja) * | 2001-08-13 | 2003-02-28 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の駆動回路 |
WO2003027997A1 (fr) * | 2001-09-21 | 2003-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Ecran et procede de fonctionnement associe |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119311A (ja) * | 1986-11-07 | 1988-05-24 | Hitachi Ltd | コンテイニアス・フイルタ回路 |
JPH01155709A (ja) * | 1987-12-11 | 1989-06-19 | Nippon Telegr & Teleph Corp <Ntt> | スイツチトキヤパシタフイルタ回路 |
JPH0856011A (ja) * | 1994-06-07 | 1996-02-27 | Mitsubishi Electric Corp | 受光素子、受光素子回路および受光素子アレイ |
-
2003
- 2003-06-30 JP JP2003188510A patent/JP4515051B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000221942A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 有機el素子駆動装置 |
JP2000347621A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | 画像表示方法および装置 |
JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
JP2001142427A (ja) * | 1999-11-16 | 2001-05-25 | Pioneer Electronic Corp | マトリクス型表示装置及びその駆動方法 |
JP2002084181A (ja) * | 2000-09-07 | 2002-03-22 | Mitsubishi Electric Corp | 差動出力回路 |
JP2002124377A (ja) * | 2000-10-13 | 2002-04-26 | Nec Corp | 電流駆動回路 |
JP2002304147A (ja) * | 2001-04-06 | 2002-10-18 | Sharp Corp | 画像表示装置の駆動方法、画像表示装置の駆動装置、および画像表示装置 |
JP2003059650A (ja) * | 2001-08-13 | 2003-02-28 | Pioneer Electronic Corp | 有機エレクトロルミネッセンス素子の駆動回路 |
WO2003027997A1 (fr) * | 2001-09-21 | 2003-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Ecran et procede de fonctionnement associe |
Also Published As
Publication number | Publication date |
---|---|
JP2005024758A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11430845B2 (en) | Element substrate and light-emitting device | |
US7742024B2 (en) | Element substrate and light emitting device | |
US9147720B2 (en) | Element substrate and light emitting device | |
US7714818B2 (en) | Element substrate and a light emitting device | |
US20050200618A1 (en) | Light-emitting display | |
JP2015007812A (ja) | 半導体装置、表示モジュール、及び電子機器 | |
JP4515051B2 (ja) | 素子基板及び発光装置 | |
JP4801329B2 (ja) | 発光装置 | |
JP5072254B2 (ja) | 表示装置 | |
JP4842381B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |