JP4514964B2 - 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 - Google Patents

光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 Download PDF

Info

Publication number
JP4514964B2
JP4514964B2 JP2000599106A JP2000599106A JP4514964B2 JP 4514964 B2 JP4514964 B2 JP 4514964B2 JP 2000599106 A JP2000599106 A JP 2000599106A JP 2000599106 A JP2000599106 A JP 2000599106A JP 4514964 B2 JP4514964 B2 JP 4514964B2
Authority
JP
Japan
Prior art keywords
layer
silicon
optical
mirror
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000599106A
Other languages
English (en)
Other versions
JP2002536708A (ja
Inventor
エマニュエル アジ,
ジャン−ルイ ポートラ,
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2002536708A publication Critical patent/JP2002536708A/ja
Application granted granted Critical
Publication of JP4514964B2 publication Critical patent/JP4514964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0054Processes for devices with an active region comprising only group IV elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00Mountings, adjusting means, or light-tight connections, for optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021Silicon based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/3027IV compounds
    • H01S5/3031Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223IV compounds
    • H01S5/3224Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Optical Integrated Circuits (AREA)
  • Surface Treatment Of Optical Elements (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、光学用シリコン層を基板上に形成する方法および当該方法による光学素材の製造方法への種々の適用に関する。
光学用のシリコン層とは光の伝播、反射、伝達および/又は発生に関する光学素材を言う。
本発明は、特にブラッグミラーのような反射鏡および光学エミッタマイクロキャビティセルの製造への適用に関する。
【0002】
【従来技術】
電子回路の製造においてシリコンは広く使用されている。
しかし、光学の分野においては、シリコンの間接禁止帯域のためにシリコンからの放射は極めて微弱であり、したがってシリコンを発光素材として使用することは不可能である。
現在、市場ではシリコンベースの光照射装置は知られていない。
しかし、シリコン関連の技術は非常に開発が進んでおり、安価に入手できることを考えるとシリコンによる発光装置を使用することには利点があるということができる。
さらに、光学的素材と電子的素材を組み合わせて電子回路に使用することも可能なはずである。
【0003】
III−V族半導体は主としてマイクロキャビティの製造のための用途が知られているが、他の半導体については他の用途が多く知られている。マイクロキャビティは作用する光の半波長の1ないしは整数倍の層厚を有する層状の活性媒質を、第1と第2のミラーの間に挟んだ構造である。
本明細書の最後に掲載した文献(1)は、エルビウムでドープされたファブリ−ペロー型のアモルファスシリカベースマイクロキャビティの製造方法に関するものである。
マイクロキャビティは2つのブラッグミラーに挟持されている。
このマイクロキャビティの製造において使用されている材料がアモルファスであるために、光の照射特性には大きな限界がある。一方、希土類イオンが使用されているのでこの種のマイクロキャビティを使用することが可能になる。
【0004】
本明細書の末尾で同様に参照されている文献(2)は、結晶性ブラッグミラーの製造方法を開示するものである。当該方法は、基本的に、基板上でのシリコンの成長、および酸素注入、次にシリコンによる酸化シリコン層の被覆からなるものである。この操作を繰り返すことによって、複数の周期を有するブラッグミラーを得ることができる。
【0005】
しかし、この方法は基本的にSIMOX(酸化層による分離)と呼ばれる方法によっているが、この方法は電子産業においては使用されていない方法であることは明らかである。
【0006】
【発明の要旨】
本発明の目的はシリコン層の形成方法、特に光学用の素材、特にマイクロキャビティ光源を製造するためのシリコン結晶の製造方法を提供することである。
本発明の他の目的は、特に光学素材を製造するための同様の方法を廉価に提案することである。
【0007】
他の目的は、ブラッグミラーおよびマイクロキャビティ光源の製造のために上記の製造方法を適用することを提案することである。
これらの目的を達成するために、本発明の目的は、より具体的に言えば基板上に光学用に所定の層厚を有するシリコン層を形成する方法を提供することである。本発明に従えば、当該方法は以下のステップを記載の順序で有する:
a)既に他の層が形成されているかあるいは形成されていない基板に、表面に該表面とほぼ平行な剥離領域によって区画された所定の層厚よりも厚いか薄い表面層を有し、表面が結合工程において基板と接触する酸化シリコン層によって覆われたシリコンブロックを分子結合させ
b)基板に接着された表面から、シリコンブロックを前記剥離領域において剥離させて表層を基板に残し、
c)前記所定の層厚になるまで表面層の板厚を減少(増大)させる。
分子接合とは、接着剤の挿入なしで接触する表面間において分子間接合を伴う接合を言う。
【0008】
剥離技術の使用は電子技術の分野では広く知られており、例えば、本明細書の最後で参照した文献(3)に記載されている。当該方法はシリコン層、特にシリコンと同じ結晶格子又は結晶構造を有しない基板上にシリコン結晶を製造するために有効な方法である。
【0009】
本発明に基づく方法は、上述のような限界にもかかわらず、光学分野に剥離を導入した方法である。
【0010】
本発明の1つの利用方法によれば、ステップa)における表面層の層厚は所定の層厚より大きい。この場合は、ステップc)は機械的、化学的または機械−化学的方法によって層厚を減少させる工程である。
特に、シリコン層は、研磨又は当該層の酸化とエッチングによる酸化層の選択的除去によって厚さを減少させることができる。
【0011】
第2の可能性によれば、剥離層によって表面に区画が形成されたシリコンブロックは又ステップa)において表層の層厚が所定の厚さよりも薄いものを使用することも可能である。この場合、表層の厚さはステップc)において結晶成長によって増大させることができる。
【0012】
例えば、結晶成長は気層エピタキシャル法のような方法で行うことができる。結合ステップの前に、シリコンブロックの1つの表面から水素注入を行って当該表面に概略平行な面に容易に崩壊する領域を形成することで剥離層を作っておくことができる。注入時のエネルギーは、どの製造方法を選択するかによって、所定の層厚よりも深いあるいは浅い位置に剥離層を形成するように調節することができる。
【0013】
この場合、所定の層厚とは、必要な光学特性を得るために必要なシリコン層の厚さである。例えば、当該層厚はλ/4nsと同一又はこれに比例する厚さであり、ここでλは発生又は受ける光の波長、nsはシリコンの屈折率である。
発明の好ましい1態様によれば、酸化シリコン層をシリコンブロック上、厳密に言えば注入を行う表面に形成する。該表面は、好ましくは注入の前に形成され、次に本発明に基づく分子結合工程で基板と接触する。
【0014】
本発明の1つの適用例は、基板上に波長λのブラッグミラーを製造する方法への適用である。この方法によれば、光学的な層厚がλ/4n0である酸化シリコン層を少なくとも1つ含む積層構造を形成する、ここにおいてn0は光学的な層厚がλ/4nsである少なくとも1つの酸化シリコン層の屈折率、ここでnsはシリコンの屈折率、シリコン層は上記の方法で製造されたものとする。
【0015】
例えば、酸化シリコン層は上述の方法で注入までにシリコンブロックに形成されたものであっても良い。
ブラッグミラーは複数の周期、換言すれば、酸化シリコン層と交互に積層された複数のシリコン層を有するのが好ましい。
例えば、酸化シリコン層は、プラズマによる化学蒸着(PECVD)を用いた化学蒸着法によって形成することができる。
【0016】
本発明の他の適用は、波長λの光のための光学素材の製造方法であって、
−上述の方法によってブラッグミラーを製造し、
−結晶成長法によってブラッグミラーの上に活性材料層を形成してキャビティを形成し、
−キャビティの上部に第2のミラーを形成する方法である。
活性物質は純粋なシリコン結晶又はエルビウムやネオディミウムからなる不純物を活性エレメントとして含有する物質であっても良い。
【0017】
活性物質は、また、クアンティックボックス状(quantic box structure)または異なる材料からなる複数の層構造を有する積層構造の薄層状のSiGe、SiGeCあるいはSiC合金であってもよい。
クアンティックボックス状構造とは、第1の材料からなる基材にごく微量の第2の材料を含有する媒質であり、第2の材料の禁止帯域幅は第1の材料の禁止帯域幅よりも狭い。例えば、キャビティ材料は気層成長又は分子ジェット法によって形成することができる。これらの層厚又は少なくともキャビティの層厚は、作用する光の波長の関数である必要な光学層厚と一致するように調整される。
【0018】
キャビティを覆う第2のミラーは、単純な金属製のミラーでもよいが、好ましくは既に述べた方法によって製造されるブラッグミラーである。
制御された厚さを有するシリコン層を移動させる手法は、光学エミッタのキャビティの製造にも使用することができる。
【0019】
光学エミッタの製造方法は、
−基板上への第1のブラッグミラーの形成と、
−ブラッグミラー上の酸化シリコン層の前述の方法によって形成したシリコン層による被覆、
−シリコン層上への第2のミラーの形成を含む方法である。
ミラーはシリコン層と直接接触するように形成してもよいし、他の中間層によって分離されていても良い。
【0020】
酸化シリコン層はシリコン層を移動させる前に第1のブラッグミラー上に形成されても良い。しかし、好ましくは、酸化シリコン層はシリコン層の表面に直接、換言すればシリコンブロック上に直接、形成される。
前述の実施例においては、第2のミラーは従来型のミラー、例えば、金属層で有ってもよいし、前述の方法で形成されたブラッグミラーであっても良い。
本発明の上記以外の特徴と長所は、添付の図面を参照して行う以下の記載によって明らかになる。記述は純粋に理解を助けるためのものであって、いかなる意味においても限定的に用いられるものではない。
【0021】
【実施例】
説明を簡単にするために、図面において同一、同様又は等価な部分には同じ参照番号を付与することにする。さらに、以下の説明は、λで表される所定の作用波長又は中心波長に対応する部品、装置、素材の製造に関連するものである。
【0022】
水素イオンH+注入を行ったシリコン単結晶20aのブロックを図1に示す。注入は図において矢印で表されている。
注入は、ブロック20a内の所定の深さに、剥離領域と称する破砕領域21を作り出すのに必要十分な密度とエネルギーで行う。
【0023】
剥離領域はシリコンブロックの中の表面層22aを区画する。剥離領域の、注入エネルギーによって決定される深さは、光学的な目的によって決定されるシリコン層の層厚よりも大きな厚さである。
したがって、層厚がλ/4nsの層を形成するには、ここでnsはシリコンの屈折率とする、注入深さおよび表層22aの層厚はこの値以上に設定される。
【0024】
図1にはブロック20aの表層22aが酸化シリコンの第1の層12aによって被覆された様子が示されている。例えば、酸化シリコン層の層厚はλ/4n0、n0は酸化シリコンの屈折率、とすることができる。酸化シリコンの層は化学蒸着又はシリコンブロック20aのシリコンの高温酸化によって形成することが可能である。
【0025】
第1の酸化シリコン層12aの層厚は、例えば化学エッチング又は機械−化学エッチングによって調節することができる。
図1に示されている酸化シリコン層12aの自由表面13と基板の自由表面(図示せず)は、次の分子結合を可能にするための前処理を行う。例えば、前処理は化学洗浄である。
基板はプラットフォーム10によって形成される。この基板は、単一の層からなるか、異なる材料からなる積層構造であっても良い。
【0026】
図2に示した例の場合、基板はシリコン、ガラス又は水晶のブロックである。
図2に示した分子結合はシリコンブロック20aと酸化シリコン層12aを基板10の上に移して、酸化シリコン層12aとプラットフォーム10の表面を接触させる。
図3に示した次の工程は、シリコンブロック20aを予め注入によって形成した剥離面から剥離させる工程である。
剥離は熱処理によって補助されても良い。
【0027】
剥離が終了した後、表層22がプラットフォーム10に酸化シリコン層12aによって固定されている。
表面からはがされたシリコンブロック20aは、別の剥離層を形成するために新たなイオン注入を行っても良い。さらに上述のような工程によって可能である。
【0028】
図4は、プラットフォーム10、酸化層12aおよび表層22から構成される複合体を示す。図4に示された複合体は図3のものに比較すると上下が逆転している。矢印24は表層の厚さ調節のために行われる処理を示している。
図に示した例の場合、表層22の最初の時点における層厚は必要な層厚よりも大きい。したがって、層厚の調整処理は層厚を薄くする処理である。この処理は研磨又は表層の酸化とエッチングによる酸化層の除去の繰り返しによって行うことができる。
【0029】
本方法の1変形例によれば、表層は必要な厚さよりも薄い厚さにすることもできる;この場合は、剥離領域はシリコンブロックのλ/4nsよりも小さな深さに形成する。
この場合、図4に示した厚さの調整ステップは、層厚を増加させる処理である。この処理は、表層上にシリコンを成長させることによって実施することができる。
特別な光学素材又は装置を製造するためには上述の手法を繰り返し用いることができる。以下に例を示す。
【0030】
図5は、シリコン単結晶のブロック20b上に酸化シリコン層12bを形成する様子を示したものである。図1に示したブロック20aと同じように、シリコンブロック20bには剥離領域21が形成されている。剥離領域は水素イオンの注入によって形成される。
さらに、新しい酸化シリコン層12bを形成する方法は、第1の酸化シリコン層12aを形成する方法と同じである。
新しい酸化シリコン層の厚さも、λ/4n0に調整される。
【0031】
図6は、図5に示したシリコンブロックを図4に示した構造体に移転する様子を示す。
シリコンブロック20bを被覆する酸化シリコン表層12bの表面をこの処理の前に既に調整されているシリコン層22bの表面に接触させて、分子結合によって接合する。
この構造体の場合、プラットフォーム10、酸化シリコンの第1層12a、および第1のシリコン層22aからなる複合体を新たにSiO2/Si交互層を形成する際の基板として使用する。
【0032】
別の剥離層によってブロック20bと接触する酸化シリコン層12bに接触した表層22bとが剥離する。
表層シリコン層22bの厚さ調節によって図7に示したような構造体が得られる。
この構造体は、酸化シリコンと酸化物が交互に積層された複数の層がプラットフォーム10の上に形成された構造を有する。符号30で参照するこの積層構造はブラッグミラーを構成する。
必要な反射特性に応じて、ブラッグミラー内のSiO2/Si交互層の数は上述の処理を繰り返すことによって増加させることができることは明らかである。
【0033】
図8は、図7に示したブラッグミラー30を有する光学素材の製造方法を示すものである。
図8に示した製造ステップは、シリコン22bの最後の表面上に活性材料からなる光学キャビティ34の形成を含む。
キャビティ34は、Si、SiGe、SiGeC、SiCから選択された材料を成長させることによって製造可能である。これらの材料はエルビウムのような活性エレメントを形成するドーピング不純物を含有することもできる。
【0034】
キャビティは固体状のブロック、1つ以上の薄層、又はクアンティックボックス構造あるいは上述の材料から選択された異なる材料を積層した積層構造の形状であってもよい。厚さ調節は、作用させる光の波長λに応じて材料の成長を調節することによって得ることができる。
例えば、シリコンキャビティは極く薄いシリコンとSiGe合金の層を有するものであっても良い。SiGeの層は5nmのオーダーの厚さを有し、結晶格子の不整合による変位を生じておらず、クアンティックウエルを形成する。
【0035】
同様に、シリコン層ときわめて薄いゲルマニウム層の間の格子不整合は、クアンティックボックスを形成するゲルマニウムのアイランドを形成することになる。このアイランドが、キャビティ34の発光特性を大幅に増大する。
【0036】
図9に示したように、キャビティ34に第2のミラー36を設けることによって光学素材が完成する。
例えば、第2のミラー36はプラズマ化学蒸着(PECVD)によって作成したSiO2/Siからなる従来型のブラッグミラーであっても良い。
第2のミラー36は、前述した第1のブラッグミラー30の製造方法によって製造したものでも良い。
最後に、第2のミラー36は、金属層を沈積した従来の金属ミラーであっても良い。この種の沈積は、蒸着によって行うことができる。
【0037】
図10ないし12は、本発明のほかの実施例について示したものである。
図10は、シリコンプラットフォーム10にミラー30を形成する第1のステップを示す。
ミラー30は図7に示したようなブラッグミラーか図9に示したミラー36のような別の種類のミラーであっても良い。
【0038】
図11に示した第2のステップは、第1のミラー上に酸化シリコン層31とシリコン層32とを形成するステップを含む。
シリコン層32は、表面層が形成されたシリコンブロックからとられたものである。このブロックは、酸化シリコン層によって覆われたものであっても良い。場合によっては酸化シリコン層で覆われたシリコン層は、次に図2および3に示された方法によって移転される。
【0039】
酸化シリコン層31は第1のミラー30上に直接形成した後にシリコン層32を移転するものであっても良い。
しかし、移転されたシリコン層32の層厚は選択された波長に対応する光学的な厚さに調整されたものではない。
この場合は、光学キャビティを製造するために活性材料を後に成長させるための基板として使用される。したがって、シリコン層32の層厚は好ましくは非常に小さいものである。例えば、その厚さは5から200nmの範囲である。
【0040】
図12は、上述の光学キャビティ34からの活性材料の成長を示すものである。
光学的な厚さを調整する目的のためには、シリコン層32はキャビティ34の一部を構成するものと仮定しても良い。
最後に、キャビティを図9に示したミラーと同様の第2のミラーで被覆する。
【0041】
図13と15は光学素材を製造するための本発明の別の実施例を示すものである。
図13と14とは同様の製造工程によって得られた図10と11に示す構造と凡そ同一の構造を示すものである。したがって、ここではこの構造についてのより詳細な説明は省略する。
しかし、第1のミラー30に移転され酸化シリコン層31を被覆したたシリコン層32が図11に示された層に比較して格段に厚いことが見て取れる。
シリコンブロックの中の剥離領域の深さに依存するシリコン層32の厚さは、光学素材に使用するための光学的な厚さよりも厚く選択される。
【0042】
シリコン層32の厚さは研磨又はエッチングされて調整されることで、光学キャビティを形成する。
このキャビティは図15に示す第2のミラー36によって覆われる。
上述の素材は、基板上で、互いに組み合わされあるいは他の光学又は電子的な素材と組み合わせられる。
【0043】
同様に、上述の素材用の光学キャビティがライトエミッタとして使用される場合、既知の光学的又は電子的なポンピング手段と共に使用される。
【0044】
参考文献
明細書において参照した技術的な背景を開示した文献を以下に記載する。
(1) Ushikawa Yukari他、「繰り返し酸素注入による分離によるエピタキシャル成長に適したSi/SiO2ブラッグ反射鏡」、応用物理レター、69(25),1996年12月16日
(2)フランス特許公開公報FR−A−2681472
(3) E. F. Schubert他、「ErドープされたSi/SiO2共鳴キャビティの発光強度の大幅な改良」、応用物理レター、61(12)、1992年9月21日
(4) Richard A. Soref、「シリコン インターサブバンド レーザ」、超格子とマイクロ構造、vol. 23, No. 2、1998年
(5) Richard A. Soref、「新規なSiベースの電子光学装置の可能性:ユニポーラおよびp-i-p-iレーザ」、シン ソリッド フィルム、294、pp325−329、1997年
(6) Tajima Michio他、「紫外線励起によるフォトルミニセンスによるシリコン絶縁ウエハのボンドとエッチバック特性」、応用物理レター、70(2)、1977年1月13日
(7) Michio Tajima他、「絶縁層上のシリコンにおける電子ホールの密集に起因する発光」、応用物理学会誌, Vol 84, No. 4,1998年8月15日
【図面の簡単な説明】
【図1】 図1は、剥離領域が形成されたシリコンブロックの断面の模式図である。
【図2】 図2は、図1に示した構造を基板上に移動させた構造体の模式的断面図である。
【図3】 図3は、図2に示した構造体の剥離層を剥離させた後の様子を模式的に示す断面図である。
【図4】 図4は、図3に示した構造体に対して最終処理を施した状態を模式的に示した断面図である。
【図5】 図5は、図4に示した構造体に対して、Si/SiO2からなる積層体を形成する製造方法を模式的に示す断面図である。
【図6】 図6は、図4に示した構造体に対して、Si/SiO2からなる積層体を形成する製造方法を模式的に示す断面図である。
【図7】 図7は、図6に示した工程によって得られた積層構造体にマイクロキャビティエミッタモジュールを製造する工程を示した模式的断面図である。
【図8】 図8は、図6に示した工程によって得られた積層構造体にマイクロキャビティエミッタモジュールを製造する工程を示した模式的断面図である。
【図9】 図9は、図6に示した工程によって得られた積層構造体にマイクロキャビティエミッタモジュールを製造する工程を示した模式的断面図である。
【図10】 図10は、他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。
【図11】 図11は、他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。
【図12】 図12は、他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。
【図13】 図13は、さらに他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。
【図14】 図14は、さらに他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。
【図15】 図15は、さらに他のマイクロキャビティエミッタモジュールの製造工程を模式的に示した断面図である。

Claims (15)

  1. 光学素子中の基板(10)上にシリコン層(22a、22b、32、34)を所定の光学的層厚で形成する方法であって:
    a)既に他の層が形成されているかあるいは形成されていない基板に、表面に該表面とほぼ平行な剥離領域(21)によって区画された所定の層厚よりも厚い又は個別に薄い表面層(22a、22b、32、34)を有し、表面が結合工程において基板と接触する酸化シリコン層(12a、12b)によって覆われたシリコンブロックを分子結合させ、当該分子結合が接着剤の挿入なしで接触する表面間における分子結合を含み、
    b)基板に接着された表面から、シリコンブロックを前記剥離領域において剥離させて表層を基板に残し、
    c)前記所定の層厚になるまで表面層の板厚を減少又は個々に増大せることを特徴とする光の伝播、反射、伝達および/又は発生に関するシリコン層の製造方法。
  2. ステップa)における表面層(22a、22b)の層厚は所定の層厚より大きく、ステップc)の層厚減少工程は酸化とエッチングあるいは研磨のうちの少なくとも1つを含むことを特徴とする請求項1に記載のシリコン層の製造方法。
  3. ステップa)におけるシリコンブロック(20a、20b)の表面層(22a、22b)の層厚は所定の層厚より小さく、ステップc)において結晶成長によって表面層の層厚を増大させることを特徴とする請求項1に記載のシリコン層の製造方法。
  4. ブロック(20a、20b)内に崩壊する領域(21)を作るために、ステップa)の前に、シリコンブロックの1つの表面(23)から水素注入を行い、当該ブロックの表面に平行な面に概ね沿って前記崩壊を伸張して剥離層を形成し、注入時のエネルギーを所定の層厚よりも深い又は個々に浅い位置に剥離層を形成するように調節することを特徴とする請求項1に記載のシリコン層の製造方法。
  5. 基板上に波長λのブラッグミラーを製造する方法であって、光学的な層厚がλ/4n0 である少なくとも1つの酸化シリコン層(12a、12b)、ここにおいてn0 は酸化シリコン層の屈折率、と光学的な層厚がλ/4ns である少なくとも1つのシリコン層(22a、22b)、ここでns はシリコンの屈折率の積層構造を有するブラッグミラーの製造方法であって、シリコン層は請求項1に記載の方法で製造されたものであることを特徴とする方法。
  6. 酸化シリコン層が学蒸着法又はシリコンの熱酸化によって形成されことを特徴とする請求項5に記載の方法。
  7. 作用波長λの光学素材の製造方法であって、当該方法は、
    −請求項5に記載された方法によってブラッグミラー(30)を製造し、
    −結晶成長法によってブラッグミラー上に活性材料層(34)を形成してキャビティとなし、
    −キャビティ上に第2のミラー(36)を形成するステップを有することを特徴とする方法。
  8. 活性材料が純粋シリコン、1種の不純物を含有するシリコン、シリコンカーバイド、SiC、およびSix xGe1-x , 0<x<1から選択されたものであることを特徴とする請求項7に記載の方法。
  9. キャビティ上に金属を蒸着することで前記第2のミラーを製造することを特徴とする請求項7に記載の方法。
  10. 第2のミラーが請求項5に記載された方法で製造されたブラッグミラーであることを特徴とする請求項7に記載の方法。
  11. 基板上に請求項5に記載された方法によってブラッグミラーを製造し、続いて少なくとも1つの活性物質を結晶成長させることで光学キャビティを形成する光学素材の製造方法。
  12. 光学構造体の製造方法であって、
    −基板上に第1のブラッグミラー(30)を形成し、
    −請求項1に記載の方法によってブラッグミラー上にシリコン層(32)を形成し、
    −シリコン層上に第2のミラー(36)を形成するステップを有する方法。
  13. 第1と第2のブラッグミラーが請求項5の方法で形成されたブラッグミラーであることを特徴とする請求項12に記載の方法。
  14. シリコン層(32)の光学的な層厚がλ/4ns 、ここでλは光学構造の作用波長、ns はシリコンの屈折率であることを特徴とする請求項12に記載の方法。
  15. SiGe、SiGeCおよびSiCから選択された活性材料の1つ以上の層(34)を、第2のミラーの形成前に、光学キャビティ形成のためにシリコン層上に成長させることを特徴とする請求項12に記載の方法。
JP2000599106A 1999-02-10 2000-02-07 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法 Expired - Fee Related JP4514964B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9901559A FR2789517B1 (fr) 1999-02-10 1999-02-10 Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
FR99/01559 1999-02-10
PCT/FR2000/000278 WO2000048278A1 (fr) 1999-02-10 2000-02-07 Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques

Publications (2)

Publication Number Publication Date
JP2002536708A JP2002536708A (ja) 2002-10-29
JP4514964B2 true JP4514964B2 (ja) 2010-07-28

Family

ID=9541824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000599106A Expired - Fee Related JP4514964B2 (ja) 1999-02-10 2000-02-07 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法

Country Status (5)

Country Link
EP (1) EP1070371B1 (ja)
JP (1) JP4514964B2 (ja)
DE (1) DE60039823D1 (ja)
FR (1) FR2789517B1 (ja)
WO (1) WO2000048278A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7812423B2 (en) 2003-08-12 2010-10-12 Massachusetts Institute Of Technology Optical device comprising crystalline semiconductor layer and reflective element
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7825006B2 (en) 2004-05-06 2010-11-02 Cree, Inc. Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method
US8617997B2 (en) 2007-08-21 2013-12-31 Cree, Inc. Selective wet etching of gold-tin based solder
JP5381065B2 (ja) * 2008-12-10 2014-01-08 信越半導体株式会社 Soiウェーハの検査方法及びsoiウェーハの製造方法
FR2946435B1 (fr) * 2009-06-04 2017-09-29 Commissariat A L'energie Atomique Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne
GB2549951B (en) * 2016-05-03 2019-11-20 Metodiev Lavchiev Ventsislav Light emitting structures and systems on the basis of group-IV material(s) for the ultra violet and visible spectral range
FR3061803B1 (fr) 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5249195A (en) * 1992-06-30 1993-09-28 At&T Bell Laboratories Erbium doped optical devices
US5363398A (en) * 1993-09-30 1994-11-08 At&T Bell Laboratories Absorption resonant rare earth-doped micro-cavities

Also Published As

Publication number Publication date
JP2002536708A (ja) 2002-10-29
FR2789517A1 (fr) 2000-08-11
WO2000048278A1 (fr) 2000-08-17
DE60039823D1 (de) 2008-09-25
FR2789517B1 (fr) 2001-03-09
EP1070371B1 (fr) 2008-08-13
EP1070371A1 (fr) 2001-01-24

Similar Documents

Publication Publication Date Title
US6380551B2 (en) Optical function device with photonic band gap and/or filtering characteristics
US7220609B2 (en) Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
JP3048201B2 (ja) 半導体材料薄膜の製造方法
EP1650795A1 (fr) Procédé de réalisation de multicouches sur un substrat
US20090245316A1 (en) Multi-wavelength hybrid silicon laser array
US20030077885A1 (en) Embrittled substrate and method for making same
US9774167B2 (en) Method of production of a semiconducting structure comprising a strained portion
EP1354346A1 (fr) Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP4514964B2 (ja) 光学用シリコン層を基板上に形成する方法および該方法による光学素材の製造方法
KR20100039216A (ko) 보강재가 적용된 변형된 물질층의 완화
US9735317B2 (en) Method for forming a semiconducting portion by epitaxial growth on a strained portion
TWI414021B (zh) 具有氮化銦鎵層之半導體裝置
JP2002536850A (ja) シリコン発光装置とその製造方法
US10699902B2 (en) Process for producing a strained layer based on germanium-tin
ES2316680T3 (es) Laseres de ingaas/gaas sobre silicio producidos mediante lepecvd y mocvd.
JP6886493B2 (ja) レーザ面のための量子井戸パッシベーション構造
US20060205181A1 (en) Method for forming an optical silicon layer on a support and use of said method in the production of optical components
CN208874056U (zh) 半导体激光器
JP3406376B2 (ja) 化合物半導体装置の製造方法
JP5689832B2 (ja) シリコン発光素子の製造方法
JP2010054695A (ja) 光デバイスの製造方法
JP6228873B2 (ja) 半導体光素子の製造方法
WO1996030951A1 (en) Light emitters and detectors
FR2849715A1 (fr) Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees