JP4510851B2 - Manufacturing method of wiring board assembly - Google Patents
Manufacturing method of wiring board assembly Download PDFInfo
- Publication number
- JP4510851B2 JP4510851B2 JP2007158120A JP2007158120A JP4510851B2 JP 4510851 B2 JP4510851 B2 JP 4510851B2 JP 2007158120 A JP2007158120 A JP 2007158120A JP 2007158120 A JP2007158120 A JP 2007158120A JP 4510851 B2 JP4510851 B2 JP 4510851B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- dividing
- hole
- assembly
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、複数の配線基板となる複数の基板部分を有する配線基板集合体の製造方法に関する。 The present invention relates to the production how the wiring board assembly having a plurality of substrate portions comprising a plurality of wiring boards.
一般にセラミック多層配線基板は、多数個取りによって量産される。係る複数個の配線基板の集合体の状態において、各配線基板の上面に例えば水晶振動子等の素子を搭載し、個別に電気的特性を測定した後に、上記集合体を分割して複数の配線基板を得る場合がある。 In general, ceramic multilayer wiring boards are mass-produced by taking a large number of pieces. In the state of the assembly of a plurality of such wiring boards, an element such as a crystal resonator is mounted on the upper surface of each wiring board and the electrical characteristics are individually measured. A substrate may be obtained.
係るセラミック多層配線基板の集合体７０は、例えば図６Ａの平面図に示すように、分割溝７４によって区画された複数の基板部分７２と、分割溝７４上に垂直に形成された貫通孔７６と、この貫通孔７６に一部が接続する素子用の端子７８を有する。各基板部分７２は、分割溝７４に沿い追って分割されて個別の配線基板となる。上記端子７８は、基板部分７２の上面に搭載される素子等と導通される。
また、図６Ｂに示すように、上記貫通孔７６の内周面全体には、各基板部分７２の配線パターンを追ってマザーボードと半田付けして導通するため、中空部を有する円管状の導通部８０が形成されている（例えば、特許文献１参照）。
Further, as shown in FIG. 6B, the entire inner peripheral surface of the
この場合、図６Ｃに示すように、分割溝７４を挟んで隣接する基板部分７２同士は、係る導通部８０を介して互いの配線パターン７３同士が導通している。
このため、前記集合体７０における各基板部分７２の上面の素子搭載部に例えば水晶振動子等の素子を固着し、この素子と上記端子７８を導通しても、個別の基板部分７２の電気的特性を正確に測定できない場合がある。係る集合体７０の状態で、各基板部分７２の電気的特性を測定できないと、検査効率を低下させるということにもなる。
In this case, as shown in FIG. 6C, the
For this reason, even if an element such as a crystal resonator is fixed to the element mounting portion on the upper surface of each
また、前記貫通孔７６内に分割後に外部端子となる導通部８０を得るため、素子用の端子７８と共に、Ｎｉ及びＡｕの無電解メッキを施すに先立ち、それらの下地メタライズに対しＰｄ触媒核等を付着させる活性化処理を施す。この際、断面Ｖ形をなす分割溝７４の底部にもＰｄ触媒核が付着するため、分割溝７４の底部に沿ってＮｉ及びＡｕメッキ層が線状に形成される。
この結果、図６Ｄに示すように、分割溝７４に沿って各基板部分７２毎に分割すると、その側面８２における隣接する半円形に凹んだ外部端子８４同士が線状のＮｉ及びＡｕメッキ層８６を介して短絡し、本来の回路形成を阻害する不具合を招く場合もある。
In addition, in order to obtain a
As a result, as shown in FIG. 6D, when each
本発明は、以上の従来の技術における問題点を解決し、個別の配線基板となる基板部分の電気的特性の測定を配線基板の集合体の状態において可能とした配線基板集合体の製造方法を提供することを目的とする。 The present invention, more than to solve the problems of the prior art, allows the the prepared how the wiring board assembly in the state of aggregation of the wiring substrate to measure the electrical properties of the substrate portion to be a separate circuit board The purpose is to provide.
本発明は、上記課題を解決するため、配線基板集合体の貫通孔内に形成される複数の導体層を隣接する基板部分毎に分離して形成し、且つ分割後の配線基板の側面における導体層同士の短絡を断つことに着想して成されたものである。 In order to solve the above-mentioned problems, the present invention forms a plurality of conductor layers formed in the through holes of the wiring board assembly separately for each adjacent board portion, and conductors on the side surfaces of the divided wiring board The idea is to break the short circuit between layers .
即ち、本発明による配線基板集合体の製造方法（請求項１）は、配線基板集合体となる複数のグリーンシートにおいて、複数の基板部分を区分する分割溝が追って形成される分割予定線に沿って、該分割予定線と長軸が平行な略長円形または略楕円形の貫通孔を形成する工程と、上記複数のグリーンシートにおける上記貫通孔毎の内周面で且つ上記分割予定線から離れて対向する複数の基板部分毎の位置に複数の下地メタライズを形成する工程と、上記複数のグリーンシートを上記貫通孔が連通し且つ上記下地メタライズが接続するように積層して積層体を形成する工程と、かかる積層体における上記分割予定線に沿って分割溝を形成する工程と、前記積層体のうち、最上層となるグリーンシートの表面に一部が下地メタライズに接続され且つ上記分割溝に沿った長さが上記貫通孔の長軸よりも短い端子を形成する工程と、上記積層体を焼成する工程と、かかる焼成により得られたセラミックの本体の上記下地メタライズが焼成された下地層にメッキを施して導体層を形成する工程と、を含む、ことを特徴とする。 That is, the method for manufacturing a wiring board assembly according to the present invention (Claim 1) is based on a predetermined dividing line formed by dividing the plurality of substrate portions in the plurality of green sheets to be the wiring board assembly. Forming a substantially oval or substantially elliptical through hole whose major axis is parallel to the division line, and an inner peripheral surface of each of the through holes in the plurality of green sheets and away from the division line. Forming a plurality of base metallizations at positions corresponding to a plurality of substrate portions facing each other, and laminating the plurality of green sheets so that the through-holes communicate with each other and the base metallizations connect to each other. A step of forming a dividing groove along the dividing line in the laminated body, a part of the laminated body being connected to the base metallization on the surface of the uppermost green sheet; The step of forming a terminal whose length along the dividing groove is shorter than the long axis of the through hole, the step of firing the laminated body, and the base metallization of the ceramic body obtained by the firing are fired. And a step of plating the underlayer to form a conductor layer .
尚、前記基板部分とは、分割後に個別の配線基板となる集合体内の部分を指す。 The substrate portion refers to a portion in the assembly that becomes an individual wiring substrate after division .
前記配線基板集合体の製造方法によれば、複数の基板部分について上記集合体の状態で、それぞれの電気的特性を測定できる配線基板集合体を確実に提供することができる。 According to the method for manufacturing a wiring board assembly, it is possible to reliably provide a wiring board assembly capable of measuring the electrical characteristics of a plurality of substrate portions in the state of the assembly .
前記のような配線基板集合体の製造方法による場合、前記配線基板集合体を分割して形成した配線基板であって、セラミックからなる本体の側面に形成され、当該本体の表面から裏面に連なる複数の凹部と、かかる凹部内で且つ平面視にて当該凹部の略中央部に形成された導体層、上記本体の表面に形成され、上記導体層と接続する端子と、を備え、かかる端子の上記側面に沿った長さは、上記凹部の長手方向の長さよりも短い、配線基板が得られる。 In the case of the method for manufacturing a wiring board assembly as described above, a wiring board formed by dividing the wiring board assembly, which is formed on the side surface of the main body made of ceramic, and is connected to the back surface from the front surface of the main body. A recess formed in the recess and in a substantially central portion of the recess in plan view, and a terminal formed on the surface of the main body and connected to the conductor layer. A wiring board is obtained in which the length along the side surface is shorter than the length of the concave portion in the longitudinal direction .
前記のような配線基板では、その側面に形成される複数の導体層同士およびこれら毎に接続された端子同士が互いに短絡しない配線基板となり得る。更に、配線基板の表面に搭載した素子等と配線基板の配線パターンとを導通することができる。しかも、凹部内の中央部に導体層を形成したので、その基板をマザーボード上に固着する半田のメニスカスの確認も容易となり得る。
尚、上記側面には２つの側面が隣接するコーナ部も含まれる。
また、上記凹部を平面視にて略半円形、略半楕円形、略半長円形、またはこれらの大小を組み合せた形状を呈するものとすることにより、導体層を形成するためのインクが滲んで広がらないため、短絡することなく各凹部内の中央部に導体層を容易に形成し得る。この場合、各凹部内に複数の導体層を併設しても良い。
The wiring board as described above, can be a wiring substrate on which a plurality of conductor layers to each other and the terminals are connected to each of these being formed on its side surface is not shorted together. Furthermore, the elements mounted on the surface of the wiring board can be electrically connected to the wiring pattern of the wiring board. In addition, since the conductor layer is formed at the central portion in the recess, it is possible to easily confirm the meniscus of the solder that fixes the substrate on the mother board.
The side surface includes a corner portion where two side surfaces are adjacent to each other.
Further, when the concave portion has a substantially semicircular shape, a substantially semi-elliptical shape, a substantially semi-elliptical shape, or a combination of these sizes in plan view, the ink for forming the conductor layer is blurred. Since it does not spread, a conductor layer can be easily formed in the central part in each recess without short-circuiting. In this case, a plurality of conductor layers may be provided in each recess.
以下において本発明を実施するための最良の形態を図面と共に説明する。
図１Ａ〜図１Ｂは、本発明により得られる１形態の配線基板集合体１に関する。
図１Ａは、この集合体１の平面図を示し、アルミナ等のセラミックからなる板状の本体２内に分割溝４によって上下左右に４つに区分された基板部分６を同一平面上に有する。図示で水平方向の分割溝４上に沿って長円形の貫通孔５が複数個穿設され、各貫通孔５の中央部の上縁に各基板部分６の上面７に形成された素子用の端子８の一部が接続されている。尚、各基板部分６には図示しない複数の配線パターンが形成されている。
図１Ｂに示すように、各貫通孔５内の一対の長手面における平面視で中央部には略垂直に導体層１０が形成され、且つその上端で上記端子８の一部と導通している。また、導体層１０は各基板部分６内の配線パターンの何れかとも導通している。尚、断面Ｖ形の分割溝４は本体２の上下両面の同じ位置に形成されているが、少なくとも一方の面にのみ形成しても良い。
The best mode for carrying out the present invention will be described below with reference to the drawings.
1A to 1B relate to one form of
FIG. 1A shows a plan view of the
As shown in FIG. 1B, a
係る配線基板集合体１によれば、基板部分６の各導体層１０は貫通孔５内の左右両側部分５ａで分割溝４に沿って隣接する導体層１０と絶縁されると共に、貫通孔５を挟んで隣接する基板部分６の対向する導体層１０とも絶縁されている。
従って、係る集合体１の状態において、各基板部分６の上面７の中央に図示しない素子を搭載し、これと上記素子用の端子８を半田付けして導通すると、各基板部分６の配線パターンとも導通でき、上記素子を含めた各基板部分６の電気的特性を測定することが可能となる。このため、配線基板毎に分割する前に検査が集合体１上で可能となるので、検査工程の効率を高めることもできる。
しかも、各分割溝４に沿って本体２を分割して得られる各配線基板の側面における導体層１０同士間の絶縁性も確保される。
According to the
Accordingly, in the state of the
In addition, insulation between the
尚、貫通孔５の形状は上記長円形に限らず、例えば図１Ｃのように横長の上記長円形の上下辺における中央部を更に略半長円形に凹ませた貫通孔５ｂ、図１Ｄのように横長の長円形の上下辺における中央部を更に略半円形に凹ませた貫通孔５ｃ、又は図１Ｅのように横長の楕円形の上下辺における中央部を更に略半円形に凹ませた貫通孔５ｄとすることもできる。
これらのように、貫通孔５の中央部を略半長円形、又は略半円形に更に凹ませると、後述するように貫通孔５の中央部に導体層１０となるメタライズをマスクを介して部分的に形成する際、注入するメタライズインクが濡れ広がるのを防止でき、該インクを一層容易に貫通孔５の中央部に塗布することができる。
また、図１Ｃの貫通孔５ｂの図示で下辺に示すように、複数の導体層１０を互いに絶縁して併設することもできる。
The shape of the through hole 5 is not limited to the oval shape. For example, as shown in FIG. 1C, the center portion of the upper and lower sides of the horizontally long oval shape is further recessed into a substantially semi-oval shape, as shown in FIG. 1D. A through
As described above, when the central portion of the through-hole 5 is further recessed into a substantially semi-oval shape or a substantially semi-circular shape, the metallization that becomes the
Further, as shown in the lower side in the illustration of the through
図２Ａおよび図２Ｂは、本発明により得られる異なる形態の配線基板集合体１１に関する。
図２Ａは、この集合体１１の平面図を示し、前記同様のセラミックからなる板状の本体１２内に分割溝１４によって４つに区分された基板部分１６を同一平面上に有する。図示で水平方向の分割溝１４に沿って長円形の貫通孔１５が等間隔に複数個穿設され、各貫通孔１５の上縁には各基板部分１６の上面１７に形成された素子用の端子１８の一部が繋がっている。また、各貫通孔１５，１５間には分割溝１４を遮る丸い通し孔１９が貫通されている。尚、各基板部分１６も図示しない複数の配線パターンを有している。
2A and 2B relate to different forms of
FIG. 2A shows a plan view of the
図２Ｂに示すように、各貫通孔１５内の一対の長手面における平面視で中央部には垂直に導体層２０が形成され、且つその上端で上記端子１８の一部と導通している。尚、導体層２０は各基板部分５６の配線パターンとも導通している。
係る配線基板集合体１１によれば、各基板部分１６の導体層２０は貫通孔１５内の左右両側部分１５ａ及び貫通孔１５間の各通し孔１９によって互いに絶縁され、且つ各貫通孔１５を挟んで隣接する基板部分１６の対向する導体層２０とも互いに絶縁されている。
As shown in FIG. 2B, a
According to the
従って、係る集合体１１の状態のままで、各基板部分１６の上面１７中央に搭載した素子と該素子用の端子１８を半田付けして導通すると、各基板部分１６の配線パターンとも導通でき、上記素子を含めた各基板部分１６の電気的特性を測定することができる。このため、配線基板毎に分割する前の集合体１１上で検査が確実に行えるので、検査工程の効率を高めることもできる。
しかも、各分割溝１４に沿って本体１２を分割して得られる配線基板の側面における導体層２０同士間の絶縁性も確保される。
Therefore, when the element mounted on the center of the
In addition, insulation between the conductor layers 20 on the side surface of the wiring board obtained by dividing the
次に、本発明による前記配線基板集合体１１の製造方法について、図３Ａ〜図３Ｆにより説明する。
図３Ａ及び図３ａは、主にアルミナからなり、前記本体１２を形成するためのグリーンシート２１の断面と部分平面図を示す。
次に、図３Ｂ及び図３ｂに示すように、各グリーンシート２１の前記分割溝１４が追って形成される分割予定線（仮想線）に沿って、複数の長円形を呈する貫通孔１５と丸い通し孔１９とがプレスによって交互に打ち抜かれる。
更に、各グリーンシート２１の上面に、タングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属からなる導電ペーストがスクリーン印刷により所定のパターンに倣って塗布される。
Next, a method for manufacturing the
3A and 3A are a cross-sectional view and a partial plan view of a
Next, as shown in FIGS. 3B and 3B, a plurality of oval-shaped through
Furthermore, a conductive paste made of a refractory metal such as tungsten (W) or molybdenum (Mo) is applied to the upper surface of each
また、図３Ｃ及び図３Ｄに示すように、各シート２１の各貫通孔１５の開口部には図中の破線で示す吸引孔２２を有するマスク２３が接触され、Ｗ又はＭｏ等からなるメタライズインクを注入する。係るインクは反対側の開口部からの負圧によって吸引され、図示のように貫通孔１５内の長手面の中央部に下地メタライズ２４を形成する。尚、該メタライズ２４は、シート２１の上面にも形成される。
次いで、図３Ｅに示すように、各グリーンシート２１を上記貫通孔１５と通し孔１９が互いに連通するように積層し積層体２６とする。この際、貫通孔１５内の各下地メタライズ２４同士も上下に接続される。
Further, as shown in FIGS. 3C and 3D, a
Next, as shown in FIG. 3E, the
更に、図３Ｆ及び図３ｆに示すように、上記積層体２６における上下端のグリーンシート２１に、前記分割予定線に沿って断面Ｖ形の分割溝１４を形成する。尚、分割溝１４は、予め個別のグリーンシート２１に形成しておいても良い。
係るシート２１の積層体２６を上下方向に加圧しつつ、約１５００℃に所定時間に渉り加熱・保持して焼成し、前記図２に示すセラミックの本体１２とする。同時に、前記導電ペーストは配線パターンや素子用の端子１８となる。また、下地メタライズ２４は下地層となる。
次いで、各貫通孔１５内の下地層に対し、マスクを介して活性化処理した上、メッキ用触媒核の付着を行う。上記活性化処理は界面活性剤を付着させ、メッキ用触媒核の付着を確保するために施す。上記メッキ用触媒核はＰｄ(パラジウム)であり、所謂キャタリストとアクセレーティング処理により付着される。
Further, as shown in FIGS. 3F and 3f, the dividing
The
Next, the base layer in each through-
この際、上記Ｐｄ触媒核は、狭い分割溝１４内(特に底の部分)に残留しても通し孔１９内には残留しない。また、Ｐｄ触媒核は貫通孔１５内においても処理液と共に流下する。最後に各下地層に対し無電解Ｎｉ及びＡｕメッキを行う。
このメッキは上記Ｐｄ触媒核が付着する部分にのみ形成されるので、各下地層及び分割溝１４内にメッキが析出しても、左右両側部分１５ａや通し孔１９には上記Ｎｉ及びＡｕメッキが析出しない。この結果、導体層２０が相互に絶縁された配線基板集合体１１を得ることができる。
At this time, the Pd catalyst nucleus does not remain in the through
Since this plating is formed only on the portion where the Pd catalyst nucleus adheres, even if the plating is deposited in each of the underlayers and the
尚、係る集合体１１を各分割溝１４に沿って破断し分割することにより、複数の配線基板が得られる。
また、上記各グリーンシート２１に貫通孔１５を打ち抜き且つ上記通し孔１９の形成を省略して、同様の各工程を施すことにより、図１Ａ及び図１Ｂの配線基板集合体１を製造でき、且つこの集合体１を分割することによっても、複数の配線基板が得られる。
A plurality of wiring boards can be obtained by breaking and dividing the aggregate 11 along the dividing
Further, by punching the through
次に、前記集合体１を分割して得られた配線基板３１について説明する。
図４Ａは、本発明の配線基板３１の平面図を示す。この基板３１はアルミナ等のセラミックからなる板状の本体３２と、この本体３２の上面(表面)３３に形成した複数の素子用の端子３４を有する。
図４Ｂにも示すように、上記本体３２の側面３６には本体３２に対し半長円形に凹んだ複数の凹部３８が設けられ、この凹部３８の平面視で中央部に端子となる導体層４０が略垂直に形成されている。この導体層４０はその上端で上記素子用の端子３４と導通すると共に、図４Ｃに示すように、本体１２に内蔵される複数の配線パターン３５，３５とも導通している。
Next, the
FIG. 4A shows a plan view of the
As shown in FIG. 4B, the
上記本体３２は、例えば厚さ約０．５ｍｍで、各凹部３８の側面３６に沿う長さは約１ｍｍ、その凹みは約０．３ｍｍ、各導体層４０の幅は約０．３ｍｍである。従って、導体層４０の左右には凹部３８の両側部分３９，３９が幅約０．３ｍｍずつ残っている。この凹部３８内に部分的に導体層４０を形成するには、凹部３８自体を側面３６に沿って長めにすると共に、前述したように導体層４０となる下地メタライズをマスクを介して形成することにより成される。
この配線基板３１によれば、凹部３８の中央部に導体層４０が形成され、その両側部分３９，３９によって同じ側面３６にて隣接する凹部３８内の導体層４０と確実に絶縁されるので、仮に製造工程で前記図６Ｄで示した線状のメッキ層８６が生じても、導体層４０同士間の不用意な短絡を確実に防げ、その誤作動を予防できる。尚、図４Ｄは、凹部３８内に導体層４０を併設した状態を示す。
The
According to this
また、前記集合体１１を分割して得られた配線基板５１について説明する。
図５Ａは、前記集合体１１を分割して得た配線基板４１の平面図を示す。この基板４１は前記と同様なセラミックからなる板状の本体４２と、該本体４２の上面（表面）４３に形成した複数の素子用の端子４４を有する。
図５Ｂにも示すように、上記本体４２の側面４６には本体４２に対し半長円形に凹んだ複数の凹部４８が等間隔に設けられ、この凹部４８の平面視で中央部に端子となる導体層５０が略垂直に形成されている。この導体層５０はその上端で上記素子用の端子４４と導通すると共に、本体４２の図示しない配線パターンの何れかと導通している。しかも、各導体層５０同士間の側面４６には半円形の垂直な溝部４９が上面４３から下面（裏面）に連なって設けられている。
The wiring board 51 obtained by dividing the
FIG. 5A shows a plan view of a
As shown in FIG. 5B, a plurality of
上記導体層５０は、前述したように一対の凹部４８，４８を形成する前記長円形の貫通孔１５内の中央部に前述したようにメタライズインクを負圧にて吸引することで形成され、溝部４９もプレスによる打ち抜きによって形成される。
係る配線基板４１によれば、導体層５０が凹部４８の中央部に形成され、且つ凹部４８同士間の側面４６に溝部４９が形成されているので、仮に前記図６(Ｄ)の線状のメッキ層８６が生じても凹部４８の左右両側部分４８ａと溝部４９によって遮断される。従って、導体層５０同士間の不用意な短絡を確実に防げ、その誤作動を予防できる。
尚、配線基板４１の四隅における円弧４９′は基板４１が集合体１１の状態において隣接する基板部分１６とに跨って打抜かれた前記通し孔１９の跡を示す。
As described above, the
According to the
Note that arcs 49 ′ at the four corners of the
本発明は、以上に説明した形態に限定されるものではない。
前記配線基板集合体の貫通孔の前記分割溝に沿うサイズを数種類形成して、比較的長く形成した貫通孔内に複数の導体層を並行して形成したり、前記配線基板の凹部も同様にして各凹部内に単数又は複数の導体層を形成することもできる。
配線基板やその集合体を形成するセラミックには、前記アルミナに限らず、窒化アルミニウム、ガラスセラミック、ムライト等を用いることもできる。
The present invention is not limited to the shape condition described above.
Several sizes of the through holes of the wiring board assembly are formed along the dividing grooves, and a plurality of conductor layers are formed in parallel in the relatively long through holes, and the recesses of the wiring board are similarly formed. It is also possible to form one or more conductor layers in each recess.
The ceramic forming the wiring board and the aggregate thereof is not limited to alumina, and aluminum nitride, glass ceramic, mullite, and the like can also be used.
また、導体層、端子、及び配線パターンの材質も前記ＷやＭｏに限らず、ＣｕやＣｏ及びこれらをベースとする合金、Ｍｏ−Ｍｎ、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等を適用することも可能である。 Also, the material of the conductor layer, terminal, and wiring pattern is not limited to W or Mo, but Cu, Co, alloys based on these, Mo-Mn, Ag, Ag-Pd, Ag-Pt, etc. are applied. Is also possible.
更に、前記配線基板集合体は、上記素子等を各基板部分に搭載し、且つ蓋にて密封する等の組立てを前記検査に先立って行うこともできる。
また、前記配線基板には、複数の電子部品や素子を搭載するマルチチップモジュール等の表面実装型配線基板も含まれる。更に、前記水晶振動子の他、トランジスタ、ダイオードやＥＦＴ等の素子を搭載することもできる。尚、搭載された素子等は、配線基板上において蓋により密封される。
Furthermore, the wiring board assembly can be assembled prior to the inspection, such as mounting the above elements on each board portion and sealing with a lid.
The wiring board also includes a surface mount wiring board such as a multichip module on which a plurality of electronic components and elements are mounted. Further, in addition to the crystal resonator, elements such as a transistor, a diode, and an EFT can be mounted. The mounted elements and the like are sealed with a lid on the wiring board.
１，１１………………………配線基板集合体
４，１４………………………分割溝
５，５ｂ〜５ｄ，１５………貫通孔
６，１６………………………基板部分
１０,２０,３０,４０,５０……導体層
３１，４１……………………配線基板
３３，４３……………………上面(表面)
３５……………………………配線パターン
３６，４６……………………側面
３８，４８……………………凹部
４９……………………………溝部
1, 11 ………………………… Wiring
35 ………………………………
Claims (1)
上記複数のグリーンシートにおける上記貫通孔毎の内周面で且つ上記分割予定線から離れて対向する複数の基板部分毎の位置に、複数の下地メタライズを形成する工程と、
上記複数のグリーンシートを上記貫通孔が連通し且つ上記下地メタライズが接続するように積層して積層体を形成する工程と、
上記積層体における上記分割予定線に沿って分割溝を形成する工程と、
上記積層体のうち、最表層となるグリーンシートの表面に一部が下地メタライズに接続され且つ上記分割溝に沿った長さが上記貫通孔の長軸よりも短い端子を形成する工程と、
上記積層体を焼成する工程と、
上記焼成により得られたセラミックの本体の上記下地メタライズが焼成された下地層にメッキを施して導体層を形成する工程と、を含む、
ことを特徴とする配線基板集合体の製造方法。 In a plurality of green sheets to be a wiring board assembly, along the planned dividing line formed by dividing the dividing grooves for dividing the plurality of substrate portions, the divided line and the major axis are substantially oval or substantially elliptical in parallel. Forming a through hole of
Forming a plurality of base metallizations at the positions of the inner peripheral surfaces of the through holes in the plurality of green sheets and the plurality of substrate portions facing away from the division line; and
A step of laminating the plurality of green sheets so that the through holes communicate with each other and the base metallization is connected;
Forming a dividing groove along the planned dividing line in the laminate,
A step of forming a terminal partly connected to the base metallization on the surface of the outermost green sheet of the laminate and having a length along the dividing groove shorter than the major axis of the through hole;
Firing the laminate,
Forming a conductor layer by plating the base layer on which the base metallization of the ceramic body obtained by the firing is fired ,
A method of manufacturing a wiring board assembly.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007158120A JP4510851B2 (en) | 2007-06-15 | 2007-06-15 | Manufacturing method of wiring board assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007158120A JP4510851B2 (en) | 2007-06-15 | 2007-06-15 | Manufacturing method of wiring board assembly |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18290597A Division JP4044986B2 (en) | 1997-07-09 | 1997-07-09 | Manufacturing method of wiring board assembly |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318153A JP2007318153A (en) | 2007-12-06 |
| JP4510851B2 true JP4510851B2 (en) | 2010-07-28 |
Family
ID=38851671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007158120A Expired - Fee Related JP4510851B2 (en) | 2007-06-15 | 2007-06-15 | Manufacturing method of wiring board assembly |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4510851B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101556697B1 (en) | 2014-04-15 | 2015-10-02 | (주)드림텍 | Method of forming fpcb terminal using facl with excellent corrosion resistance and solderbility |
| JP6495701B2 (en) * | 2015-03-17 | 2019-04-03 | 京セラ株式会社 | Electronic component storage package and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252675A (en) * | 1993-02-26 | 1994-09-09 | Rohm Co Ltd | Manufacture of piezoelectric oscillator |
| JPH0837251A (en) * | 1994-07-21 | 1996-02-06 | Murata Mfg Co Ltd | Laminated electronic part and manufacture thereof |
| JPH09130145A (en) * | 1995-10-31 | 1997-05-16 | Kinseki Ltd | Piezoelectric oscillator |
-
2007
- 2007-06-15 JP JP2007158120A patent/JP4510851B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252675A (en) * | 1993-02-26 | 1994-09-09 | Rohm Co Ltd | Manufacture of piezoelectric oscillator |
| JPH0837251A (en) * | 1994-07-21 | 1996-02-06 | Murata Mfg Co Ltd | Laminated electronic part and manufacture thereof |
| JPH09130145A (en) * | 1995-10-31 | 1997-05-16 | Kinseki Ltd | Piezoelectric oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007318153A (en) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4748161B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| US7417196B2 (en) | Multilayer board with built-in chip-type electronic component and manufacturing method thereof | |
| JP4981696B2 (en) | package | |
| JP4424420B2 (en) | Electronic component module | |
| JP2002141248A (en) | Ceramic electronic component and its manufacturing method | |
| JP5323435B2 (en) | Multi-layer wiring board for differential transmission | |
| JP4219371B2 (en) | Multiple wiring board | |
| JP4676964B2 (en) | Multi-chip substrate | |
| JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
| JP4510851B2 (en) | Manufacturing method of wiring board assembly | |
| JP5235627B2 (en) | Multiple wiring board | |
| JP2009010103A (en) | Multiple patterning ceramic substrate | |
| JP4044986B2 (en) | Manufacturing method of wiring board assembly | |
| JP6193622B2 (en) | Wiring board unit and method for manufacturing wiring board with leads | |
| JP2007251017A (en) | Wiring substrate, multipartite wiring substrate, and manufacturing method thereof | |
| JP2017123408A (en) | Wiring board and manufacturing method of the same | |
| JP2012089797A (en) | Multipiece wiring board | |
| JP5046625B2 (en) | Multiple wiring board | |
| JP4272550B2 (en) | Multiple wiring board | |
| JP4898937B2 (en) | Multi-piece wiring board and manufacturing method thereof | |
| JP4461641B2 (en) | Multilayer chip thermistor and manufacturing method thereof | |
| JP2009194000A (en) | Multiple wiring board | |
| JP2009283645A (en) | Wiring board and multiple patterning wiring board | |
| JP4025655B2 (en) | Wiring board | |
| JP2008159731A (en) | Substrate for mounting electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |