JP4508947B2 - 半導体装置の自動設計方法および自動設計装置 - Google Patents
半導体装置の自動設計方法および自動設計装置 Download PDFInfo
- Publication number
- JP4508947B2 JP4508947B2 JP2005157245A JP2005157245A JP4508947B2 JP 4508947 B2 JP4508947 B2 JP 4508947B2 JP 2005157245 A JP2005157245 A JP 2005157245A JP 2005157245 A JP2005157245 A JP 2005157245A JP 4508947 B2 JP4508947 B2 JP 4508947B2
- Authority
- JP
- Japan
- Prior art keywords
- arrangement
- outer periphery
- external connection
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
配置領域決定工程S201について、図3および図4を用いて説明する。ここで、図3は本工程S201を示す詳細フローチャートであり、図4は本工程S201終了時のレイアウトデータを示す概念図である。以下に説明するように、配置領域決定工程S201では、タワーポストの配置位置を決定し、タワーポストの配置領域を複数の配置区分に区分けし、さらに、パッドが配列された外周辺のうち最も近いものを配置区分ごとに判定する。
割付辺決定工程S202(図2参照)について、図5および図6を用いて説明する。ここで、図5は本工程S202を示す詳細フローチャートであり、図6は本工程S202終了時のレイアウトデータを示す概念図である。以下に説明するように、割付辺決定工程S202では、最も近い外周辺が1つのみの配置区分に配置されたタワーポストについては、最も近い外周辺を割り付ける。また、最も近い外周辺が2個以上の配置区分に配置されたタワーポストについては、最も近い外周辺のいずれかに割り付ける。この処理は、割り付けられたタワーポストの個数が外周辺のパッドの個数と一致するまで行われる。この割付辺決定工程S202では、各タワーポストを外周辺に対応づける処理のみを行い、各パッドへの割り付けは行わない。
配置カラム決定工程S203(図2参照)について、図7および図8を用いて説明する。ここで、図7は本工程S203を示す詳細フローチャートであり、図8は本工程S203終了時のレイアウトデータを示す概念図である。以下に説明するように、配置カラム決定工程S203では、同じ外周辺に割り付けられたタワーポストを当該外周辺と垂直な方向に並ぶタワーポストごとにグループ化するとともに、これらのグループのタワーポスト数に対応させて、当該外周辺に配列されたパッドを一端から順にグループ化する。
配置ロウ決定工程S204(図2参照)について、図9および図10を用いて説明する。ここで、図9は本工程S204を示す詳細フローチャートであり、図10は本工程S204のレイアウトデータを示す概念図である。以下に説明するように、配置ロウ決定工程S204では、対応するタワーポストのグループおよびパッドのグループ間で、外部接続電極とパッドとの対応付けを行う。
タワーポスト配置編集工程S205(図2参照)について、図11および図12を用いて説明する。ここで、図11は本工程S205を示す詳細フローチャートであり、図12は本工程S205のレイアウトデータを示す概念図である。以下に説明するように、このタワーポスト配置編集工程S205では、上述の配置ロウ決定工程で対応づけられたタワーポストとパッドとを直線状の仮想配線で接続して、各仮想配線における交差の有無を順にチェックし、交差が存在する仮想配線どうしでタワーポストとパッドとの対応関係を置換する。
最後に、タワーポスト配置工程S206(図2参照)について、図13および図14を用いて説明する。ここで、図14は本工程S206を示す詳細フローチャートであり、図14は本工程S206のレイアウトデータを示す概念図である。
110 自動配置処理装置
111 演算処理部
112 配置状態記憶部
120 外部記憶装置
121 接続データ格納領域
122 セル格納領域
123 レイアウトデータ格納領域
130 入力装置
140 表示装置
Claims (5)
- パッドが設けられた半導体チップの表面に形成される外部接続電極の配置を自動的に行う半導体装置の自動設計装置であって、
前記外部接続電極の配置位置を決定するとともに、当該外部接続電極の配置領域を複数の配置区分に区分けし、前記パッドが配列された外周辺と該配置区分との位置関係から当該配置区分に対して1つ以上の該外周辺を対応づける配置領域決定手段と、
前記対応づけられた外周辺に対して前記配置区分に配置された前記外部接続電極を割り付け、対応する前記外周辺が複数ある場合には前記配置区分に配置された前記外部接続電極を該外周辺のいずれかに割り付ける処理を、割り付けられた前記外部接続電極の個数が当該外周辺の前記パッドの個数と一致するまで行う割付辺決定手段と、
同じ前記外周辺に割り付けられた前記外部接続電極を当該外周辺と垂直な方向に並ぶ当該外部接続電極ごとにグループ化するとともに、これらのグループの外部接続電極数に対応させて当該外周辺に配列された当該パッドを一端から順にグループ化する配置カラム決定手段と、
対応する前記外部接続電極のグループおよび前記パッドのグループ間で、当該外部接続電極と当該パッドとの対応付けを行う配置ロウ決定手段と、
対応づけられた前記外部接続電極と前記パッドとを直線状の仮想配線で接続し、当該仮想配線の交差の有無を順にチェックし、交差が存在する場合には当該仮想配線どうしで前記外部接続電極と前記パッドとの対応関係を置換する処理を行う配置編集手段と、
を含むことを特徴とする半導体装置の自動設計装置。 - 前記配置領域決定手段が、前記配置領域を、3行3列以上の矩形の前記配置区分に区分けすることを特徴とする請求項1に記載の半導体装置の自動設計装置。
- 前記割付辺決定手段が、前記パッドの数が多い前記外周辺から順に、前記外部接続電極の割り付けを行うことを特徴とする請求項1または2に記載の半導体装置の自動設計装置。
- 前記割付辺決定手段が、
最も近い外周辺が1つのみの配置区分に配置された前記外部接続電極についての割り付けを行い、
さらに、最も近い外周辺が2個以上の配置区分に配置された前記外部接続電極について、当該外周辺に近い当該外部接続電極から順に、前記配置領域の対角線方向に沿って割り付けを行う、
ことを特徴とする請求項1〜3のいずれかに記載の半導体装置の自動設計装置。 - 前記配置編集手段が、交差が存在する前記仮想配線どうしで前記外部接続電極と前記パッドとの対応関係を置換する処理を、該交差が無くなるまで繰り返すことを特徴とする請求項1〜4のいずれかに記載の半導体装置の自動設計装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157245A JP4508947B2 (ja) | 2005-05-30 | 2005-05-30 | 半導体装置の自動設計方法および自動設計装置 |
US11/348,493 US7397256B2 (en) | 2005-05-30 | 2006-02-07 | Automatic design method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157245A JP4508947B2 (ja) | 2005-05-30 | 2005-05-30 | 半導体装置の自動設計方法および自動設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332516A JP2006332516A (ja) | 2006-12-07 |
JP4508947B2 true JP4508947B2 (ja) | 2010-07-21 |
Family
ID=37462552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157245A Expired - Fee Related JP4508947B2 (ja) | 2005-05-30 | 2005-05-30 | 半導体装置の自動設計方法および自動設計装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7397256B2 (ja) |
JP (1) | JP4508947B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4758871B2 (ja) * | 2006-11-14 | 2011-08-31 | 財団法人福岡県産業・科学技術振興財団 | 半導体装置の配線方法 |
JP5724987B2 (ja) * | 2012-10-31 | 2015-05-27 | コニカミノルタ株式会社 | 有機エレクトロルミネッセンス素子、表示装置及び照明装置 |
US10997350B1 (en) * | 2020-07-02 | 2021-05-04 | International Business Machines Corporation | Semiconductor circuit design and unit pin placement |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
JP2002269165A (ja) * | 2001-03-12 | 2002-09-20 | Zuken:Kk | ネットの自動発生方法およびそのシステムならびにプログラム |
JP2005303086A (ja) * | 2004-04-13 | 2005-10-27 | Shinko Electric Ind Co Ltd | 半導体パッケージにおける自動配線方法および装置ならびに自動識別方法および装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
FR2495846A1 (fr) * | 1980-12-05 | 1982-06-11 | Cii Honeywell Bull | Dispositif de connexion electrique a haute densite de contacts |
US4458297A (en) * | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
US5212652A (en) * | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
JPH07111971B2 (ja) * | 1989-10-11 | 1995-11-29 | 三菱電機株式会社 | 集積回路装置の製造方法 |
US5220490A (en) * | 1990-10-25 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Substrate interconnect allowing personalization using spot surface links |
US5155577A (en) * | 1991-01-07 | 1992-10-13 | International Business Machines Corporation | Integrated circuit carriers and a method for making engineering changes in said carriers |
US5309324A (en) * | 1991-11-26 | 1994-05-03 | Herandez Jorge M | Device for interconnecting integrated circuit packages to circuit boards |
US5490040A (en) * | 1993-12-22 | 1996-02-06 | International Business Machines Corporation | Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array |
JP2570637B2 (ja) * | 1994-11-28 | 1997-01-08 | 日本電気株式会社 | Mcmキャリア |
TW353223B (en) * | 1995-10-10 | 1999-02-21 | Acc Microelectronics Corp | Semiconductor board providing high signal pin utilization |
US5784262A (en) * | 1995-11-06 | 1998-07-21 | Symbios, Inc. | Arrangement of pads and through-holes for semiconductor packages |
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
JP2938431B1 (ja) * | 1998-01-23 | 1999-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 配線設計装置、配線判定装置およびこれらの方法 |
JP3610259B2 (ja) | 1998-05-13 | 2005-01-12 | セイコーエプソン株式会社 | 回路基板の配線経路決定方法、装置及び情報記憶媒体 |
JP3119631B2 (ja) | 1998-09-24 | 2000-12-25 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置及びその設計方法 |
US6310398B1 (en) * | 1998-12-03 | 2001-10-30 | Walter M. Katz | Routable high-density interfaces for integrated circuit devices |
US6295634B1 (en) * | 1999-04-02 | 2001-09-25 | International Business Machines Corporation | Wiring design apparatus, wiring determination apparatus and methods thereof |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
US6983438B1 (en) * | 2000-08-23 | 2006-01-03 | Advanced Micro Devices, Inc. | Design tool for integrated circuit design |
US7816247B2 (en) * | 2003-02-25 | 2010-10-19 | Broadcom Corporation | Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations |
US7146596B2 (en) * | 2003-08-29 | 2006-12-05 | International Business Machines Corporation | Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid |
US7095107B2 (en) * | 2004-12-07 | 2006-08-22 | Lsi Logic Corporation | Ball assignment schemes for integrated circuit packages |
-
2005
- 2005-05-30 JP JP2005157245A patent/JP4508947B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-07 US US11/348,493 patent/US7397256B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015637A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板 |
JP2002269165A (ja) * | 2001-03-12 | 2002-09-20 | Zuken:Kk | ネットの自動発生方法およびそのシステムならびにプログラム |
JP2005303086A (ja) * | 2004-04-13 | 2005-10-27 | Shinko Electric Ind Co Ltd | 半導体パッケージにおける自動配線方法および装置ならびに自動識別方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060267612A1 (en) | 2006-11-30 |
JP2006332516A (ja) | 2006-12-07 |
US7397256B2 (en) | 2008-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9026953B2 (en) | Compression method and system for use with multi-patterning | |
CN111368493B (zh) | 一种基于稀疏网格的自动版图布线生成方法 | |
US20090138840A1 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
US8074187B2 (en) | Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout | |
JP4508947B2 (ja) | 半導体装置の自動設計方法および自動設計装置 | |
CN1339825A (zh) | 半导体装置及其设计方法和设计装置 | |
JP2014044560A (ja) | 半導体装置の設計方法、設計プログラム及び設計装置 | |
JP6040982B2 (ja) | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 | |
JP4447960B2 (ja) | 三次元実装回路の設計システム及び設計方法 | |
JP5609302B2 (ja) | 接触定義装置、接触定義プログラム及び接触定義方法 | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
US5617328A (en) | Automatic code pattern generator for repetitious patterns in an integrated circuit layout | |
WO1998055950A1 (en) | Integrated circuit layout synthesis tool | |
JP2000100955A (ja) | 半導体集積回路装置及びその設計方法 | |
JP2009111117A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路設計支援装置およびプログラム | |
JP2006244080A (ja) | 自動配置配線装置 | |
JP6498983B2 (ja) | 半導体集積回路の設計支援装置及び設計支援方法 | |
JP4731843B2 (ja) | 半導体集積回路および半導体集積回路の設計方法 | |
JP2921454B2 (ja) | 集積回路の配線方法 | |
US20030161124A1 (en) | Wiring-design system for wiring-board for area-input/output-type semiconductor chip | |
JP3369093B2 (ja) | 半導体集積回路設計装置 | |
JP2009130228A (ja) | レイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計装置 | |
JPH10134092A (ja) | 半導体回路の回路入力方法 | |
JPH11177029A (ja) | 半導体集積回路 | |
JPH09167170A (ja) | 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |