JP4508947B2 - 半導体装置の自動設計方法および自動設計装置 - Google Patents

半導体装置の自動設計方法および自動設計装置 Download PDF

Info

Publication number
JP4508947B2
JP4508947B2 JP2005157245A JP2005157245A JP4508947B2 JP 4508947 B2 JP4508947 B2 JP 4508947B2 JP 2005157245 A JP2005157245 A JP 2005157245A JP 2005157245 A JP2005157245 A JP 2005157245A JP 4508947 B2 JP4508947 B2 JP 4508947B2
Authority
JP
Japan
Prior art keywords
arrangement
outer periphery
external connection
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157245A
Other languages
English (en)
Other versions
JP2006332516A (ja
Inventor
良二 浜崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005157245A priority Critical patent/JP4508947B2/ja
Priority to US11/348,493 priority patent/US7397256B2/en
Publication of JP2006332516A publication Critical patent/JP2006332516A/ja
Application granted granted Critical
Publication of JP4508947B2 publication Critical patent/JP4508947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、半導体集積回路の自動設計技術に関し、より詳細には、パッドが設けられた半導体チップの表面に形成される外部接続電極の配置を自動的に行う技術に関する。
近年、半導体集積回路の高集積化・多機能化などに伴い、かかる半導体集積回路のパッド数および半導体パッケージの外部接続電極(すなわち電極ピン)の数が増大する傾向にある。このため、電極ピンの配置を決定してパッドと配線する設計作業も複雑化が進んでおり、かかる設計作業の自動化技術に対する要望も高まっている。
電極ピンの配置・配線を自動化する際には、配線長が短く且つ一層配線が可能であることが望まれる。
従来、パッド・電極ピン間の配線を自動化するための技術としては、例えば下記特許文献1、2で開示されたものが知られている。
特許文献1では、電極ピンの配置領域を4個の台形領域に区分けし、それぞれの区分領域の電極ピンと、この区分領域に対向する外周辺に配列されたパッドとを、予め定められた優先順位にしたがって配線している(特許文献1の段落0111〜0120、図6〜図9、図12等参照)。
また、特許文献2では、複数のパッドと複数の電極ピンとを配線するための共通引き出しパターンを予め作成しておき、この共通引き出しパターンを適当に配置することによって、自動配置を実現している(特許文献2の段落0039〜0040等参照)。
特開2000−35986号公報 特開2000−100955号公報
しかしながら、特許文献1、2で開示された技術には、以下のような欠点があった。
特許文献1の技術では、各区分領域の電極ピンと、対向する外周辺のパッドとが、同数であることを前提としている。このため、例えばパッド数が外周辺ごとに異なるような場合に、適切な配線を行うことができなくなる。すなわち、特許文献1の技術には、半導体集積回路部分の設計に対する制約が大きいという欠点がある。
また、特許文献2の技術では、パッドや電極ピンの総数が、引き出しパターンの配線数の整数倍であることが必要となる。したがって、特許文献2の技術にも、半導体集積回路部分の設計に対する制約が大きいという欠点がある。
この発明の課題は、配線長が短く、一層配線が可能で、且つ、半導体集積回路部分に対する制約が小さい自動設計技術を提供することにある。
この発明は、パッドが設けられた半導体チップの表面に形成される外部接続電極の配置を自動的に行う半導体装置の自動設計装置に関する。
そして、外部接続電極の配置位置を決定するとともに、外部接続電極の配置領域を複数の配置区分に区分けし、パッドが配列された外周辺と配置区分との位置関係から配置区分に対して1つ以上の外周辺を対応づける配置領域決定手段と、対応づけられた外周辺に対して配置区分に配置された外部接続電極を割り付け、対応する外周辺が複数ある場合には配置区分に配置された外部接続電極を外周辺のいずれかに割り付ける処理を、割り付けられた外部接続電極の個数が外周辺のパッドの個数と一致するまで行う割付辺決定手段と、同じ外周辺に割り付けられた外部接続電極を外周辺と垂直な方向に並ぶ外部接続電極ごとにグループ化するとともに、これらのグループの外部接続電極数に対応させて外周辺に配列されたパッドを一端から順にグループ化する配置カラム決定手段と、対応する外部接続電極のグループおよびパッドのグループ間で、外部接続電極とパッドとの対応付けを行う配置ロウ決定手段と、対応づけられた外部接続電極とパッドとを直線状の仮想配線で接続し、仮想配線の交差の有無を順にチェックし、交差が存在する場合には仮想配線どうしで外部接続電極とパッドとの対応関係を置換する処理を行う配置編集手段とを含む。
この発明では、各外部接続電極を、最適な外周辺に配列されたパッドから順に接続することができるので、各配線の配線長を短くすることが可能である。
また、最も近い外周辺が2個以上の配置区分に配置された外部接続電極を、これらの外周辺のいずれかに適宜割り付けることができるので、各外周辺のパッド数やパッドの総数の制約がない。
さらに、外部接続電極とパッドとを直線状の仮想配線で接続し、仮想配線の交差が存在する場合にはこれらの仮想配線どうしで外部接続電極とパッドとの対応関係を置換するので、一層配線が可能である。
以下、この発明の実施形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
この実施形態では、この発明を、W−CSP(Wafer Level Chip Size Package) におけるタワーポストの配置に適用する場合を例に採って説明する。
図1は、この実施形態に係る自動設計装置の全体構成を概略的に示すブロック図である。図1に示したように、この実施形態の自動設計装置100は、自動配置処理装置110と、外部記憶装置120と、入力装置130と、表示装置140とを備えている。
自動配置処理装置110は、タワーポストの配置を自動的に行う。このために、自動配置処理装置110は、演算処理部111と、配置状態記憶部112とを備える。演算処理部111は、後述のようなタワーポスト自動配置処理を実行する。配置状態記憶部112は、演算処理部111の処理中に、配置状態を示すデータを適宜保存する。
外部記憶装置120は、例えばハードディスク等で構成され、接続データ格納領域121、セル格納領域122およびレイアウトデータ格納領域123を有している。接続データ格納領域121には、各パッドの識別番号と各タワーポストの識別番号とを示すデータや、これらパッドおよびタワーポストの接続関係を示すデータが格納される。セル格納領域122には、タワーポスト用のセルが格納される。レイアウトデータ格納領域123には、演算処理部111がタワーポスト自動配置処理を完成することによって生成されたレイアウトデータを、配置状態記憶部112から読み出して、保存する。
入力装置130は、キーボードやコンピュータマウス等で構成され、設計者がタワーポスト自動配置処理の制約や条件等を入力する際などに使用する。
表示装置140は、例えばCRT(Cathode Ray Tube)等で構成され、入力装置130による入力結果の確認や、タワーポスト自動配置処理の結果(すなわち、配置状態記憶部112の最終的なレイアウトデータ)などを、設計者が確認するために使用される。
図2は、この実施形態に係るタワーポスト自動配置処理の全体構成を示す概略フローチャートである。
図2に示したように、この実施形態に係るタワーポスト自動配置処理は、配置領域決定工程S201と、割付辺決定工程S202と、配置カラム決定工程S203と、配置ロウ決定工程S204と、タワーポスト配置編集工程S205と、タワーポスト配置工程S206とを含む。
以下、これらの各工程S201〜S206の詳細について説明する。
配置領域決定工程
配置領域決定工程S201について、図3および図4を用いて説明する。ここで、図3は本工程S201を示す詳細フローチャートであり、図4は本工程S201終了時のレイアウトデータを示す概念図である。以下に説明するように、配置領域決定工程S201では、タワーポストの配置位置を決定し、タワーポストの配置領域を複数の配置区分に区分けし、さらに、パッドが配列された外周辺のうち最も近いものを配置区分ごとに判定する。
まず、演算処理部111(図1参照)は、外部記憶装置120の接続データ格納領域121から上述のような接続データ(各パッドの識別番号、各タワーポストの識別番号、各パッドおよび各タワーポストの接続関係を示すデータ)を読み出すとともに、外部から上述のような設計条件(W−CSPの外形状データ、タワーポストの配置間隔、タワーポストのロウ数およびカラム数など)を読み込む(図3のステップS401参照)。この実施形態では、タワーポストのロウ数およびカラム数をそれぞれ「6」(したがって総数は36)とした場合を例に採って説明するが、これに限られるものでないことは言うまでもない。
次に、演算処理部111は、W−CSP構造の半導体装置を作製するための半導体チップについて、表面(タワーポスト配置面)410の中心点420を求める。そして、演算処理部111は、上述の接続データおよび設計条件を用いて、この半導体チップ上に、タワーポストT(1,1) 〜T(6,6) を仮配置する(ステップS402参照)。このとき、演算処理部111は、この半導体チップ表面の中心点420と、タワーポスト配列の中心点とを、一致させる。これにより、タワーポストの配置領域430が決定される。演算処理部111は、各タワーポストT(1,1) 〜T(6,6) の配置位置などから、この配置領域430を判定する(ステップS403参照)。
なお、図4に示したように、半導体チップ410の、外周辺Wの近傍にはパッドPW1〜PW7が配置され、外周辺Sの近傍にはパッドPS1〜PS10が配置され、外周辺Eの近傍にはパッドPE1〜PE9が配列され且つ外周辺Nの近傍にはパッドPN1〜PN7が配列されている。これらのパッドPW1〜PW7,PS1〜PS10,PE1〜PE9,PN1〜PN7の配置は、この実施形態に係るタワーポスト自動配置処理よりも前の処理工程で行われる。
続いて、演算処理部111は、この配置領域430を、9個の配置区分AWS,AS,ASE,AE,AEN,AN,ANW,AW,ACに区分けする(ステップS404参照)。この実施形態では、各配置区分の面積(したがって、各配置区分に含まれるタワーポストの個数)を同一にしたが、必ずしも同一である必要はない。
さらに、演算処理部111は、外周辺W,S,E,Nのうち最も近いものを、配置区分ごとに判定する(ステップS405参照)。この実施形態では、配置区分AW,AS,AE,ANは、対向する1個の外周辺W,S,E,Nに最も近く、また、配置区分AWS,ASE,AEN,ANWは、2個の外周辺に最も近い(例えば、配置区分AWSの場合は外周辺W,S)。さらに、中央の配置区分ACは、すべての外周辺W,S,E,Nに最も近いと判定される。
以上により、配置領域決定工程S201が終了する。
割付辺決定工程
割付辺決定工程S202(図2参照)について、図5および図6を用いて説明する。ここで、図5は本工程S202を示す詳細フローチャートであり、図6は本工程S202終了時のレイアウトデータを示す概念図である。以下に説明するように、割付辺決定工程S202では、最も近い外周辺が1つのみの配置区分に配置されたタワーポストについては、最も近い外周辺を割り付ける。また、最も近い外周辺が2個以上の配置区分に配置されたタワーポストについては、最も近い外周辺のいずれかに割り付ける。この処理は、割り付けられたタワーポストの個数が外周辺のパッドの個数と一致するまで行われる。この割付辺決定工程S202では、各タワーポストを外周辺に対応づける処理のみを行い、各パッドへの割り付けは行わない。
配線距離を短くするためには、パッド数が多い外周辺から順に、タワーポストの割り付け処理を行うことが望ましい。また、各外周辺に対してタワーポストの割り付け処理を行う際には、「最も近い外周辺」の数が少ない配置区分に設けられたタワーポストから割り付けていくことが望ましい。
まず、演算処理部111は、割り付け処理の対象となる外周辺を選択する(図5のステップS501参照)。ここでは、パッド数が最も多い外周辺である、外周辺Sが選択される。
次に、演算処理部111は、割り付け処理の対象となる配置区分として、「最も近い外周辺」の数が最も少ない配置区分を選択する(ステップS502参照)。ここでは、外周辺Sに対応する4個の配置区分AWS,AS,ASE,ACから、配置区分ASが選択される。
演算処理部111は、配置区分ASに配置されたタワーポストを、外周辺Sに近いものから順に、外周辺Sに割り付ける(ステップS503参照)。ここでは、タワーポストT(6,3) ,T(6,4) ,T(5,3) ,T(5,4) の順に、選択されるものとする。演算処理部111は、割り付けたタワーポストが配置区分AS内の最後のタワーポストT(5,4) を割り付けると、配置区分ASに対する割り付け処理を終了する(ステップS504参照)。また、この割り付け処理は、割り付け処理が施されたタワーポストの個数が、その外周辺に配列されたパッド数に達するまで行われ、かかるパッド数に達したときは当該外周辺への割り付け処理を終了する(ステップS505参照)。ここでは、外周辺Sのパッド数は10個であり且つ配置区分ASのタワーポスト数は4個なので、配置区分AS内のタワーポストT(6,3) ,T(6,4) ,T(5,3) ,T(5,4) はすべて外周辺Sに割り付けられる。
続いて、演算処理部111は、割り付け処理の対象となる配置区分として、先に選択された配置区分の両側に位置している配置区分を選択する(ステップS506参照)。ここでは、配置区分ASの両側の配置区分AWS,ASEが選択される。
演算処理部111は、配置区分AWS,ASEに配置されたタワーポストを、順次選択し、外周辺Sに割り付ける(ステップS507参照)。このときの割り付けは、外周辺Sに近く且つ配置区分ASに近いタワーポストから順に、配置領域430の対角線方向に沿って行われる。この実施形態では、まずタワーポストT(6,2) が割り付けられ、次にタワーポストT(6,5) が割り付けられ、さらにタワーポストT(6,1) ,T(5,2) ,T(6,6) ,T(5,5) の順で割り付けられる。上述の配置区分ASに対する処理と同様、演算処理部111は、配置区分AWS,ASE内の最後のタワーポストを割り付けると配置区分AWS,ASEに対する割り付け処理を終了し(ステップS508参照)、また、割り付け処理されたタワーポストの個数が当該外周辺に配列されたパッド数に達したときは当該外周辺への割り付け処理を終了する(ステップS509参照)。ここでは、タワーポストT(5,5) が割り付けられた時点で、割り付けられたタワーポストの個数が10個となるので、外周辺Sに対する割り付け処理は終了する。このため、演算処理部111は、ステップS510〜S512を実行せずに、ステップS513にジャンプする。
次に、演算処理部111は、すべての外周辺に対する処理が終了したか否かをチェックする(ステップS514参照)。ここでは、外周辺E,N,Wに対する処理が終了していないので、演算処理部111は、ステップS501に戻る。
ステップS501で、演算処理部111は、再び、割り付け処理の対象となる外周辺を選択する。ここでは、パッド数が二番目に多い外周辺である、外周辺Eが選択される。
さらに、演算処理部111は、割り付け処理の対象となる配置区分として、外周辺Eに対応する4個の配置区分ASE,AE,AEN,ACから配置区分AEを選択する(ステップS502参照)。
ステップS503〜S505では、上述の場合と同様にして、タワーポストT(4,6) ,T(3,6) ,T(4,5) ,T(3,5) に対して、外周辺Eに割り付けられる。
続いて、ステップS506では、割り付け処理の対象となる配置区分として、先に選択された配置区分AEの両側の配置区分ASE,AENが選択される。
ステップS507で、演算処理部111は、上述の場合と同様、配置区分ASE,AENに配置されたタワーポストを順次選択し、外周辺Sに割り付ける。このとき、上述の処理で外周辺Sに割り付けられたタワーポストT(5,5) ,T(6,5) ,T(6,6) は、選択されない。この実施形態では、まずタワーポストT(5,6) が割り付けられ、次にタワーポストT(2,6) が割り付けられ、さらにタワーポストT(1,6) ,T(2,5) ,T(1,5) の順で割り付けられる。
タワーポストT(1,5) が割り付けられた時点で、割り付けられたタワーポストの個数が外周辺Eのパッド数(すなわち9個)に達するので、外周辺Eに対する割り付け処理は終了する(ステップS509参照)。
次に、演算処理部111は、すべての外周辺に対する処理が終了したか否かをチェックする(ステップS514参照)。ここでは、外周辺N,Wに対する処理が終了していないので、演算処理部111は、ステップS501に戻る。
ステップS501で、演算処理部111は、再び、割り付け処理の対象となる外周辺を選択する。外周辺N,Wのパッド数はともに7個であるので、どちらの外周辺の割り付け処理を先に行ってもよいが、ここでは、外周辺Wが選択されるものとする。
演算処理部111は、上述の外周辺Eに対する処理と同様にして、配置区分AWに対する割り付け処理を行い、さらに、配置区分AWS,ANWに対する割り付け処理を行う。そして、タワーポストT(1,1) が割り付けられた時点で、割り付けられたタワーポストの個数が外周辺Eのパッド数(すなわち7個)に達するので、外周辺Eに対する割り付け処理は終了する(ステップS509参照)。
続いて、演算処理部111は、すべての外周辺に対する処理が終了したか否かをチェックし(ステップS514参照)、外周辺Nに対する処理が終了していないと判断してステップS501に戻る。
ステップS501で、演算処理部111は、割り付け処理の対象となる外周辺Nを選択する。そして、演算処理部111は、上述と同様にして、配置区分ANに対する割り付け処理を行い、さらに、配置区分AEN,ANWに対する割り付け処理を行う。ここでは、割り付け処理されたタワーポスト数が外周辺Nのパッド数(すなわち、7個)に達する前に、配置区分AEN,ANWの全タワーポストに対する割り付け処理が終了する(ステップS508,S509参照)。
次は、演算処理部111は、ステップS510で、配置区分ACを選択する。そして、演算処理部111は、タワーポストT(3,4) を、外周辺Nに割り付ける(ステップS511参照)。続いて、演算処理部111は、配置区分AC内の全タワーポストに対する処理が終了したか否かをチェックする(S512参照)。ここでは、全タワーポストに対する処理が終了したので、演算処理部111は、ステップS513にジャンプする。ここでは、最後の外周辺Nに対する処理が終了したので、割付辺決定工程S202を終了する。
なお、図6において、タワーポスト内の符号は、当該タワーポストが割り付けられた外周辺を示している。
配置カラム決定工程
配置カラム決定工程S203(図2参照)について、図7および図8を用いて説明する。ここで、図7は本工程S203を示す詳細フローチャートであり、図8は本工程S203終了時のレイアウトデータを示す概念図である。以下に説明するように、配置カラム決定工程S203では、同じ外周辺に割り付けられたタワーポストを当該外周辺と垂直な方向に並ぶタワーポストごとにグループ化するとともに、これらのグループのタワーポスト数に対応させて、当該外周辺に配列されたパッドを一端から順にグループ化する。
まず、演算処理部111は、対象となる外周辺を選択する(ステップS701参照)。本工程S203においては、外周辺の選択順序は任意であるが、ここでは外周辺Sが最初に選択されるものとする。
次に、演算処理部111は、上述の割付辺決定工程S202で外周辺Sに割り付けられた各タワーポストを、外周辺Sと垂直な方向(すなわち、カラム方向)に並ぶタワーポストごとにグループ化する(ステップS702参照)。これにより、タワーポストのグループTSG1〜TSG6が設定される。
続いて、演算処理部111は、外周辺SのパッドPS1〜PS10を、外周辺の一端側(ここでは、図8の左側とする)から順にグループ化する(ステップS703参照)。各パッド・グループに含まれるパッド数は、対応するタワーポスト・グループTSG1〜TSG6のタワーポスト数と同じ数に設定される。例えば、最も左側のタワーポスト・グループTSG1には1個のタワーポストT(6,1) が属しているので、これに対応させて、最も左側の1個のパッドPS1が属するグループPSG1が設定される。次いで、左側から二番目のタワーポスト・グループTSG2には2個のタワーポストT(5,2) ,T(6,2) が属しているので、これに対応させて、次の2個のパッドPS2,PS3が属するグループPSG2が設定される。このようにして、図8に示したような、パッド・グループPSG1〜PSG6が設定される。
この実施形態では、タワーポスト・グループTSG1〜TSG6を特定する番号「1」〜「6」を、各タワーポストのカラム番号と称する。
その後、演算処理部111は、すべての外周辺に対する処理が終了したか否かをチェックする(ステップS704参照)。そして、演算処理部111は、全外周辺に対する処理が終了するまで、ステップS701〜S704の処理を繰り返す。
以上のような処理により、各タワーポストのカラム番号が決定される。
配置ロウ決定工程
配置ロウ決定工程S204(図2参照)について、図9および図10を用いて説明する。ここで、図9は本工程S204を示す詳細フローチャートであり、図10は本工程S204のレイアウトデータを示す概念図である。以下に説明するように、配置ロウ決定工程S204では、対応するタワーポストのグループおよびパッドのグループ間で、外部接続電極とパッドとの対応付けを行う。
まず、演算処理部111は、対象となるカラムを選択する(ステップS901参照)。本工程S204においては、カラムの選択順序は任意であるが、ここではカラム1,2,・・・の順に選択されるものとする。
演算処理部111は、選択されたカラムについて、タワーポストの個数をチェックする(ステップS902参照)。そして、タワーポストの個数が「1」の場合、演算処理部111は、そのタワーポストのロウ番号として、そのまま「1」を割り当てる(ステップS903参照)。例えば、図10において、タワーポストT(6,1) のロウ番号としては、そのまま「1」が割り当てられる。次に、演算処理部111は、このカラムが最後のカラムであるか否かをチェックする(ステップS906参照)。最後のカラムでない場合、演算処理部111は、ステップS901に戻る。
一方、ステップS902においてタワーポストが2個以上の場合、演算処理部111は、これらタワーポストの中心座標と、対応する各パッドの中心座標とをチェックする(ステップS904参照)。なお、ここでは、対応する外周辺の方向に沿った座標をx座標とし、当該外周辺に直角な座標をy座標とする(図10参照)。
そして、タワーポストよりもx座標が小さいパッド(外周辺Sにおいては、該当する各タワーポストよりも左側に配置されたパッド)については、x座標が小さいパッドから順に、y座標が大きいタワーポスト(外周辺から遠いタワーポスト)に割り当てる。そして、x座標が小さいパッドに割り当てられたタワーポストから順に、ロウ番号1,2,・・・を割り当てる。図10の例では、タワーポストT(6,2) にはロウ番号「1」が割り当てられ、タワーポストT(5,2) にはロウ番号「2」が割り当てられる。
一方、ステップS904で、タワーポストよりもx座標が大きいパッド(外周辺Sにおいては、該当する各タワーポストよりも右側に配置されたパッド)については、x座標が大きいパッドから順に、y座標が大きいタワーポストに割り当てる(ステップS905参照)。そして、x座標が小さいパッドに割り当てられたタワーポストから順に、ロウ番号1,2,・・・を割り当てる。図10の例では、タワーポストT(6,5) にはロウ番号「1」が割り当てられ、タワーポストT(5,5) にはロウ番号「2」が割り当てられる。
ステップS906で最後のカラムであると判断されたとき、配置ロウ決定工程S204が終了する。
タワーポスト配置編集工程
タワーポスト配置編集工程S205(図2参照)について、図11および図12を用いて説明する。ここで、図11は本工程S205を示す詳細フローチャートであり、図12は本工程S205のレイアウトデータを示す概念図である。以下に説明するように、このタワーポスト配置編集工程S205では、上述の配置ロウ決定工程で対応づけられたタワーポストとパッドとを直線状の仮想配線で接続して、各仮想配線における交差の有無を順にチェックし、交差が存在する仮想配線どうしでタワーポストとパッドとの対応関係を置換する。
まず、演算処理部111は、各タワーポストに割り当てられたロウ番号、カラム番号に基づいて、各タワーポストと各パッドとを、直線状の仮想配線で結ぶ(ステップS1101参照)。
続いて、演算処理部111は、置換処理数を示す変数nに「0」を代入し(ステップS1102参照)、チェック対象となる仮想配線を選択する(ステップS1103参照)。交差のチェックを行う順序は任意であるが、例えば所定のタワーポストに対応する仮想配線から時計回り或いは反時計回りにチェックしていけばよい。
演算処理部111は、選択された仮想配線に対して、他の仮想配線と交差しているか否かをチェックする(ステップS1104参照)。
交差が確認された場合、演算処理部111は、交差している仮想配線どうしで、各タワーポストに対応するパッドを置換する(ステップS1105参照)。例えば、図10において、タワーポストT(1,5) とパッドPE9とを結ぶ仮想配線1201は、タワーポストT(3,4) とパッドPN1とを結ぶ仮想配線1202と交差している。この場合、演算処理部111は、対応するパッドPE9,PN1を置換する。これにより、タワーポストT(1,5) とパッドPN1とが新たな仮想配線1211で結ばれ且つタワーポストT(3,4) とパッドPE9とが新たな仮想配線1212で結ばれることになって、かかる交差は無くなる。なお、この処理によって、新たな仮想配線1212と仮想配線1203,1204との間にそれぞれ新たな交差が発生するが、これらの交差については、その後の仮想配線1203,1204に対する置換処理によって対処される。置換処理が終了すると、演算処理部111は、置換処理数nに「1」を加える(ステップS1106参照)。
一方、ステップS1104で交差が確認されなかった場合、演算処理部111は、ステップS1105の処理をスキップする。
次に、演算処理部111は、選択された仮想配線が最後の仮想配線か否かを判断し(ステップS1107参照)、最後でない場合はステップS1103に戻る。
一方、ステップS1107で最後の仮想配線であると判断した場合、演算処理部111は、置換処理数nの値をチェックする(ステップS1108参照)。そして、置換処理数nが「0」でない場合、演算処理部111は、nに再び「0」を代入した後(ステップS1102参照)、最初の仮想配線から交差の有無のチェックをやり直す(ステップS1103〜S1107参照)。一方、nが「0」の場合、演算処理部111は、タワーポスト配置編集工程S205を終了する。
上述のように、交差を解消するためにパッドの置換を行うと、新たな交差が発生する場合がある。このため、このタワーポスト配置編集工程S205では、最後の仮想配線の確認が終了した時点の置換処理数nが「0」になるまで、ステップS1102〜S1107の処理が繰り返される。
タワーポスト配置工程
最後に、タワーポスト配置工程S206(図2参照)について、図13および図14を用いて説明する。ここで、図14は本工程S206を示す詳細フローチャートであり、図14は本工程S206のレイアウトデータを示す概念図である。
演算処理部111は、対象となるパッドを選択する(ステップS1301参照)。本工程S206においては、パッドの選択順序は任意であるが、例えば外周辺Sの最小座標のパッドから反時計回りに選択していけばよい。
次に、演算処理部111は、選択されたパッドに対応するタワーポストのロウ番号およびカラム番号を特定する(ステップS1302参照)。この特定は、例えば配置状態記憶部112(図1参照)に一時保存された情報などを用いて行えばよい。
続いて、演算処理部111は、このロウ番号およびカラム番号に対応するタワーポストセルを、外部記憶装置120のセル格納領域122(図1参照)から読み出し、当該レイアウトに配置する(ステップS1303参照)。
そして、演算処理部111は、選択されたパッドが最後のパッドであるか否かをチェックし(ステップS1304参照)、最後のパッドであると判断されるまでステップS1301〜S1303を繰り返す。
一方、ステップS1304で最後のパッドであると判断された場合、演算処理部111は、完成したレイアウトデータを、レイアウトデータ格納領域123に格納し(ステップS1305参照)、タワーポストの自動配置処理を終了する。
なお、レイアウトデータ格納領域123に格納されたレイアウトデータは、他の自動設計装置に読み出されて、次の自動設計工程に使用される。
以上説明したように、この実施形態では、各タワーポストを、最も近い外周辺のパッドに接続されるように、自動配置することができる。したがって、タワーポストとパッドとを結ぶ配線の配線長を短くすることが可能である。
また、この実施形態では、最も近い外周辺が2個以上存在する配置区分のタワーポストを、これらの外周辺のいずれかに適宜割り付けることができる。したがって、各外周辺のパッド数やパッドの総数の制約がない。
さらに、この実施形態では、タワーポストとパッドとを直線状の仮想配線で接続し、仮想配線の交差が存在する場合にはこれらの仮想配線どうしでパッドを置換する。したがって、一層配線のみで自動配線を実現することが可能である。
実施形態に係る自動設計装置の全体構成を概略的に示すブロック図である。 実施形態に係るタワーポスト自動配置処理の全体構成を示す概略フローチャートである。 実施形態に係る配置領域決定工程を示すフローチャートである。 実施形態に係る配置領域決定工程のレイアウトデータを示す概念図である。 実施形態に係る割付辺決定工程を示すフローチャートである。 実施形態に係る割付辺決定工程のレイアウトデータを示す概念図である。 実施形態に係る配置カラム決定工程を示すフローチャートである。 実施形態に係る配置カラム決定工程のレイアウトデータを示す概念図である。 実施形態に係る配置ロウ決定工程を示すフローチャートである。 実施形態に係る配置ロウ決定工程のレイアウトデータを示す概念図である。 実施形態に係るタワーポスト配置編集工程を示すフローチャートである。 実施形態に係るタワーポスト配置編集工程のレイアウトデータを示す概念図である。 実施形態に係るタワーポスト配置工程を示すフローチャートである。 実施形態に係るタワーポスト配置工程のレイアウトデータを示す概念図である。
符号の説明
100 自動設計装置
110 自動配置処理装置
111 演算処理部
112 配置状態記憶部
120 外部記憶装置
121 接続データ格納領域
122 セル格納領域
123 レイアウトデータ格納領域
130 入力装置
140 表示装置

Claims (5)

  1. パッドが設けられた半導体チップの表面に形成される外部接続電極の配置を自動的に行う半導体装置の自動設計装置であって、
    前記外部接続電極の配置位置を決定するとともに、当該外部接続電極の配置領域を複数の配置区分に区分けし、前記パッドが配列された外周辺と該配置区分との位置関係から当該配置区分に対して1つ以上の該外周辺を対応づける配置領域決定手段と、
    前記対応づけられた外周辺に対して前記配置区分に配置された前記外部接続電極を割り付け、対応する前記外周辺が複数ある場合には前記配置区分に配置された前記外部接続電極を該外周辺のいずれかに割り付ける処理を、割り付けられた前記外部接続電極の個数が当該外周辺の前記パッドの個数と一致するまで行う割付辺決定手段と、
    同じ前記外周辺に割り付けられた前記外部接続電極を当該外周辺と垂直な方向に並ぶ当該外部接続電極ごとにグループ化するとともに、これらのグループの外部接続電極数に対応させて当該外周辺に配列された当該パッドを一端から順にグループ化する配置カラム決定手段と、
    対応する前記外部接続電極のグループおよび前記パッドのグループ間で、当該外部接続電極と当該パッドとの対応付けを行う配置ロウ決定手段と、
    対応づけられた前記外部接続電極と前記パッドとを直線状の仮想配線で接続し、当該仮想配線の交差の有無を順にチェックし、交差が存在する場合には当該仮想配線どうしで前記外部接続電極と前記パッドとの対応関係を置換する処理を行う配置編集手段と、
    を含むことを特徴とする半導体装置の自動設計装置。
  2. 前記配置領域決定手段が、前記配置領域を、3行3列以上の矩形の前記配置区分に区分けすることを特徴とする請求項に記載の半導体装置の自動設計装置。
  3. 前記割付辺決定手段が、前記パッドの数が多い前記外周辺から順に、前記外部接続電極の割り付けを行うことを特徴とする請求項またはに記載の半導体装置の自動設計装置。
  4. 前記割付辺決定手段が、
    最も近い外周辺が1つのみの配置区分に配置された前記外部接続電極についての割り付けを行い、
    さらに、最も近い外周辺が2個以上の配置区分に配置された前記外部接続電極について、当該外周辺に近い当該外部接続電極から順に、前記配置領域の対角線方向に沿って割り付けを行う、
    ことを特徴とする請求項のいずれかに記載の半導体装置の自動設計装置。
  5. 前記配置編集手段が、交差が存在する前記仮想配線どうしで前記外部接続電極と前記パッドとの対応関係を置換する処理を、該交差が無くなるまで繰り返すことを特徴とする請求項のいずれかに記載の半導体装置の自動設計装置。
JP2005157245A 2005-05-30 2005-05-30 半導体装置の自動設計方法および自動設計装置 Expired - Fee Related JP4508947B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005157245A JP4508947B2 (ja) 2005-05-30 2005-05-30 半導体装置の自動設計方法および自動設計装置
US11/348,493 US7397256B2 (en) 2005-05-30 2006-02-07 Automatic design method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157245A JP4508947B2 (ja) 2005-05-30 2005-05-30 半導体装置の自動設計方法および自動設計装置

Publications (2)

Publication Number Publication Date
JP2006332516A JP2006332516A (ja) 2006-12-07
JP4508947B2 true JP4508947B2 (ja) 2010-07-21

Family

ID=37462552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157245A Expired - Fee Related JP4508947B2 (ja) 2005-05-30 2005-05-30 半導体装置の自動設計方法および自動設計装置

Country Status (2)

Country Link
US (1) US7397256B2 (ja)
JP (1) JP4508947B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758871B2 (ja) * 2006-11-14 2011-08-31 財団法人福岡県産業・科学技術振興財団 半導体装置の配線方法
JP5724987B2 (ja) * 2012-10-31 2015-05-27 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、表示装置及び照明装置
US10997350B1 (en) * 2020-07-02 2021-05-04 International Business Machines Corporation Semiconductor circuit design and unit pin placement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
JP2002269165A (ja) * 2001-03-12 2002-09-20 Zuken:Kk ネットの自動発生方法およびそのシステムならびにプログラム
JP2005303086A (ja) * 2004-04-13 2005-10-27 Shinko Electric Ind Co Ltd 半導体パッケージにおける自動配線方法および装置ならびに自動識別方法および装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
FR2495846A1 (fr) * 1980-12-05 1982-06-11 Cii Honeywell Bull Dispositif de connexion electrique a haute densite de contacts
US4458297A (en) * 1981-01-16 1984-07-03 Mosaic Systems, Inc. Universal interconnection substrate
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
US5309324A (en) * 1991-11-26 1994-05-03 Herandez Jorge M Device for interconnecting integrated circuit packages to circuit boards
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Mcmキャリア
TW353223B (en) * 1995-10-10 1999-02-21 Acc Microelectronics Corp Semiconductor board providing high signal pin utilization
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US5774340A (en) * 1996-08-28 1998-06-30 International Business Machines Corporation Planar redistribution structure and printed wiring device
JP2938431B1 (ja) * 1998-01-23 1999-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 配線設計装置、配線判定装置およびこれらの方法
JP3610259B2 (ja) 1998-05-13 2005-01-12 セイコーエプソン株式会社 回路基板の配線経路決定方法、装置及び情報記憶媒体
JP3119631B2 (ja) 1998-09-24 2000-12-25 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその設計方法
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6295634B1 (en) * 1999-04-02 2001-09-25 International Business Machines Corporation Wiring design apparatus, wiring determination apparatus and methods thereof
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
US6983438B1 (en) * 2000-08-23 2006-01-03 Advanced Micro Devices, Inc. Design tool for integrated circuit design
US7816247B2 (en) * 2003-02-25 2010-10-19 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including array corner considerations
US7146596B2 (en) * 2003-08-29 2006-12-05 International Business Machines Corporation Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid
US7095107B2 (en) * 2004-12-07 2006-08-22 Lsi Logic Corporation Ball assignment schemes for integrated circuit packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015637A (ja) * 1999-06-30 2001-01-19 Mitsubishi Electric Corp 回路配線方式及び回路配線方法及び半導体パッケージ及び半導体パッケージ基板
JP2002269165A (ja) * 2001-03-12 2002-09-20 Zuken:Kk ネットの自動発生方法およびそのシステムならびにプログラム
JP2005303086A (ja) * 2004-04-13 2005-10-27 Shinko Electric Ind Co Ltd 半導体パッケージにおける自動配線方法および装置ならびに自動識別方法および装置

Also Published As

Publication number Publication date
US20060267612A1 (en) 2006-11-30
JP2006332516A (ja) 2006-12-07
US7397256B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
US9026953B2 (en) Compression method and system for use with multi-patterning
CN111368493B (zh) 一种基于稀疏网格的自动版图布线生成方法
US20090138840A1 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US8074187B2 (en) Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout
JP4508947B2 (ja) 半導体装置の自動設計方法および自動設計装置
CN1339825A (zh) 半导体装置及其设计方法和设计装置
JP2014044560A (ja) 半導体装置の設計方法、設計プログラム及び設計装置
JP6040982B2 (ja) 電源系統ツリー設計支援システム及び電源系統ツリー設計方法
JP4447960B2 (ja) 三次元実装回路の設計システム及び設計方法
JP5609302B2 (ja) 接触定義装置、接触定義プログラム及び接触定義方法
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
US5617328A (en) Automatic code pattern generator for repetitious patterns in an integrated circuit layout
WO1998055950A1 (en) Integrated circuit layout synthesis tool
JP2000100955A (ja) 半導体集積回路装置及びその設計方法
JP2009111117A (ja) 半導体集積回路のレイアウト方法、半導体集積回路設計支援装置およびプログラム
JP2006244080A (ja) 自動配置配線装置
JP6498983B2 (ja) 半導体集積回路の設計支援装置及び設計支援方法
JP4731843B2 (ja) 半導体集積回路および半導体集積回路の設計方法
JP2921454B2 (ja) 集積回路の配線方法
US20030161124A1 (en) Wiring-design system for wiring-board for area-input/output-type semiconductor chip
JP3369093B2 (ja) 半導体集積回路設計装置
JP2009130228A (ja) レイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計装置
JPH10134092A (ja) 半導体回路の回路入力方法
JPH11177029A (ja) 半導体集積回路
JPH09167170A (ja) 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees