JP4501173B2 - 半導体膜の製造方法および半導体素子の製造方法 - Google Patents
半導体膜の製造方法および半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4501173B2 JP4501173B2 JP13495499A JP13495499A JP4501173B2 JP 4501173 B2 JP4501173 B2 JP 4501173B2 JP 13495499 A JP13495499 A JP 13495499A JP 13495499 A JP13495499 A JP 13495499A JP 4501173 B2 JP4501173 B2 JP 4501173B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- semiconductor
- reflection
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、光または電子波に対する反射率または吸収率の異なる複数の領域を有する下地部に形成された半導体膜の製造方法、およびそれを備えた半導体素子の製造方法に関する。
【0002】
【従来の技術】
近年、表示装置について高精細および高画質な表示が求められている。液晶表示装置では、その要求に応えるために、液晶駆動用のスイッチング素子として薄膜トランジスタ(TFT;Thin Film Transistor)を利用したアクティブマトリクス方式の液晶表示装置(AMLCD:Active Matrix Liquid Crystal Display)が用いられている。
【0003】
このAMLCDに用いられるTFTには、能動層であるチャネル領域に非晶質(アモルファス)シリコンを用いるものと、多結晶シリコンを用いるものとがある。このうち、多結晶シリコンを用いたTFTは、非晶質シリコンを用いたものに比べてオン抵抗が低く、応答性や駆動能力に優れており、高精細および高画質な表示を実現するものとして期待されている。また、この多結晶シリコンを用いたTFTは、液晶駆動用のスイッチング素子としてだけではなく、大型液晶表示装置用の液晶駆動用素子としても、更には、駆動回路の論理回路を構成するスイッチング素子としても利用が期待されている。
【0004】
ところで、この多結晶シリコンを用いたTFTは、例えば、非晶質シリコン膜にエネルギービームを照射して溶融多結晶化する技術を用いることにより、低温で形成することができる。例えば、図12に示したようにガラス基板111の一面にゲート電極113を介してチャネル領域116aが形成されるボトムゲート構造のTFTでは、例えば、ガラス基板111の一面にゲート電極113,絶縁膜115および非晶質シリコン膜を積層して形成したのち、この非晶質シリコン膜にエキシマレーザビームを照射して結晶化し、チャネル領域116a,ソース領域116bおよびドレイン領域116cを構成する多結晶シリコン膜116を形成していた。
【0005】
【発明が解決しようとする課題】
しかしながら、このようなボトムゲート構造のTFTでは、多結晶シリコン膜116のうち、ゲート電極113に対応する領域の結晶粒径が他の領域に比べて大きくなったり、あるいは小さくなったり、極端な場合には融解して消失してしまったり、あるいは結晶化が不十分であったりして、均一な多結晶シリコン膜116を得ることができなかった。なお、これは、非晶質シリコン膜とガラス基板111との間に、ガラス基板111に比べてレーザ反射率の高い、あるいはレーザ吸収率の高いゲート電極113が形成されていることが原因しているものと考えられる。
【0006】
例えば、図13(A)に示したように、ゲート電極113をガラス基板111よりも高いレーザ反射率を有するモリブデン(Mo)あるいはタングステン(W)などの材料により構成する場合には、非晶質シリコン膜123のうちゲート電極113に対応する領域では、非晶質シリコン膜123の側から照射されたエキシマレーザビームEが非晶質シリコン膜123を通過したのちゲート電極113によって反射され、再度非晶質シリコン膜123を照射することとなる。すなわち、ゲート電極113に対応する領域では、エキシマレーザビームEが1回照射される他の領域に比べてより多く熱処理されてしまう。
【0007】
これにより、図13(B)に示したように、ゲート電極113に対応する領域以外の領域において良好な多結晶シリコン膜116が得られる条件でエキシマレーザビームEを照射すると、ゲート電極113に対応する領域116dにおいては、エネルギーの過剰により大結晶粒化したり、かえって結晶粒径が小さくなったり、またははじけてしまったりするものと考えられる。逆に、ゲート電極113に対応する領域において良好な多結晶シリコン膜が得られる条件でエキシマレーザビームEを照射すると、他の領域においては、エネルギーの不足により微結晶となったり、または結晶化しなかったりするものと考えられる。
【0008】
また、図14(A)に示したように、ゲート電極113をガラス基板111よりも高いレーザ吸収率を有するタンタル(Ta)あるいはクロム(Cr)などの材料により構成する場合には、非晶質シリコン膜123のうちゲート電極113に対応する領域では、非晶質シリコン膜123の側から照射されたエキシマレーザビームEが非晶質シリコン膜123を通過したのちゲート電極113により吸収されてしまい、他の領域に比べて反射が少ない。更に、ゲート電極113ではエキシマレーザビームEを吸収することにより熱が発生するが、ゲート電極113はガラス基板111よりも熱伝導率の高い材料により構成されているので、発生した熱はゲート電極113に接続されている図示しない配線を介して放散されてしまう。よって、ゲート電極113に対応する領域は、他の領域に比べて熱処理量が少なくなってしまう。
【0009】
これにより、図14(B)に示したように、ゲート電極113に対応する領域以外の領域において良好な多結晶シリコン膜116が得られる条件でエキシマレーザビームEを照射すると、ゲート電極113に対応する領域116dにおいては、エネルギーの不足により微結晶となったり、または結晶化しなかったりするものと考えられる。逆に、ゲート電極113に対応する領域において良好な多結晶シリコン膜が得られる条件でエキシマレーザビームEを照射すると、他の領域においては、エネルギーの過剰により大結晶粒化したり、かえって結晶粒径が小さくなったり、またははじけてしまったりするものと考えられる。
【0010】
すなわち、ゲート電極113に対応する領域と他の領域とで均一な多結晶シリコン膜を得ることができず、結晶粒径に依存するオン電流およびシート抵抗にばらつきが生じてしまい、TFTの特性がばらついてしまっていた。そのため、このTFTを液晶表示装置の画素部に用いた場合、表示にむらが発生してしまい、液晶表示装置の品質に悪影響を与える原因となってしまっていた。
【0011】
本発明はかかる問題点に鑑みてなされたもので、その目的は、高い均一性を有する半導体膜の製造方法およびそれを備えた半導体素子の製造方法を提供することにある。
【0018】
本発明による半導体膜の製造方法は、基板の上にゲート電極を形成し、ゲート電極の上に反射調節膜を形成し、反射調節膜の上に絶縁膜を形成し、絶縁膜の上に半導体膜を形成し、その後、半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、反射調節膜がゲート電極で反射されるレーザビームの反射光を低減させてゲート電極に対応する領域と他の領域とで半導体膜に反射されるレーザビームの反射量を同等にするようにしたものである。また、本発明による他の半導体膜の製造方法は、ガラス基板の上に反射調節膜を形成し、反射調節膜と反対側におけるガラス基板の上にゲート電極を形成し、ゲート電極の上に絶縁膜を形成し、絶縁膜の上に半導体膜を形成し、その後、半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、レーザビームに対する反射率がガラス基板および絶縁膜よりも反射調節膜で高く、その反射調節膜がゲート電極に対応する領域と他の領域とで半導体膜に反射されるレーザビームの反射量を同等にするようにしたものである。
【0021】
本発明による半導体素子の製造方法は、基板の上にゲート電極を形成し、ゲート電極の上に反射調節膜を形成し、反射調節膜の上に絶縁膜を形成し、絶縁膜の上に半導体膜を形成し、その後、半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、反射調節膜がゲート電極で反射されるレーザビームの反射光を低減させてゲート電極に対応する領域と他の領域とで半導体膜に反射されるレーザビームの反射量を同等にするようにしたものである。また、本発明による他の半導体素子の製造方法は、ガラス基板の上に反射調節膜を形成し、反射調節膜と反対側におけるガラス基板の上にゲート電極を形成し、ゲート電極の上に絶縁膜を形成し、絶縁膜の上に半導体膜を形成し、その後、半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、レーザビームに対する反射率がガラス基板および絶縁膜よりも反射調節膜で高く、その反射調節膜がゲート電極に対応する領域と他の領域とで半導体膜に反射されるレーザビームの反射量を同等にするようにしたものである。
【0029】
本発明による半導体膜の製造方法では、レーザビームを照射して半導体膜を多結晶化する際に、ゲート電極に対応する領域と他の領域とで半導体膜に反射されるレーザビームの反射量が同等になる。
【0032】
本発明による半導体素子の製造方法は、本発明の半導体膜の製造方法を含むものである。
【0034】
【発明の実施の形態】
以下、本実施の形態について図面を参照して詳細に説明する。なお、本発明の半導体膜およびその製造方法は、本発明の半導体素子およびその製造方法に含まれているので、以下の実施の形態においては、半導体素子およびその製造方法の説明において合わせて説明する。また、本発明のエネルギービーム照射装置は、本発明の半導体膜の製造および本発明の半導体素子の製造に用いるものであるので、本発明の半導体素子の製造方法において合わせて説明する。
【0035】
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体素子であるTFTの構成を表すものである。このTFTは、ガラス基板11の一面に、バッファ層12を介してゲート電極13および反射調節膜14が順次積層されると共に、この反射調節膜14およびバッファ層12のガラス基板11と反対側に、絶縁膜15および半導体膜16が順次積層された構造を有している。
【0036】
バッファ層12は、例えば、厚さが1μmであり、二酸化ケイ素(SiO2 ),窒化ケイ素(Si3 N4 )あるいはケイ素と酸素と窒素との化合物(SiOx Ny ;以下、酸化窒化ケイ素と言う)、またはそれらの複数を用いた積層膜により構成されている。
【0037】
ゲート電極13は、例えば、厚さが100nmであり、後述する製造方法において照射されるレーザビームに対する反射率がガラス基板11および絶縁膜12に比べて高い導電性材料により構成されている。例えば、モリブデン,アルミニウム(Al),チタン(Ti)およびタングステンなどからなる群のうちの1種、またはこれらの少なくとも1種を含む合金あるいは化合物により構成されている。なお、このゲート電極13は、図示しないが、基板11の一面にバッファ層12を介して形成された配線に接続されている。
【0038】
反射調節膜14は、例えば、後述する製造方法において半導体膜16の側からレーザビームが照射された場合に、反射調節膜14と絶縁膜15との界面において反射する光と、反射調節膜14とゲート電極13との界面において反射する光との干渉を利用して、ゲート電極13に対応する領域での反射光を低減させる干渉膜である。この干渉膜は、例えば、窒化チタン(TiN),ケイ素と酸素との化合物(SiOx ),ケイ素と窒素との化合物(SiNx )あるいは水素(H)が添加された酸化窒化ケイ素などにより構成される。また、それらの複数を用いた積層膜とされていてもよい。干渉膜の厚さは、例えば、構成材料および照射されるレーザビームの波長に応じて、ゲート電極13に対応する領域での反射光が低減するように調節される。具体的には、5nmから100nmの範囲内において選択される。
【0039】
絶縁膜15は、例えば、厚さが100nmであり、二酸化ケイ素,窒化ケイ素あるいは酸化窒化ケイ素、またはそれらの複数を用いた積層膜により構成されている。なお、この絶縁膜15がいわゆるゲート絶縁膜となる。
【0040】
半導体膜16は、例えば、厚さが30nmであり、多結晶のシリコン(Si)により構成されている。また、この半導体膜16は、ゲート電極13に対応した領域に電流の通路であるチャネル領域16aを有すると共に、このチャネル領域16aに互いに離間して接続されたソース領域16bとドレイン領域16cとをそれぞれ有している。これらソース領域16bおよびドレイン領域16cは、例えば、リン(P)などのn型不純物、またはボロン(B)などのp型不純物が添加さた不純物領域となっている。
【0041】
すなわち、この半導体素子では、ガラス基板11,絶縁膜12,ゲート電極13,反射調節膜14および絶縁膜15により下地部が構成され、そのうちゲート電極13が高い反射率を有する高反射領域に該当し、ガラス基板11および絶縁膜12,15が低い反射率を有する低反射領域に該当している。また、反射調節膜14はゲート電極13に対応して設けられ、半導体膜16は反射調節膜14を間に介して高反射領域であるゲート電極13と反対側の下地部の表面に形成されている。
【0042】
なお、この半導体膜16のガラス基板11と反対側には、例えば、ゲート電極13に対応して二酸化ケイ素よりなる絶縁膜17が設けられており、この絶縁膜17を介して全面に窒化ケイ素よりなる保護膜18が設けられている。半導体膜16のガラス基板11と反対側には、また、ソース領域16bに対応して保護膜18に形成された開口18aを介してソース電極19aが設けられ、ドレイン領域16cに対応して保護膜18に形成された開口18bを介してドレイン電極19bが設けられている。ソース電極19aおよびドレイン電極19bは、例えば、アルミニウムなどの金属により構成されている。
【0043】
このような構成を有するTFTは、次のようにして製造することができる。
【0044】
図2乃至図4はその製造方法を工程順に表すものである。まず、例えば、図2(A)に示したように、ガラス基板11の一面に、スパッタリング法によりバッファ層12を形成する。次いで、このバッファ層12の上に、例えば、スパッタリング法により、ゲート電極13を形成するための電極層21を後続の工程で照射するレーザビームに対してガラス基板11およびバッファ層12よりも高い反射率を有する導電性材料を用いて形成する。続いて、この電極層21の上に、例えば、スパッタリング法により、反射調節膜14を形成するための反射調節膜層22を反射調節膜14の説明において述べた材料および厚さで形成する。
【0045】
反射調節膜層22を形成したのち、例えば、図2(B)に示したように、リソグラフィ技術を用い、ゲート電極13の形成予定領域に対応させて反射調節膜層22および電極層21を選択的に除去し、ゲート電極23および反射調節膜14をそれぞれ形成する。
【0046】
ゲート電極23および反射調節膜14をそれぞれ形成したのち、例えば、図3(A)に示したように、反射調節膜14および絶縁膜12の上に、スパッタリング法により絶縁膜15を形成する。そののち、例えば、この絶縁膜15の上に、スパッタリング法により、半導体膜16を形成するための非晶質シリコンよりなる半導体前駆体膜23を半導体膜16の説明において述べた厚さで形成する。
【0047】
半導体前駆体膜23を形成したのち、例えば、図3(B)に示したように、半導体前駆体膜23における吸収率の高い波長のレーザビームEを半導体前駆体膜23の側から照射する。具体的には、エキシマレーザビームを用い、その波長にはXeClの308nm,KrFの248nmあるいはArFの193nmなどを用いる。これにより、半導体前駆体膜23が加熱され、溶融結晶化し、多結晶シリコンよりなる半導体膜16が形成される。
【0048】
なお、ここでは、ゲート電極13と半導体前駆体膜23との間に反射調節膜14が形成されているので、半導体前駆体膜23のうち高反射領域であるゲート電極13に対応する領域では、半導体前駆体膜23の側から照射されたレーザビームEが、半導体前駆体膜23を通過したのち、反射調節膜14と絶縁膜15との界面および反射調節膜14とゲート電極13との界面においてそれぞれ反射し、干渉により反射光が弱められる。また、半導体前駆体膜23のうちゲート電極13と対応しない領域では、レーザビームEが半導体前駆体膜23を通過したのちほとんど絶縁膜12およびガラス基板11を透過してしまい、反射光は少ない。すなわち、ゲート電極13に対応する領域と他の領域との反射率の違いが反射調節膜14により調節され、半導体前駆体膜23に与えられるエネルギー量が均一となっている。よって、ここでは、均一な多結晶よりなる半導体膜16が形成される。
【0049】
半導体膜16を形成したのち、例えば、図4に示したように、半導体膜16の上に、スパッタリング法により二酸化ケイ素膜を形成したのち、その上にフォトレジスト膜24を塗布形成し、このフォトレジスト膜24に対してガラス基板11の側からg線(波長436nm)による露光(裏面露光)を行う。このとき、ゲート電極13がマスクとなり、ゲート電極13と同じ幅のフォトレジスト膜24が自己整合的に形成される。次いで、このフォトレジスト膜24をマスクとしてエッチングにより二酸化ケイ素膜を選択的に除去し、ゲート電極13に対応させて絶縁膜17を形成する。
【0050】
そののち、例えば、フォトレジスト膜24をマスクとして、PH3 (ホスフィン)あるいはジボラン(B2 H6 )などのプラズマを用いたプラズマドーピングDにより、またはイオンドーピングDにより不純物を半導体膜16に選択的に導入する。これにより、ソース領域16bおよびドレイン領域16cがそれぞれ形成されると共に、それらの間にチャネル領域16aが形成される。
【0051】
半導体膜16に不純物を導入したのち、例えば、フォトレジスト膜24を除去し、半導体膜16および絶縁膜17の上に保護膜18を形成する。そののち、ソース領域16bおよびドレイン領域16cにそれぞれ対応させて、保護膜18に開口18a,18bをそれぞれ形成すると共に、ソース電極19aおよびドレイン電極19bをそれぞれ選択的に形成する。これにより、図1に示したTFTが形成される。
【0052】
なお、ここでは、半導体前駆体膜23にレーザビームEを照射して半導体膜16を形成したのち、二酸化ケイ素膜を形成して絶縁膜17を形成し、不純物の導入を行うようにしたが、半導体前駆体膜23の上に二酸化ケイ素膜を形成してから二酸化ケイ素膜を介してレーザビームEを照射して半導体膜16を形成するようにしてもよく、不純物の導入を行ってからレーザビームEを照射して半導体膜16を形成するようにしてもよい。また、保護膜18を形成してからレーザビームEを照射して半導体膜16を形成するようにしてもよい。
【0053】
このTFTは次のように動作し、作用する。
【0054】
このTFTでは、ゲート電極13に電圧が印加されると、チャネル領域16aを流れる電流が変調される。ここでは、ゲート電極13と半導体膜16との間に干渉膜よりなる反射調節膜14が設けられているので、レーザビームEを照射して半導体膜16を形成する際のエネルギー量がチャネル領域16a,ソース領域16bおよびドレイン領域16cで均一となり、均一で良好な半導体膜16が形成されている。よって、オン電流およびシート抵抗のばらつきが低減され、良好な特性が得られる。
【0055】
このように、本実施の形態によれば、ゲート電極13と半導体膜16との間に干渉膜よりなる反射調節膜14を設けるようにしたので、レーザビームEを照射して半導体膜16を形成する際に、ゲート電極13に対応する領域におけるレーザビームEの反射量を干渉の利用により少なくすることができる。よって、半導体膜16に与えられるエネルギー量をチャネル領域16a,ソース領域16bおよびドレイン領域16cで均一とすることができ、均一で良好な半導体膜16を形成することができる。従って、オン電流およびシート抵抗のばらつきが低減され、良好な特性を得ることができる。
【0056】
(第2の実施の形態)
本実施の形態に係るTFTは、反射調節膜14の構成が異なることを除き、第1の実施の形態と同一の構成を有している。よって、ここでは、図1乃至図4を参照しつつ、対応する構成要素には同一の符号を付し、同一部分についての詳細な説明を省略する。
【0057】
本実施の形態における反射調節膜14は、例えば、製造工程において照射されるレーザビームEに対する吸収率がゲート電極13よりも高い材料よりなる吸収膜であり、レーザビームEを吸収することにより高反射領域であるゲート電極13に対応する領域における反射光を低減させ、ゲート電極13に対応する領域と他の領域との反射量を同等とするようになっている。この吸収膜は、例えば、クロム,鉄(Fe),コバルト(Co)およびタンタルなどからなる群のうちの1種、またはこれらの少なくとも1種を含む合金あるいは化合物により構成されている。この吸収膜の厚さは、ゲート電極13に対応する領域と他の領域との反射量が同じくなるような厚さに調節される。
【0058】
このような構成を有するTFTは、例えば、半導体膜16を形成する際に、半導体前駆体膜23の側から照射されたレーザビームEが半導体前駆体膜23を通過したのち反射調節膜14により一部が吸収され、高反射領域であるゲート電極13に対応する領域における反射率が調節されることを除き、第1の実施の形態と同様にして製造することができる。また、第1の実施の形態と同様に作用し、同様の効果を得ることができる。
【0059】
(第3の実施の形態)
本実施の形態に係るTFTは、ゲート電極13を構成する材料が異なり、かつ反射調節膜14の構成が異なることを除き、第1の実施の形態と同一の構成を有している。よって、ここでは、図1乃至図4を参照しつつ、対応する構成要素には同一の符号を付し、同一部分についての詳細な説明を省略する。
【0060】
本実施の形態におけるゲート電極13は、例えば、製造方法において照射されるレーザビームEに対する吸収率がガラス基板11および絶縁膜12に比べて高い導電性材料により構成されている。例えば、クロム,鉄,コバルトおよびタンタルなどからなる群のうちの1種、またはこれらの少なくとも1種を含む合金あるいは化合物により構成されている。すなわち、ここでは、ゲート電極13が吸収率の高い高吸収領域に該当し、他の領域が低吸収領域に該当している。
【0061】
反射調節膜14は、例えば、製造工程において照射されるレーザビームEに対する反射率がゲート電極13よりも高い材料よりなる反射膜であり、レーザビームEを反射することにより高吸収領域であるゲート電極13に対応する領域における反射光を増加させ、ゲート電極13に対応する領域と他の領域との反射量を同等とするようになっている。この反射膜は、例えば、モリブデン,アルミニウム,チタンおよびタングステンなどからなる群のうちの1種、またはこれらの少なくとも1種を含む合金あるいは化合物により構成されている。この反射膜の厚さは、高吸収領域であるゲート電極13に対応する領域と他の領域との反射量が同じくなるような厚さに調節される。例えば、ここでは、ガラス基板11および絶縁膜12における反射量が少ないので、反射膜の厚さをレーザビームEの波長の1/2以下とし、反射膜での反射量は少なくすることが好ましい。
【0062】
このような構成を有するTFTは、例えば、半導体膜16を形成する際に、半導体前駆体膜23の側から照射されたレーザビームEが半導体前駆体膜23を通過したのち反射調節膜14により一部が反射され、高吸収領域であるゲート電極13に対応する領域における反射率が調節されることを除き、第1の実施の形態と同様にして製造することができる。また、第1の実施の形態と同様に作用し、同様の効果を得ることができる。
【0063】
(第4の実施の形態)
図5は、本発明の第4の実施の形態に係るTFTの構成を表すものである。このTFTは、第1の実施の形態における反射調節膜14に代えて、他の反射調節膜34が設けられたことを除き、第1の実施の形態と同一の構成を有している。よって、ここでは、同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【0064】
反射調節膜34は、ガラス基板11の半導体膜16と反対側に設けられており、製造工程において照射されるレーザビームEに対する反射率がガラス基板11および絶縁膜12に比べて高い材料により構成されている。すなわち、この反射調節膜34は、ガラス基板11および絶縁膜12,15を通過してきたレーザビームEを反射することにより、高反射領域であるゲート電極13が形成されていない部分に対応する領域の反射光を増加させ、ゲート電極13に対応する領域における反射量を同等とするためのものである。よって、この反射調節膜34は、ゲート電極13と同等の反射率を有する材料により構成することが好ましい。ここでは、例えば、白金(Pt)または銀(Ag)により構成されている。また、この反射調節膜34は、少なくとも低反射領域に対応して設けられていればよい。なお、ここではガラス基板11の半導体膜16と反対側の全面に対して設けられている。
【0065】
このような構成を有するTFTは、例えば、次のようにして製造することができる。
【0066】
図6および図7はその製造方法を工程順に表すものである。まず、例えば、図6(A)に示したように、ガラス基板11の一面と対向する他面に、反射調節膜34を蒸着する。次いで、例えば、図6(B)に示したように、ガラス基板11の一面に、第1の実施の形態と同様にして、バッファ層12,ゲート電極13,絶縁膜15および半導体前駆体膜23を順次積層して形成する。
【0067】
続いて、例えば、図7に示したように、第1の実施の形態と同様にして、半導体前駆体膜23の側からレーザビームEを照射し、半導体膜16を形成する。なお、ここでは、ガラス基板11の半導体前駆体膜23と反対側に反射調節膜34が形成されているので、高反射領域であるゲート電極13が形成されていない部分に対応する領域では、半導体前駆体膜23の側から照射されたレーザビームEが、半導体前駆体膜23,絶縁膜12,15およびガラス基板11を通過したのち、反射調節膜34により反射され、再び半導体前駆体膜23に照射される。また、ゲート電極13に対応する領域においても、半導体前駆体膜23の側から照射されたレーザビームEが、半導体前駆体膜23を通過したのち、ゲート電極13により反射され、再び半導体前駆体膜23に照射される。
【0068】
よって、反射調節膜34により高反射領域であるゲート電極13に対応する領域と他の領域との反射率の違いが調節され、半導体前駆体膜23に与えられるエネルギー量が均一となっている。また、半導体前駆体膜23にはレーザビームEの直接の照射光と反射光とがそれぞれ照射されることになるので、照射するレーザビームEのエネルギー量(レーザ強度×照射時間)は第1の実施の形態の約1/2で足りることになる。
【0069】
半導体膜16を形成したのち、例えば、第1の実施の形態と同様にして、絶縁膜17,チャネル領域16a,ソース領域16b,ドレイン領域16c,保護膜18,ソース電極19aおよびドレイン電極19bをそれぞれ形成する。これにより、図5に示したTFTが形成される。なお、そののち、反射防止膜34を必要に応じて削除してもよい。
【0070】
また、このTFTは、反射調節膜34により絶縁膜12のうちゲート電極13が形成されていない部分に対応する低反射領域の反射率が調節されることを除き、第1の実施の形態と同様に作用する。
【0071】
このように、本実施の形態によれば、ガラス基板11の半導体膜16と反対側に反射膜よりなる反射調節膜34を設けるようにしたので、高反射領域であるゲート電極13が形成されていない部分に対応する領域の反射量を増加させることができ、第1の実施の形態と同様の効果を得ることができる。また、レーザビームEの直接の照射光と反射光とを利用することができるので、照射するレーザビームEのエネルギー量を少なくすることができる。更に、反射調節膜34をガラス基板11の他面に設けるだけでよいので、第1の実施の形態に比べて簡単に製造することができる。
【0072】
(第5の実施の形態)
図8は、本発明の第5の実施の形態に係るTFTの構成を表すものである。このTFTは、第1の実施の形態における反射調節膜14が削除され、半導体膜16の構成が異なることを除き、第1の実施の形態と同一の構成を有している。よって、ここでは、対応する構成要素には同一の符号を付し、同一部分についての詳細な説明を省略する。
【0073】
この半導体膜16は、レーザビームがガラス基板11の側とその反対側との対向する2方向から照射されることにより形成されたものであることを除き、第1の実施の形態と同一の構成を有している。
【0074】
このような構成を有するTFTは、例えば、次のようにして製造することができる。
【0075】
図9は、このTFTの製造に用いるエネルギービーム照射装置の構成を表すものである。このエネルギービーム照射装置は、2つのレーザ発振器41,42と、このレーザ発振器41,42からそれぞれ発振されたレーザビームを被処理体Mに対して照射する処理部50とを備えている。この処理部50の内部には、被処理体Mを支持すると共に、被処理体Mを移動させて処理部50への挿入および取り出しを行う支持部51が設けられている。また、処理部50の外部には、処理部50の内部に挿入する被処理体Mおよび処理部50の内部から取り出した被処理体Mを搬送する搬送ローラ52が設けられている。
【0076】
更に、この処理部50には、レーザ発振器41,42からそれぞれ発振されたレーザビームを被処理体Mに照射する照射部53,54が対向する位置に配設されている。なお、レーザ発振器41,42からそれぞれ発振されたレーザビームは、反射板43,44などの光学経路を介して照射部53,54に導かれるようになっている。
【0077】
本実施例では、まず、例えば、図10に示したように、第1の実施の形態と同様にして、ガラス基板11の一面にバッファ層12,ゲート電極13,絶縁膜15および半導体前駆体膜23を順次積層して形成する。次いで、例えば、図9に示したエネルギービーム照射装置を用い、図11に示したように、半導体前駆体膜23の側およびガラス基板11の側の対向する2方向からレーザビームEを同時に照射して半導体膜16を形成する。
【0078】
ここにおいて、半導体前駆体膜23の側から照射されたレーザビームE1 は、高反射領域であるゲート電極13に対応する領域では、半導体前駆体膜23を通過したのちゲート電極13により反射され、再び半導体前駆体膜23に照射される。また、ゲート電極13が形成されていない部分に対応する領域では、半導体前駆体膜23を通過したのちほとんどが絶縁膜12およびガラス基板11を通過する。一方、ガラス基板11の側から照射されたレーザビームE2 は、ゲート電極13に対応する領域では、ガラス基板11を通過したのちゲート電極13により反射され、半導体前駆体膜23には照射されない。また、他の領域では、ガラス基板11および絶縁膜12を通過したのち、半導体前駆体膜23に照射される。すなわち、半導体前駆体膜23に与えられるエネルギー量が均一となっている。
【0079】
なお、ここでは、半導体前駆体膜23の側から照射されるレーザビームE1 は、ゲート電極13において反射して再び半導体前駆体膜23に照射されるので、そのエネルギー量は第1の実施の形態の約1/2で足りることになる。また、ガラス基板11の側から照射するレーザビームE2 のエネルギー量は、ガラス基板11における散乱を考慮し、半導体前駆体膜23の側から照射するレーザビームE1 よりも若干強くする方が好ましい。
【0080】
続いて、例えば、第1の実施の形態と同様にして、絶縁膜17,チャネル領域16a,ソース領域16b,ドレイン領域16c,保護膜18,ソース電極19aおよびドレイン電極19bをそれぞれ形成する。これにより、図5に示したTFTが形成される。
【0081】
なお、ここでは、図9に示したエネルギービーム照射装置を用いてレーザビームE1 ,E2 を照射するようにしたが、他の装置を用いて照射するようにしてもよい。例えば、1台のレーザ発振器を用い、半導体前駆体膜23の側およびガラス基板11の側のうちの一方からエネルギービームを照射したのち、他の一方からエネルギービームを照射するようにしてもよい。また、2台のレーザ発振器を工程の前後で並べて配置し、半導体前駆体膜23の側およびガラス基板11の側のうちの一方からエネルギービームを照射したのち、他の一方からエネルギービームを照射するようにしてもよい。
【0082】
このように、本実施の形態によれば、半導体前駆体膜23の側とガラス基板11の側との対向する2方向からレーザビームE1 ,E2 を照射するようにしたので、第1の実施の形態と同様の効果を得ることができる。また、新たな工程を設ける必要がなく簡単に製造することができると共に、レーザビームの照射時間を短くでき、製造時間を短縮することができる。
【0083】
また、本実施の形態に係るエネルギービーム照射装置によれば、対向する2方向からレーザビームを照射する照射部53,54を設けるようにしたので、容易に本実施の形態に係るTFTを製造することができると共に、製造時間を短縮することができる。
【0084】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態においては、半導体膜16をシリコンにより構成する場合について説明したが、本発明は、半導体膜をゲルマニウム(Ge),シリコンゲルマニウム(SiGe)あるいは化合物半導体などの他の半導体により構成することもできる。
【0085】
また、上記実施の形態では、レーザビームとしてエキシマレーザを照射する場合について説明したが、本発明は、光を照射して半導体膜を形成する場合に広く適用される。更に、光のみでなく、電子波に対する反射率あるいは吸収率が異なる領域を有する下地部の表面に半導体膜を形成する場合において、電子波を照射して半導体膜を形成する場合についても適用される。すなわち、本発明の製造方法およびエネルギービーム照射装置は、電子ビームなどの他のエネルギービームを用いる場合にも適用される。その際、エネルギービーム照射装置は、レーザ発振器41,42に代えて、電子ビーム発振器などのエネルギービーム発振器を備える。
【0086】
加えて、上記実施の形態においては、ガラス基板11を用いる場合について説明したが、石英ガラスあるいはプラスチックなどの他の材料よりなる基板を用いるようにしてもよく、半導体膜が表面に形成される下地部に光または電子波の反射率または吸収率が異なる複数の領域が存在すれば、本発明による効果を得ることができる。
【0087】
更にまた、上記実施の形態においては、半導体素子としてTFTを説明したが、本発明は、光または電子波の反射率または吸収率が異なる複数の領域が存在する下地部の表面に半導体膜が形成された他の半導体素子についても広く適用される。
【0088】
【発明の効果】
以上説明したように半導体膜の製造方法または半導体素子の製造方法によれば、エネルギービームの照射により半導体膜を多結晶化する際に、その半導体膜に与えられるエネルギー量を均一とすることができる。よって、均一で良好な半導体膜を得ることができると共に、特性にばらつきの少ない良好な半導体素子を得ることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るTFTの構成を表す断面図である。
【図2】図1に示したTFTの製造工程を表す断面図である。
【図3】図2に続く製造工程を表す断面図である。
【図4】図3に続く製造工程を表す断面図である。
【図5】本発明の第4の実施の形態に係るTFTの構成を表す断面図である。
【図6】図5に示したTFTの製造工程を表す断面図である。
【図7】図6に続く製造工程を表す断面図である。
【図8】本発明の第5の実施の形態に係るTFTの構成を表す断面図である。
【図9】図8に示したTFTを製造する際に用いるエネルギービーム照射装置を表す構成図である。
【図10】図8に示したTFTの製造工程を表す断面図である。
【図11】図10に続く製造工程を表す断面図である。
【図12】従来のTFTを表す断面図である。
【図13】従来のTFTにおける問題点を説明するための断面図である。
【図14】従来のTFTにおける問題点を説明するための断面図である。
【符号の説明】
11,111…ガラス基板、12…バッファ層、13,113…ゲート電極、14,34…反射調節膜、15,17,115…絶縁膜、16…半導体膜、16a,116a…チャネル領域、16b,116b…ソース領域、16c,116c…ドレイン領域、18…保護膜、19a…ソース電極、19b…ドレイン電極、21…電極層、22…反射調節膜層、23…半導体前駆体膜、24…フォトレジスト膜、41,42…レーザ発振器、43,44…反射板、50…処理部、51…支持部、52…搬送ローラ、53,54…照射部、116…多結晶シリコン膜、123…非晶質シリコン膜
Claims (8)
- 基板の上にゲート電極を形成し、前記ゲート電極の上に反射調節膜を形成し、前記反射調節膜の上に絶縁膜を形成し、前記絶縁膜の上に半導体膜を形成し、その後、前記半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、
前記反射調節膜が、前記ゲート電極で反射されるレーザビームの反射光を低減させて、前記ゲート電極に対応する領域と他の領域とで前記半導体膜に反射されるレーザビームの反射量を同等にする
半導体膜の製造方法。 - 一面で反射する光と他面で反射する光とを干渉させて反射光を弱める干渉膜により前記反射調節膜を形成する、請求項1記載の半導体膜の製造方法。
- 前記ゲート電極よりも光または電子波に対する高い吸収率を有する吸収膜により前記反射調節膜を形成する、請求項1記載の半導体膜の製造方法。
- ガラス基板の上に反射調節膜を形成し、前記反射調節膜と反対側における前記ガラス基板の上にゲート電極を形成し、前記ゲート電極の上に絶縁膜を形成し、前記絶縁膜の上に半導体膜を形成し、その後、前記半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、
レーザビームに対する反射率が前記ガラス基板および前記絶縁膜よりも前記反射調節膜で高く、その反射調節膜が前記ゲート電極に対応する領域と他の領域とで前記半導体膜に反射されるレーザビームの反射量を同等にする
半導体膜の製造方法。 - 基板の上にゲート電極を形成し、前記ゲート電極の上に反射調節膜を形成し、前記反射調節膜の上に絶縁膜を形成し、前記絶縁膜の上に半導体膜を形成し、その後、前記半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、
前記反射調節膜が、前記ゲート電極で反射されるレーザビームの反射光を低減させて、前記ゲート電極に対応する領域と他の領域とで前記半導体膜に反射されるレーザビームの反射量を同等にする
半導体素子の製造方法。 - 一面で反射する光と他面で反射する光とを干渉させて反射光を弱める干渉膜により前記反射調節膜を形成する、請求項5記載の半導体素子の製造方法。
- 前記ゲート電極よりも光または電子波に対する高い吸収率を有する吸収膜により前記反射調節膜を形成する、請求項5記載の半導体素子の製造方法。
- ガラス基板の上に反射調節膜を形成し、前記反射調節膜と反対側における前記ガラス基板の上にゲート電極を形成し、前記ゲート電極の上に絶縁膜を形成し、前記絶縁膜の上に半導体膜を形成し、その後、前記半導体膜の側からレーザビームを照射してその半導体膜を多結晶化し、
レーザビームに対する反射率が前記ガラス基板および前記絶縁膜よりも前記反射調節膜で高く、前記反射調節膜が前記ゲート電極に対応する領域と他の領域とで前記半導体膜に反射されるレーザビームの反射量を同等にする
半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13495499A JP4501173B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体膜の製造方法および半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13495499A JP4501173B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体膜の製造方法および半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000323407A JP2000323407A (ja) | 2000-11-24 |
JP4501173B2 true JP4501173B2 (ja) | 2010-07-14 |
Family
ID=15140464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13495499A Expired - Fee Related JP4501173B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体膜の製造方法および半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501173B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4748873B2 (ja) * | 2001-04-06 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2005085817A (ja) * | 2003-09-04 | 2005-03-31 | Mitsubishi Electric Corp | 薄膜半導体装置およびその製造方法 |
JP5143514B2 (ja) * | 2007-09-21 | 2013-02-13 | 株式会社ジャパンディスプレイウェスト | 表示装置及び表示装置の製造方法 |
JP2011066243A (ja) | 2009-09-17 | 2011-03-31 | Panasonic Corp | 結晶シリコン膜の形成方法、それを用いた薄膜トランジスタおよび表示装置 |
CN102379027A (zh) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法 |
JP2020161580A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社ブイ・テクノロジー | デバイス基板およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136169A (ja) * | 1992-01-27 | 1993-06-01 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH1197700A (ja) * | 1997-09-16 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1999
- 1999-05-14 JP JP13495499A patent/JP4501173B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136169A (ja) * | 1992-01-27 | 1993-06-01 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JPH1197700A (ja) * | 1997-09-16 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000323407A (ja) | 2000-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
JP4827276B2 (ja) | レーザー照射装置、レーザー照射方法及び半導体装置の作製方法 | |
US6806498B2 (en) | Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same | |
US6744008B1 (en) | Laser apparatus and laser annealing method | |
EP1537938A2 (en) | Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device | |
JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
US6680460B1 (en) | Apparatus for producing a semiconductor thin film | |
JP4299308B2 (ja) | レーザー装置及びこれを利用した薄膜トランジスタの製造方法 | |
EP0822581B1 (en) | A method of manufacturing a thin film transistor | |
US6440824B1 (en) | Method of crystallizing a semiconductor thin film, and method of manufacturing a thin-film semiconductor device | |
JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
JPH118205A (ja) | 半導体装置の製造方法およびレーザー光照射装置 | |
JP4501173B2 (ja) | 半導体膜の製造方法および半導体素子の製造方法 | |
JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
JPH09260676A (ja) | 薄膜トランジスタの製造方法 | |
JPH09107108A (ja) | 半導体装置及び表示装置 | |
JPH0955509A (ja) | 半導体装置の製造方法 | |
JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JPH0992839A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2000216129A (ja) | 膜表面浄化方法及びその装置 | |
JPH09260286A (ja) | 半導体装置の製造方法 | |
JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
JPH1187724A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |