JP4493368B2

JP4493368B2 - Variable capacitance element

Info

Publication number: JP4493368B2
Application number: JP2004052527A
Authority: JP
Inventors: 謙司瀧
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2010-06-30
Anticipated expiration: 2024-02-26
Also published as: JP2005243965A

Description

本発明は、誘電体層の誘電率が印加する電界に依存することを利用して、静電容量を電圧制御する可変容量素子に関し、特に高周波動作において電圧印加にかかわらず誘電損失が小さい可変容量素子に関する。 The present invention utilizes a dependency on the electric field the dielectric constant of the dielectric layer is applied, relates to a variable capacitance element for voltage control the capacitance, dielectric loss is small regardless of the voltage applied, particularly in high-frequency operation variable The present invention relates to a capacitor element.

無線通信や電気回路における周波数の高周波化に伴い、これらの電気信号に対して用いられる電子部品も周波数に対応したものが要求され、特に、高周波回路において薄膜コンデンサをフィルタ，共振器などの構成部品として使用するためには、コンデンサのＱ値が高いことが求められる。また、無線通信技術の発展や新方式への切り替えに伴い、複数の送受信システムに対応する通信装置の需要がますます高まっている。複数の送受信システムに対応すると同時に、部品点数の削減や小型化にも対応するため、近年、電圧可変フィルタや電圧可変コンデンサなどの可変容量素子の開発がなされている（例えば、特許文献１を参照。）。 As the frequency of radio communication and electric circuits increases, electronic components used for these electric signals are also required to be compatible with the frequency. Especially, in high frequency circuits, thin film capacitors are components such as filters and resonators. Therefore, it is required that the capacitor has a high Q value. In addition, with the development of wireless communication technology and switching to a new method, the demand for communication devices compatible with a plurality of transmission / reception systems is increasing. In order to deal with a plurality of transmission / reception systems and at the same time reduce the number of components and reduce the size, variable capacitance elements such as a voltage variable filter and a voltage variable capacitor have been developed in recent years (for example, see Patent Document 1). .)

従来の可変容量素子の構造は、図６〜８に示すように、平行平板(Overlay)型あるいはＭＩＭキャパシタ構造(Metal Insulator Metal Capacitor)と呼ばれるものであり、一対の導電体層と、それに挟持された誘電体層とからなり、容量形成部における各層の面は、通常、互いに平行に順次積層されている。上記誘電体層に使用される高誘電率薄膜としては、例えば、チタン酸ストロンチウム(ＳｒＴｉＯ_３)，チタン酸バリウムストロンチウム(Ｂａ_ｘＳｒ_１−ｘＴｉ_ｙＯ_３：以下、ＢＳＴという)，チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３）などのペロブスカイト型結晶構造を有する誘電体などが使用されている。こうしたペロブスカイト型結晶構造を有する材料を誘電体層に用いたならば、導電体層に印加する電界により、誘電率を大きく変化させ、容量を変化させることのできる前記のような可変容量素子が得られる。また、このような薄膜コンデンサへの電圧印加による容量変化は、高周波領域にもおよび、薄膜インダクタや薄膜共振器と組み合わせて、電圧制御型の通過帯域可変フィルタを得ることができる。 As shown in FIGS. 6 to 8 , the structure of a conventional variable capacitance element is called a parallel plate (Overlay) type or MIM capacitor structure (Metal Insulator Metal Capacitor), and is sandwiched between a pair of conductor layers. and consists of a dielectric layer, the surface of each layer in the capacitor formation portion is usually parallel to sequentially stacked on one another. Examples of the high dielectric constant thin film used for the dielectric layer include strontium titanate (SrTiO ₃ ), barium strontium titanate (Ba _x Sr _1-x Ti _y O ₃ : hereinafter referred to as BST), zircon titanate. A dielectric having a perovskite crystal structure such as lead acid (Pb (Zr _x Ti _1-x ) O ₃ ) is used. If a material having such a perovskite-type crystal structure was used in the dielectric layer, the electric field applied to the conductive layer, significantly changing the dielectric constant, a variable capacitance element as described above which can change the capacity can get. Further, the capacitance change due to the voltage application to the thin film capacitor extends to the high frequency region, and a voltage controlled passband variable filter can be obtained in combination with the thin film inductor or the thin film resonator.

ＳｒＴｉＯ_３やＢＳＴ等のペロブスカイト型酸化物は、室温付近で高い誘電率を示し、正方晶と立方晶との構造変化境界に近いＳｒ／（Ｓｒ＋Ｂａ）＝0.3の組成付近で最も高い誘電率をもつことが知られており、室温で常誘電性を有するＳｒＴｉＯ_３−ＢａＴｉＯ_３固溶系材料は、大きな誘電性を必要とするＤＲＡＭや、強誘電性を用いた不揮発性ＲＡＭ用途に好適であり、盛んに開発が行なわれてきた。
特開平１１−２６０６６７号公報 Perovskite oxides such as SrTiO ₃ and BST have a high dielectric constant near room temperature and the highest dielectric constant near the composition of Sr / (Sr + Ba) = 0.3, which is close to the structure change boundary between tetragonal and cubic crystals. It is known that SrTiO ₃ —BaTiO ₃ solid solution materials having paraelectric properties at room temperature are suitable for DRAMs requiring large dielectric properties and non-volatile RAM applications using ferroelectricity, and are prosperous. Development has been done.
JP-A-11-260667

上述したようなペロブスカイト型結晶構造を有する高誘電率の誘電体薄膜を使用した可変容量素子において要求されることは、高いチューナビリティ（Tunability），高いＱ値のほかに、温度係数が０℃／ｐｐｍ，高耐電力性，高絶縁抵抗，低歪み特性，経時変化がないことなどが挙げられる。上記のチューナビリティは可変量を示すものであり、電圧印加前の容量をＣ_０とし、電圧印加後の容量をＣ_１とすると、チューナビリティ＝（（Ｃ_０−Ｃ_１）／Ｃ_０）×１００（％）などで表される。チューナビリティは、電界強度が大きいほど高くなるため、誘電体の膜厚が薄いほど高チューナビリティになる傾向がある。Ｑ値は可変容量素子の各構成要素における損失に依存しており、誘電体における誘電損失、および電極などの導電体における導体損などが、Ｑ値を低下させる主たる原因となっている。なお、これら容量やＱ値は、インピーダンス測定により得られるものである。 What is required for a variable capacitance element using a dielectric thin film having a high dielectric constant having a perovskite crystal structure as described above is that the temperature coefficient is 0 ° C./in addition to high tunability and high Q value. These include ppm, high power durability, high insulation resistance, low distortion characteristics, and no change over time. Additional tunability are those showing a variable amount, the capacity before the voltage application to the _{C 0,} when the capacitance after the application of a voltage and _{C 1,} tunability _{_{= ((C 0 -C 1)}} / C 0) × is Table etc. 100 (%). Since the tunability increases as the electric field strength increases, the tunability tends to increase as the dielectric film thickness decreases. The Q value depends on the loss in each component of the variable capacitance element, and the dielectric loss in the dielectric and the conductor loss in the conductor such as an electrode are the main causes for lowering the Q value. These capacitances and Q values are obtained by impedance measurement.

発明者らが誘電体薄膜にＢＳＴを用いた可変容量素子においてインピーダンス測定を行なったところ、図９に示すように、電圧印加後の位相特性において周波数に対する周期的な変化が観察された。これをＱ値でみると、図１０に示すように、電圧印加前（太線）のＱ値は単調に減少する傾向がみられるが、電圧印加後のＱ値（細線）は周波数に対して周期的に小さくなる傾向がみられた。 When the inventors measured impedance in a variable capacitance element using BST as a dielectric thin film, as shown in FIG. 9, a periodic change with respect to frequency was observed in the phase characteristics after voltage application. When this is viewed in terms of Q value, as shown in FIG. 10 , the Q value before voltage application (thick line) tends to decrease monotonously, but the Q value after voltage application (thin line) is periodic with respect to frequency. There was a tendency to become smaller.

この周波数に対する周期的な位相特性およびＱ値の変化は、可変容量素子に用いた高誘電率薄膜が、電圧印加によって大きな圧電性を持つために生じた結果である。つまり、電圧印加により圧電性が大きくなると、印加した高周波によって誘電体薄膜の厚み縦振動が励振されて、厚み縦振動の基本振動あるいは高調波などに基づいた共振特性が発現する。この共振周波数は誘電体層および導体層の膜厚や材料によって決定される。 This periodic phase characteristic and Q value change with respect to the frequency is a result of the high dielectric constant thin film used for the variable capacitance element having a large piezoelectricity due to voltage application. That is, when the piezoelectricity is increased by applying a voltage, the thickness longitudinal vibration of the dielectric thin film is excited by the applied high frequency, and resonance characteristics based on the fundamental vibration or harmonics of the thickness longitudinal vibration are developed. This resonance frequency is determined by the film thickness and material of the dielectric layer and the conductor layer.

本来、可変コンデンサに使用する高誘電率の誘電体薄膜は、圧電性をもたず、その使用温度範囲がキュリー温度以上であることが望ましく、使用温度範囲において常誘電性を示す材料を用いることが望ましい。なぜならば、強誘電性を示す場合、電圧印加により容量の変化にヒステリシスを伴い、容量が電界履歴に依存することとなり、電圧を印加して使用する可変容量素子としては適さないためである。また、ヒステリシスは分極の交流に対する遅れを示しており、誘電損失が大きいことに相応するため適さない。したがって、従来、電圧を印加して使用する可変容量素子に用いられてきた高誘電率の誘電体薄膜としては、使用温度範囲（室温付近）において常誘電性を示すＢＳＴ材料系が主に用いられてきた。 Originally, a dielectric thin film with a high dielectric constant used for a variable capacitor does not have piezoelectricity, and it is desirable that the operating temperature range is equal to or higher than the Curie temperature, and a material exhibiting paraelectricity in the operating temperature range should be used. Is desirable. This is because in the case of exhibiting ferroelectricity, a change in capacitance due to voltage application is accompanied by hysteresis, and the capacitance depends on the electric field history, which is not suitable as a variable capacitance element used by applying voltage. Hysteresis indicates a delay in polarization with respect to alternating current, and is not suitable because it corresponds to a large dielectric loss. Therefore, BST material systems that exhibit paraelectric properties in the operating temperature range (near room temperature) are mainly used as high dielectric constant dielectric thin films that have been conventionally used for variable capacitance elements that are used by applying a voltage. I came.

このＳｒＴｉＯ_３とＢａＴｉＯ_３との固溶系は、ＢａとＳｒとの組成やＴｉと（Ｂａ＋Ｓｒ）との組成により強誘電性や常誘電性を示し、その組成は、通常、使用温度範囲において常誘電相領域となるように設定される。しかし、境界領域においては、ＢａＴｉＯ_３の強誘電性は弱められて現れることもあり、若干の容量ヒステリシスを示す場合もある。 This solid solution system of SrTiO ₃ and BaTiO ₃ exhibits ferroelectricity and paraelectricity due to the composition of Ba and Sr and the composition of Ti and (Ba + Sr). It is set to be a phase region. However, in the boundary region, the ferroelectric of BaTiO ₃ is also that the current is weakened, also indicate some capacity hysteresis.

上述したような多くの要求特性を満たすためには、そのような境界領域材料を使用することもあるが、ここで問題となるのが、強誘電性から来る圧電性であり、あるいは、常誘電体でも、高誘電率薄膜に直流電圧を印加しながら交流電圧を印加した場合や高い電圧の交流電圧を印加した場合に生じる圧電性である。 To meet the many required characteristics as described above, such a boundary region material but is sometimes used, where The problem is a piezoelectric come from ferroelectric, or paraelectric Even in the body, it is piezoelectricity that occurs when an AC voltage is applied while applying a DC voltage to a high dielectric constant thin film or when a high voltage AC voltage is applied.

可変容量素子に印加した電圧により圧電性が強められたり、発現したりすると、インピーダンス特性ならびに位相特性に、一対の電極と、それに挟持された誘電体層とからなる各層の膜厚や電極のサイズなどにより決定される周波数において、不要な周期的な共振が生じ、その周波数領域において、不要な容量の変化および望ましくないＱ値の減少が生じる。このような可変容量素子をフィルタ，共振器などの構成部品として使用した場合、損失が電圧印加により増大するという問題が発生する。 Or piezoelectricity is strengthened by a voltage applied to the variable capacitance element, the or expression, the impedance characteristics and the phase characteristics, the size of the pair of electrodes and, it consists of a sandwiched dielectric layers each having a thickness and electrode Unnecessary periodic resonance occurs at a frequency determined by the above, and an unnecessary capacitance change and an undesirable Q value decrease occur in the frequency region. When such a variable capacitance element is used as a component such as a filter or a resonator, there arises a problem that loss increases due to voltage application.

このような可変容量素子における振動モードは、厚み縦振動モードが主となり、共振周波数は各層の膜厚、材料の音速、および音響インピーダンスなどにより決定される。この振動モードに対する基本波ｆ_１は、誘電体層の膜厚、誘電体層を挟持する導電体層の膜厚、材料の音速、および音響インピーダンスなどによって決定される。図６〜８に示すように、誘電体層３および導電体層（下部電極層２，上部電極層６）を含めた振動部を構成する全膜厚をｔとし、振動部を伝播する音波の実効的な音速をＶとしたとき、ｆ_１＝Ｖ／２ｔであり、高次の共振周波数ｆ_ｎにおいては、ｆ_ｎ＝ｎＶ／２ｔ（ｎ＝１，３，５，，，）であり、このように概略的には決定される。この実効的な音速とは、各層ごとの材料によって異なる音速を振動部全体でみたときの平均的な音速を指す。この基本波ｆ_１が可変容量素子の使用周波数範囲に含まれないように、材料構成および膜厚設定すればよく、その周波数は、誘電体層３の厚さおよび振動を励振する電極となる導電体層（図６の場合、下部電極層２，上部電極層６、図７および図８の場合、下部電極層２，引出し電極層５，上部電極層６）の厚さに反比例する関係にあるため、それらを薄くすることにより、高周波数帯域で共振応答が得られ、可変容量素子として不要なこれらの共振をできるだけ高い周波数にもっていき、可変容量素子の使用周波数以上に基本振動モードの共振周波数を設定することは可能である。 The vibration mode in such a variable capacitance element is mainly the thickness longitudinal vibration mode, and the resonance frequency is determined by the film thickness of each layer , the sound velocity of the material , the acoustic impedance , and the like. The fundamental wave f ₁ for this vibration mode is determined by the film thickness of the dielectric layer, the film thickness of the conductor layer sandwiching the dielectric layer, the sound velocity of the material, the acoustic impedance, and the like. As shown in FIGS. 6 to 8, the total film thickness constituting the vibration part including the dielectric layer 3 and the conductor layer (the lower electrode layer 2 and the upper electrode layer 6) is t, and the sound wave propagating through the vibration part is represented by t. When the effective sound speed is V, f ₁ = V / 2t, and at a high-order resonance frequency f _n , f _n = nV / 2t (n = 1, 3, 5,...) Thus, it is determined roughly. This effective sound speed refers to the average sound speed when the sound speed that varies depending on the material of each layer is viewed in the entire vibration part. The material configuration and the film thickness may be set so that the fundamental wave f ₁ is not included in the use frequency range of the variable capacitance element, and the frequency is the thickness of the dielectric layer 3 and the conductivity serving as an electrode for exciting vibration. It is in inverse proportion to the thickness of the body layer (lower electrode layer 2, upper electrode layer 6 in the case of FIG. 6, lower electrode layer 2, lead electrode layer 5, upper electrode layer 6 in the case of FIGS. 7 and 8). Therefore, by making them thinner, a resonance response can be obtained in a high frequency band, and these resonances that are not necessary as a variable capacitance element are made as high as possible, and the resonance frequency of the fundamental vibration mode is higher than the use frequency of the variable capacitance element. It is possible to set

しかし、導電体層（図６の場合、下部電極層２，上部電極層６、図７および図８の場合、下部電極層２，引出し電極層５，上部電極層６）が薄いと、Ｑ値を著しく低下させる原因となり、誘電体層３が薄いと、耐電圧を低下させる原因となり、可変容量素子の特性を悪化させることとなる。また、導電体層（図６の場合、下部電極層２，上部電極層６、図７および図８の場合、下部電極層２，引出し電極層５，上部電極層６）のＱ値を低下させずに膜厚を薄くするためには、抵抗率の小さな金属、例えば銅（Ｃｕ），アルミニウム（Ａｌ），金（Ａｕ），銀（Ａｇ）などを用いればよいが、その上に高誘電率薄膜である誘電体層３を形成する過程において、高温の熱履歴を伴うとき、これらの金属が、誘電体層に拡散したり、誘電体層と反応したりするため、可変容量素子のリーク電流が増大するといった問題が発生する。 However, if the conductor layer (lower electrode layer 2, upper electrode layer 6 in FIG. 6, lower electrode layer 2, lead electrode layer 5, upper electrode layer 6 in FIGS. 7 and 8) is thin, the Q value If the dielectric layer 3 is thin, it will cause a decrease in withstand voltage, and the characteristics of the variable capacitance element will be deteriorated. Further, the Q value of the conductor layer (lower electrode layer 2, upper electrode layer 6 in the case of FIG. 6, lower electrode layer 2, lead electrode layer 5, upper electrode layer 6 in the case of FIGS. 7 and 8) is lowered. In order to reduce the film thickness, a metal having a low resistivity, such as copper (Cu), aluminum (Al), gold (Au), silver (Ag), etc. may be used. in the process of forming the dielectric layer 3 is a thin film, when accompanied by a high-temperature thermal history, these metals, or diffuse into the dielectric layer, to or react with the dielectric layer, the leakage current of the variable capacitance element This causes a problem such as an increase.

また、図６〜８に示すように、誘電体層３を挟持する導電体層（図６の場合、下部電極層２，上部電極層６、図７および図８の場合、下部電極層２，引出し電極層５，上部電極層６）の層の表面が、誘電体層３の面と平行に形成されてなる可変容量素子においては、導電体層（図６の場合、下部電極層２，引出し電極層６、図７および図８の場合、下部電極層２，引出し電極層５，上部電極層６）が励振され、その厚み分だけ基本波の周波数がより低周波になり、可変容量素子を高周波で使用する場合に、Ｑ値の周期的な減少の影響を避けられないという問題があった。 Further, as shown in FIGS. 6 to 8, a conductor layer sandwiching the dielectric layer 3 (in the case of FIG. 6, the lower electrode layer 2, the upper electrode layer 6, in the case of FIGS. 7 and 8, the lower electrode layer 2, In the variable capacitance element in which the surface of the extraction electrode layer 5 and the upper electrode layer 6) is formed in parallel with the surface of the dielectric layer 3 , the conductor layer (in the case of FIG. 6, the lower electrode layer 2 and the extraction electrode). In the case of the electrode layer 6, FIG. 7 and FIG. 8, the lower electrode layer 2, the extraction electrode layer 5, and the upper electrode layer 6) are excited, and the fundamental frequency becomes lower by the thickness of the electrode layer 6. When used at a high frequency, there has been a problem that the influence of a periodic decrease in the Q value cannot be avoided.

以上のような、高誘電率薄膜を用いた可変容量素子の電圧印加前後での高周波領域での、上述した現象は、本発明者らが高いＱ値をもった可変容量素子を作製するために鋭意研究を重ねた結果、確認したものである。 The above-described phenomenon in the high frequency region before and after voltage application of the variable capacitance element using the high dielectric constant thin film as described above is for the present inventors to produce a variable capacitance element having a high Q value. As a result of intensive research, it has been confirmed.

本発明は、このような課題に対処するためになされたもので、その目的は、電圧印加によるＱ値の周波数に対する周期的な低下を抑制するために、共振周波数が素子の使用周波数以上に設定され、電圧印加にかかわらず高いＱ値をもった可変容量素子を提供することにあり、また、そのような高いＱ値をもった可変容量素子を電圧印加により使用することにより挿入損失の小さな周波数可変フィルタなどを提供できるようにすることにある。 The present invention has been made to cope with such problems, and its purpose is to set the resonance frequency to be equal to or higher than the operating frequency of the element in order to suppress a periodic decrease in the Q value frequency due to voltage application. It is an object of the present invention to provide a variable capacitance element having a high Q value regardless of voltage application, and by using such a variable capacitance element having a high Q value by voltage application, a frequency with low insertion loss. The purpose is to provide a variable filter or the like.

本発明の第１の可変容量素子は、第１の導電体層、電界の印加により容量が変化する誘電体層、および第２の導電体層が順次積層されており、前記第２の導電体層は、前記第１の導電体層と前記第２の導体層とが前記誘電体層を介して重なっている容量形成部において、前記誘電体層から各層の積層方向に伝搬する音波を前記容量形成部の外側へ反射させる、前記誘電体層の主面に対して非平行な傾斜面が設けられている。
In the first variable capacitance element of the present invention, a first conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, and a second conductor layer are sequentially stacked, and the second conductor In the capacitor forming portion in which the first conductor layer and the second conductor layer overlap with each other through the dielectric layer, the layer transmits sound waves propagating from the dielectric layer in the stacking direction of the layers. and it reflects to the outside of the forming section, not parallel inclined surfaces to the main surface of the dielectric layer that is provided.

さらに、本発明の第２の可変容量素子は、第１の導電体層、電界の印加により容量が変化する誘電体層、第２の導電体層、および絶縁性の保護層が順次積層されており、前記保護層は、前記第１の導電体層と前記第２の導体層とが前記誘電体層を介して重なっている容量形成部と重なっている部位に、前記誘電体層から各層の積層方向に伝搬する音波を前記容量形成部の外側へ反射させる、前記誘電体層の主面に対して非平行な傾斜面が設けられている。
Further, the second variable capacitance element of the present invention includes a first conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, a second conductor layer, and an insulating protective layer sequentially laminated. The protective layer is formed on the portion where the first conductive layer and the second conductive layer overlap with the capacitance forming portion where the dielectric layer overlaps the dielectric layer. sound waves propagating in the stacking direction is reflected to the outside of the capacitance formation section, that are non-parallel inclined surfaces are provided to the main surface of the dielectric layer.

上記の第１の可変容量素子によれば、一対の導電体層の少なくとも一方に、前記一対の導電体層に電界を印加したときの生じる音響波を誘電体層へ戻らないように反射させる、誘電体層の主面と非平行な面を形成することにより、導電体層により音響波が励振されることがなくなって、導電体層の材料や厚みを考慮せずとも、共振周波数を高周波化することができ、その結果、可変容量素子の使用周波数範囲で電圧印加後のＱ値が電圧印加前と比べて大きく減少することがなくなり、高誘電率の誘電体薄膜を用いた可変容量素子において、印加電圧にかかわらず高いＱ値を広い周波数にわたって得ることができる。
According to the first variable capacitance element, at least one of the pair of conductor layers reflects an acoustic wave generated when an electric field is applied to the pair of conductor layers so as not to return to the dielectric layer. By forming a surface that is non-parallel to the main surface of the dielectric layer, acoustic waves are not excited by the conductive layer, and the resonance frequency is increased without considering the material and thickness of the conductive layer. As a result, the Q value after voltage application in the frequency range of use of the variable capacitance element is not greatly reduced compared with that before voltage application, and in the variable capacitance element using a dielectric thin film having a high dielectric constant. A high Q value can be obtained over a wide frequency regardless of the applied voltage.

また、上記の第２の可変容量素子によれば、上記効果に加え、保護膜の形状がその他の電気的特性に影響しないため、第２の導電体層に傾斜面を設けるより自由度の高い加工を施すことができる。
Further, according to the second variable capacitance element, in addition to the above effects, the shape of the protective film does not affect other electrical characteristics, so that the second conductor layer has a higher degree of freedom than providing an inclined surface. Processing can be performed.

以下に、本発明の可変容量素子の実施形態について模式的に示した図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of a variable capacitance element of the present invention will be described in detail with reference to the drawings schematically shown.

本実施形態の可変容量素子は、図１〜３のそれぞれにおいて図示しているように、支持基板１の上に、下部導電体層である下部電極層２、電界の印加により容量が変化する誘電体層３、および上部導電体層である上部電極層６や同じく上部導電体層である引出し電極層５を順次積層してなる可変容量素子において、導電体層における容量形成部（下部電極層２、上部電極層６および引出し電極層５の平面部と誘電体層３の平面部とで平面視で重なる最も狭い領域（図１〜８で示した領域Ｒ））の面（図１の傾斜面６ａ，図２の傾斜面５ａ，図３の凹凸面５ａ）が、図６〜８に図示しているような平行面ではなく、これらの面が誘電体層３の平坦な主面に対して非平行であることにより、電圧印加により生じる音響波が誘電体層３へ戻らないように反射させたり減衰させたりすることができる。
As shown in each of FIGS. 1 to 3, the variable capacitance element of this embodiment includes a lower electrode layer 2 that is a lower conductor layer on a support substrate 1, and a dielectric whose capacitance is changed by application of an electric field. In the variable capacitance element in which the body layer 3, the upper electrode layer 6 that is the upper conductor layer, and the extraction electrode layer 5 that is also the upper conductor layer are sequentially laminated, the capacitance forming portion (lower electrode layer 2) in the conductor layer The plane of the narrowest region (region R shown in FIGS. 1 to 8) that overlaps in a plan view between the planar portion of the upper electrode layer 6 and the extraction electrode layer 5 and the planar portion of the dielectric layer 3 (the inclined surface of FIG. 1). 6a, the inclined surface 5a of FIG. 2, and the uneven surface 5a of FIG. 3 are not parallel surfaces as shown in FIGS. 6 to 8, but these surfaces are in relation to the flat main surface of the dielectric layer 3. Due to being non-parallel, acoustic waves generated by voltage application do not return to the dielectric layer 3 Or it can attenuate or to be reflected.

また、図示していないが、支持基板１の上に、下部電極層２、誘電体層３、上部電極層６および絶縁性の保護層７を順次積層してなる場合にも、保護層７の平面視における誘電体層３と重なる部位に、誘電体層３で生じた音響波を誘電体層３の外側へ反射させることができる傾斜面が形成されていても同様な効果を期待することができる。 Although not shown, when the lower electrode layer 2, the dielectric layer 3, the upper electrode layer 6, and the insulating protective layer 7 are sequentially laminated on the support substrate 1, Even if an inclined surface capable of reflecting the acoustic wave generated in the dielectric layer 3 to the outside of the dielectric layer 3 is formed at a portion overlapping the dielectric layer 3 in plan view, the same effect can be expected. it can.

また、図３に図示されている可変容量素子は、支持基板１の上に、下部電極層２、誘電体層３および上部電極層６や引出し電極層５を順次積層してなる可変容量素子において、下部電極層２および上部電極層６の少なくとも一方の、平面視における誘電体層３と重なる部位に、誘電体層３で生じる音響波を減衰させる凹凸面５ａが形成されている。 3 is a variable capacitance element in which a lower electrode layer 2, a dielectric layer 3, an upper electrode layer 6, and an extraction electrode layer 5 are sequentially laminated on a support substrate 1. The variable capacitance element shown in FIG. An uneven surface 5a for attenuating the acoustic wave generated in the dielectric layer 3 is formed in a portion overlapping at least one of the lower electrode layer 2 and the upper electrode layer 6 with the dielectric layer 3 in plan view.

さらに、図５に図示されている可変容量素子は、支持基板１の上に、下部電極層２、誘電体層３、上部電極層６および絶縁性の保護層７を順次積層してなる可変容量素子の場合に、保護層７の平面視における誘電体層３と重なる部位に、誘電体層３で生じる音響波を減衰させる凹凸面７ａが形成されている。 Furthermore, the variable capacitance element shown in FIG. 5 has a variable capacitance formed by sequentially laminating a lower electrode layer 2, a dielectric layer 3, an upper electrode layer 6 and an insulating protective layer 7 on a support substrate 1. In the case of the element, an uneven surface 7 a that attenuates the acoustic wave generated in the dielectric layer 3 is formed in a portion overlapping the dielectric layer 3 in plan view of the protective layer 7.

以下に図１〜５に示す各可変容量素子の特徴についてさらに詳細に説明する。 The features of the variable capacitance elements shown in FIGS. 1 to 5 will be described in more detail below.

図１に示す可変容量素子は、導電体層の容量形成部だけでなく、その外側に位置する部位にも傾斜面を形成することにより、誘電体層３で生じる音響波を導電体層の中央部で反射させた後に、効率よく誘電体層３の外側へ反射させる傾斜面を導電体層の周縁部に設けたものである。 The variable capacitance element shown in FIG. 1 forms an inclined surface not only in the capacitance forming portion of the conductor layer but also in a portion located outside thereof, so that an acoustic wave generated in the dielectric layer 3 is transmitted to the center of the conductor layer. An inclined surface that is efficiently reflected to the outside of the dielectric layer 3 after being reflected by the portion is provided on the peripheral portion of the conductor layer.

これにより、導電体層の励振を抑制することができるために、従来の図６〜８に示すように、導電体層の面と誘電体層の面とが平行で、電圧印加により生じた音響波が誘電体層に戻る。そして、振動エネルギが閉じ込められる構成では、厚み縦振動により、図９に示す一対の電極への電圧印加により生じるインピーダンスの位相特性に、入出力される信号の周波数に応じた周期的なピークが生じるが、このような現象に対して、そのようなピークがないか、もしくはピークの大きさが低下し、図１０に示したようなＱ値の周期的な低下を抑制することができる。 Thus, in order to be able to suppress the excitation of the conductive layer, as shown in prior art FIG. 6-8, it is parallel to the plane of the surface and the dielectric layer of the conductive layer, sound generated by the voltage applied Waves return to the dielectric layer. In the configuration in which the vibration energy is confined, a periodic peak corresponding to the frequency of the input / output signal is generated in the phase characteristic of the impedance generated by the voltage application to the pair of electrodes shown in FIG. 9 due to the thickness longitudinal vibration. However, for such a phenomenon, such a peak does not exist or the peak size is reduced, and the periodic decrease in the Q value as shown in FIG. 10 can be suppressed.

なお、誘電体層で生じた音響波を前記誘電体層の外側へ反射させ、音響波が容量形成部で励振され、その共振が影響でＱ値が低下することがないようにする傾斜面は、導電体層の少なくとも容量形成部に形成されていればよい。 The inclined surface that reflects the acoustic wave generated in the dielectric layer to the outside of the dielectric layer so that the acoustic wave is excited by the capacitance forming portion and the Q value does not decrease due to the resonance is as follows. As long as it is formed at least in the capacitance forming portion of the conductor layer.

また、図２に示す可変容量素子は、図１に対して薄い上部電極層を形成している。その利点は、本発明と直接関係はないが、誘電体層と上部電極層とを大気開放することなく一括で成膜でき、界面に余計な不純物が混入しない。また、絶縁層の加工時に、この上部電極層は保護的役割を果たす。これがないと誘電体表面をオーバーエッチングすることとなり、膜が改質するため好ましくない。 Further, the variable capacitance element shown in FIG. 2 forms a thin upper electrode layer with respect to FIG. The advantage is not directly related to the present invention, but the dielectric layer and the upper electrode layer can be formed in a lump without opening to the atmosphere, and no extra impurities are mixed into the interface. Further, the upper electrode layer plays a protective role during the processing of the insulating layer. Without this, the dielectric surface is over-etched, which is not preferable because the film is modified.

また、図３に示す可変容量素子は、音響波を減衰させる凹凸面５ａを引出し電極層の上面に形成したものであり、音響波はこの界面において乱反射され、振動エネルギの閉じ込めは弱くなる。これにより、従来の図６〜８に示したように、導電体層の面と誘電体層の面とが平行で、電圧印加により生じた音響波が誘電体層に戻り、振動エネルギが閉じ込められ、厚み縦振動により、図９に示したような前記一対の電極への電圧印加により生じるインピーダンスの位相特性に、入出力される信号の周波数に応じた周期的なピークが生じることがなく、誘電体層以外の層構成においては、音響的にアイソレートさせ、不要な励振を防ぐことができることから、共振ピークの大きさが低下し、図１０に示したようなＱ値の周期的な低下を抑制することができる。 The variable capacitance element shown in FIG. 3 is obtained by forming an uneven surface 5a of attenuating acoustic waves in the upper surface of the lead electrode layer, the acoustic wave is irregularly reflected at this interface, the confinement of vibration energy formic weakens. As a result, as shown in FIGS. 6 to 8 of the related art , the surface of the conductor layer and the surface of the dielectric layer are parallel, and the acoustic wave generated by the voltage application returns to the dielectric layer, and the vibration energy is confined. As a result of the thickness longitudinal vibration, a periodic peak corresponding to the frequency of the input and output signals does not occur in the phase characteristics of the impedance generated by the voltage application to the pair of electrodes as shown in FIG. in the layer structure other than the body layer, acoustically is isolated, since it is possible to prevent unnecessary excitation, reduces the magnitude of the resonance peak, a periodic decrease in the Q value as shown in FIG. 10 Can be suppressed.

また、図４に示す可変容量素子は、図２の可変容量素子に対して傾斜面を片側のみにした構成を有するものである。また、図５に示す可変容量素子は、凹凸面７ａ（算術平均粗さ（Ｒａ）が１μｍを超える粗面）を有した保護層を形成した構成を有するものである。 The variable capacitance element shown in FIG. 4 has a configuration in which the inclined surface is only on one side with respect to the variable capacitance element of FIG. The variable capacitance element shown in FIG. 5 has a configuration in which a protective layer having an uneven surface 7a (a rough surface with an arithmetic average roughness (Ra) exceeding 1 μm) is formed.

以下、本発明の具体的な構成について、簡単のため基本的な構成をなす図１および図２に示す可変容量素子を参照にしつつ説明する。 Hereinafter, a specific configuration of the present invention will be described with reference to the variable capacitance element shown in FIG. 1 and FIG.

図１において、１は支持基板であり、２は下部電極層であり、３は誘電体層であり、４は絶縁層であり、６は上部電極層である。なお、容量形成領域は絶縁層４がなく誘電体層３が下部電極層２と上部電極層６とで挟持されている対向部分のことである。 In FIG. 1, 1 is a support substrate, 2 is a lower electrode layer, 3 is a dielectric layer, 4 is an insulating layer, and 6 is an upper electrode layer. The capacitance forming region is an opposing portion where the insulating layer 4 is not provided and the dielectric layer 3 is sandwiched between the lower electrode layer 2 and the upper electrode layer 6.

＜支持基板＞
支持基板１は、Ａｌ_２Ｏ_３,ＳｉＯ_２，ＭｇＯ,ＬａＡｌＯ_３，ＳｒＴｉＯ_３等を使用することができ、絶縁性を有するものであれば特に、材料を限定するものではない。 <Support substrate>
The support substrate 1 can be made of Al ₂ O ₃ , SiO ₂ , MgO, LaAlO ₃ , SrTiO ₃ or the like, and the material is not particularly limited as long as it has insulating properties.

＜下部電極＞
この支持基板１上に形成される下部電極層２としては、高誘電率薄膜である誘電体層３の形成時に、これと反応や拡散を生じにくい白金（Ｐｔ）やパラジウム（Ｐｄ）などを用いることが望ましい。これらは、スパッタ法，真空蒸着法などの気相合成法や、スクリーン印刷法により得ることができる。 <Lower electrode>
As the lower electrode layer 2 formed on the support substrate 1, platinum (Pt), palladium (Pd), or the like that hardly reacts or diffuses with the dielectric layer 3 that is a high dielectric constant thin film is used. It is desirable. These can be obtained by a vapor phase synthesis method such as a sputtering method or a vacuum deposition method, or a screen printing method.

＜誘電体層＞
誘電体層３の材料としては、高い誘電率を持つものが好ましく、しかも、外部から印加する電界により、その誘電率が大きく変化し得る誘電体材料、例えばＢａＴｉＯ_３，ＳｒＴｉＯ_３，（Ｂａ，Ｓｒ）ＴｉＯ_３などのペロブスカイト型酸化物が挙げられる。これらは、ゾルゲル法等の溶液法やスパッタ法やＣＶＤ法，レーザーアブレーション法，ＭＢＥ（Molecular Beam Epitaxy）法などの気相合成法等の薄膜作製手法により形成することができる。ここで、高誘電率薄膜の膜厚は、本発明とは関係なく薄いほど基本波が高い周波数になるため、使用周波数においてＱ値の低下による影響を排除する際に有効であり、また、薄ければ薄いほど電界強度が大きくなるため、高チューナビリティ特性が得られるという利点があるが、リーク電流が増大したり、実効比誘電率が低下したりするといった問題が発生する。また、厚いと低チューナビリティ特性となるため、この厚みは、０．０５〜０．４μｍとするのが望ましい。好ましくは０．１５μｍ前後とする。 <Dielectric layer>
The dielectric layer 3 is preferably one having a high dielectric constant, moreover, the electric field applied from the outside, a dielectric material whose dielectric constant may vary greatly, for example BaTiO _3, SrTiO _3, (Ba, Perovskite oxides such as Sr) TiO ₃ are mentioned. These can be formed by a thin film production method such as a solution method such as a sol-gel method, a sputtering method, a CVD method, a laser ablation method, a vapor phase synthesis method such as an MBE (Molecular Beam Epitaxy) method. Here, the film thickness of the high-dielectric constant thin film is effective for eliminating the influence due to the decrease in the Q value at the operating frequency because the fundamental wave has a higher frequency as the film is thinner regardless of the present invention. since the thinner the electric field strength increases if Kere, has the advantage of high tunability characteristic is obtained, or leakage current increases, a problem effective dielectric constant is lowered occurs. Moreover, since it will become a low tunability characteristic when it is thick, this thickness is desirably 0.05 to 0.4 μm. Preferably, it is about 0.15 μm.

＜絶縁体層＞
絶縁体層４は、上部電極６や図２に示すような引出し電極層５と下部電極層２との絶縁性の確保、およびそこに発生する寄生容量を極力小さくするために必要である。絶縁体層４の材料としては、ＢＣＢ（ベンゾシクロブテン）やポリイミド系樹脂などの有機材料やＳｉＯ_２，Ｓｉ_３Ｎ_４などの無機材料がよく、絶縁性が高く寄生容量を小さくするために低誘電率であるほうが望ましいが、特にその誘電率が限定されるものではない。ただし、その作製方法については、これらは立体的な複雑形状を持つ下地に対しても、比較的均一な膜厚が得られるＭＯＣＶＤ（有機金属熱分解法）などに代表されるＣＶＤ（化学堆積法）が好ましい。図１と図２との違いは、誘電体層３の上部に位置する導電体層が上部電極層６のみから形成されているか、引出し電極層５と上部電極層６とに分けて形成されているかの違いである。図１においては、上部電極層６は、絶縁層４を形成した後に成膜される。図２においては、上部電極層６は、絶縁層４を形成する前に成膜され、引出し電極層５は、絶縁層４が加工された後に、成膜される。絶縁層４は、フォトレジストをマスクとしてエッチングを施すことにより、容量形成部を形成するための開口部が加工される。 <Insulator layer>
The insulator layer 4 is necessary to ensure insulation between the upper electrode 6 and the extraction electrode layer 5 and the lower electrode layer 2 as shown in FIG. 2 and to minimize the parasitic capacitance generated there. As the material for the insulator layer 4, organic materials such as BCB (benzocyclobutene) and polyimide resins and inorganic materials such as SiO ₂ and Si ₃ N ₄ are preferable, and they are low in order to have high insulation and reduce parasitic capacitance. A dielectric constant is desirable, but the dielectric constant is not particularly limited. However, as for the production method, these are CVD (chemical deposition methods) represented by MOCVD (metal organic thermal decomposition method) and the like which can obtain a relatively uniform film thickness even for a substrate having a three-dimensional complicated shape. ) Is preferred. The difference between Figures 1 and 2, or conductive layer disposed on the dielectric layer 3 is formed from only the upper electrode layer 6, it is formed separately in the upper electrode layer 6 lead electrode layer 5 Is the difference. In FIG. 1, the upper electrode layer 6 is formed after the insulating layer 4 is formed. In Figure 2, the upper electrode layer 6 is deposited before forming the insulating layer 4, the extraction electrode layer 5, after the insulating layer 4 is processed, is deposited. Insulating layer 4 by etching using the photoresist as a mask, openings for forming the capacitance forming portion is processed.

＜上部電極層＞
上部電極層６は、導体材料として、Ａｕ，Ａｇ，Ａｌ，Ｃｕ，Ｐｔなどを用いて形成される。図１の構成においては、上部電極層６を成膜した後、上面を誘電体層３の面と非平行とし、音響波が誘電体層３に反射されて戻らないような傾斜面に加工する。この加工においては、ドライエッチングプロセスを用い、その端面形状がフォトレジストのマスクの端面形状を反映して加工されることを利用する。あるいは、ウエットエッチングによる異方性エッチングを利用し、傾斜面を加工することも可能である。 <Upper electrode layer>
The upper electrode layer 6 is formed using Au, Ag, Al, Cu, Pt or the like as a conductor material. In the configuration of FIG. 1, after forming the upper electrode layer 6, the upper surface is made non-parallel to the surface of the dielectric layer 3 and processed into an inclined surface so that the acoustic wave is not reflected back to the dielectric layer 3. . In this processing, a dry etching process is used, and the fact that the end surface shape reflects the end surface shape of the photoresist mask is used. Alternatively, by using the anisotropic etching with c or falling edge of preparative etching, it is possible to process an inclined surface.

＜引出し電極層＞
図２においては、上部電極層６を薄く形成した後、絶縁体層４を成膜し、上部電極層６の直上に開口部を形成し、引出し電極層５が形成される。この材料としては、上部電極層６と同様でよく、Ａｕ，Ｃｕなどの低抵抗な金属を用いることが望ましい。また、この引出し電極５の上面の形状の加工は、図１に示す上部電極層６の加工と同様でよく、誘電体層３の面と引出し電極層５が非平行になるように、音響波が誘電体層３に反射されないように加工される。なお、図４の形態は図２と類似しているが、上面の形状が異なるものである。これら図２，図４に示す形態においては、上部電極層６の膜厚は音響的質量負荷が小さい０．１μｍ程度とすることが好ましい。 <Extraction electrode layer>
In FIG. 2, after the upper electrode layer 6 is formed thin, the insulator layer 4 is formed, an opening is formed immediately above the upper electrode layer 6, and the extraction electrode layer 5 is formed. This material may be the same as that of the upper electrode layer 6, and it is desirable to use a low resistance metal such as Au or Cu. Further, the processing of the shape of the upper surface of the extraction electrode 5 may be the same as the processing of the upper electrode layer 6 shown in FIG. 1, and an acoustic wave is generated so that the surface of the dielectric layer 3 and the extraction electrode layer 5 are not parallel. Is processed so as not to be reflected by the dielectric layer 3 . 4 is similar to FIG. 2, but the shape of the upper surface is different. In the form shown in FIGS. 2 and 4, it is preferable that the film thickness of the upper electrode layer 6 is about 0.1 μm with a small acoustic mass load.

＜まとめ＞
以上のように構成された本発明の可変容量素子は、高周波部品の共振回路の一部（ＬＣ共振回路の容量成分）として用いたり、また、この共振回路を結合する容量成分として用いたり、電圧制御型高周波共振回路部品、さらには、その共振回路の複合部品である電圧制御型高周波フィルタ、電圧制御型整合回路素子および電圧制御型薄膜アンテナ共用器などの高周波部品として用いることができる。 <Summary>
The variable capacitance element of the present invention configured as described above can be used as a part of a resonance circuit of a high-frequency component (capacitance component of an LC resonance circuit), or can be used as a capacitance component for coupling the resonance circuit, The control-type high-frequency resonant circuit component can be used as a high-frequency component such as a voltage-controlled high-frequency filter, a voltage-controlled matching circuit element, and a voltage-controlled thin-film antenna duplexer that are composite components of the resonant circuit.

かくして、本実施形態の可変容量素子によれば、下部導電体層、電界の印加により容量が変化する誘電体層、および上部導電体層を順次積層してなるとともに、前記下部導電体層および前記上部導電体層の少なくとも一方の、平面視で前記誘電体層と重なる容量形成部に、前記誘電体層からの音響波を前記誘電体層の外側へ反射させる、前記誘電体層の主面に対して非平行な傾斜面が形成されている。また、支持基板の上に、下部導電体層、電界の印加により容量が変化する誘電体層、および上部導電体層を順次積層してなるとともに、前記下部導電体層および前記上部導電体層の少なくとも一方の、平面視で前記誘電体層と重なる容量形成部に、前記誘電体層からの音響波を減衰させる凹凸面が形成されている。このように、誘電体層と一対の導電体層の少なくとも一方の導電体層に、前記一対の導電体層に電界を印加したときの生じる音響波を電体層へ戻らないように反射させる誘電体層の主面と非平行な面を形成したことから、導電体層により音響波が励振されることがなくなって、導電体層の材料や厚みを考慮せずとも、共振周波数を高周波化することができ、その結果、可変容量素子の使用周波数範囲で電圧印加後のＱ値が電圧印加前と比べて大きく減少することがなくなり、高誘電率の誘電体薄膜を用いた可変容量素子において、印加電圧にかかわらず高いＱ値を広い周波数にわたって得ることができる。
Thus, according to the variable capacitance element of the present embodiment , the lower conductor layer, the dielectric layer whose capacitance is changed by application of an electric field, and the upper conductor layer are sequentially laminated, and the lower conductor layer and the at least one of the upper conductive layer, the capacitor forming portion overlapping the dielectric layer in plan view, the acoustic wave from the dielectric layer is reflected to the outside of the dielectric layer, the main surface of the dielectric layer A non-parallel inclined surface is formed. Further, a lower conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, and an upper conductor layer are sequentially laminated on the support substrate, and the lower conductor layer and the upper conductor layer are stacked. An uneven surface for attenuating an acoustic wave from the dielectric layer is formed on at least one of the capacitance forming portions overlapping the dielectric layer in plan view. In this way, the dielectric that reflects the acoustic wave generated when an electric field is applied to the pair of conductor layers to at least one of the dielectric layer and the pair of conductor layers so as not to return to the conductor layer. Since the surface that is not parallel to the main surface of the body layer is formed, acoustic waves are not excited by the conductor layer, and the resonance frequency is increased without considering the material and thickness of the conductor layer. As a result, the Q value after the voltage application in the use frequency range of the variable capacitance element is not greatly reduced compared to before the voltage application, and in the variable capacitance element using a dielectric thin film with a high dielectric constant, A high Q value can be obtained over a wide frequency regardless of the applied voltage.

また、支持基板の上に、下部導電体層、電界の印加により容量が変化する誘電体層、上部導電体層、および絶縁性の保護層を順次積層してなるとともに、前記保護層の平面視で前記誘電体層と重なる部位に、前記誘電体層からの音響波を前記誘電体層の外側へ反射させる傾斜面が形成されている。これにより、上述した効果に加え、保護膜の形状がその他の電気的特性に影響しないため、電極で傾斜面や凹凸面を形成するより、自由度の高い加工を施すことができる。
In addition, a lower conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, an upper conductor layer, and an insulating protective layer are sequentially stacked on the support substrate, and the protective layer is viewed in plan view. Thus, an inclined surface for reflecting the acoustic wave from the dielectric layer to the outside of the dielectric layer is formed at a portion overlapping the dielectric layer . Thereby, in addition to the effect mentioned above, since the shape of the protective film does not affect other electrical characteristics, it is possible to perform processing with a higher degree of freedom than forming an inclined surface or an uneven surface with electrodes.

なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。また、このようなＢＳＴ材料系における圧電性は、本来小さな圧電定数であるため、位相特性の変化は非常に小さなものである。従来構造におけるこのような位相特性の変化に伴うＱ値の周期的な減少は、高いＱ値を達成したときに確認できるもので、特に、数ＧＨｚ帯以上の高周波において、高いＱ値を達成するためには、電極として用いられる導電体層による損失を低減すると同時に、高誘電率薄膜の誘電損失も低減しなければならない。よって、このような可変容量素子におけるＱ値の電圧印加後の周期的な低下は、発明者らが、高周波において高Ｑ化を図った結果確認されたものであり、この知見に基づき本発明はなされている。 Note that the above are merely examples of the embodiments of the present invention, and the present invention is not limited to these embodiments, and various modifications and improvements may be made without departing from the scope of the present invention. . Moreover, since the piezoelectricity in such a BST material system is inherently a small piezoelectric constant, the change in phase characteristics is very small. Such a periodic decrease in the Q value accompanying the change in phase characteristics in the conventional structure can be confirmed when a high Q value is achieved, and in particular, a high Q value is achieved at a high frequency of several GHz band or more. For this purpose, it is necessary to reduce the loss due to the conductor layer used as the electrode and at the same time to reduce the dielectric loss of the high dielectric constant thin film. Therefore, the periodic decrease of the Q value after voltage application in such a variable capacitance element has been confirmed by the inventors as a result of increasing the Q at a high frequency, and the present invention is based on this knowledge. Has been made.

以下に、本発明をより具体化した実施例について説明する。周波数１．９ＧＨｚ近傍で使用する薄膜キャパシタを、本発明に基づき作製した。各層構成および材料、膜厚を以下のとおり設定することにより、使用周波数１．９ＧＨｚにおいて共振の影響によるＱ値の低下を抑制することができた。 Examples in which the present invention is further embodied will be described below. A thin film capacitor used near a frequency of 1.9 GHz was fabricated according to the present invention. By setting each layer configuration, material, and film thickness as follows, it was possible to suppress a decrease in Q value due to the influence of resonance at a use frequency of 1.9 GHz.

支持基板として鏡面加工されていないサファイア基板上に、下部電極層としてＰｔを厚さ２μｍに成膜し、表面を機械研磨により平滑にした。誘電体層として（Ｂａ_０．２Ｓｒ_０．８）Ｔｉ_０．７５Ｏ_３からなるターゲットを用い０．３μｍの厚さに、上部電極層として、Ｐｔを０．１μｍの厚さに、基板温度６００℃で順次スパッタ成膜し、フォトリソグラフィ工程を用いて各電極層，誘電体層をドライエッチング，ウエットエッチングによりそれぞれパターニング加工を施した。上部電極層を含む高誘電率薄膜の上に、プラズマＣＶＤ法により非晶質の二酸化珪素からなる絶縁層を成膜した。続いて、全面にレジスト膜を被覆し、フォトリソグラフィにより前記レジスト膜に、矩形状の孔を開口した後、前記レジスト膜をマスクとして、前記上部電極層直上に位置する絶縁層を反応性イオンエッチングにより選択的に除去した。 The sapphire board on which are not mirror-finished as a supporting substrate, forming a Pt in a thickness 2μm as a lower electrode layer, was smoothed by mechanical polishing of the surface. Using a target made of (Ba _0.2 Sr _0.8 ) Ti _0.75 O ₃ as a dielectric layer to a thickness of 0.3 μm, and as an upper electrode layer, Pt to a thickness of 0.1 μm, Sputtered films were sequentially formed at a substrate temperature of 600 ° C., and each electrode layer and dielectric layer were patterned by dry etching and wet etching using a photolithography process. An insulating layer made of amorphous silicon dioxide was formed on the high dielectric constant thin film including the upper electrode layer by plasma CVD. Subsequently, the entire surface is covered with a resist film, a rectangular hole is opened in the resist film by photolithography, and then the insulating layer located immediately above the upper electrode layer is reactive ion etched using the resist film as a mask. Selectively removed.

これにより、電極引出し用の矩形状孔が開口された。ここで、引出し電極としてＡｕを２μｍの厚みに基板温度３００℃にて成膜し、パターニング加工を施した。このとき、容量形成部の上面は誘電体層の面と非平行で、音響波が誘電体層に反射しないような形状とした。レジストマスクの端面形状を例えば４５°となるようフォトリソグラフィによる加工をしておけば、ＥＣＲドライエッチングプロセスでＡｕを加工したならば、レジストマスクの端面形状を反映し４５°のテーパーをもった、図４に示すような傾斜面形状になった。 Thereby, the rectangular hole for electrode extraction was opened. Here, Au was formed as an extraction electrode in a thickness of 2 μm at a substrate temperature of 300 ° C. and subjected to patterning. At this time, the upper surface of the capacitance forming portion was not parallel to the surface of the dielectric layer, and the acoustic wave was not reflected on the dielectric layer. If the end face shape of the resist mask is processed by photolithography so as to be 45 °, for example, if Au is processed by the ECR dry etching process, it has a taper of 45 ° reflecting the end face shape of the resist mask. It became the inclined surface shape as shown in FIG.

このように作製した薄膜キャパシタのインピーダンスを測定装置（メーカー名：アジレント社，型番：Ｅ４９９１Ａ、フィクスチャー１６１９７Ａ）を用いて測定した結果、２ＧＨｚ以下の周波数において電圧印加後で共振はみられず、本発明に基づく薄膜キャパシタを得ることができ、電圧印加前後で変わらず１００程度の高いＱ値を得ることができた。一方、従来の構造により形成された可変容量素子は、３００ＭＨｚ程度から共振がみられ、使用周波数である１．９ＧＨｚにおいては、電圧の印加後にＱ値が約半分に低下する結果となった。 As a result of measuring the impedance of the thin film capacitor thus manufactured using a measuring apparatus (manufacturer name: Agilent, model number: E4991A , fixture 16197A ), no resonance was observed after voltage application at a frequency of 2 GHz or less. A thin film capacitor based on the invention could be obtained, and a high Q value of about 100 could be obtained without change before and after voltage application. On the other hand, the variable capacitance element formed by the conventional structure, was observed resonance from about 300 MHz, in the 1.9 GHz is used frequency, resulted in the Q value after application of the voltage drops to about half .

可変容量素子の一例を示す断面図である。It is a cross-sectional view showing an example of a variable capacitance element. 可変容量素子の他の例を示す断面図である。It is a cross-sectional view showing another example of a variable capacitance element. 可変容量素子の他の例を示す断面図である。It is a cross-sectional view showing another example of a variable capacitance element. 可変容量素子の他の例を示す断面図である。It is a cross-sectional view showing another example of a variable capacitance element. 可変容量素子の他の例を示す断面図である。It is a cross-sectional view showing another example of a variable capacitance element. 従来の可変コンデンサの一例を示す断面図である。It is sectional drawing which shows an example of the conventional variable capacitor. 従来の可変コンデンサの他の例を示す断面図である。It is sectional drawing which shows the other example of the conventional variable capacitor. 従来の可変コンデンサの他の例を示す断面図である。It is sectional drawing which shows the other example of the conventional variable capacitor. 従来の可変容量素子のインピーダンス特性および位相特性の周波数依存性を示す線図である。It is a diagram which shows the frequency dependence of the impedance characteristic and phase characteristic of the conventional variable capacitance element. 従来の可変コンデンサの容量特性およびＱ値の周波数依存性を示す線図である。It is a diagram which shows the frequency dependence of the capacitance characteristic and Q value of the conventional variable capacitor.

１・・・支持基板
２・・・下部電極層（下部導電体層）
３・・・誘電体層
４・・・絶縁体層
５・・・引出し電極層（上部導電体層）
５ａ・・・傾斜面
６・・・上部電極層（上部導電体層）
６ａ・・・傾斜面
７・・・保護層
７ａ・・・凹凸面
DESCRIPTION OF SYMBOLS 1 ... Support substrate 2 ... Lower electrode layer (lower conductor layer)
3 ... Dielectric layer 4 ... Insulator layer 5 ... Lead electrode layer (upper conductor layer)
5a ... inclined surface 6 ... upper electrode layer (upper conductor layer)
6a ... inclined surface 7 ... protective layer 7a ... uneven surface

Claims

第１の導電体層、電界の印加により容量が変化する誘電体層、および第２の導電体層が順次積層されており、
前記第２の導電体層は、前記第１の導電体層と前記第２の導体層とが前記誘電体層を介して重なっている容量形成部において、前記誘電体層から各層の積層方向に伝播する音波を前記容量形成部の外側へ反射させる、前記誘電体層の主面に対して非平行な傾斜面が設けられている、可変容量素子。 A first conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, and a second conductor layer are sequentially laminated;
The second conductor layer is formed in the stacking direction of each layer from the dielectric layer in a capacitance forming portion where the first conductor layer and the second conductor layer overlap with each other via the dielectric layer. an acoustic wave propagating reflecting outwardly of the capacitance formation portion, non parallel inclined surfaces are provided to the principal surface of the dielectric layer, the variable capacitance element.

第１の導電体層、電界の印加により容量が変化する誘電体層、第２の導電体層、および絶縁性の保護層が順次積層されており、
前記保護層は、前記第１の導電体層と前記第２の導体層とが前記誘電体層を介して重なっている容量形成部と重なっている部位に、前記誘電体層から各層の積層方向に伝搬する音波を前記容量形成部の外側へ反射させる、前記誘電体層の主面に対して非平行な傾斜面が設けられている、可変容量素子。
A first conductor layer, a dielectric layer whose capacitance is changed by application of an electric field, a second conductor layer, and an insulating protective layer are sequentially stacked;
The protective layer is formed in a stacking direction of each layer from the dielectric layer to a portion where the first conductive layer and the second conductive layer overlap with a capacitance forming portion that overlaps with the dielectric layer. an acoustic wave propagating reflecting outwardly of the capacitor forming portion, the non-parallel inclined surfaces to the main surface of the dielectric layer is provided, the variable capacitance element.