JP4492196B2 - 半導体装置の製造方法、回路基板、並びに電子機器 - Google Patents
半導体装置の製造方法、回路基板、並びに電子機器 Download PDFInfo
- Publication number
- JP4492196B2 JP4492196B2 JP2004121647A JP2004121647A JP4492196B2 JP 4492196 B2 JP4492196 B2 JP 4492196B2 JP 2004121647 A JP2004121647 A JP 2004121647A JP 2004121647 A JP2004121647 A JP 2004121647A JP 4492196 B2 JP4492196 B2 JP 4492196B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- electrode
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000011049 filling Methods 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 256
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000002346 layers by function Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 26
- 239000000463 material Substances 0.000 description 19
- 238000007747 plating Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000002161 passivation Methods 0.000 description 14
- 230000003014 reinforcing effect Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
しかしながら、上記半導体チップを構成する基板と基板に形成される絶縁層とは、それぞれ物理定数、すなわち、熱膨張係数および内部応力が異なる。さらに、上記絶縁層は、集積回路が形成されている能動面の一方にのみ形成されている。そのため、チップ化する場合に、基板と基板に形成される絶縁層との内部応力の差により、基板にストレス(応力)が生じ、このストレスによって基板が変形し、反りが発生する。このような基板の反りの発生によって、基板上に半導体チップを実装することが困難となる。さらに、上述したように、半導体チップ上に半導体チップを積層(3次元実装)する場合には、半導体チップの各々は、半導体チップの集積回路が形成されている能動面側または裏面側に湾曲して反るため、半導体チップを積層し、両半導体チップの電極を電気的または機械的に接続させることが困難となる場合がある。
このような構成によれば、第1の絶縁層の内部応力と第2の絶縁層とを同種の層で構成するため、両層の内部応力を同じ方向の内部応力にすることが可能となり、基板と第1の絶縁層との内部応力の差を平衡または減少させることが可能となる。この結果、基板と基板の能動面に形成される第1の絶縁層と内部応力の差により発生する基板の反りの発生を抑制することが可能となる。
このような構成によれば、第1の絶縁層の内部応力と第2の絶縁層とを同種の層で構成するため、両層の内部応力を同じ方向の内部応力にすることが可能となる。さらに、第1の絶縁層と第2の絶縁層との層厚がほぼ等しいため、上述したように両絶縁層の内部応力を同じ方向とし、かつ、両絶縁層の内部応力の大きさをほぼ等しくすることが可能となる。この結果、第1の絶縁層と第2の絶縁層との内部応力が互いに打ち消しうことになり、基板には内部応力が作用せず、基板と基板の能動面に形成される第1の絶縁層と内部応力の差により発生する基板の反りの発生を抑制することが可能となる。
の能動面に凹部を形成する工程と、前記凹部の内部を含む前記基板の能動面に第1の絶縁層を形成する工程と、前記第1の絶縁層上に内部応力の方向が前記第1の絶縁層と異なる方向である第2の絶縁層を積層する工程と、前記絶縁層が形成された前記凹部の内部に導電体を充填して、前記電極を形成する工程と、前記能動面の裏面側を除去し、前記能動面の裏面から前記電極、前記電極の外周部に形成された前記第1の絶縁層および前記第2の絶縁層を露出させる工程と、前記能動面の裏面から前記電極を露出させる工程と、を有することを特徴とする。
最初に、本発明に係る半導体装置の第1実施形態である半導体チップにつき、図1を用いて説明する。図1は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ2は、集積回路が形成された基板10と、基板10の能動面10aから基板10の裏面10bにかけて形成された貫通孔H4の内部に、第1の絶縁層22を介して形成された電極34と、基板10の裏面10bに形成された第2の絶縁層26とを有するものである。
図1に示す半導体チップ2では、Si(ケイ素)等からなる基板10の表面10aに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路(図示省略)が形成されている。その基板10の能動面10aには、SiO2(酸化ケイ素)等からなる絶縁膜12が形成されている。さらに、その絶縁膜12の表面には、硼燐珪酸ガラス(以下、BPSGという)等からなる層間絶縁膜14が形成されている。
次に、本実施形態に係る半導体チップの製造方法につき、図2〜図6を用いて説明する。図2〜図6は、本実施形態に係る半導体チップの製造方法の説明図である。なお以下には、基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
次に、パターニングされたレジストをマスクとして、電極パッド16をドライエッチングする。なお、ドライエッチングにはRIEを用いることができる。その後、レジストを剥離すれば、図2(b)に示すように、電極パッド16に開口部H2が形成される。
以上により、図1に示す状態となり、本実施形態に係る半導体チップ2が完成する。
以上のように形成した半導体チップ2を積層して、3次元実装された半導体装置を形成する。図7は、本実施形態に係る半導体チップを積層した状態の側面断面図であり、図13のA部に相当する部分における拡大図である。各半導体チップ2a,2bは、下層の半導体チップ2bにおける電極34のポスト部の上面に、上層の半導体チップ2aにおける電極34のプラグ部の下端面が位置するように配置する。そして、ハンダ層40を介することにより、各半導体チップ2a,2bにおける電極34を相互に接合する。具体的には、リフローによりハンダ層40を溶解させつつ、各半導体チップ2a,2bを相互に加圧する。これにより、ハンダ層40と電極34との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ2a,2bが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図8は、半導体チップの再配線の説明図である。図8(a)に示す半導体チップ61の表面には、その対辺に沿って複数の電極62が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ61を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ61の対辺に沿って形成された複数の電極62を中央部に引き出す再配線が行われている。
図10は、回路基板の斜視図である。図10では、半導体チップを積層して形成した半導体装置1が、回路基板1000に実装されている。具体的には、半導体装置1における最下層の半導体チップに形成されたバンプが、回路基板1000の表面に形成された電極パッドに対して、リフローやFCB(Flip Chip Bonding)等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置1を実装してもよい。
図11は、本実施の形態における半導体チップ2の断面図である。上述した第1の実施の形態においては、第2の絶縁層28は、基板10の裏面に形成したのに対して、本実施の形態においては、第1の絶縁層22上に第2の絶縁層28を積層して形成している点において異なる。以下に、第1の実施の形態と異なる構成について図11を参照して説明する。なお、第1の実施の形態と同様の構成については説明を省略する。
第1の絶縁層22は、上述したようにSiO2等から構成され、絶縁膜20上に形成されている。そして、第2の絶縁層28は、図11に示すように、この第1の絶縁層22上に積層されている。この第2の絶縁層22は、第1の絶縁層22とは内部応力の方向が異なるPI(ポリイミド)等から形成されている。すなわち、上記第1の絶縁層22は、伸び側方向の内部応力を有し、第2の絶縁層28は、第1の絶縁層22の内部応力とは反対の圧縮側方向の内部応力を有する。上記第1の絶縁層22の層厚としては、例えば3μm程度であり、第2の絶縁層28の層厚としては、例えば10μm程度である。なお、上述した第1の絶縁層22上に第2の絶縁層28が積層されている以外は、第1の実施の形態の図1において説明した半導体チップ2の構成と同様である。
まず、第1の実施の形態における図2(a)〜(c)、図3(a)に示すように、基板10に凹部H0を形成し、第1の絶縁層22を形成する。次に、第2の絶縁層28を、ポリイミド樹脂等を溶媒に溶解し、スピンコート法、ディップコート法などの各種塗布法により溶解したポリイミド樹脂等を第1の絶縁層22上に塗布して形成する。その後、この塗布した第2の絶縁層28を乾燥・焼成することも好ましい。そして、図12に示すように、絶縁膜20、第1の絶縁層22および第2の絶縁層28に異方性エッチングを施して、電極パッド16の一部を露出させる。なお、本実施の形態では、開口部H2の周辺に沿って電極パッド16の表面の一部を露出させる。このようにして、露出させた電極パッド16と電極34とを電気的に接続させるている。
続けて、図3(b)〜図6(a)、(b)に示すように、第1の実施の形態と同様の工程が行われる。このような工程を経て半導体チップ2が形成される。
(電子機器)
次に、上述した半導体装置を備えた電子機器の例について、図12を用いて説明する。図12は、携帯電話の斜視図である。上述した半導体装置は、携帯電話300の筐体内部に配置されている。
26、28…第2の絶縁層、 34…電極
Claims (3)
- 基板を貫通する電極を有する半導体装置の製造方法であって、
基板の能動面に凹部を形成する工程と、
前記凹部の内部を含む前記基板の能動面に第1の絶縁層を形成する工程と、
前記第1の絶縁層上に内部応力の方向が前記第1の絶縁層と異なる方向である第2の絶縁層を積層する工程と、
前記第2の絶縁層が形成された前記凹部の内部に導電体を充填して、前記電極を形成する工程と、
前記能動面の裏面側を除去し、前記能動面の裏面から前記電極、前記電極の外周部に形成された前記第1の絶縁層および前記第2の絶縁層を露出させる工程と、を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法により製造された半導体装置を備えることを特徴とする回路基板。
- 請求項2に記載の回路基板を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121647A JP4492196B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法、回路基板、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121647A JP4492196B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法、回路基板、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005310817A JP2005310817A (ja) | 2005-11-04 |
JP4492196B2 true JP4492196B2 (ja) | 2010-06-30 |
Family
ID=35439273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004121647A Expired - Fee Related JP4492196B2 (ja) | 2004-04-16 | 2004-04-16 | 半導体装置の製造方法、回路基板、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492196B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
US7946331B2 (en) | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
JP2009515354A (ja) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造 |
US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
US7344959B1 (en) * | 2006-07-25 | 2008-03-18 | International Business Machines Corporation | Metal filled through via structure for providing vertical wafer-to-wafer interconnection |
JP5045028B2 (ja) * | 2006-08-16 | 2012-10-10 | 富士通セミコンダクター株式会社 | 表面形状センサとその製造方法 |
US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
US7902643B2 (en) * | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
KR100830581B1 (ko) | 2006-11-06 | 2008-05-22 | 삼성전자주식회사 | 관통전극을 구비한 반도체 소자 및 그 형성방법 |
CN101663742B (zh) * | 2006-12-29 | 2013-11-06 | 丘费尔资产股份有限公司 | 具有贯穿芯片连接的前端处理晶片 |
SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
JP2010056266A (ja) * | 2008-08-28 | 2010-03-11 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2011171567A (ja) | 2010-02-19 | 2011-09-01 | Elpida Memory Inc | 基板構造物の製造方法及び半導体装置の製造方法 |
JP5419167B2 (ja) * | 2010-08-10 | 2014-02-19 | 国立大学法人東北大学 | 半導体装置の製造方法および半導体装置 |
JP5960549B2 (ja) * | 2012-08-23 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR101936405B1 (ko) * | 2013-06-11 | 2019-04-03 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170904A (ja) * | 2000-12-04 | 2002-06-14 | Dainippon Printing Co Ltd | Cspタイプの半導体装置とその作製方法、および半導体モジュール |
JP2003197855A (ja) * | 2001-12-27 | 2003-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-04-16 JP JP2004121647A patent/JP4492196B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170904A (ja) * | 2000-12-04 | 2002-06-14 | Dainippon Printing Co Ltd | Cspタイプの半導体装置とその作製方法、および半導体モジュール |
JP2003197855A (ja) * | 2001-12-27 | 2003-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005310817A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
US7214615B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus | |
US7208838B2 (en) | Semiconductor device, circuit board, and electronic instrument suitable for stacking and having a through hole | |
JP2004297019A (ja) | 半導体装置、回路基板及び電子機器 | |
JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
US7141493B2 (en) | Semiconductor device, method of manufacturing three-dimensional stacking type semiconductor device, circuit board, and electronic instrument | |
JP2005183689A (ja) | 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器 | |
US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
JP3951944B2 (ja) | 半導体装置の製造方法 | |
JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP4165256B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP4706180B2 (ja) | 半導体装置の製造方法 | |
JP4304905B2 (ja) | 半導体装置の製造方法 | |
JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP4292748B2 (ja) | 半導体装置の製造方法 | |
JP4019985B2 (ja) | 半導体装置の製造方法、回路基板、及び電子機器 | |
JP4085972B2 (ja) | 半導体装置の製造方法 | |
JP4127095B2 (ja) | 半導体装置の製造方法 | |
JP2005174990A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP2003273108A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 | |
JP2005191170A (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 | |
JP2004296894A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090918 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4492196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |