JP4490861B2 - 基板 - Google Patents

基板 Download PDF

Info

Publication number
JP4490861B2
JP4490861B2 JP2005126080A JP2005126080A JP4490861B2 JP 4490861 B2 JP4490861 B2 JP 4490861B2 JP 2005126080 A JP2005126080 A JP 2005126080A JP 2005126080 A JP2005126080 A JP 2005126080A JP 4490861 B2 JP4490861 B2 JP 4490861B2
Authority
JP
Japan
Prior art keywords
solder
film
substrate
electronic component
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005126080A
Other languages
English (en)
Other versions
JP2006303345A5 (ja
JP2006303345A (ja
Inventor
昌平 秦
直樹 松嶋
猛 藤永
Original Assignee
日立協和エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立協和エンジニアリング株式会社 filed Critical 日立協和エンジニアリング株式会社
Priority to JP2005126080A priority Critical patent/JP4490861B2/ja
Priority to TW095105773A priority patent/TW200644201A/zh
Priority to DE200610011232 priority patent/DE102006011232B4/de
Priority to CNB200610064801XA priority patent/CN100470779C/zh
Priority to CN2009100032389A priority patent/CN101510514B/zh
Priority to KR20060024814A priority patent/KR20060112596A/ko
Priority to US11/378,450 priority patent/US7511232B2/en
Publication of JP2006303345A publication Critical patent/JP2006303345A/ja
Publication of JP2006303345A5 publication Critical patent/JP2006303345A5/ja
Priority to US12/352,631 priority patent/US7842889B2/en
Application granted granted Critical
Publication of JP4490861B2 publication Critical patent/JP4490861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B47/0001—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof
    • E05B47/0002—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof with electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、メタライズ上にはんだ膜を形成した電子部品搭載用基板および接続点またはリード表面にはんだ膜を形成した電子部品に関する。
基板および電子部品の電極、電子部品のリードに、はんだを形成することは極めて多くの製品で実施されている。具体的には、（１）基板上に電極となるメタライズを形成し、このメタライズ上にはんだ膜を形成し、このはんだ膜を用いて電子部品と接続する；（２）電子部品の電極にメタライズを形成して、このメタライズ上にはんだ膜を形成し、このはんだ膜を用いて他の電子部品と接続する；（３）リードを含む電子部品のリード表面にはんだ膜を形成し、プリント基板などへの接続時に、このはんだ膜も溶融させて接続する；等の電子部品実装において多く用いられている。
電極のメタライズとはんだ膜を形成する例としては、（１）プリント基板上の銅箔にはんだ膜をめっき法でコーティングする；（２）セラミック基板上にメタライズを形成し、このメタライズ上にスパッタあるいは蒸着などの方法を用いて、薄膜のはんだ膜を形成する；がある。また、電極のメタライズとはんだ膜を形成する電子部品の例としては、半導体ウェハ上に回路素子を形成し、その接続部の電極メタライズ上にはんだバンプを形成する構造が挙げられる。また、リードを含む電子部品のリード表面にはんだ膜を形成する例としては、電子部品のリード表面にＳｎ単独のめっき層またはＳｎ合金のめっき層が形成された電子部品が挙げられる。
これらの基板あるいは電子部品におけるはんだ膜の役割を以下に述べる。
基板上にはんだ膜を予め形成する場合、はんだ膜上に電子部品の接続部が当接するように電子部品を載せ、これをリフローすることで、基板上のはんだ膜が溶融し、このはんだが電子部品接続部のメタライズ等に濡れ広がることで基板と電子部品と接続される。
セラミック、Ｓｉ等の基板上にメタライズを形成し、このメタライズ上に薄膜形成技術を用いて、はんだ膜を形成するサブマウント部品では、はんだ膜上に光素子等の電子部品を押し当て、フラックスなしの状態で加熱し、薄膜はんだを溶融させて電子部品のメタライズにはんだを濡れ広がらせて接続を行う。
電子部品の電極メタライズ上にはんだバンプが形成される部品において、ダイシングで分割した後、チップ個別にはんだバンプを形成するとき、はんだボールを溶融させて電子部品のメタライズにはんだを濡れ広がらせてはんだバンプを形成することが多い。この場合、プリント基板やセラミック基板等へ電子部品を載せ、これをリフローすることで、はんだバンプを溶融させ、基板のメタライズへはんだを濡れ広がらせることで接続を行う。また、近年、回路素子をＳｉウェハ上に形成し、これをダイシングによる分割の前工程で、めっき等の方法を用いてウェハ状態ではんだ膜を形成することもある。
リードを含む電子部品は、基板上にはんだペーストを印刷し、このペースト上に電子部品のリードを載せ、全体をリフローすることではんだを溶融させ、基板と電子部品のリードの接続を行う。
電子部品のリードフレームには、Ａｇ単独のめっき膜あるいはＳｎ単独のめっき膜などが多く用いられてきている。Ａｇ単独のめっき膜は、表面が酸化されないことから濡れ性に優れ、Ｓｎ単独のめっき膜では、その表面が酸化はされるが、酸化膜の一部がどこかで破け、基板側のはんだとＳｎめっき膜が溶融して一体化することで接続が行われている。
特許文献１には、電子部品搭載用基板の一例である半導体レーザ用サブマウントが開示されている。このサブマウントは、メタライズとしてＴｉ／Ｐｔ／Ａｕを採用し、半導体レーザ搭載部にＰｔ層とＡｕＳｎはんだ層を設けている。半導体レーザの裏面にもメタライズが形成されており、サブマウントのＡｕ−Ｓｎはんだを溶融させてメタライズと接続することにより、半導体レーザは強固に固定される。
この分野でＡｕ−Ｓｎはんだが用いられてきた理由は、Ａｕ−Ｓｎはんだが硬いはんだで、クリープ変形が起き難いためである。これは、半導体レーザは発光時に発熱するため、温度が上昇してはんだがクリープ変形すると、半導体レーザの位置がずれて、光学的な結合が得られなくなるためである。
近年、光記録用の光源として、ＧａＡｓ半導体による半導体レーザなどが多く用いられている。このような半導体レーザでは、Ａｕ−Ｓｎはんだを用いると、はんだ接続による残留応力の影響を受け、信頼性が低下することがある。残留応力は、はんだの融点で半導体レーザとサブマウントが固定され、これが室温付近まで冷却された際に、半導体レーザとサブマウントの熱膨張率に差があるため発生する。はんだが軟らかい場合には、はんだが変形して残留応力を緩和するが、はんだが硬い場合には残留応力の緩和効果は小さい。
したがって、Ａｕ−Ｓｎはんだを用いて素子全長の長い半導体レーザなどを接続した場合には、比較的大きな残留応力が半導体レーザに発生し、これが半導体レーザの寿命を低下させることがある。
このような背景から、軟らかいＳｎを主成分とするはんだを半導体レーザの実装に用いることが検討され始めている。
特開平５−１９０９７３号公報
しかしながら、このような基板あるいは電子部品のメタライズ、あるいは電子部品のリード表面に形成されたＳｎを主成分とするはんだ膜には、表面に酸化膜が形成されてしまう場合が多い。これは、通常、はんだの主成分がＳｎであり、Ｓｎが大気中で酸化されてしまうことによる。
確実に接続を行う観点からは、はんだ膜表面に存在する酸化膜を還元して、接続性を大幅に向上させるフラックスの使用が便利である。しかし、フラックスの使用が許容されない場合が近年多くなってきている。
例えば、光素子の実装では、まずフラックス残渣が光素子の発光部にあると光路を遮り不良となる。また、フラックスそのもの、あるいはフラックス残渣の洗浄に使用される有機溶媒による光素子へのダメージも懸念される。
プリント基板あるいはセラミック基板上へはんだ膜を形成する場合の夫々において、電子部品側へはんだバンプを形成する場合、電子部品のリード表面にはんだ膜を形成する場合には、これまではフラックスを使用してはんだ膜表面の酸化膜の悪影響を低減していた。しかし、近年、ますます接続部の微細化、狭ピッチ化が進んでおり、接続時のフラックス成分の蒸発、フラックスの流動などが、微細な接続部の位置ずれを発生させ、ショート不良を発生させる懸念がある。また、そもそもフラックスそのものの材料費、塗布工程、その後の洗浄工程は、それぞれコストアップの要因であり、フラックスレスで簡便に接続できる方が好ましい。
電子部品のリードフレームについても、今後、接続部はますます微細化すると予測され、基板へのはんだペースト印刷の微細化の限界に近づきつつある。すなわち、基板側にはんだペースト印刷を施すことなく、電子部品側のはんだめっき等を用いて接続することができれば、リード間のブリッジ不良も大幅に低減できる。また、フラックスの使用は、加熱時のフラックスの気泡発生等により、わずかではあるが電子部品の位置を動かす可能性もある。従来は、はんだ量も多いため、溶融したはんだの表面張力によるセルフアライメントにより、フラックスの気泡による電子部品の位置ずれは発生しなかったが、今後、微細化の進展によりはんだ量が少なくなると、このような気泡の影響も無視できなくなると考えられる。また、もともとフラックスの使用は、材料費、フラックス塗布工程、および洗浄工程とコスト増の原因でもあるので、できるだけフラックスを使用しない接続工程が望ましい。
また、Ｓｎをめっきしたリードフレームには、ウィスカと呼ばれる針状結晶が成長してリード間のショートの問題が常に付きまとう。リードピッチの微細化は、より短いウィスカでもショートすることを意味しており、より厳しい管理を要求することになる。
本発明が解決しようとする課題は、基板あるいは電子部品の接続部に形成されたはんだ膜表面の酸化を防止し、フラックスレスで接続できる電子部品を提供することである。
上述した目的は、基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたＳｎはんだ部とからなり、Ｓｎはんだ部表面にＡｇを主成分とするＡｇ膜が形成されている基板により達成できる。
また、基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたＳｎはんだ部とからなり、Ｓｎはんだ部表面の電子部品搭載部にＡｇ膜が形成され、当該基板は、Ｓｎはんだ部とＡｇ膜とが溶融して共晶となることにより電子部品を接続するための基板である電子部品搭載用の基板により達成できる。
また、基材と、基材に形成されたメタライズ層と、メタライズ層表面の一部に形成されたＳｎはんだ部とを含み、Ｓｎはんだ部表面にＡｇ膜が形成されている電子部品により達成できる。
さらに、リードフレームと、リードフレームに搭載された機能素子と、機能素子の端子部とリードフレームの接続部とを接続する複数のボンディングワイヤと、機能素子と複数のボンディングワイヤとリードフレームの一部とをモールドした樹脂部とからなり、樹脂部から外延するリードにはＳｎめっきが施され、Ｓｎめっきが施されたリードの接続部にはＡｇ膜が形成されている電子部品により達成できる。
本発明によれば、接続部のはんだ上に、はんだ表面酸化を防止する酸化防止膜を形成し、フラックスレスで接続できる基板を提供することができる。
本発明の実施の形態について実施例を用いて図面を参照しながら以下説明する。
本発明に係る第一の実施の形態である基板について図１を用いて説明する。ここで、図１は基板の接続部の断面図である。
図１の基板１０は、セラミック基板１上に、Ｔｉ／Ｐｔ／Ａｕ（Ｔｉ→Ｐｔ→Ａｕの順に成膜）からなるメタライズ２を一括してＥＢ（Electron Beam）蒸着したあと、イオンミリングでパターン形成し、引き続いてレジストでパターンを形成し、その上にＳｎ（錫）はんだ膜３とＡｇ（銀）表面酸化防止膜４を一括して抵抗蒸着し、リフトオフした構成である。メタライズ２のＴｉ（チタン）層はセラミック基板１との密着を得る役目を、Ｐｔ（白金）層ははんだバリア層の役目を、Ａｕ（金）層はワイヤボンディング性を確保する役目をそれぞれ担う。メタライズ２の膜厚は、それぞれセラミック基板１側から順に０.１μm／０.２μm／０.２μmである。また、Ｓｎはんだ膜３は３μm、Ａｇ膜４は０.１μmである。
Ｓｎはんだ膜３は、基板全体を加熱して電子部品等を接続する際に、接合剤としての役割をもつ。しかし、Ｓｎはんだ膜３は大気中で酸化される性質を持つので、Ａｇ膜４でＳｎはんだ膜３の酸化を防止する。Ａｇ膜４とＳｎはんだ膜３の形成部が電子部品搭載部であり、メタライズ２が表面に露出している部分に、ワイヤボンディングを実施する。
ＡｇによるＳｎの酸化防止効果について、以下に詳細に述べる。Ａｇの酸化反応は、式（１）で表される。
４Ａｇ＋Ｏ２ → ２Ａｇ２Ｏ （１）
この反応式が、どのような温度、酸素分圧で右方向へ進むかは、この反応のギブスの自由エネルギーから計算することができる。
ギブスの自由エネルギーΔＧは、エンタルピーΔＨとエントロピーΔＳと絶対温度Ｔを用いて、次のように表される。
ΔＧ＝ΔＨ−ＴΔＳ （２）
Ｋｕｂａｃｈｅｗｓｋｉ著のＭＡＴＥＲＩＡＬＳ ＴＨＥＲＭＯＣＨＥＭＩＳＴＲＹ Ｓｉｘｔｈ Ｅｄｉｔｉｏｎ（ｐ２５８）より、標準状態２５℃におけるΔＨ０＝３１．１ｋＪ/ｍｏｌ、ΔＳ０＝１２０．９Ｊ/Ｋ/ｍｏｌである。これより標準状態２５℃におけるＡｇ２Ｏの標準生成自由エネルギーは、
ΔＧ０＝３１．１−２９８×０．１２０９ ｋＪ/ｍｏｌ
＝−４．９２８２ ｋＪ/ｍｏｌ
となる。これを元に、Ａｇ２Ｏの生成/分解の酸素分圧の境界、すなわち解離圧を求める。
ΔＧ＝ΔＧ０+ＲＴｌｎＫ （３）
Ｋ＝ａ（Ａｇ２Ｏ）/（ａ２ （Ａｇ）×ＰＯ２） （４）
Ｒは気体定数、Ｋは平衡定数で（３）式のように表され、ａはそれぞれの活量、ＰＯ２は酸素分圧である。Ａｇ２Ｏの解離圧では、（３）式の左辺のΔＧ＝０、（４）式のａ（Ａｇ２Ｏ）＝１、ａ２ （Ａｇ）＝１、より、
ΔＧ０＝ＲＴｌｎＰＯ２ （５）
したがって、先に求めたΔＧ０と、気体定数Ｒ＝８．３１４ｋＪ/Ｋ/ｍｏｌ、温度２９８Ｋ（２５℃）を用いてＰＯ２を計算すると、（５）式を変形して
ＰＯ２＝ｅｘｔ（ΔＧ０/Ｒ/Ｔ） （６）
＝０．９９８ 気圧（ａｔｍ）
＝１０１１ ｈＰａ
となる。大気圧（１ａｔｍ）中の酸素濃度は２１％なので、酸素分圧は２１３ｈＰａ（０．２１ａｔｍ）となり、Ａｇ２Ｏの解離圧より小さい。したがって、２５℃の大気中では、Ａｇは酸化されないことになる。以上より、図１の構成のように、Ｓｎはんだ膜３上にＡｇ膜４を形成することで、Ａｇが常温の大気中で酸化されないので、Ｓｎはんだ膜の酸化を防止する効果があることがわかる。
本実施例によれば、電子部品１０のウェットプロセスでの酸化膜の形成もほぼ全域で防止することができる。これについて以下に説明する。
図１の構成では、Ｓｎとこれよりも貴な金属であるＡｇが接触しており、側面においてＳｎが露出した構造になっている。ウェットプロセスの水による腐食が進行する場合、いわゆる電池反応により、側面の露出している卑な金属であるＳｎが一方的にイオン化される。換言すれば、ＡｇとＳｎとを電極とし水分を電解液とする電池では、より卑金属であるＳｎ極が残っている限り、Ａｇ極は腐食を受けない。すなわち、側面の一部のみが腐食（酸化）され、接続面のほぼ全体を占めるＡｇ膜４の表面は酸化されないことになる。これより、Ｓｎはんだ膜３を溶融させて電子部品を接続する場合、接続を阻害する酸化膜は側面の一部に存在するのみで、ほとんど悪影響を与えない。以上より、通常の酸素による酸化、水による酸化の両方を考慮し、かつ、はんだによる接合性も考慮した場合、図１のようにＳｎはんだ膜３の上面がＡｇ膜４に覆われ、側面のＳｎはんだ膜３が露出している構造が好適である。Ｓｎはんだ膜の側面もＡｇ膜で覆われている場合には、ウェットプロセスにおいて電池反応によるＡｇの防食効果が少なくなると予測されるが、Ｓｎに比べてＡｇは腐食されにくいため、Ｓｎ膜の上面が露出した状況よりは、酸化防止効果が得られる。
Ｓｎはんだ上にＡｇ膜を形成すると、Ｓｎ/Ａｇ界面では、Ａｇ３Ｓｎ化合物が生成している可能性がある。しかし、Ａｇ表面はＡｇ膜が長期間維持される。これはＳｎ中のＡｇの拡散が遅いためである。したがって、図１の構成が長期間にわたって維持されるので、酸化防止効果も長期間維持されることになる。
はんだとしての溶融特性と接続性については、厚さ３μmのＳｎはんだ膜上に、厚さ０.１μmのＡｇ膜を形成して確認した。その結果、Ｓｎはんだ膜の溶融と同時にＡｇ膜は、Ｓｎはんだ中に溶解し、Ａｇ膜がはんだの濡れ性、接続性に悪影響を与えないことが確認できた。
Ｓｎはんだ膜とＡｇ膜の膜厚比は、接続性の観点から規定される。すなわち、ＳｎとＡｇの合金は、Ａｇの濃度が７３ｗｔ％で、ちょうど全体がＡｇ３Ｓｎとなる。これよりもＡｇが少なければ、２２１℃のＳｎ−Ａｇ共晶温度以上では、必ず液相成分が残るため、接続は可能である。したがって、溶融時のＡｇ濃度が７３ｗｔ％以下になるように、Ｓｎはんだ膜３およびＡｇ膜４の膜厚を決定すればよい。
例えば銀食器は、黒ずんでしまうことから、銀は一般的には金に比べ酸化し易いと考えられている。上述したようにＡｇは酸素による表面酸化を受けないことから、銀食器の黒ずみは、大気中の水分による酸化と考えられる。しかし、基板や電子部品は、通常、クリーンルーム内で製造され、湿度を極めて低く一定に保ったデシケータ内で保管される。したがって、大気中の水分の影響は無視できる。
以上述べたように、本実施例によれば、酸素による表面酸化および水分による酸化を、接続面の大部分で防止でき、かつ接続性の優れたはんだ膜（ここではＡｇを含めてはんだ膜と呼んだ）を有する基板を提供することができる。本実施例の構成では、酸化防止にＡｇを使用しており、Ａｇは大気中で酸化しない最も安価な金属であることから、コスト的にも有利である。
なお、上述した実施例で基板としてセラミックを用いたが、ガラス基板、ガラスエポキシ基板、半導体基板等であっても良い。メタライズとして、Ｔｉ／Ｐｔ／Ａｕを用いたがこれに限られず、例えばＣｒ／Ｃｕ／Ａｕ、Ｔｉ／Ｎｉ／Ａｕ等であっても良い。また、はんだとして、Ｓｎはんだを用いたがこれに限られず、Ｓｎ−Ａｇはんだ、Ｓｎ−Ａｇ−Ｃｕはんだ、Ｓｎ−Ｚｎはんだ、Ｓｎ−Ｐｂはんだ等のＳｎを主成分（最も多い成分）とする合金はんだであっても良い。ＳｎはんだおよびＳｎを主成分とする合金はんだを含めてＳｎはんだと呼ぶ。Ａｇは純銀に限らず、Ａｇを主成分とした合金を含む。成膜方法は蒸着に限らず、スパッタリング等の薄膜形成技術を用いても良い。なお、上述した変形例は、本明細書の他の実施例に付いても共通である。
本発明に係る第一の実施の形態である基板について他の実施例を図２を参照して説明する。ここで図２は基板の接続部の断面図である。
図２に示す基板２０は、実施例１で説明した基板１０のＡｇ膜４上に、Ａｕ膜６０を形成した構造である。実施例１と異なる点は、リフトオフ用にパターン形成したレジスト上に、Ｓｎはんだ膜３とＡｇ膜４とＡｕ膜６０を連続して抵抗蒸着して形成する。
Ａｕは、酸化されない金属であるので、メタライズの表面コーティング膜、ワイヤボンディングなどに多く使用されている。はんだにおいても酸化防止膜として使用されることもある。しかし、特にＳｎ主体のはんだ膜上に、直接Ａｕ膜を形成すると、ＡｕとＳｎの相互拡散が非常に速いため、ＡｕがＳｎ中に拡散し、Ａｕによる酸化防止効果が短期間しか得られない場合がある。しかし、図２の構成とすることで、Ａｇ膜４がＡｕとＳｎの相互拡散のバリアとして機能し、ＡｕがＳｎ中への拡散を防ぐことが可能である。したがって、はんだ表面が酸化されず、優れた濡れ性を得ることができる。
なお、Ａｇ層の上にＡｕ層を設けることは、本明細書の以下の実施例にも適用可能である。この場合、Ａｇ層を薄膜形成技術で形成するなら、それと連続してに行えばよい。Ａｇ層をめっき法で形成するなら、それに連続してめっき法で形成すればよい。
本発明に係る第一の実施の形態である基板の更に他の実施例について図３を参照して説明する。ここで図３は基板の接続部の断面図である。
図３の基板３０は、可撓性のあるポリイミド箔５と銅箔とを接着し、銅箔をパタンニングして形成したＣｕ電極メタライズ６に電気めっき法でＳｎはんだバンプ７を形成し、その上にＡｇめっき膜８を形成した構成である。はんだバンプ７の組成は、実施例１の変形例で説明した合金はんだでもよい。なお、図３では図示の簡便のため銅箔をサンドウィッチする紙面上側のポリイミド箔を省略した。
Ａｇめっき膜８は、厚く形成するとはんだバンプ７の表面全面を覆うことになるが、適度に厚さを調節し、少し薄めに形成することで、微小な不めっき領域が発生する。この部分ではんだバンプ７の表面がわずかに露出されているので、ウェットプロセスにおいて、電池反応によるＡｇめっき膜８の腐食防止効果が得られる。また、同様に、Ａｇめっき膜は２５℃の大気中で酸化しないので、室温で長期間保管しても、Ａｇめっき部分での酸化膜は形成されず、接続性に悪影響を与えない。
このような形態の可撓性のある基板３０を用いることで、基板３０と接続する電子部品（図示せず）の接続部が各はんだバンプ７上のＡｇめっき膜８に接するように位置合わせを行い、リフローを行うことで、基板３０と電子部品とをフラックスレスで接続を行うことができる。フラックスレス接続のメリットは、フラックスそのもののコスト低減、その後の洗浄工程削減によるコスト低減、フラックスによる部品のダメージ低減などが挙げられる。
本発明に係る第二の実施の形態である電子部品について図４を用いて説明する。ここで、図４は電子部品の接続部の部分断面図である。
図４の電子部品４０は、Ｓｉウェハ９上に回路素子７０を形成し、その後、Ｓｉウェハの状態でメタライズ１１上にめっきレジスト（図示せず）したあと、めっきによりはんだバンプ１２を形成し、めっきレジスト剥離後、マスクスパッタでＡｇ膜１３を形成した構成である。
実施例１と同様に、はんだバンプ１２は、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｚｎ、Ｓｎ−Ｐｂなどの金属／合金めっきを施すことで形成することができる。さらに、Ａｇ膜１３を形成することで、大気中の酸素および水分によるＡｇ膜１３表面の酸化を防止することができる。
なお、本実施例ではめっきレジスト剥離後、マスクスパッタでＡｇ膜１３を形成したが、はんだバンプ１２を形成したあと、続けてＡｇめっきを施しても良い。この場合、Ａｇめっき形状は、Ａｇ膜１３の形状とは若干異なる。
近年、電子部品実装のウェハレベル化が検討されており、ウェハ状態の電子部品へのはんだバンプ形成技術が重要となっている。はんだバンプを形成したウェハは、その後、ダイシング工程で分割されるため、はんだバンプは必ず、ダイシングの冷却水にさらされることになる。したがって、水分によるはんだバンプ表面の腐食は重要な課題であり、本発明の構成を用いることで、はんだバンプ表面の腐食を防止することができる。
本発明に係る第二の実施の形態である電子部品の他の実施例について、図５を用いて説明する。ここで図５は電子部品の断面図である。
図５に示す電子部品５０は、リードフレーム１５上に、半導体チップ１４を実装し、ワイヤボンディング１８でリードフレーム１５と半導体チップ１４の接続を行い、全体を樹脂１９でモールドした構造の電子部品である。リード接続部には、はんだめっき膜１６およびＡｇめっき膜１７が形成されている。本実施例では、はんだめっき膜１６は、Ｓｎ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｚｎ、Ｓｎ−Ｐｂなどの金属／合金を用いることができる。Ａｇめっき膜１７によるはんだめっき膜１６の酸化防止効果については、これまで述べた実施例と同様である。
なお、図５でははんだめっき膜１６のほぼ全領域をＡｇめっき膜１７が覆っているが、接続性に関する限りＳＯＰ（Small Outline Package）のリードの水平部分（基板との接続部）のみＡｇめっきを施すことで十分である。また、電子部品に内蔵する機能素子は半導体チップに限定されるものではなく、抵抗素子、コンデンサ素子等であっても良い。
本実施例は、電子部品にめっきされた微小なはんだ量で、はんだ表面を酸化させることなく、フラックスを使用せずに基板に実装できる電子部品を提供することができる。
また、本実施例に拠れば、はんだめっき膜１６のほぼ全領域をＡｇめっき膜１７が覆っているのでＳｎウィスカの発生を防止できる効果がある。
基板の接続部の断面図である。 実施例２の基板の接続部の断面図である。 実施例３の基板の接続部の断面図である。 電子部品の接続部の部分断面図である。 電子部品の断面図である。
符号の説明
１…セラミック基板、２…メタライズ、３…Ｓｎはんだ膜、４…Ａｇ膜、５…ポリイミド箔、６…Ｃｕ電極メタライズ、７…はんだバンプ、８…Ａｇめっき膜、９…Ｓｉウェハ、１０…基板、１１…メタライズ、１２…はんだバンプ、１３…Ａｇめっき膜、１４…半導体チップ、１５…リードフレーム、１６…はんだめっき膜、１７…Ａｇめっき膜、１８…ワイヤボンディング、１９…樹脂、２０…基板、３０…基板、４０…電子部品、５０…電子部品、６０…Ａｕ膜、７０…回路素子。

Claims (6)

  1. 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたＳｎはんだ部とからなる基板であって、
    前記Ｓｎはんだ部表面にＡｇを主成分とする合金であるＡｇ膜が形成されていることを特徴とする基板。
  2. 基材と、この基材に形成されたメタライズ層と、このメタライズ層表面の一部に形成されたＳｎはんだ部とからなる電子部品搭載用の基板であって、
    前記Ｓｎはんだ部表面の電子部品搭載部にＡｇを主成分とする合金であるＡｇ膜が形成され、
    当該基板は、前記Ｓｎはんだ部と前記Ａｇ膜とが溶融して共晶となることにより電子部品を接続するための基板であることを特徴とする電子部品搭載用の基板。
  3. 請求項１または２に記載の基板であって、
    前記Ａｇ膜は、前記Ｓｎはんだ部と前記Ａｇ膜との平均組成におけるＡｇの比率が、７３ｗｔ％以下となるよう構成されていることを特徴とする基板。
  4. 請求項１または２に記載の基板であって、
    前記Ａｇ膜の上にＡｕ膜が形成されており、
    前記Ａｇ膜は、前記Ｓｎはんだ部と前記Ａｕ膜との間に形成されていることを特徴とする基板。
  5. 請求項１または２に記載の基板であって、
    前記Ｓｎはんだ部は、Ｓｎを主成分とすることを特徴とする基板。
  6. 請求項１において、
    前記基板は、電子部品搭載用基板であり、
    前記Ａｇ膜は、前記Ｓｎはんだ部表面の電子部品搭載部に形成されていることを特徴とする基板。
JP2005126080A 2005-04-25 2005-04-25 基板 Active JP4490861B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005126080A JP4490861B2 (ja) 2005-04-25 2005-04-25 基板
TW095105773A TW200644201A (en) 2005-04-25 2006-02-21 Substrate for mounting electronic parts and electronic parts
DE200610011232 DE102006011232B4 (de) 2005-04-25 2006-03-10 Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
CN2009100032389A CN101510514B (zh) 2005-04-25 2006-03-14 电子部件搭载用基板和电子部件
CNB200610064801XA CN100470779C (zh) 2005-04-25 2006-03-14 电子部件搭载用基板和电子部件
KR20060024814A KR20060112596A (ko) 2005-04-25 2006-03-17 전자 부품 탑재용 기판 및 전자 부품
US11/378,450 US7511232B2 (en) 2005-04-25 2006-03-20 Substrate for mounting electronic part and electronic part
US12/352,631 US7842889B2 (en) 2005-04-25 2009-01-13 Substrate for mounting electronic part and electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005126080A JP4490861B2 (ja) 2005-04-25 2005-04-25 基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009147352A Division JP5235796B2 (ja) 2009-06-22 2009-06-22 電子部品

Publications (3)

Publication Number Publication Date
JP2006303345A JP2006303345A (ja) 2006-11-02
JP2006303345A5 JP2006303345A5 (ja) 2007-07-05
JP4490861B2 true JP4490861B2 (ja) 2010-06-30

Family

ID=37085193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005126080A Active JP4490861B2 (ja) 2005-04-25 2005-04-25 基板

Country Status (6)

Country Link
US (2) US7511232B2 (ja)
JP (1) JP4490861B2 (ja)
KR (1) KR20060112596A (ja)
CN (2) CN100470779C (ja)
DE (1) DE102006011232B4 (ja)
TW (1) TW200644201A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
EP1967312A1 (de) * 2007-03-06 2008-09-10 Siemens Aktiengesellschaft Verfahren zur Lötreparatur eines Bauteils unter Vakuum und einem eingestellten Sauerstoffpartialdruck
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
WO2010051106A2 (en) * 2008-09-12 2010-05-06 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for attaching flexible substrates to rigid carriers and resulting devices
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8493746B2 (en) 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
US8128868B2 (en) * 2009-02-12 2012-03-06 International Business Machines Corporation Grain refinement by precipitate formation in PB-free alloys of tin
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
KR101109231B1 (ko) * 2010-07-08 2012-01-30 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 진동모터
CN102064120B (zh) 2010-10-22 2012-02-15 中国科学院上海微***与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
JP6165411B2 (ja) 2011-12-26 2017-07-19 富士通株式会社 電子部品及び電子機器
WO2013147050A1 (ja) * 2012-03-30 2013-10-03 Dic株式会社 積層体、導電性パターン、電気回路及び積層体の製造方法
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US8890301B2 (en) * 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
CN102950350A (zh) * 2012-10-05 2013-03-06 中国电子科技集团公司第十研究所 多温度梯级焊接电子微组件的工艺方法
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
CN109029408B (zh) * 2018-07-04 2021-02-05 中国人民解放军国防科技大学 一种陀螺仪谐振器及其压电电极连接方法
US11228124B1 (en) 2021-01-04 2022-01-18 International Business Machines Corporation Connecting a component to a substrate by adhesion to an oxidized solder surface
CN114420798A (zh) * 2021-12-07 2022-04-29 深圳市思坦科技有限公司 接触电极的制备方法、Mirco-LED阵列器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219950A (ja) * 1986-03-20 1987-09-28 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPS62263665A (ja) * 1986-05-12 1987-11-16 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPS6372895A (ja) * 1986-09-17 1988-04-02 Nippon Mining Co Ltd 電子・電気機器用部品の製造方法
JP2002161396A (ja) * 2000-11-20 2002-06-04 Matsushita Electric Ind Co Ltd 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2004500720A (ja) * 2000-04-04 2004-01-08 インターナショナル・レクチファイヤー・コーポレーション チップスケールの表面実装デバイス及びその製造方法
JP2004165505A (ja) * 2002-09-25 2004-06-10 Kyocera Corp 配線基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6026292B2 (ja) * 1979-12-27 1985-06-22 日本電気ホームエレクトロニクス株式会社 半導体装置の製造方法
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
US4529667A (en) 1983-04-06 1985-07-16 The Furukawa Electric Company, Ltd. Silver-coated electric composite materials
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPH01152752A (ja) * 1987-12-10 1989-06-15 Nec Corp 半導体装置
JP3190718B2 (ja) * 1992-01-14 2001-07-23 株式会社東芝 半導体レーザ用サブマウント
US6203931B1 (en) * 1999-02-05 2001-03-20 Industrial Technology Research Institute Lead frame material and process for manufacturing the same
JP4480108B2 (ja) 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
AU2001271038A1 (en) * 2000-07-12 2002-01-21 Rohm Co., Ltd. Structure for interconnecting conductors and connecting method
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP2002190490A (ja) * 2000-12-20 2002-07-05 Denso Corp バンプを有する電子部品
JP4073183B2 (ja) * 2001-08-01 2008-04-09 株式会社日立製作所 Ｐｂフリーはんだを用いた混載実装方法及び実装品
JP2003223945A (ja) * 2002-01-30 2003-08-08 Tanaka Kikinzoku Kogyo Kk Ａｕ−Ｇｅ系ろう材付リードピン

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219950A (ja) * 1986-03-20 1987-09-28 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPS62263665A (ja) * 1986-05-12 1987-11-16 Hitachi Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
JPS6372895A (ja) * 1986-09-17 1988-04-02 Nippon Mining Co Ltd 電子・電気機器用部品の製造方法
JP2004500720A (ja) * 2000-04-04 2004-01-08 インターナショナル・レクチファイヤー・コーポレーション チップスケールの表面実装デバイス及びその製造方法
JP2002161396A (ja) * 2000-11-20 2002-06-04 Matsushita Electric Ind Co Ltd 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
JP2002368155A (ja) * 2001-06-05 2002-12-20 Hitachi Cable Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2004165505A (ja) * 2002-09-25 2004-06-10 Kyocera Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
TWI309465B (ja) 2009-05-01
CN101510514A (zh) 2009-08-19
US20060237231A1 (en) 2006-10-26
JP2006303345A (ja) 2006-11-02
DE102006011232A1 (de) 2006-11-02
DE102006011232B4 (de) 2012-11-08
CN1855462A (zh) 2006-11-01
TW200644201A (en) 2006-12-16
US7842889B2 (en) 2010-11-30
KR20060112596A (ko) 2006-11-01
CN101510514B (zh) 2011-07-20
US7511232B2 (en) 2009-03-31
CN100470779C (zh) 2009-03-18
US20090126991A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP4490861B2 (ja) 基板
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
JP4961165B2 (ja) 電子部品搭載用基板、電子部品および電子装置
KR100384501B1 (ko) 반도체장치 및 그 제조방법
US7233074B2 (en) Semiconductor device with improved contacts
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
JP2008028112A (ja) 半導体装置の製造方法
US8399996B2 (en) Chip carrier
JP5067481B2 (ja) 配線基板およびその製造方法、電子装置の製造方法
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
JP2006278463A (ja) サブマウント
JP2001060760A (ja) 回路電極およびその形成方法
JP5235796B2 (ja) 電子部品
JP2007123577A (ja) 半導体装置
WO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2007123674A (ja) 配線基板、及び電子装置
JP3566269B2 (ja) リードフレーム及びその製造方法、及び半導体装置。
US20060266446A1 (en) Whisker-free electronic structures
JP2637863B2 (ja) 半導体装置
JP2008227055A (ja) 回路基板
JP2005109373A (ja) 半導体装置
JP2006310415A (ja) モジュール
JP2011044571A (ja) 半導体装置、外部接続端子、半導体装置の製造方法、及び外部接続端子の製造方法
JP3947436B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4490861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350